KR20170029654A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170029654A
KR20170029654A KR1020177006325A KR20177006325A KR20170029654A KR 20170029654 A KR20170029654 A KR 20170029654A KR 1020177006325 A KR1020177006325 A KR 1020177006325A KR 20177006325 A KR20177006325 A KR 20177006325A KR 20170029654 A KR20170029654 A KR 20170029654A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
signal
pixels
film
Prior art date
Application number
KR1020177006325A
Other languages
English (en)
Inventor
겐이찌 와끼모또
마사히꼬 하야까와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170029654A publication Critical patent/KR20170029654A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)

Abstract

간단한 구성과 간단한 조작에 의해 표시 장치의 소비 전력을 저감하기 위하여, 표시 장치는 입력 장치를 포함한다. 구동 회로에의 화상 신호의 입력은 입력 장치로부터 출력되는 화상 조작 신호에 따라 제어된다. 구체적으로, 입력 장치가 조작되지 않을 때의 화상 신호의 입력은 입력 장치가 조작될 때보다 덜 빈번하다. 따라서, 표시 장치가 사용되는 때에 일어나는 표시 열화(표시 품질의 열화)가 방지될 수 있으며, 표시 장치가 사용되지 않을 때의 소비 전력이 저감될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 특히, 본 발명은 화소부에 대한 화상 신호의 입력이 제어될 수 있는 표시 장치에 관한 것이다.
액티브 매트릭스형의 표시 장치가 보급되어 있다. 표시 장치는 화소부 및 화소부에 있어서의 화상 표시를 제어하는 구동 회로를 포함한다. 구체적으로는, 표시 장치에 있어서, 화소부에 있어 매트릭스 형태로 배치된 복수의 화소들에 입력되는 화상 신호들이 구동 회로에 의해 제어하는 방식으로 표시가 수행된다.
근래에는, 지구 환경에의 관심이 높아지고, 저소비 전력형의 표시 장치의 개발이 주목받고 있다. 예를 들면, 특허 문헌 1에는, 액정 표시 장치에 있어서의 소비 전력을 저감하는 기술이 개시되어 있다. 구체적으로, 모든 주사선 및 데이터 신호선이 비선택 상태인 휴지 기간에 모든 데이터 신호선이 전기적으로 데이터 신호 드라이버로부터 전기적으로 분리되어, 하이 임피던스 상태(부정 상태, 부유 상태라고도 함)로 되는 액정 표시 장치가 개시되어 있다.
일본 특허공개공보 제2001-312253호
그렇지만, 특허 문헌 1에 개시되는 액정 표시 장치를 실현하기 위해서는, 액정 표시 장치를 구성하는 구동 회로의 구성 및 동작을 복잡화할 필요가 있다.
상기 사항을 감안하여, 본 발명의 일 실시형태의 목적은 간편한 구성 및 동작에 의해 표시 장치의 소비 전력을 저감하는 것을 목적으로 한다.
상기 과제는 표시 장치에 입력 장치가 제공되고, 입력 장치로부터 출력되는 화상 조작 신호에 따라 구동 회로에 대한 화상 신호의 입력이 제어되는 방식으로 성취될 수 있다.
본 발명의 일 실시형태는, 구동 회로에 의해 화소부에 대한 화상 신호의 입력을 제어하여 화상의 표시를 수행하는 표시 장치이다. 표시 장치는, 화상 조작 신호를 출력하는 입력 장치; 화상 조작 신호를 검출하여, 검출 신호를 출력하는 신호 검출 회로; 기준 화상 신호를 생성하는 신호 생성 회로; 기준 화상 신호가 입력되어, 기준 화상 신호의 일부를 추출한 신호인 추출 화상 신호를 출력하는 신호 추출 회로; 검출 신호가 입력되는 제1 릴레이 회로 및 제2 릴레이 회로를 포함한다. 표시 장치에 있어서, 신호 검출 회로에 의해 화상 조작 신호가 검출될 때에, 제1 릴레이 회로를 통해 입력되는 기준 화상 신호가 화상 신호로서 선택되고, 신호 검출 회로에 의해 상기 화상 조작 신호가 검출되지 않는 때에, 제2 릴레이 회로를 통해 입력되는 추출 화상 신호가 상기 화상 신호로서 선택된다.
본 발명의 일 실시형태의 표시 장치에 있어서, 입력 장치의 조작에 따라 구동 회로로부터 출력되는 화상 신호가 선택될 수 있다. 구체적으로는, 입력 장치가 조작되지 않는 때의 화상 신호의 입력은 입력 장치가 조작될 때의 화상 신호의 입력보다 빈도가 낮다. 이에 의해, 표시 장치가 사용될 때 일어나는 표시의 열화(표시 품질의 저하)를 억제할 수 있으며, 사용되지 않는 때의 소비 전력을 저감할 수 있다.
도 1은 제1 실시형태에 따른 표시 장치를 나타내는 도면.
도 2a 및 도 2b는 각각 제1 실시형태에 따른 표시 장치를 나타내는 플로차트.
도 3a 및 도 3b는 각각 제1 실시형태에 따른 표시 장치를 나타내는 도면.
도 4a 내지 도 4f는 각각 제1 실시형태에 따른 표시 장치를 나타내는 도면.
도 5a 및 도 5b는 각각 제1 실시형태에 따른 표시 장치를 나타내는 도면.
도 6의 (a) 내지 (d)는 각각 제2 실시형태에 따른 트랜지스터를 나타내는 도면.
도 7의 (a) 내지 (e)는 제3 실시형태에 다른 트랜지스터를 나타내는 도면.
도 8a 및 도 8b는 각각 제4 실시형태에 따른 표시 장치를 나타내는 도면.
도 9a 내지 도 9d는 제5 실시형태에 따른 전자 장치를 나타내는 도면.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하는 일 없이 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은, 당업자이면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정되어 해석되는 것은 아니다.
(제1 실시형태)
본 실시형태에서는, 본 발명의 일 실시형태의 표시 장치에 대하여 설명한다. 구체적으로, 구동 회로에 의해 화소부에 대한 화상 신호의 입력을 제어하는 것으로 화상의 표시를 수행하는 표시 장치에 대하여 도 1, 도 2a와 도 2b, 도 3a와 도 3b, 도 4a 내지 도 4f, 및 도 5a와 도 5b를 참조하여 설명한다.
도 1은 본 실시형태의 표시 장치의 구성을 나타내는 블록도이다. 도 1에 나타낸 표시 장치는 화소부(10); 화소부(10)에 대한 화상 신호의 입력을 제어하는 구동 회로(11); 화상 조작 신호를 출력하는 입력 장치(12); 화상 조작 신호가 입력되는 프로세서(13); 및 프로세서(13)로부터 출력되는 각종 신호의 구동 회로(11)에의 입력을 제어하는 릴레이 회로(스위치 회로라고도 함)(14) 및 릴레이 회로(스위치 회로라고도 함)(15)를 포함한다. 화상 조작 신호는, 사용자에 의해 입력 장치(12)가 조작되는 때에 출력되며 화소부(10)에 있어서의 표시를 제어하는 신호임을 유의한다. 입력 장치(12)의 구체적인 예는 키보드, 마우스, 터치 패드 등을 포함한다.
프로세서(13)는 입력 장치(12)로부터 출력되는 화상 조작 신호를 검출하여 검출 신호를 출력하는 신호 검출 회로(16); 화상 조작 신호 등에 기초하여 기준 화상 신호를 생성하는 신호 생성 회로(17); 및 기준 화상 신호가 입력되어 추출 화상 신호를 출력하는 신호 추출 회로(18)를 포함한다. 검출 신호는 2진 신호(프로세서(13)에 화상 조작 신호가 "입력됨" 또는 "입력되지 않음"을 나타내는 신호)임에 유의한다. 기준 화상 신호는 특정의 프레임 주파수를 가지는 화상 신호이며, 추출 화상 신호는 기준 화상 신호의 일부를 추출하여 형성되는 화상 신호임을 유의한다. 예를 들어, 기준 화상 신호로서 프레임 주파수(리프레시 속도(refresh rate)라고도 함)가 60 Hz(즉, 프레임 속도(frame rate)가 60 fps)인 화상 신호가 사용될 수 있으며, 추출 화상 신호로서 프레임 주파수(리프레시 속도라고도 함)가 1 Hz(프레임 속도가 1 fps)인 화상 신호가 사용될 수 있다. 1 프레임의 기준 화상 신호의 기간 및 1 프레임의 추출 화상 신호의 기간은 동일하다는 점에 유의한다. 즉, 추출 화상 신호는 1초 동안 1 프레임의 화상을 나타내는 1 프레임의 기준 화상 신호가 아니라, 기준 화상 신호의 1/60초의 신호와 동일한 신호이다. 또한, 추출 화상 신호는 기준 화상 신호와 동일한 기간 및 신호가 존재하지 않는 기간을 갖는다.
릴레이 회로(14)는 기준 화상 신호의 구동 회로(11)에의 입력을 제어하는 회로이다. 릴레이 회로(15)는 추출 화상 신호의 구동 회로(11)에의 입력을 제어하는 회로이다. 또한, 릴레이 회로(14) 및 릴레이 회로(15)의 동작은 검출 신호에 의해 제어된다. 구체적으로, 신호 검출 회로(16)에 의해 화상 조작 신호가 검출될 때에, 릴레이 회로(14)를 통해 기준 화상 신호가 구동 회로(11)에 입력되고, 화상 조작 신호가 검출되지 않는 때에, 릴레이 회로(15)를 통해 추출 화상 신호가 구동 회로(11)에 입력된다. 즉, 구동 회로(11)에 입력되는 신호가 검출 신호에 의해 선택된다.
도 1에 도시된 표시 장치의 동작을 도 2a 및 도 2b에 도시된 플로차트를 참조하여 설명한다. 도 1에 도시된 표시 장치에서는, 도 2a에 도시된 플로차트의 동작 및 도 2b에 도시된 플로차트의 동작이 병행하여 수행된다는 점에 유의한다.
도 2a에 도시된 바와 같이, 도 1에 도시된 표시 장치에서는, 우선, 신호 생성 회로(17)가 기준 화상 신호를 생성한다. 그 후, 신호 검출 회로(16)에 의해 입력 장치(12)로부터 입력된 화상 조작 신호가 검출되는 때에는 기준 화상 신호가 구동 회로(11)에 입력되는 반면, 신호 검출 회로(16)에 의해 화상 조작 신호가 검출되지 않는 때에는 기준 화상 신호의 구동 회로(11)에의 입력이 릴레이 회로(14)에 의해 차단된다.
도 2b에 도시된 바와 같이, 도 1에 도시된 표시 장치에서, 우선, 신호 생성 회로(17)가 기준 화상 신호를 생성한다. 그 후, 신호 추출 회로(18)가 기준 화상 신호에 기초하여 추출 화상 신호를 생성한다. 그 후, 신호 검출 회로(16)에 의해 화상 조작 신호가 검출되는 때에는 추출 화상 신호의 구동 회로(11)에의 입력이 릴레이 회로(15)에 의해 차단되는 반면, 신호 검출 회로(16)에 의해 화상 조작 신호가 검출되지 않는 때에는 추출 화상 신호가 구동 회로(11)에 입력된다.
도 1에 도시된 표시 장치에서 이러한 동작들이 서로 병행하여 수행되어, 구동 회로(11)에 입력되는 화상 신호들이 입력 장치(12)의 조작(화상 조작 신호의 검출)과 연동시키는 것이 가능하다. 구체적으로, 사용자에 의해 입력 장치(12)가 조작되는 때에는 화소부(10)에 기준 화상 신호를 입력하는 것으로 표시가 수행될 수 있는 반면, 사용자에 의해 입력 장치(12)가 조작되지 않는 때에는 화소부(10)에 추출 화상 신호를 입력하는 것으로 표시가 수행될 수 있다. 이에 의해, 표시 장치가 사용될 때의 표시의 열화(표시 품질의 저하)가 방지될 수 있으며, 표시 장치가 사용되지 않는 때의 소비 전력이 저감될 수 있다.
도 1에 도시된 표시 장치에 포함되는 릴레이 회로(14), 릴레이 회로(15), 및 신호 추출 회로(18)로서는, 도 3a에 도시된 바와 같이, 스위치로서의 기능을 가지는 회로가 사용될 수 있다는 것을 유의한다. 이 경우, 릴레이 회로(14) 및 릴레이 회로(15)의 스위칭 동작은 신호 검출 회로(16)로부터 출력되는 검출 신호에 따라 각각 제어된다. 이에 대하여, 신호 추출 회로(18)는 검출 신호에 의존하지 않고, 주기적으로 스위칭 동작이 제어된다. 스위치는 전기적인 접속을 제어하는 것이 가능하다는 점에 유의한다. 스위치의 구체적인 예로서는, 트랜지스터, MEMS(micro electro mechanical system) 스위치 등을 포함한다.
도 3b는 회로를 스위치라고 간주한 경우에 있어서의 릴레이 회로(14), 릴레이 회로(15), 및 신호 추출 회로(18) 각각의 동작의 구체적인 예를 나타낸다. 전술한 바와 같이, 신호 검출 회로(16)로부터 출력되는 검출 신호는 사용자의 조작에 근거하여 생성된다. 따라서, 검출 신호에 있어서, 화상 조작 신호가 검출되는 상태(Detect)와 화상 조작 신호가 검출되지 않는 상태(Not　Detected, ND))가 불규칙적으로 변한다. 릴레이 회로(14) 및 릴레이 회로(15)는 검출 신호의 변화에 따라 스위칭 동작을 수행하는 스위치로서 기능한다. 구체적으로, 릴레이 회로(14)는 화상 조작 신호가 검출되는(Detect) 기간에 있어서 온(On) 되고, 화상 조작 신호가 검출되지 않는(Not Detected, ND) 기간에 있어서 오프(Off) 되는 스위치로서 기능한다. 이에 대하여, 릴레이 회로(15)는 화상 조작 신호가 검출되는(Detect) 기간에 있어 오프(Off)가 되고, 화상 조작 신호가 검출되지 않는(Not　Detected, ND) 기간에 있어 온(On) 되는 스위치로서 기능한다.
또한, 전술한 바와 같이, 신호 추출 회로(18)로부터 출력되는 추출 화상 신호는 기준 화상 신호의 일부를 추출하여 형성되는 신호이다. 따라서, 추출 화상 신호는 신호 추출 회로(18)에 입력되는 기준 화상 신호를 선택적으로 출력함으로써 생성할 수 있다. 즉, 신호 추출 회로(18)가 적절하게 스위칭 동작을 수행하는 스위치로서 기능하는 때에, 추출 화상 신호가 생성될 수 있다. 도 3b는 신호 추출 회로(18)가 주기적으로(기간 T1, 기간 T3, 기간 T5) 온(On) 되는 스위치로서 기능하는 예를 나타낸다. 즉, 기간 T1, 기간 T3, 기간 T5에 있어서 기준 화상 신호와 추출 화상 신호는 동일한 화상 신호이다. 도 3b의 기간 T1, 기간 T3, 및 기간 T5의 길이는 같다는 것에 유의한다. 신호 추출 회로(18)가 오프(Off) 되는 기간(기간 T2, 기간 T4, 기간 T6)에 있어서, 추출 화상 신호는 하이 임피던스 상태(Z)에 있다.
또한, 도 3b에서는, 도 3b에 도시된 바와 같은 릴레이 회로(14), 릴레이 회로(15), 및 신호 추출 회로(18)가 동작할 때 구동 회로(11)에 입력되는 신호 또한 도시되어 있다. 이하, 구동 회로(11)에 입력되는 신호를 각 기간별로 상세하게 설명한다.
기간 t1에 있어서, 구동 회로(11)에 화상 신호가 입력된다. 기간 t1에 있어서의 화상 신호는 릴레이 회로(14)를 통해 입력되는 기준 화상 신호이다. 기준 화상 신호의 구동 회로(11)에의 입력은 신호 검출 회로(16)에 의한 화상 조작 신호의 검출로부터 기인한다.
기간 t2에 있어서, 구동 회로(11)에는 화상 신호가 입력되지 않는다. 이는, 기간 t2에 있어서 신호 검출 회로(16)에 의해 화상 조작 신호가 검출되지 않는다는 사실, 및 기간 t2에 있어서 신호 추출 회로(18)가 오프(Off) 되는 스위치로서 기능하는 사실에 기인한다. 상기 상태의 경우에만 구동 회로(11)에 화상 신호가 입력되지 않는다는 것에 유의한다.
기간 t3에 있어서, 구동 회로(11)에 화상 신호가 입력된다. 기간 t3에 있어서의 화상 신호는 릴레이 회로(15)를 통해 입력되는 추출 화상 신호이다. 추출 화상 신호의 구동 회로(11)에의 입력은 신호 검출 회로(16)에 의해 화상 조작 신호가 검출되지 않는다는 사실, 및 기간 t3에 있어서 신호 추출 회로(18)가 온(On) 되는 스위치로서 기능한다는 사실에 기인한다.
기간 t4에 있어서, 구동 회로(11)에 화상 신호가 입력되지 않는다(기간 t2의 설명 참조).
기간 t5에 있어서, 구동 회로(11)에 화상 신호가 입력된다(기간 t1의 설명 참조).
기간 t6에 있어서, 구동 회로(11)에 화상 신호가 입력된다(기간 t3의 설명 참조).
기간 t7에 있어서, 구동 회로(11)에 화상 신호가 입력되지 않는다(기간 t2의 설명 참조).
도 3a 및 도 3b에 나타낸 표시 장치에 있어서, 입력 장치(12)로부터 출력되는 화상 조작 신호를 검출하여 2진 신호를 출력하는 신호 검출 회로(16); 신호 검출 회로(16)의 출력 신호에 의해 스위칭 동작이 제어되는 2개의 스위치(릴레이 회로(14) 및 릴레이 회로(15)); 및 스위칭 동작이 미리 설정되어 있는 스위치(신호 추출 회로(18))에 의해 소비 전력의 저감이 가능하다. 따라서, 도 3a 및 도 3b에 나타낸 표시 장치는 간단한 구성 및 동작에 의해 표시 장치의 소비 전력이 저감될 수 있는 표시 장치이다.
도 3b를 참조하여 검출 신호의 변화와 동시에 구동 회로(11)에 입력되는 신호가 변화하는 구성에 대하여 설명하였지만, 검출 신호의 변화와 구동 회로(11)에 입력되는 신호의 변화와의 사이에 유휴 기간이 제공되는 구성이 채용될 수도 있다. 이에 의해, 표시 품질의 저하를 억제할 수 있다. 이하, 그 이유에 대해 설명한다.
전술한 바와 같이, 화상 신호는 특정한 프레임 주파수를 갖는다. 예를 들어, 프레임 주파수 60 Hz의 화상 신호의 경우, 1/60초(약 0.0167초)의 화상 신호를 이용하여 화소부(10)에 하나의 화상이 형성된다. 이에 비하여, 검출 신호는 프레임 주파수와는 동기화되지 않는다. 그 때문에, 검출 신호의 변화와 동시에 구동 회로(11)에 입력되는 신호가 변화하는 구성이 채용된다면, 하나의 화상의 형성 동안 화상 신호의 입력이 차단된다. 그 결과, 표시 장치의 표시 품질이 저하할 가능성이 있다. 구체적으로, 이 문제는, 도 3b에 나타낸 동작 가운데, 기간 t1와 기간 t2의 경계 등에서 발생할 수 있다.
예를 들어, 도 4a에 도시된 바와 같이, 신호 검출 회로(16)가 주기적으로 화상 조작 신호를 검출하고, 검출 신호를 출력하는 신호 검출부(21) 및 검출 신호가 입력되는 래치부(22)를 포함하는 구성이 채용되는 때에, 유지 기간이 제공될 수 있다. 래치부(22)는 불연속적으로 입력되는 신호에 기초하여 출력 신호를 제어할 수 있으며, 출력 신호를 연속적으로 출력하는 것(출력 신호를 유지하는 것)이 가능한 회로라는 점에 유의한다. 또한, 도 4a에 도시된 신호 검출 회로(16)는 래치부(22)에 출력되는 신호가 검출 신호이다.
도 4a에 나타낸 신호 검출 회로(16)의 동작을 도 4b를 참조하여 설명한다. 도 4a에 나타낸 신호 검출 회로(16)에서, 프레임 기간 F1 내지 프레임 기간 F8의 각각이 개시하는 타이밍에서, 화상 조작 신호가 검출되고, 검출 결과가 래치부(22)에 출력된다. 이에 의해, 프레임 기간 동안(도 4b에서 프레임 기간 F4 동안)에 화상 조작 신호의 입력이 중단되는 경우에도, 검출 신호가 변화하는 타이밍은 또 다른 프레임 기간이 개시하는 타이밍과 동일할 수 있다.
또한, 화상 조작 신호의 입력 기간이 프레임 기간보다 짧은 경우라도, 도 4c에 도시된 바와 같이, 신호 검출 회로(16)가 메모리부(23), 메모리부(23)에서 화상 조작 신호를 검출하여 검출 신호를 출력하는 신호 검출부(21), 및 신호 검출부(21)에서 출력되는 신호가 입력되는 래치부(22)를 포함하는 때에, 화상 조작 신호의 입력을 놓치지 않고, 구동 회로(11)에 입력되는 화상 신호가 제어될 수 있다. 메모리부(23)는 특정한 기간에 있어서의 화상 조작 신호를 저장할 수 있는 회로임을 유의한다. 도 4d는 전술한 경우의 구체적인 예를 나타낸다.
도 4a 및 도 4c에 도시된 구조의 각각에 있어서, 래치부(22)에 출력되는 신호가 일정 기간 유지된 후, 래치부(22)에 출력되는 신호가 리셋되는(검출 신호가 화상 조작 신호가 검출되지 않는 상태(Not　Detected, ND)에서 변화되는) 리셋부(24)가 제공될 수도 있다(도 4e 및 도 4f 참조).
또한, 전술한 문제(즉, 하나의 화상의 형성 동안 화상 신호의 입력이 차단되는 등의 결점)가 생기지 않도록, 기준 화상 신호의 프레임 주파수를 고려하여 신호 추출 회로(18)에 의해 추출 화상 신호가 생성되는 것이 바람직하다. 예를 들어, 신호 추출 회로(18)는 프레임 기간의 개시와 동시에 온 되어, 온 상태를 프레임 기간만큼의 기간 또는 프레임 기간의 정수 배의 기간 동안 유지하는 스위치로서 기능하는 것이 바람직하다.
도 5a에 도시된 바와 같이, 화소부(10), 구동 회로(11), 릴레이 회로(14), 및 릴레이 회로(15)는 동일한 기판(30) 위에 형성될 수 있다는 점에 유의한다. 다른 방법으로, 화소부(10), 구동 회로(11)의 일부, 릴레이 회로(14), 및 릴레이 회로(15)는 동일한 기판 위에 형성될 수 있다. 도 5b에 도시된 바와 같이, 구동 회로(11)가 릴레이 회로(14) 및 릴레이 회로(15)를 포함하는 구성이 채용될 수도 있다. 도 5b에 도시된 구성에 있어서, 화소부(10) 및 구동 회로(11)는 동일한 기판 위에 형성될 수 있다는 점에 유의한다. 다른 방법으로서, 화소부(10) 및 구동 회로(11)의 일부는 동일한 기판 위에 형성될 수 있다.
상기 표시 장치의 구조는 화상 신호의 입력만이 제어되는 구성을 설명하고 있지만, 구동 회로(11)를 제어하기 위한 각종 제어 신호(예컨대, 스타트 펄스(SP), 클록(CK), 전원 전위(Vdd), 전원 전위(Vss) 등)의 구동 회로(11)에의 입력 또한 릴레이 회로(14) 및 릴레이 회로(15)에 의해 수행되는 구성이 채용될 수 있다.
본 실시형태 또는 본 실시형태의 일부는 다른 실시형태 또는 다른 실시형태의 일부와 자유롭게 조합될 수 있다는 점에 유의한다.
(제2 실시형태)
본 실시형태에서는 제1 실시형태에 나타낸 표시 장치의 구성에 대해 상세하게 설명한다. 구체적으로, 표시 장치에 포함되는 트랜지스터의 예를 도 6의 (a) 내지 (d)를 참조하여 설명한다. 본 실시형태에서 기재된 트랜지스터는 제1 실시형태에 기재된 표시 장치의 각 화소에 설치되는 화상 신호의 입력을 제어하는 트랜지스터로서 바람직하다.
도 6의 (a)에 도시된 트랜지스터(410)는 보텀 게이트 트랜지스터 중 하나이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(410)는 절연면을 가지는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(410)를 덮도록 산화물 반도체층(403) 위에 적층되는 절연층(407)이 제공되어 있다. 또한, 절연층(407) 위에는 보호 절연층(409)이 형성되어 있다.
도 6의 (b)에 도시된 트랜지스터(420)는 채널 보호형(채널 스톱형) 트랜지스터라고 하는 보텀 게이트 구조 중 하나이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연면을 가지는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮도록 보호 절연층(409)이 형성되어 있다.
도 6의 (c)에 나타낸 트랜지스터(430)는 보텀 게이트(bottom gate)형의 트랜지스터이다. 트랜지스터(430)는 절연면을 가지는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 산화물 반도체층(403)에 접하며, 트랜지스터(430)를 덮는 절연층(407)이 설치되어 있다. 절연층(407) 위에는 보호 절연층(409)이 또한 형성되어 있다.
트랜지스터(430)에 있어서, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 설치되며, 소스 전극층(405a) 및 드레인 전극층(405b)이 게이트 절연층(402) 위에 접하여 설치되고 있다. 또한, 게이트 절연층(402), 소스 전극층(405a), 및 드레인 전극층(405b) 위에는 산화물 반도체층(403)이 설치되어 있다.
도 6의 (d)에 나타낸 트랜지스터(440)는 탑 게이트(top gate)형의 트랜지스터 중 하나이다. 트랜지스터(440)는 절연면을 가지는 기판(400) 위에 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함한다. 소스 전극층(405a) 및 드레인 전극층(405b)에 각각 배선층(436a) 및 배선층(436b)이 접하여 설치되어, 전기적으로 접속되어 있다.
본 실시형태에서는, 전술한 바와 같이, 반도체층으로서 산화물 반도체층(403)을 이용한다. 산화물 반도체층(403)에 이용하는 산화물 반도체로서는, 이하의 물질이 사용될 수 있다: In－Sn－Ga－Zn－O계 산화물 반도체 등의 4원계 금속 산화물, In－Ga－Zn－O계 산화물 반도체, In－Sn－Zn－O계 산화물 반도체, In－Al－Zn－O계 산화물 반도체, Sn－Ga－Zn－O계 산화물 반도체, Al－Ga－Zn－O계 산화물 반도체, Sn－Al－Zn－O계 산화물 반도체 등의 3원계 금속 산화물, In－Zn－O계 산화물 반도체, In－Ga－O계 산화물 반도체, Sn－Zn－O계 산화물 반도체, Al－Zn－O계 산화물 반도체, Zn－Mg－O계 산화물 반도체, Sn－Mg－O계 산화물 반도체, In－Mg－O계 산화물 반도체 등의 2원계 금속 산화물, In－O계 산화물 반도체, Sn－O계 산화물 반도체, Zn－O계 산화물 반도체 등의 1원계 금속 산화물을 이용할 수 있다. 또한, 상기 산화물 반도체에 SiO2가 포함될 수도 있다. 여기서, 예를 들어, In－Ga－Zn－O계 산화물 반도체는 적어도 In와 Ga와 Zn를 포함한 산화물을 의미하며, 성분들의 조성비는 특별히 제한되지 않는다. 또한, In, Ga, 및 Zn 이외의 원소가 포함될 수도 있다.
산화물 반도체층(403)으로서, InMO3(ZnO)m (m>0)로 표기되는 재료의 박막이 이용될 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택되는 1 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga와 Al, Ga와 Mn, Ga와 Co 등일 수 있다.
절연면을 가지는 기판(400)으로서 사용될 수 있는 기판에는 특별한 제한은 없지만, 바륨 보로실리케이트 글래스 또는 알루미노보로실리케이트 글래스 등의 글래스 기판이 이용될 수 있다.
보텀 게이트 구조의 트랜지스터(410, 420, 및 430)에 있어서, 하지막으로서 기능하는 절연막이 기판과 게이트 전극층의 사이에 설치될 수 있다. 하지막은 기판으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및/또는 산화 질화 실리콘막을 이용한 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
게이트 전극층(401)은 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이 재료들을 주성분으로 하는 합금 재료를 이용하여 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다.
게이트 절연층(402)은 플라즈마 CVD법, 스퍼터링법 등에 의해 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및/또는 산화 하프늄층을 이용하여 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다. 예를 들어, 제1 게이트 절연층으로서 플라즈마 CVD법에 의해 막 두께 50 nm 이상 200 nm 이하의 질화 실리콘층(SiNy(y>0))이 형성된 후, 제1 게이트 절연층 위에 제2 게이트 절연층으로서 막두께 5 nm 이상 300 nm 이하의 산화 실리콘층(SiOx(x>0))이 적층되어, 게이트 절연층이 형성된다.
소스 전극층(405a) 및 드레인 전극층(405b)에 이용되는 도전막으로는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택되는 원소, 또는 이 원소들 중 임의의 것을 성분으로 포함하는 합금, 상기 원소들 중 임의의 것들이 조합되는 합금막 등이 이용될 수 있다. 도전막은 Al, Cu 등의 금속층의 하측 및/또는 상측에 Ti, Mo, W 등의 고융점 금속층이 적층되는 구조를 가질 수 있다. Al막에서 발생하는 힐록(hillocks) 및 휘스커(whisker)의 발생을 방지하는 원소(예컨대, Si, Nd, 또는 Sc)가 첨가되어 있는 Al 재료가 이용되는 때에는, 내열성을 향상시킬 수 있다.
소스 전극층(405a) 및 드레인 전극층(405b)에 각각 접속되는 배선층(436a) 및 배선층(436b)에 사용되는 도전막에 대하여, 소스 전극층(405a) 및 드레인 전극층(405b)과 유사한 재료가 이용될 수 있다.
다른 방법으로, 소스 전극층(405a), 드레인 전극층(405b)(소스 전극층(405a), 드레인 전극층(405b)과 동일한 층을 이용하여 형성되는 배선층을 포함함)으로서 기능하는 도전막은 도전성 금속 산화물로 형성될 수 있다. 도전성의 금속 산화물로서, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐 산화주석 합금(In2O3-SnO2; ITO라고 함), 산화인듐 산화아연 합금(In2O3-ZnO), 또는 이러한 금속 산화물 재료들 중 임의의 것에 실리콘 또는 실리콘 산화물이 포함된 것이 사용될 수 있다.
절연층(407, 427, 및 437)으로서, 전형적인 예로서 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막 등의 무기 절연막이 이용될 수 있다.
보호 절연층(409)으로서는, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등의 무기 절연막이 이용될 수 있다.
또한, 보호 절연층(409) 위에 트랜지스터로 인한 표면 요철이 저감되도록 평탄화 절연막이 형성될 수 있다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료가 이용될 수 있다. 이러한 유기 재료 외에도, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 이러한 재료로 형성되는 복수의 절연막을 적층함으로써 평탄화 절연막이 형성될 수도 있다는 점에 유의한다.
산화물 반도체층(403)을 포함하는 트랜지스터(410, 420, 430, 및 440) 각각에 있어서, 오프 상태의 전류치(즉, 오프 전류)는 낮다. 따라서, 트랜지스터가 오프 상태인 경우, 트랜지스터를 통해 전하의 누설이 억제될 수 있다. 따라서, 트랜지스터가 각 화소에 설치되는 트랜지스터로서 사용되어, 화소에의 화상 신호의 입력 빈도가 저감될 수 있다. 즉, 화소에 화상 신호가 입력되지 않는 기간이 장기화하는 경우에도, 화소에 있어서의 표시 품질을 열화시키지 않고 기간이 유지될 수 있으며, 그 결과, 제1 실시형태에 기재한 표시 장치의 소비 전력의 저감을 가져온다. 그 이유는 이하와 같다: 각 화소에 설치되는 트랜지스터로서 본 실시형태의 트랜지스터가 사용되어, 추출 화상 신호의 프레임 주파수가 저감될 수 있다.
또한, 산화물 반도체층(403)을 포함한 트랜지스터(410, 420, 430, 및 440) 각각은 비교적 높은 전계 효과 이동도를 가질 수 있으므로, 고속으로 동작할 수 있다. 따라서, 표시 장치의 각 화소에 포함되는 트랜지스터로서 본 실시형태의 트랜지스터가 사용되는 것으로서, 고선명도의 화상이 제공될 수 있다.
제1 실시형태에 기재된 표시 장치에 있어서의 구동 회로 및 릴레이 회로는 산화물 반도체층(403)을 각각 포함하는 트랜지스터(410, 420, 430, 및 440)를 이용하여 형성될 수 있다는 점에 유의한다. 트랜지스터의 적용 범위를 넓히는 것은 표시 장치의 제조 비용을 저감시킬 수 있도록 한다.
본 실시형태 또는 본 실시형태의 일부는 다른 실시형태 또는 다른 실시형태의 일부와 자유롭게 조합될 수 있다는 점에 유의한다.
(제3 실시형태)
본 실시형태에서는, 제2 실시형태에 기재된 트랜지스터의 일례를 도 7의 (a) 내지 (e)를 참조하여 설명한다.
도 7의 (a) 내지 (e)는 트랜지스터의 단면 구조의 일례를 나타낸다. 도 7의 (a) 내지 (e)에 나타낸 트랜지스터(510)는 도 6의 (a)에 나타낸 트랜지스터(410)와 유사한 보텀 게이트 구조를 갖는 역스태거형 트랜지스터이다.
본 실시형태의 반도체층에 이용되는 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하여, 산화물 반도체의 주성분 이외의 불순물이 가능한 적게 포함되도록 고순도화함으로써, i형(진성)의 산화물 반도체로 되거나 또는 i형(진성)의 산화물 반도체에 극히 가깝도록 된다. 즉, 본 실시형태의 산화물 반도체는 불순물을 첨가하여 i형화하는 것이 아니라, 수소 또는 물 등의 불순물을 가능한 한 많이 제거함으로써 고순도되어, i형(진성) 반도체로 되거나, 이에 근접하도록 되는 것을 특징으로 하고 있다. 따라서, 트랜지스터(510)에 포함되는 산화물 반도체층은 고순도화되고 전기적으로 i형(진성)화된 산화물 반도체층이다.
또한, 고순도화된 산화물 반도체는 극히 적은(제로에 가까움) 캐리어를 포함하며, 그 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이다.
산화물 반도체는 지극히 적은 캐리어를 포함하므로, 트랜지스터의 오프 전류가 저감될 수 있다. 오프 전류는 가능한 한 적을수록 바람직하다.
구체적으로는, 상기 산화물 반도체층을 구비하는 트랜지스터에 있어서 채널폭 1㎛ 당 오프 전류 밀도는 실온에서 10 aA/㎛(1×10-17A/㎛) 이하로 감소될 수 있으며, 1 aA/㎛(1×10-18A/㎛) 이하, 또한 10 zA/㎛(1×10-20A/㎛) 이하로 더 감소될 수 있다.
상기 산화물 반도체층을 구비하는 트랜지스터(510)의 온 전류는 온도에 거의 의존하지 않으며, 오프 전류도 매우 작은 채로 남아 있다.
이하, 도 7의 (a) 내지 (e)를 참조하여 기판(505) 위에 트랜지스터(510)를 제작하는 공정을 설명한다.
우선, 절연면을 가지는 기판(505) 위에 도전막이 형성된 후에, 제1 포토리소그래피 공정에서 게이트 전극층(511)이 형성된다. 레지스트 마스크는 잉크젯법으로 형성될 수도 있다는 점에 유의한다. 레지스트 마스크의 잉크젯법에 의한 형성은 포토마스크를 필요로 하지 않기 때문에, 제조 비용이 저감될 수 있다.
절연면을 가지는 기판(505)으로서 제2 실시형태에 기재된 기판(400)으로 사용되는 것과 유사한 기판이 이용될 수 있다. 본 실시형태에서, 기판(505)으로서 유리 기판이 이용된다.
하지막으로서 기능하는 절연막이 기판(505)과 게이트 전극층(511) 사이에 설치될 수 있다. 하지막은 기판(505)으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및/또는 산화 질화 실리콘막을 이용한 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
게이트 전극층(511)은 몰리브덴, 티타늄, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속재료 또는 이 재료들 중 임의의 것을 주성분으로 포함하는 합금을 이용한 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다.
다음, 게이트 전극층(511) 위에 게이트 절연층(507)이 형성된다. 게이트 절연층(507)은 플라즈마 CVD법, 스퍼터링법 등에 의해 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및/또는 산화 하프늄층을 이용한 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다.
본 실시형태의 산화물 반도체로서는, 불순물을 제거하여 i형화되거나 실질적으로 i형화된 산화물 반도체가 사용된다. 이러한 고순도화된 산화물 반도체는 계면 상태 및 계면 전하에 대해서 매우 민감하기 때문에, 산화물 반도체층과 게이트 절연층과의 계면이 중요하다. 따라서, 고순도화된 산화물 반도체에 접하는 게이트 절연층은 고품질화가 요구된다.
예를 들어, 마이크로파(예컨대, 주파수 2.45 GHz)를 이용한 고밀도 플라즈마 CVD는, 치밀하고, 절연 내압이 높고, 고품질을 갖는 절연층이 형성될 수 있어, 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연층은 서로 밀접되어 있어서, 계면 상태가 저감될 수 있으며, 양호한 계면 특성이 얻어질 수 있다.
물론, 게이트 절연층으로서 양질의 절연층의 형성을 가능하게 하는 방법인 한, 스퍼터링법이나 플라즈마 CVD법 등의 또 다른 성막 방법이 채용될 수 있다. 또한, 절연층의 형성 후에 수행되는 열처리에 의해 막질 및 산화물 반도체와의 계면 특성이 개선되는 절연층이 게이트 절연층으로서 형성될 수 있다. 어느 경우이든, 절연층이 게이트 절연층으로서 양호한 막질을 가지는 것은 물론 절연층과 산화물 반도체와의 사이의 계면 상태 밀도의 저감과 양호한 계면의 형성이 가능하게 하는 특성을 가지는 한, 임의의 절연층이 사용될 수 있다.
또한, 게이트 절연층(507) 및 산화물 반도체막(530)에 수소, 수산기, 및 수분이 가능한 한 포함되지 않게 하기 위해서, 산화물 반도체막(530)의 형성의 전처리로서 스퍼터링 장치의 예비 가열실에서 게이트 전극층(511)이 형성된 기판(505) 또는 게이트 전극층(511) 및 게이트 절연층(507)이 형성된 기판(505)이 예비 가열되어, 기판(505)에 흡착된 수소, 수분 등의 불순물을 소거 및 제거하도록 하는 것이 바람직하다. 예비 가열실에 제공되는 배기 유닛으로는, 크라이오펌프(cryopump)가 바람직하게 사용된다. 이 예비 열 처리는 생략될 수 있다는 점에 유의한다. 또한, 이 예비 가열은, 절연층(516)의 형성 전에 소스 전극층(515a) 및 드레인 전극층(515b)까지 포함하는 기판(505)에도 마찬가지로 수행될 수 있다.
다음, 게이트 절연층(507) 위에 두께 2 nm 이상 200 nm 이하, 바람직하게는, 5 nm 이상 30 nm 이하의 산화물 반도체막(530)이 형성된다(도 7의 (a) 참조).
산화물 반도체막(530)이 스퍼터링법에 의해 형성되기 전에, 아르곤 가스의 도입에 의해 플라즈마가 발생되는 역스퍼터링에 의해 게이트 절연층(507)의 표면에 부착되어 있는 분상 물질(파티클 또는 더스트라고도 함)이 제거되는 것이 바람직하다는 것에 유의한다. 역스퍼터링은 타겟 측에 전압을 인가하지 않고 아르곤 분위기에서 기판측에 RF 전원을 이용하여 전압을 인가하여, 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법을 일컫는다. 아르곤 분위기를 대신하여, 질소 분위기, 헬륨 분위기, 산소 분위기 등이 이용될 수 있다는 점에 유의한다.
산화물 반도체막(530)에 이용되는 산화물 반도체로서, 제2 실시형태에 나타낸 4원계 금속 산화물, 3원계 금속 산화물, 2원계 금속 산화물, In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등의 산화물 반도체 중 임의의 것이 이용될 수 있다. 또한, 상기 산화물 반도체에 SiO2가 포함될 수도 있다. 본 실시형태에서는, 산화물 반도체막(530)이 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성한다. 도 7의 (a)는 이 단계에서의 단면도이다. 산화물 반도체막(530)은 희가스(대표적으로는, 아르곤) 분위기에서, 산소 분위기에서, 또는 희가스와 산소의 혼합 분위기에서 스퍼터링법에 의해 형성될 수 있다.
산화물 반도체막(530)을 스퍼터링법으로 형성하기 위한 타겟으로서, 예를 들어, In2O3:Ga2O3:ZnO = 1:1:1[mol](즉, In:Ga:Zn = 1:1:0.5[atom])의 조성비를 갖는 타겟이 이용될 수 있다. 다르게는, In:Ga:Zn = 1:1:1[atom], 또는 In:Ga:Zn = 1:1:2[atom]의 조성비를 갖는 금속 산화물 타겟이 이용될 수도 있다. 금속 산화물 타겟의 충전율은 90% 이상, 100% 이하, 바람직하게는, 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타겟을 이용하는 것으로, 치밀한 산화물 반도체막이 형성된다.
산화물 반도체막(530)의 형성을 위하여 사용되는 스퍼터링 가스로는 수소, 물, 수산기, 또는 수소화물 등의 불순물이 제거된 고순도 가스가 이용되는 것이 바람직하다.
감압 상태에 유지된 성막실에 기판을 유지되고, 기판 온도가 100℃ 이상 600℃ 이하, 바람직하게는, 200℃ 이상 400℃ 이하의 온도로 설정된다. 기판을 가열하면서 산화물 반도체막을 형성하는 것으로, 형성된 산화물 반도체막에 포함되는 불순물 농도가 저감될 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그 후, 성막실 내의 잔류 수분을 제거하면서, 수소 및 수분이 제거된 스퍼터링 가스가 성막실에 도입되고, 상기 타겟을 이용하여 기판(505) 위에 산화물 반도체막(530)이 형성된다. 성막실 내의 잔류 수분을 제거하기 위해서, 크라이오펌프, 이온 펌프, 티타늄 서블리메이션(sublimation) 펌프 등의 흡착형의 진공 펌프가 이용되는 것이 바람직하다. 배기 유닛은 콜드 트랩을 구비한 터보 펌프일 수도 있다. 크라이오펌프로 배기된 성막실에는, 수소 원자, 물(H2O) 등 수소 원자를 포함한 화합물(보다 바람직하게는, 탄소 원자를 포함한 화합물) 등이 제거되어, 성막실에서 형성된 산화물 반도체막에 포함되는 불순물의 농도가 저감될 수 있다.
성막 조건의 일례로서는, 이하의 조건이 채용된다: 기판과 타겟 사이의 거리는 100 mm, 압력은 0.6 Pa이며, 직류(DC) 전원은 0.5 kW이고, 분위기는 산소 분위기(산소 유량 비율 100%)이다. 펄스 직류 전원이 바람직하게 이용되며, 성막시에 발생되는 분상 물질(파티클 또는 더스트라고 함)이 줄어들 수 있으며, 막두께 분포가 균일화될 수 있으므로, 바람직하다는 점에 유의한다.
그 후, 산화물 반도체막(530)이 제2 포토리소그래피 단계에서 섬 형상의 산화물 반도체층으로 가공된다. 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크는 잉크젯법으로 형성될 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하는 것은 포토마스크가 필요 없어서, 제조 비용이 저감될 수 있다.
게이트 절연층(507)에 컨택트 홀이 형성되는 경우, 컨택트 홀의 형성 단계는 산화물 반도체막(530)의 가공시에 동시에 수행될 수 있다.
산화물 반도체막(530)의 에칭은 건식 에칭, 습식 에칭, 또는 건식 에칭과 습식 에칭 양쪽 모두일 수 있다는 것에 유의한다. 산화물 반도체막(530)의 습식 에칭에 이용되는 에칭액으로서, 예를 들어, 인산, 초산, 질산 등의 혼합 용액이 이용될 수 있다. 다르게는, ITO07N((주)칸토 화학 제조)가 이용될 수도 있다.
다음, 산화물 반도체층에 제1 열 처리가 수행된다. 이 제1 열 처리에 의해 산화물 반도체층이 탈수화 또는 탈수소화될 수 있다. 제1 열 처리의 온도는 400℃ 이상 750℃ 이하 또는 400℃ 이상 기판의 변형점 미만이다. 본 실시형태에서는, 열 처리 장치의 일종인 전기로에 기판이 도입되고, 산화물 반도체층에 대해서 질소 분위기 450℃에서 1시간의 열 처리가 수행된 후, 대기에 노출하지 않고, 산화물 반도체층에 물이나 수소가 들어가지 않도록 하여, 산화물 반도체층(531)이 얻어진다(도 7의 (b) 참조).
열 처리 장치는 전기로에 한하지 않으며, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 포함할 수도 있다. 예를 들어, GRTA(gas　rapid　thermal　anneal) 장치, LRTA(lamp　rapid　thermal anneal) 장치 등의 RTA(rapid　thermal　anneal) 장치가 사용될 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램드, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 방출되는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 열 처리하는 장치이다. 고온의 가스로서는, 아르곤 등의 희가스 또는 질소와 같은 열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들어, 제1 열 처리로서, 650℃ 내지 700℃의 고온으로 가열된 불활성 가스에 기판을 이동시키고, 몇 분간 가열한 후, 기판을 이동시켜, 고온에 가열한 불활성 가스로부터 꺼내는 GRTA가 수행될 수 있다.
제1 열 처리에 있어서, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 열 처리 장치에 도입되는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도는 6N(99.9999%) 이상, 바람직하게는, 7N(99.99999%) 이상, (즉 불순물 농도 1 ppm 이하, 바람직하게는 0.1 ppm 이하)에 설정되는 것이 바람직하다.
제1 열 처리에서 산화물 반도체층이 가열된 후에, 가열로에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(노점이 -40℃ 이하, 바람직하게는, -60℃ 이하)가 도입될 수도 있다. 산소 가스 또는 N2O 가스는 물, 수소 등을 함유하지 않는 것이 바람직하다. 다르게는, 열 처리 장치에 도입되는 산소 가스 또는 N2O 가스는 순도 6N 이상, 바람직하게는, 7N 이상(즉, 산소 가스 또는 N2O 가스 중의 불순물 농도가 1 ppm 이하, 바람직하게는, 0.1 ppm 이하)를 갖는다. 산소 가스 또는 N2O 가스의 작용에 의해 탈수화 또는 탈수소화 처리를 통하여 불순물을 제거하는 단계로 인해 감소된, 산화물 반도체의 주성분 재료인 산소가 공급되는 것에 의해, 산화물 반도체층의 순도가 증가되고, 산화물 반도체층이 전기적으로 i형(진성)화된다.
또한, 산화물 반도체층의 제1 열 처리는 섬 형상의 산화물 반도체층에 가공되기 전의 산화물 반도체막(530)에 대하여 수행될 수도 있다. 그 경우, 제1 열 처리 후에 가열 장치로부터 기판이 꺼내져, 포토리소그래피 단계가 수행된다.
제1 열 처리는 상기 타이밍에 한하지 않고 산화물 반도체층이 형성된 후 이하의 타이밍 중 어느 것에서도 수행될 수 있다는 점에 유의한다: 산화물 반도체층 위에 소스 전극층 및 드레인 전극층이 형성된 후; 또는 소스 전극층 및 드레인 전극층 위에 절연층이 형성된 후.
게이트 절연층(507)에 컨택트홀이 형성되는 경우, 컨택트 홀의 형성은 산화물 반도체막(530)에 제1 열 처리가 수행되기 전 또는 그 후에 수행될 수도 있다.
산화물 반도체층이 2회의 성막 단계와 2회의 가열 단계를 통해 형성되는 것으로, 기초 성분의 재료로서, 산화물, 질화물, 금속 중 어느 것이라도 사용되는 경우일지라도, 두꺼운 결정 영역, 즉, 막의 표면에 수직인 방향으로 c축 배향된 결정 영역이 형성될 수도 있다. 예를 들어, 3 nm 이상 15 nm 이하 두께의 제1 산화물 반도체막이 형성된 후, 질소, 산소, 희가스, 또는 건조 공기의 분위기에서 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 온도에서 제1 열 처리가 수행되는 것에 의해, 표면을 포함한 영역에 결정 영역(판 모양 결정을 포함함)을 포함하는 제1 산화물 반도체막이 형성된다. 그 후, 제1 산화물 반도체막보다 두꺼운 제2 산화물 반도체막이 형성된 후, 450℃ 이상 850℃ 이하, 바람직하게는, 600℃ 이상 700℃ 이하의 온도에서 제2 열 처리가 수행되어, 제1 산화물 반도체막을 결정 성장의 시드로서 이용하여 상방으로 결정 성장이 진행되어, 제2 산화물 반도체막 전체가 결정화된다. 이와 같이, 두꺼운 결정 영역을 포함하는 산화물 반도체층이 형성될 수도 있다.
다음, 게이트 절연층(507) 및 산화물 반도체층(531) 위에 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 같은 층에 형성되는 배선을 포함함)으로 기능하는 도전막이 형성된다. 소스 전극층 및 드레인 전극층에 이용되는 도전막으로서는, 제2 실시형태에 기재된 소스 전극층(405a) 및 드레인 전극층(405b)에 이용되는 재료가 이용될 수 있다.
제3 포토리소그래피 공정에 있어서, 도전막 위에 레지스트 마스크가 형성되고, 도전막이 선택적으로 에칭되어, 소스 전극층(515a) 및 드레인 전극층(515b)이 형성된 후, 레지스트 마스크가 제거된다(도 7의 (c) 참조).
제3 포토리소그래피 단계에서의 레지스트 마스크 형성시의 노광은 자외선, KrF 레이저광, ArF 레이저광을 이용하여 수행될 수 있다. 산화물 반도체층(531) 위에서 서로 인접하는 소스 전극층의 하단부와 드레인 전극층의 하단부 간의 간격에 의해 후에 형성되는 트랜지스터의 채널 길이(L)가 결정된다. 채널 길이(L) 25 nm 미만의 노광을 실시하는 경우에는, 수 nm 내지 수십 nm의 매우 파장이 짧은 초자외선을 이용하여 제3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광이 수행되는 것이 바람직하다. 초자외선에 의한 노광에서는, 해상도가 높고, 초점 심도가 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)는 10 nm 이상 1000 nm 이하일 수 있으며, 회로의 동작 속도가 증가될 수 있고, 오프 전류치가 매우 작기 때문에, 소비 전력이 저감될 수 있다. 포토리소그래피 단계에서 이용하는 포토마스크의 수 및 포로리소그래피 단계의 수를 삭감하기 위해, 투과한 광이 복수의 강도를 가지는 노광 마스크인 다계조(multi-tone) 마스크에 의해 에칭 단계가 수행될 수 있다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막 두께를 가지는 형상이 되고, 또한 에칭을 실시하는 것으로 한층 더 형상이 변경될 수 있기 때문에, 다른 패턴을 형성하는 복수의 에칭 단계에서 이용될 수 있다. 따라서, 한 장의 다계조 마스크에 의해 적어도 2 종류의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서, 노광 마스크의 수가 삭감될 수 있고, 대응하는 포토리소그래피 단계의 수도 삭감될 수 있기 때문에, 공정의 간략화를 가져온다.
도전막의 에칭 시에 산화물 반도체층(531)이 에칭되어 분리되지 않도록 에칭 조건을 최적화하는 것이 바람직하다는 것에 유의한다. 그렇지만, 도전막만이 에칭되고, 산화물 반도체층(531)은 전형 에칭되지 않는 조건을 얻는 것은 어렵다. 따라서, 도전막의 에칭 시에 산화물 반도체층(531)의 일부만이 에칭되어, 홈부(오목부)를 가지는 산화물 반도체층이 되는 경우도 있다.
본 실시형태에서는 도전막으로서 Ti막이 이용되고, 산화물 반도체층(531)에는 In-Ga-Zn-O계 산화물 반도체가 이용되므로, 에칭액으로서 암모니아 과산화수소 혼합물(암모니아, 물, 과산화 수소수의 혼합액)이 이용된다.
다음, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리가 수행되어, 노출된 산화물 반도체층의 표면에 부착한 흡착수가 제거될 수 있다. 플라즈마 처리가 수행되는 경우, 대기에 접하지 않고, 산화물 반도체층의 일부에 접하는 보호 절연막으로 기능하는 절연층(516)이 형성된다.
절연층(516)은 적어도 1 nm 이상의 막 두께로, 스퍼터링법 등, 절연층(516)에 물, 수소 등의 불순물을 혼입시키지 않는 방법에 의해 형성될 수 있다. 절연층(516)에 수소가 포함되면, 수소의 산화물 반도체층에의 혼입, 또는 수소에 의한 산화물 반도체층 내의 산소의 추출이 생겨, 산화물 반도체층의 백 채널이 저저항화(n형화)하여, 기생 채널이 형성될 수 있다. 따라서, 절연층(516)이 가능한 한 수소를 포함하지 않도록, 수소를 이용하지 않는 성막 방법이 채용되는 것이 중요하다.
본 실시형태에서는, 절연층(516)으로서 두께 200 nm의 산화 실리콘막이 스퍼터링법을 이용하여 형성된다. 성막시의 기판 온도는 실온 이상 300℃ 이하, 본 실시형태에서는, 100℃이다. 산화 실리콘막은 희가스(대표적으로, 아르곤) 분위기에서, 산소 분위기에서, 또는 희가스와 산소의 혼합 분위기에서 스퍼터링법에 의해 형성될 수 있다. 타겟으로서, 산화 실리콘 타겟 또는 실리콘 타겟이 이용될 수 있다. 예를 들어, 실리콘 타겟을 이용하여, 산소를 포함한 분위기에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다. 산화물 반도체층에 접해 형성되는 절연층(516)으로서, 수분이나, 수소 이온, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 무기 절연막을 사용된다. 통상적으로, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등이 이용된다.
산화물 반도체막(530)의 형성시와 같이, 절연층(516)을 형성하는 데 사용되는 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(예컨대, 크라이오펌프)를 이용하는 것이 바람직하다. 크라이오펌프를 이용하여 배기한 성막실에서 절연층(516)이 형성되어, 절연층(516)에 포함되는 불순물의 농도가 저감될 수 있다. 절연층(516)을 형성하는 데 사용되는 성막실 내의 잔류 수분을 제거하기 위한 배기 유닛으로서, 터보 펌프에 콜드 트랩을 구비한 것이 사용될 수 있다.
절연층(516)의 형성을 위한 스퍼터링 가스로서는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
다음, 불활성 가스 분위기에서 또는 산소 가스 분위기에서 제2 열 처리(바람직하게는, 200℃ 이상 400℃ 이하, 예컨대, 250℃ 이상 350℃ 이하)가 수행된다. 예를 들어, 질소 분위기에서 250℃ 1 시간의 제2 열 처리가 수행된다. 제2의 열 처리에서, 산화물 반도체층의 일부(채널 형성 영역)가 절연층(516)과 접한 상태로 가열된다.
전술한 바와 같이, 산화물 반도체막에 대해서 제1 열 처리가 수행되어, 수소, 수분, 수산기, 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층에서 의도적으로 소거시켜, 불순물의 배제 단계를 통해 감소된 산화물 반도체의 주성분 재료 중 하나인 산소가 공급될 수 있다. 따라서, 산화물 반도체층이 고순도화되고, 전기적으로 i형(진성)화한다.
상기 공정을 통해, 트랜지스터(510)가 제작된다(도 7의 (d) 참조).
결함을 많이 갖는 산화 실리콘층이 절연층으로서 이용되면, 산화 실리콘층 형성 후의 열 처리에 의해 산화물 반도체층에 포함되는 수소, 수분, 수산기, 또는 수소화물 등의 불순물이 절연층에 확산되어, 산화물 반도체층에 포함되는 불순물이 더 저감될 수 있다.
절연층(516) 위에 보호 절연층(506)이 더 형성될 수도 있다. 예를 들어, RF 스퍼터링법에 의해 질화 실리콘막이 형성된다. RF 스퍼터링법은 생산성을 증가시킬 수 있으므로, 보호 절연층의 성막 방법으로서 바람직하게 사용된다. 보호 절연층으로서, 수분 등의 불순물을 포함하지 않고, 외부로부터 불순물 침입하는 것을 막는 무기 절연막이 사용되며, 예를 들어, 질화 실리콘막, 질화 알루미늄막 등이 사용된다. 본 실시형태에서는, 보호 절연층으로서, 보호 절연층(506)이 질화 실리콘막으로 형성된다(도 7의 (e) 참조).
본 실시형태에서는, 절연층(516)까지 형성된 기판(505)을 100℃ 내지 400℃ 범위의 온도에 가열하여, 수소 및 수분이 제거된 고순도 질소를 포함한 스퍼터링 가스를 도입하고, 실리콘 타겟을 이용하여 질화 실리콘막이 보호 절연층(506)으로서 형성된다. 이 경우에 있어서도, 절연층(516)의 형성의 경우와 같이, 성막실 내의 잔류 수분을 제거하면서, 보호 절연층(506)이 형성되는 것이 바람직하다.
보호 절연층의 형성 후, 대기 중에서 100℃ 이상 200℃ 이하의 온도로 1 시간 이상 30 시간 이하 동안 열 처리가 더 수행될 수도 있다. 이 열 처리는 일정한 가열 온도에서 수행될 수도 있다. 다르게는, 가열 온도의 이하의 변경이 복수회 반복해서 수행될 수도 있다: 실온으로부터 100℃ 내지 200℃ 범위의 온도로 가열 온도가 승온되고, 그 후, 실온으로 감온된다.
전술한 바와 같이, 본 실시형태에 따라 제작한 고순도화된 산화물 반도체층을 포함한 트랜지스터가 이용되어, 오프 상태에 있어서의 전류치(즉, 오프 전류치)가 더 감소될 수 있다. 이에 의해, 트랜지스터가 오프 상태인 경우, 트랜지스터를 통한 전하의 누설이 억제될 수 있다. 따라서, 트랜지스터가 각 화소에 설치되는 트랜지스터로서 사용되어, 화소에의 화상 신호의 입력 빈도가 저감될 수 있다. 즉, 화소에 화상 신호가 입력되지 않는 기간이 길어지는 경우에도, 화소에 있어서의 표시 품질을 열화 시키지 않고 기간이 유지될 수 있어서, 제1 실시형태에 기재된 표시 장치의 소비 전력의 저감을 가져온다. 그 이유는, 각 화소에 설치되는 트랜지스터로서 본 실시형태의 트랜지스터가 이용됨으로써, 추출 화상 신호의 프레임 주파수가 저감될 수 있기 때문이다.
또한, 고순도화된 산화물 반도체층을 포함한 트랜지스터는 비교적 높은 전계 효과 이동도를 가질 수 있기 때문에, 고속 구동이 가능하다. 따라서, 표시 장치의 각 화소에 포함되는 트랜지스터로서 본 실시형태의 트랜지스터를 사용하는 것으로, 고화질의 화상이 제공될 수 있다.
제1 실시형태에 기재된 표시 장치에 있어서, 구동 회로 및 릴레이 회로는 고순도화된 산화물 반도체층을 포함한 트랜지스터를 사용하여 형성될 수도 있다. 트랜지스터의 적용 범위를 넓히는 것으로 표시 장치의 제조 비용을 저감할 수 있다는 점에 유의한다.
본 실시형태 또는 본 실시형태의 일부는 다른 실시형태 또는 다른 실시형태의 일부와 자유롭게 조합될 수 있다는 점에 유의한다.
(제4 실시형태)
본 실시형태에서는, 상기 실시형태에 기재된 표시 장치로서, 터치 패널 기능을 갖는 표시 장치의 구성을 도 8a 및 도 8b를 참조하여 설명한다.
도 8a는 본 실시형태의 표시 장치의 개략도이다. 도 8a는 제1 실시형태의 표시 장치인 액정 표시 패널(601) 위에 터치 패드(602)를 적층하여, 하우징(603)에 서로 부착시킨 구성을 나타낸다. 터치 패드(602)는, 적절하게는, 저항막 방식, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등일 수 있다. 도 8a에 나타낸 표시 장치에 있어서, 터치 패드(602)는 제1 실시형태에 나타낸 표시 장치에 있어서의 입력 장치에 상당한다.
도 8a에 도시된 바와 같이, 표시 패널(601)과 터치 패드(602)를 따로따로 제작해 적층하여, 터치 패널 기능을 갖는 표시 장치의 제작 비용이 삭감될 수 있다.
도 8b는 도 8a에 도시된 것과는 다른 터치 패널 기능을 갖는 표시 장치의 구성을 나타낸다. 도 8b에 도시된 표시 장치(604)는 복수의 화소(605) 각각에 광 센서(606) 및 액정 소자(607)를 포함한다. 따라서, 도 8a에 나타낸 표시 장치와는 달리, 표시 장치를 제작하는 데 터치 패드(602)를 적층할 필요가 없어서, 표시 장치의 박형화를 도모할 수 있다. 주사선 구동 회로(608), 신호선 구동 회로(609), 광 센서용 구동 회로(610), 및 화소(605)는 하나의 기판 위에 제작되어, 표시 장치의 크기가 감소될 수 있다는 점에 유의한다. 광 센서(606)는 아몰퍼스(amorphous) 실리콘 등을 이용하여 형성될 수 있으며, 산화물 반도체를 포함한 트랜지스터와 중첩할 수도 있다는 점에 유의한다.
본 실시형태 또는 본 실시형태의 일부는 다른 실시형태 또는 다른 실시형태의 일부와 자유롭게 조합될 수 있다.
(제5 실시형태)
본 실시형태에서는 제1 실시형태에 따라서 얻어지는 표시 장치가 탑재된 전자 기기의 예에 대해 도 9a 내지 도 9d를 참조하여 설명한다.
도 9a는 랩톱 퍼스널 컴퓨터를 나타내는, 본체(2201), 하우징(2202), 표시부(2203), 키보드(2204) 등을 포함하고 있다.
도 9b는 휴대 정보 단말(PDA)을 나타내며, 본체(2211)에는 표시부(2213), 외부 인터페이스(2215), 조작 버튼(2214) 등이 설치되어 있다. 조작용 액세서리로서 스타일러스(2212)가 포함되어 있다.
도 9c는 전자 페이퍼를 구비한 전자 장치의 일례로서 전자 서적 리더(2220)를 나타낸다. 전자 서적 리더(2220)는 하우징(2221) 및 하우징(2223)인 2개의 하우징을 포함한다. 하우징(2221) 및 하우징(2223)은 축부(2237)에 의해 서로 묶여 있으며, 이를 따라 전자 서적 리더(2220)의 개폐 동작이 수행될 수 있다. 이러한 구성에 의해, 전자 서적 리더(2220)는 종이 서적과 같이 취급될 수 있다.
하우징(2221)에는 표시부(2225)가 통합되어 있으며, 하우징(2223)에는 표시부(2227)가 통합되어 있다. 표시부(2225) 및 표시부(2227)는 하나의 화상 또는 상이한 화상들을 표시할 수도 있다. 표시부가 상이한 화상들을 표시하는 구성에서, 예를 들어, 우측의 표시부(도 9c에서는 표시부(2225))는 텍스트를 표시하고, 좌측의 표시부(도 9c에서는 표시부(2227))는 화상을 표시할 수 있다.
또한, 도 9c에서는, 하우징(2221)에 조작부 등이 구비되어 있다. 예를 들어, 하우징(2221)에는 전원(2231), 조작 키(2233), 스피커(2235) 등이 구비되어 있다. 조작 키(2233)에 의해, 페이지를 넘길 수 있다. 표시부가 설치되는 하우징의 면에는 키보드, 포인팅 장치 등이 구비될 수도 있다는 점에 유의한다. 또한, 하우징의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속가능한 단자 등), 기록 매체 삽입부 등이 구비되어 있을 수도 있다. 또한, 전자 서적 리더(2220)는 전자 사전으로서의 기능을 가질 수도 있다.
전자 서적 리더(2220)는 데이터를 무선으로 송수신할 수 있다. 무선 통신에 의해, 전자 서적 서버로부터 원하는 서적 데이터 등을 구매하여 다운로드할 수도 있다.
전자 페이퍼는 정보를 표시하는 것이면 다양한 분야의 장치들에 적용될 수 있다. 예를 들어, 전자 서적 이외에도 포스터, 전철 등의 운송 수단 내의 광고, 크레디트 카드 등의 각종 카드에 있어서의 표시 등에 적용될 수 있다.
도 9d는 휴대 전화기를 나타낸다. 휴대 전화기는 하우징(2240) 및 하우징(2241)인 2개의 하우징을 포함한다. 하우징(2241)에는 표시 패널(2242), 스피커(2243), 마이크로폰(2244), 포인팅 장치(2246), 카메라용 렌즈(2247), 외부 접속 단자(2248) 등이 구비되어 있다. 하우징(2240)에는 휴대 전화기를 충전시키는 태양 전지(2249), 외부 메모리 슬롯(2250) 등이 구비되어 있다. 안테나가 하우징(2241)에 내장되어 있다.
표시 패널(2242)은 터치 패널 기능을 갖는다. 화상으로서 표시되는 복수의 조작 키(2245)들이 도 9d에서는 점선에 의해 도시되어 있다. 휴대 전화기는 태양 전지(2249)로부터 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로를 실장하고 있다는 점에 유의한다. 또한, 휴대 전화기는 상기 구성에 이외에도 비접촉 IC 칩, 소형 기록 장치 등을 포함할 수 있다.
표시 패널(2242)의 표시 배향은 사용 패턴에 따라서 적절하게 변화된다. 또한, 표시 패널(2242)과 동일한 표면에 카메라용 렌즈(2247)가 구비되어 있어서, 화상 전화기로서 휴대 전화기가 사용될 수 있다. 스피커(2243) 및 마이크로폰 (2244)은 음성 통화뿐만 아니라, 화상 전화, 녹음, 재생 등을 위해 사용될 수 있다. 또한, 하우징(2240)과 하우징(2241)은 도 9d와 같이 전개되어 있는 상태로부터 슬라이드하여, 서로 겹친 상태로 될 수 있어, 휴대 전화기를 휴대하기 편하게 한다.
외부 접속 단자(2248)는 AC 어댑터나 USB 케이블 등의 각종 케이블과 접속될 수 있으며, 이는 충전이나 데이터 통신을 가능하게 한다. 또한, 외부 메모리 슬롯(2250)에 기록 매체를 삽입하여 보다 대용량의 데이터를 저장하여 이동시킬 수 있다. 또한, 상기 기능에 이외에, 적외선 통신 기능, 텔레비전 수신 기능 등이 구비될 수도 있다.
본 출원은 일본 특허출원 제2010-010250호(2010년 1월 20일자)인 우선권을 주장하여, 본 명세서에는 그 전체 내용을 참조로서 원용한다.
10 화소부
11 구동 회로
12 입력 장치
13 프로세서
14 릴레이 회로
15 릴레이 회로
16 신호 검출 회로
17 신호 생성 회로
18 신호 추출 회로
21 신호 검출부
22 래치부
23 메모리부
24 리셋부
30 기판
400 기판
401 게이트 전극층
402 게이트 절연층
403 산화물 반도체층
405a 소스 전극층
405b 드레인 전극층
407 절연층
409 보호 절연층
410 트랜지스터
420 트랜지스터
427 절연층
430 트랜지스터
436a 배선층
436b 배선층
437 절연층
440 트랜지스터
505 기판
506 보호 절연층
507 게이트 절연층
510 트랜지스터
511 게이트 전극층
515a 소스 전극층
515b 드레인 전극층
516 절연층
530 산화물 반도체막
531 산화물 반도체층
601 표시 패널
602 터치 패드
603 하우징
604 표시 장치
605 화소
606 광 센서
607 액정 소자
608 주사선 구동 회로
609 신호선 구동 회로
610 광 센서용 구동 회로
2201 본체
2202 하우징
2203 표시부
2204 키보드
2211 본체
2212 스타일러스
2213 표시부
2214 조작 버튼
2215 외부 인터페이스
2220 전자 서적 리더
2221 하우징
2223 하우징
2225 표시부
2227 표시부
2231 전원
2233 조작 키
2235 스피커
2237 축부
2240 하우징
2241 하우징
2242 표시 패널
2243 스피커
2244 마이크로폰
2245 조작 키
2246 포인팅 장치
2247 카메라용 렌즈
2248 외부 접속 단자
2249 태양 전지
2250 외부 메모리 슬롯

Claims (11)

  1. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로의 화상 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로의 화상 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층은 인듐, 갈륨 및 아연을 포함하고,
    상기 산화물 반도체층은 제1 산화물 반도체층 및 제2 산화물 반도체층을 포함하고,
    상기 제2 산화물 반도체층은 상기 제1 산화물 반도체층 위에 제공되고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 c축 배향된 제2 결정 영역을 포함하는, 표시 장치.
  2. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층은 인듐, 갈륨 및 아연을 포함하고,
    상기 산화물 반도체층은 제1 산화물 반도체층 및 제2 산화물 반도체층을 포함하고,
    상기 제2 산화물 반도체층은 상기 제1 산화물 반도체층 위에 제공되고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 c축 배향된 제2 결정 영역을 포함하는, 표시 장치.
  3. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로의 화상 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로의 화상 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하는, 표시 장치.
  4. 표시 장치로서,
    복수의 화소, 구동 회로, 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로의 화상 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로의 화상 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 제2 결정 영역을 포함하는, 표시 장치.
  5. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로의 화상 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로의 화상 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 표시 장치.
  6. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로의 화상 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로의 화상 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 제2 결정 영역을 포함하고,
    상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 표시 장치.
  7. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하는, 표시 장치.
  8. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 제2 결정 영역을 포함하는, 표시 장치.
  9. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 표시 장치.
  10. 표시 장치로서,
    복수의 화소, 구동 회로 및 입력 장치를 포함하고,
    상기 구동 회로는 상기 복수의 화소에 신호를 입력하는 기능을 포함하고,
    상기 입력 장치가 조작되지 않을 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도는, 상기 입력 장치가 조작될 때의 상기 구동 회로로부터 상기 복수의 화소로의 상기 신호의 입력 빈도보다 낮고,
    상기 복수의 화소는 산화물 반도체층에 채널이 형성되는 트랜지스터를 포함하고,
    상기 산화물 반도체층 위의 산화 실리콘막, 및 상기 산화 실리콘막 위의 질화 실리콘막을 포함하고,
    상기 산화 실리콘막은 상기 산화물 반도체층과 접하는 영역을 포함하고,
    상기 산화물 반도체층은, 제1 산화물 반도체층, 및 상기 제1 산화물 반도체층 위의 제2 산화물 반도체층을 포함하고,
    상기 제1 산화물 반도체층은 제1 결정 영역을 포함하고,
    상기 제2 산화물 반도체층은 제2 결정 영역을 포함하고,
    상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 표시 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 입력 장치는 키보드, 마우스 또는 터치 패드를 포함하는, 표시 장치.
KR1020177006325A 2010-01-20 2010-12-21 표시 장치 KR20170029654A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010010250 2010-01-20
JPJP-P-2010-010250 2010-01-20
PCT/JP2010/073660 WO2011089833A1 (en) 2010-01-20 2010-12-21 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019429A Division KR101803987B1 (ko) 2010-01-20 2010-12-21 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187001627A Division KR102129540B1 (ko) 2010-01-20 2010-12-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20170029654A true KR20170029654A (ko) 2017-03-15

Family

ID=44277280

Family Applications (11)

Application Number Title Priority Date Filing Date
KR1020197022115A KR102217907B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020217015382A KR102323314B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020217035796A KR102415143B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020187001627A KR102129540B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020127019429A KR101803987B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020217004408A KR102257147B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020207018613A KR102208565B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020177006325A KR20170029654A (ko) 2010-01-20 2010-12-21 표시 장치
KR1020217002175A KR102253973B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020227021885A KR102479269B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020187026029A KR20180102702A (ko) 2010-01-20 2010-12-21 표시 장치

Family Applications Before (7)

Application Number Title Priority Date Filing Date
KR1020197022115A KR102217907B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020217015382A KR102323314B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020217035796A KR102415143B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020187001627A KR102129540B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020127019429A KR101803987B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020217004408A KR102257147B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020207018613A KR102208565B1 (ko) 2010-01-20 2010-12-21 표시 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020217002175A KR102253973B1 (ko) 2010-01-20 2010-12-21 표시 장치
KR1020227021885A KR102479269B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 휴대 전화기
KR1020187026029A KR20180102702A (ko) 2010-01-20 2010-12-21 표시 장치

Country Status (6)

Country Link
US (8) US8957881B2 (ko)
JP (10) JP5027313B2 (ko)
KR (11) KR102217907B1 (ko)
CN (1) CN102714024B (ko)
TW (3) TWI615823B (ko)
WO (1) WO2011089833A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102217907B1 (ko) 2010-01-20 2021-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
US8810561B2 (en) * 2011-05-02 2014-08-19 Microvision, Inc. Dual laser drive method. apparatus, and system
KR102037899B1 (ko) 2011-12-23 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 변환 회로, 표시 장치, 및 전자 기기
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
US9535277B2 (en) * 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR101680500B1 (ko) 2012-09-13 2016-11-28 샤프 가부시키가이샤 액정 표시 장치
DE102013226167A1 (de) * 2013-12-17 2015-06-18 Lemförder Electronic GmbH Verfahren und Vorrichtung zum Versetzen einer elektronischen Anzeigevorrichtung in einen sicheren Zustand und Steuervorrichtung zum Steuern einer elektronischen Anzeigevorrichtung
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
JP6739185B2 (ja) 2015-02-26 2020-08-12 株式会社半導体エネルギー研究所 ストレージシステム、およびストレージ制御回路
TWI686692B (zh) * 2018-12-21 2020-03-01 緯穎科技服務股份有限公司 電源控制方法及其相關電腦系統
CN117157827A (zh) * 2021-04-05 2023-12-01 三星电子株式会社 天线和包括其的电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5027313B2 (ko) 1971-11-15 1975-09-06
JPS532816Y2 (ko) 1973-07-03 1978-01-25
JPS5146970B2 (ko) 1973-07-13 1976-12-11
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3019632B2 (ja) * 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
US5598565A (en) 1993-12-29 1997-01-28 Intel Corporation Method and apparatus for screen power saving
JPH08264764A (ja) 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0926832A (ja) * 1995-07-07 1997-01-28 Seiko Epson Corp 情報処理装置および処理方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH0993517A (ja) * 1995-09-22 1997-04-04 Toshiba Corp 液晶表示装置
JP3074640B2 (ja) 1995-12-22 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH113063A (ja) * 1997-06-10 1999-01-06 Toshiba Corp 情報処理装置及び表示制御方法
JPH11202841A (ja) * 1998-01-12 1999-07-30 Victor Co Of Japan Ltd 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置
JPH11202842A (ja) * 1998-01-16 1999-07-30 Nec Home Electron Ltd 液晶ディスプレイ装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3659139B2 (ja) 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP4058888B2 (ja) 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002140052A (ja) * 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2008233925A (ja) 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002238894A (ja) * 2001-02-15 2002-08-27 Olympus Optical Co Ltd 超音波診断装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3754635B2 (ja) * 2001-07-17 2006-03-15 Ｎｅｃディスプレイソリューションズ株式会社 ディスプレイモニタ用入力チャンネル切替制御装置およびディスプレイモニタの入力チャンネル切替制御方法
WO2003010804A1 (en) * 2001-07-25 2003-02-06 Seiko Epson Corporation Method of producing semiconductor thin film, method of producing semiconductor device, semiconductor device, integrated circuit, electrooptical device and electronic apparatus
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003162267A (ja) * 2001-11-29 2003-06-06 Seiko Epson Corp 表示駆動回路、電気光学装置、電子機器及び表示駆動方法
WO2003056541A1 (fr) 2001-12-27 2003-07-10 Renesas Technology Corp. Systeme de commande de circuit d'attaque d'affichage
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN1466120A (zh) * 2002-07-02 2004-01-07 明基电通股份有限公司 液晶显示器的电源管理系统
US7139533B2 (en) * 2002-09-24 2006-11-21 Hitachi, Ltd. Mobile communication terminal
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004151222A (ja) * 2002-10-29 2004-05-27 Sharp Corp 液晶表示制御装置および液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP5105694B2 (ja) * 2003-12-24 2012-12-26 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005210707A (ja) * 2003-12-26 2005-08-04 Sharp Corp 表示装置、テレビジョン受信機、画像表示制御方法及び画像表示制御処理プログラム
US7446742B2 (en) * 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005292707A (ja) * 2004-04-05 2005-10-20 Seiko Epson Corp 表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006011074A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2006030566A (ja) 2004-07-15 2006-02-02 Tohoku Pioneer Corp 表示パネルを備えた電子機器
JP2006053678A (ja) * 2004-08-10 2006-02-23 Toshiba Corp ユニバーサルヒューマンインタフェースを有する電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006035953A1 (en) * 2004-09-27 2006-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR100598594B1 (ko) * 2004-10-07 2006-07-07 주식회사 애트랩 터치센서를 구비하는 휴먼 입력 장치 및 이 장치의 움직임값 계산 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100887473B1 (ko) 2005-07-12 2009-03-10 미쓰비시덴키 가부시키가이샤 열차 탑재 영상 정보 전달 제어 표시 시스템
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4288355B2 (ja) * 2006-01-31 2009-07-01 国立大学法人北陸先端科学技術大学院大学 三値論理関数回路
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007225873A (ja) 2006-02-23 2007-09-06 Hitachi Displays Ltd 画像表示装置
JP4713427B2 (ja) * 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
TWI430234B (zh) 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2008009383A (ja) 2006-05-30 2008-01-17 Toshiba Corp 液晶表示装置及びその駆動方法
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4363419B2 (ja) * 2006-06-30 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8451279B2 (en) * 2006-12-13 2013-05-28 Nvidia Corporation System, method and computer program product for adjusting a refresh rate of a display
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US8289312B2 (en) * 2007-05-11 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
WO2009051050A1 (en) 2007-10-19 2009-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving thereof
WO2009063797A1 (en) 2007-11-14 2009-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20090089254A (ko) * 2008-02-18 2009-08-21 세이코 엡슨 가부시키가이샤 센싱 장치, 표시 장치, 전자 기기 및, 센싱 방법
JP4770844B2 (ja) * 2008-02-18 2011-09-14 ソニー株式会社 センシング装置、表示装置および電子機器
JP5129656B2 (ja) * 2008-06-04 2013-01-30 株式会社ジャパンディスプレイイースト 画像表示装置
KR20090126766A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101548992B1 (ko) * 2008-06-10 2015-09-01 엘지전자 주식회사 전자책 단말기 및 그의 스크랩 정보 제공 방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010085683A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 画像処理装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US20090106849A1 (en) * 2008-12-28 2009-04-23 Hengning Wu Portable Computer
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8417297B2 (en) * 2009-05-22 2013-04-09 Lg Electronics Inc. Mobile terminal and method of providing graphic user interface using the same
KR102217907B1 (ko) * 2010-01-20 2021-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器

Also Published As

Publication number Publication date
JP2021105722A (ja) 2021-07-26
US20190027108A1 (en) 2019-01-24
KR102253973B1 (ko) 2021-05-18
JP5027313B2 (ja) 2012-09-19
US9443482B2 (en) 2016-09-13
TW201709187A (zh) 2017-03-01
TW201137819A (en) 2011-11-01
KR102415143B1 (ko) 2022-07-01
US11462186B2 (en) 2022-10-04
KR102217907B1 (ko) 2021-02-19
KR20200083639A (ko) 2020-07-08
KR20180102702A (ko) 2018-09-17
KR101803987B1 (ko) 2017-12-01
US20210358437A1 (en) 2021-11-18
JP2012230395A (ja) 2012-11-22
JP5645881B2 (ja) 2014-12-24
US11081072B2 (en) 2021-08-03
TWI508038B (zh) 2015-11-11
US8957881B2 (en) 2015-02-17
TW201602987A (zh) 2016-01-16
KR20120127425A (ko) 2012-11-21
KR20190091383A (ko) 2019-08-05
US11790866B1 (en) 2023-10-17
TWI615823B (zh) 2018-02-21
JP2016105182A (ja) 2016-06-09
JP6568253B2 (ja) 2019-08-28
US20160379582A1 (en) 2016-12-29
JP2023157954A (ja) 2023-10-26
US20110175861A1 (en) 2011-07-21
US20200202806A1 (en) 2020-06-25
JP2015064583A (ja) 2015-04-09
JP2017083859A (ja) 2017-05-18
CN102714024A (zh) 2012-10-03
KR20220098390A (ko) 2022-07-12
KR20180010327A (ko) 2018-01-30
US10089946B2 (en) 2018-10-02
JP5871409B2 (ja) 2016-03-01
JP2018124559A (ja) 2018-08-09
KR20210011078A (ko) 2021-01-29
JP2011170329A (ja) 2011-09-01
WO2011089833A1 (en) 2011-07-28
US20150049067A1 (en) 2015-02-19
US20240112645A1 (en) 2024-04-04
US10580373B2 (en) 2020-03-03
KR20210134841A (ko) 2021-11-10
KR102323314B1 (ko) 2021-11-08
TWI570685B (zh) 2017-02-11
KR20210062733A (ko) 2021-05-31
KR20210020173A (ko) 2021-02-23
KR102257147B1 (ko) 2021-05-27
JP2022174748A (ja) 2022-11-24
KR102208565B1 (ko) 2021-01-28
CN102714024B (zh) 2015-09-02
JP2020003803A (ja) 2020-01-09
KR102479269B1 (ko) 2022-12-20
KR102129540B1 (ko) 2020-07-03
JP7335398B2 (ja) 2023-08-29
JP7130077B2 (ja) 2022-09-02

Similar Documents

Publication Publication Date Title
US11081072B2 (en) Display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent