JP2011091395A - メモリ・セル - Google Patents
メモリ・セル Download PDFInfo
- Publication number
- JP2011091395A JP2011091395A JP2010226721A JP2010226721A JP2011091395A JP 2011091395 A JP2011091395 A JP 2011091395A JP 2010226721 A JP2010226721 A JP 2010226721A JP 2010226721 A JP2010226721 A JP 2010226721A JP 2011091395 A JP2011091395 A JP 2011091395A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- access memory
- random access
- diode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【課題】炭化ケイ素(SiC)を使用して非平衡電荷の分離および高速で非破壊充放電の両方を可能にする1トランジスタ(1T)不揮発性ランダム・アクセス・メモリ・セルを提供する。
【解決手段】ダイオードは、SiC製のNPN構造体として実施され、ゲート誘電体によって、シリコン、ポリシリコン、または他の任意の半導体により創出されたMOSFET本体より分離されている。ゼロ・バイアスの場合(FIG.2b.)は、ゲート誘電体に隣接するPN接合(ダイオード)は、浮遊ゲートによって創出されたポテンシャル井戸と同じ形態で電荷を保存することができるポテンシャル井戸を創出する。正電圧が制御ゲートへ印加された場合(FIG.2c.)は、障壁が、印加された電圧によって除去されることにより、負電荷の高速で、かつ、非破壊の除去(または、等価的には正電荷の蓄積)を可能にする。
【選択図】図2
【解決手段】ダイオードは、SiC製のNPN構造体として実施され、ゲート誘電体によって、シリコン、ポリシリコン、または他の任意の半導体により創出されたMOSFET本体より分離されている。ゼロ・バイアスの場合(FIG.2b.)は、ゲート誘電体に隣接するPN接合(ダイオード)は、浮遊ゲートによって創出されたポテンシャル井戸と同じ形態で電荷を保存することができるポテンシャル井戸を創出する。正電圧が制御ゲートへ印加された場合(FIG.2c.)は、障壁が、印加された電圧によって除去されることにより、負電荷の高速で、かつ、非破壊の除去(または、等価的には正電荷の蓄積)を可能にする。
【選択図】図2
Description
本発明は、不揮発性メモリ・セルに関し、詳細には、炭化ケイ素ベースのメモリ・セルに関する。
現在のシリコン・ベース技術におけるダイナミック・ランダム・アクセス・メモリデバイスは、記憶された情報の定期的なリフレッシュが必要であり、メモリ・セルが、電源に接続されなくなると情報が失われるために揮発性である。
フラッシュ・メモリは、最新の電子システムにおいて、相補的機能を提供する。フラッシュ・メモリは、周囲の絶縁材料を介して充放電される浮遊ゲートを用いて論理状態を変更する。フラッシュ・メモリは、情報の書き込みに時間がかかり過ぎ、特定の書き込みサイクル数に限られているために、読出し専用メモリ(ROM)であり、その結果、RAM用途には使用できない。しかし、フラッシュ・メモリは、情報の不揮発性記憶デバイスを提供し、一切の電力がメモリ・セルから切り離されたときでも、情報は維持される。フラッシュ・メモリはまた、処理に依存し、実際には、これらのプロセスの変動を補償するために、同一チップ上に組込み補正を有するマイクロ・プロセッサを持つことによって、処理に対する調整を行うことが必要である。
不揮発性ランダム・アクセス・メモリ(NVRAM)デバイス―シリコンRAMのアクセス特性およびシリコンROMの保持時間を有する(フラッシュ・メモリ)メモリ・セル―を形成するための試みがなされており、米国特許第6373095は、その一例である。
メモリデバイスの開発における別の課題は、メモリ容量の増加を可能にすることであり、これを達成する1つの方法は、セル面積(現在のDRAMで8F2)を減少させることである。Fは、最小形態(特定の技術で実施できる最小の線幅)であり、8F2は、最新のメモリ・セルの形態は、全てのセルが8F2の面積を占めるようになっていることを示す。この課題は、S.Okhonin、M.Nagoga、J.M.SalleseおよびP.Fazanらによって概説されている(IEEEElectron Device letters Vol.23、No.2、Feb 2002)。DRAM中で使用される1トランジスタ・1コンデンサ(1T1C)セルの場合、形態サイズの縮小における制限要因は、メモリ容量が、Fに依存することである。フラッシュ・メモリは、セル当たり2論理レベルを超える可能性のある、より小さい1トランジスタ(1T)セルを使用するので、より大きなメモリ容量を提供する。しかし依然として、電子を浮遊ゲート中に注入するのに十分なエネルギーまで加速する必要性によって設けられる、形態サイズの縮小に対する制限がある。更なる要因は、絶縁体の最小厚みによって設けられ、絶縁体の厚みが減少するにつれて絶縁体は、疲労の影響を受けやすくなる。
半導体デバイスの製造には、炭化ケイ素は広く使用されておらず、主に、シリコンで製造されている。炭化ケイ素は、米国特許5831288、6218254、および6281521において、トランジスタ用途に提案されたが、メモリデバイス用途ではない。
米国特許6365919は、炭化ケイ素接合電界効果トランジスタ(JFET)について開示している。
米国特許5465249は、高速書き込み性および実質的に無制限な書き込みサイクル数を有する(ダイナミックNVRAM)不揮発性のRAM(NVRAM)を達成するための、炭化ケイ素製1T1Cセルの2つの実施について開示している。2つの実施の差異は、トランジスタの種類にあり、即ち、一方のケースでは、SiCバイポーラ接合トランジスタ(BJT)であり、他方のケースでは、Si金属酸化物半導体電界効果トランジスタ(MOSFET)である。両ケースとも、コンデンサは、SiC上の金属酸化物半導体(MOS)として実装される。1T1Cセルとして、メモリは、センシング容量によって読み出される。
米国特許5465249は、高速書き込み性および実質的に無制限な書き込みサイクル数を有する(ダイナミックNVRAM)不揮発性のRAM(NVRAM)を達成するための、炭化ケイ素製1T1Cセルの2つの実施について開示している。2つの実施の差異は、トランジスタの種類にあり、即ち、一方のケースでは、SiCバイポーラ接合トランジスタ(BJT)であり、他方のケースでは、Si金属酸化物半導体電界効果トランジスタ(MOSFET)である。両ケースとも、コンデンサは、SiC上の金属酸化物半導体(MOS)として実装される。1T1Cセルとして、メモリは、センシング容量によって読み出される。
米国特許5510630は、MOSFET(蓄積型MOSFET)および積層ポリシリコン誘電体金属コンデンサ用の特定構造を有する、SiCベースの1T1Cセルを開示している。
米国特許5801401、5989958、および6166401は、炭化ケイ素浮遊ゲートを使用したROMデバイスを開示している。
本発明の目的は、小さい形態サイズを有し、フラッシュ・メモリの短所を回避することができるダイナミックNVRAMを提供することである。更なる目的は、より積極的な縮小化および消費電力の大幅な減少を可能にするセルを提供することである。これは、もちろん、メモリ記憶デバイスの密度を増加させることにもなる。
(本発明の概説)
このために、本発明は、炭化ケイ素を使用して非平衡電荷の分離と高速での非破壊充放電との両方を可能にする1トランジスタ(1T)不揮発性ランダム・アクセス・メモリ・セルを提供する。容量よりもむしろ制御された抵抗(および多くのメモリ・レベル)の感知を可能にするために、セルは、シリコンまたは炭化ケイ素のいずれかで実施することができるメモリ・トランジスタを含む。
このために、本発明は、炭化ケイ素を使用して非平衡電荷の分離と高速での非破壊充放電との両方を可能にする1トランジスタ(1T)不揮発性ランダム・アクセス・メモリ・セルを提供する。容量よりもむしろ制御された抵抗(および多くのメモリ・レベル)の感知を可能にするために、セルは、シリコンまたは炭化ケイ素のいずれかで実施することができるメモリ・トランジスタを含む。
本発明の一部は、窒化SiO2−SiC界面が、非平衡電荷の長時間の保持をもたらし、界面を揮発性メモリ・ストレージデバイスの開発にとって適切なものにするという認識に基づいて記述されている。デバイスの製造工程は、直接的酸化物成長による、あるいはNOまたはN2Oの環境下のいずれかにおける酸化物アニールによるSiC−SiO2界面の窒化に基づいている。
本発明の1つの実施の形態は、1Tフラッシュ・セル(先行技術)の修正である。1Tフラッシュ・セルの浮遊ゲートは、2つのコンデンサ端子間の接続部として見なされ、一方のコンデンサは、制御ゲートと浮遊ゲートとの間に存在し、他方のコンデンサは、浮遊ゲートとトランジスタのチャネルとの間に存在する。したがって、本発明のこの実施の形態は、制御ゲート上のコンデンサをSiCダイオードによって置き換えたものとして単純に説明することができる。バルク電荷生成/再結合と表面電荷生成/再結合との両方は、不動態化されたSiC領域においては実質的に無視できるので、SiCダイオードは、置き換えられたコンデンサによる電荷保持の実施を可能にする。重要なことには、SiCダイオードはまた、高速で非破壊の電荷の除去/蓄積を可能にすることにより、置き換えられたコンデンサによって課せられる制約を回避することができる.ダイオードを基準ダイオードとして設計することにより、より容易な充放電動作の多めに順方向ターン・オン電圧と逆方向ターン・オン電圧両方の利用を可能にする。ダイオード分離を有するこの1Tセルは、現行のフラッシュ・メモリ、特に、暗号およびデータ・ストレージの業界標準として確立されているNORアレイおよびNANDアレイにおいて使用されるアーキテクチャの直接的実施を可能にする。
したがって、別の態様において、本発明は、1トランジスタ・セルを備え、炭化ケイ素デバイスが制御ゲートと浮遊ゲートとの間のコンデンサの代わりに使用され、情報は、前記トランジスタのソース端子とドレイン端子との間の抵抗を感知することによって読み取られる、ダイナミック不揮発性ランダム・アクセス・メモリを提供する。炭化ケイ素デバイスは、ダイオードで、好ましくは基準型ダイオードとすることができ、または、制御されたスイッチで、好ましくはトランジスタとすることができる。
本発明における、ダイオード分離を有する1Tセルの開示は、SiCダイオードに限定することにならない。SiCダイオードは、保持時間を最大化するために必要であるが、他の材料を使用しても、メモリ容量増大の観点で大きな利点がある。既存のセルを用いて可能なレベルを超えたメモリ容量の増大は、従来のダイナミックRAMと同様に、メモリ・セルを電気的にリフレッシュすることによる情報の定期的なリフレッシュが必要であるとしても、独自の用途を可能にする。
本発明の別の実施の形態において、ワード線(MOSFETのゲート)と交差するビット線(MOSFETのドレイン)を有し、前記ワード線と平行であるソースを有し、シリコンまたは炭化ケイ素で実施される金属酸化膜半導体電界効果トランジスタ(MOSFET)が提供される。このMOSFETは、単一のトランジスタ(コンデンサの付いていない)NVRAMセルとして機能する。好ましくは、書き込み動作は、ゲートを接地して(ゲート対基板電圧は、ゼロ)実行される。この実施の形態において、メモリ・アレイは、無漏洩スイッチによってアクセスされ、無漏洩スイッチの実施は、まさに、不動態化されたSiCにおける低い発生/再結合率に依存する。他のSiCベースのスイッチ(ダイオード、BJT等)も使用可能であるが、SiC製MOSFETは、無漏洩スイッチの典型的な実施例である。
いずれか一方の実施の形態において、セルは、抵抗を感知することによって読み取られる。この結果、必然的なメモリ容量の増大を伴う複数のレベルが可能となり、セル・サイズの縮小における問題が取り除かれる。
この構造体は、4F2の形態サイズを有する。別の利点は、論理レベルが、少なくとも2つの、チャネル電荷に起因するチャネル抵抗の状態として実施され、また、2つのレベルの抵抗値の差異は、Fに大きく依存しないことである。更なる利点は、異なるチャネル電荷量、ひいては、複数の抵抗レベルによってもたらされる複数レベルの論理である。
フラッシュ・メモリと比較して、より低い電圧が必要とされ、充放電の速度は、フラッシュ・メモリの場合よりも大きい。本発明のメモリ・セルは、必要ならば、いくつかの(無限)の論理状態を持つという付加された利点を持っており、フラッシュ・メモリのいずれの欠点をも有しない。フラッシュ・メモリに勝る本発明の別の利点は、フラッシュ・メモリにおいては、充放電は、破壊的で、材料の状態を変化させるが、本発明においては、不動態化された界面は、高速で非破壊的電荷除去/蓄積を可能にすることである。本発明において、ダイオードを介したゲートの充放電は、ダイオードを形成する材料の特性を変化させず、また、ゲート酸化物に一切ストレスを与えない。本発明のダイナミック・メモリ・セルを用いると、リアルタイムのデータ処理を可能にするために、書き込みサイクル数は、十分に大きく、充放電の速度は、十分に速い。Sic−SiO2界面の不動態化は、本発明のメモリ・セルを、従来のRAMの場合と同様に電気的にリフレッシュすることの必要性を回避するために十分長い電荷保持時間を創出する。本発明を用いて、7年を超える電荷保持時間を達成することができる。不動態化は、熱的SiO2不動態化によって行われてもよいし、あるいは、好ましくは、NOまたはN2Oの環境下において高温で表面を窒化することによって行われてもよい。
SiCダイオードを製造する方法は、SiCエピタキシャル層のエッチングと、表面の発生/再結合率を低減させるために軽度に窒化されたSiC−SiO2界面を形成する本質的な工程とを含む。SiC製MOSFETの製造方法もまた、軽度に窒化されたゲート酸化物を形成する本質的な工程を含み、次いで、イオン注入を行う工程およびMOSFETの形成を仕上げる工程を含む。セルフアラインされたMOSFETを使用することが好ましい。
金属ゲートを有するセルフアラインされたMOSFETをもたらす製造法は、性能の改善(Fのより良好な縮小化、消費電力の低減、およびゲート酸化物を介した漏洩の低減)を可能にする。セルフアラインされたMOSFETは、(ポリシリコン・ゲートまたは金属ゲートのいずれかを有する)シリコンで日常的に製造される。SiCにおける課題は、セルフアラインされたマスクとしてMOSFETゲートを用いたイオン注入によってドレインおよびソース領域を創出した後に、ドレインおよびソース領域のドーピングを活性化させるための高温アニールが必要であることに起因している。イオン注入は、室温で行うことができるが、非常に高いアニール温度(1400℃超えた)を必要とする。代わりの方法は、イオン注入を高温(約800℃)で実行することであり、その場合、最高1300℃の注入後アニール温度(postimplant annealingtemperature)で十分である。このことに関する課題は、ゲート酸化物に対する必要な粘着力を提供し、高温イオン注入に耐える金属(または、金属ベースの構造体)を見出すことである。好ましい金属は、モリブデンであり、モリブデンは、高温イオン注入によるセルフアラインされたSiC製MOSFETの製造条件を満足させるMo−ゲート工程を可能にする。他の適切な材料は、P+ポリシリコンおよび白金シリサイドである。この好ましい方法の本質的な特徴は、MOゲートの昇華をデバイスするためにキャッピング誘電体(例えば、堆積された酸化物)を使用するとともに、イオン注入期間の損傷的充電効果を回避するためにキャッピング誘電体を薄い金属膜でコーティングすることである。
別の態様において、本発明は、トランジスタが以下のものを伴って創出された1TセルからなるダイナミックNVRAMを提供する:
(a)ポリシリコンの本体、
(b)ソース領域またはドレイン領域として機能する、金属接点または高濃度ドーピングされたポリシリコン接点、および
(c)分離ダイオードのアノードまたはカソードと一体になっているSiCゲート。
(a)ポリシリコンの本体、
(b)ソース領域またはドレイン領域として機能する、金属接点または高濃度ドーピングされたポリシリコン接点、および
(c)分離ダイオードのアノードまたはカソードと一体になっているSiCゲート。
(重要な材料および技術的考察)
本発明のメモリ・セルの適正な機能化は、(1)低い発生/再結合率、および(2)低いゲート酸化物経由漏洩によって可能となる。
本発明のメモリ・セルの適正な機能化は、(1)低い発生/再結合率、および(2)低いゲート酸化物経由漏洩によって可能となる。
低い発生/再結合率に対する要件は、シリコンが、非常に長いストレージ時間を達成するために使用できない理由である。少なくともバルクの再結合率に関する限りでは、多くの広いエネルギー・ギャップを有する半導体材料は、理論的にこの要件を満たすことができる。しかし、表面再結合率が十分低減されるように、広いエネルギー・ギャップを有する半導体と誘電体との間に高品質の界面を実施することが困難である。SiCの自然の酸化物は、これまでに開発された唯一の業界標準の半導体/誘電体界面であるシリコン/二酸化ケイ素界面における二酸化ケイ素である。SiCは、自然の誘電体を有する高品質の界面を可能にする、唯一の広いエネルギー・ギャップを有する材料であり、したがって、本発明における無漏洩スイッチ(ダイオードまたはトランジスタのいずれか一方)の実施は、実質的に、炭化ケイ素基板に限定される。多くのSiCの結晶多形(3C、4H、6H等)があり、その中のそれぞれが、本質的な要件を満たすだろう。3C型SiCのエネルギー・ギャップは、約2.4eVであり、他の共有結晶多形(6H型SiCの場合で約3.0eVで、4H型SiCの場合で約3.2eV)に比べて小さな値である。このことは、3C型SiCの発生/再結合率は、全ての共有結晶多形の中で最も大きいことを意味する。しかし、良品質のゲート/誘電体界面を有する良品質の3C材料は、不揮発性RAMの実施のための十分に低い発生/再結合率を提供する。3C型SiCの魅力は、3C型SiCがSi上に堆積することができることから、例えば、HoyaAdvanced Semiconductor Technologies(HAST)によって開発された工程によって、Siウェハ上または大口径の独立型SiCウェハ上にSiC膜を集積することができることである。SiCとゲート誘電体との間の界面の品質は、両方の要件(低い表面発生/再結合率および低いゲート誘電体を介した漏洩)に対して重要である。本発明は、所要の高品質界面を実施する1つの手段としての、SiCとゲート誘電体との間の界面の具体的な処理を提供する。この処理は、窒素原子が界面の欠陥を除去および不動態化する、「窒化」界面をもたらす。界面の窒化は、直接的酸化物成長によって、あるいは高温(>1000℃)におけるNOまたはN2Oの環境下で予め成長させた酸化物のアニールによって実施することができる。
(重要なセルおよびアーキテクチャの考察)
セルの設計およびメモリ・アーキテクチャの観点で、2つの主要な手法が、1C1Tおよび1Tと名付けられる。
セルの設計およびメモリ・アーキテクチャの観点で、2つの主要な手法が、1C1Tおよび1Tと名付けられる。
1C1T手法は、最新のDRAMオン・シリコンにおいて見られる。この種類のセルにおいて、トランジスタは、異なった論理レベルを記憶するために電荷が保存されるコンデンサにアクセスするためのスイッチとして使用される。トランジスタは、オン状態にあるスイッチとして設定されてコンデンサに保存された情報/電荷の読み取りを可能にする。したがって、この種類のセルにおいては、容量が感知されると言われる。トランジスタは1つのみで、コンデンサは、トランジスタの上に積み重ねることができるが、トランジスタをコンデンサへ接続するスイッチとして使用するには、接点がトランジスタの外部に作られることが必要となる。したがって、このセルの面積は、単一のトランジスタが占める面積よりも大きくなり、一般に、8F2に等しい。これにより、セルは、せいぜい単一のトランジスタの面積しか占めない1Tセルと区別するために1C1Tと名付けられる。
シリコンで実施されたトランジスタ(最新のDRAMにおけると同様に)を有する1C1Tセルは、揮発性であり、保存された電荷を定期的にリフレッシュする必要があることを意味する。電荷は、(もしゲート酸化物が薄過ぎると)MOSFETのゲート酸化物を介して、また、(もし閾値以下の電流または遮断電流が大き過ぎると)MOSFETのチャネルを介して漏洩する恐れがある。これら両方の漏洩の仕組みは、SiCでは、微々たるレベルまで最小化することができる。シリコンの場合、電荷の漏洩は、高い発生/再結合率によっても現れる。この漏洩は、使用される材料(最新のDRAMでは、シリコン)のエネルギー・ギャップによって引き起こされ、セルの設計によって回避することはできない。1C1T中のトランジスタが、SiCで実施されると、発生/再結合率は、微々たるレベルにまで低減することができ、1C1Tセルを不揮発性のRAMに変換する。このことは、米国特許5465249および5510630に開示されている。
SiCを用いた1C1Tセルの製造は、メモリの揮発性の問題を解決するが、メモリ容量に関する以下の制約が残る。(1)形態サイズFの低減は、小容量の感知に対する実質的な制約によって制限される(容量は、F2に比例するので、セル面積に比例して減少する)(2)トランジスタとコンデンサとの間の横方向の接触は、大きなセル面積(約8F2)を引き起こす。したがって、1C1Tセルの概念は、この革新においては使用されない。
本発明で開示された手法は、1Tセルの概念に関するものであり、一般に、最新のフラッシュ・メモリにおいて見られる。この手法の利点は、以下に記すものである:
(1)小さなセル面積が可能であり(4F2に近い)、
(2)MOSFETの抵抗が検知されるので、形態サイズの縮小化は、感知機構に制限されず、
(3)複数の論理レベルが実質的に可能である。
(1)小さなセル面積が可能であり(4F2に近い)、
(2)MOSFETの抵抗が検知されるので、形態サイズの縮小化は、感知機構に制限されず、
(3)複数の論理レベルが実質的に可能である。
これらの全ての利点は、最新のDRAMによるよりも最新のフラッシュ・メモリによって、より高いメモリ容量が実施されるという事実より明らかな様に、より高いメモリ容量の実施に役立つ。
フラッシュ・メモリにおける1Tセルは、1つではなく、2つの垂直に集積されたコンデンサを含むことを明確にすべきである。即ち、浮遊ゲートとMOSFETチャネルとの間のMOSコンデンサ、および浮遊ゲートと制御ゲートとの間のコンデンサである。1C1Tセルにおいては、垂直に集積されたコンデンサは、1つのみである。しかし、このことは、セルのサイズという観点では、何らの違いをも創出しない(重要な要因は、我々が1C1Tと呼ぶセル中に横方向に接続されたコンデンサである)。
フラッシュ・メモリ中の垂直に集積された2つのコンデンサは、電気的な観点での浮遊ゲート実施の具体的な方法を提供する。この種類の浮遊ゲートをコンデンサ分離されたゲートと呼ぶことができる。浮遊ゲートを有することの本質的な利点は、浮遊ゲート中に捕捉された非平衡電荷のいずれもが、非常に長い時間維持されるということである。したがって、この種類の1Tセルは、不揮発性メモリ構築の基本構成単位(elementaryblock)になる。コンデンサ分離されたゲートの固有の欠点は、浮遊ゲートへの電荷の蓄積と除去の両方の過程で、電荷がコンデンサ誘電体(群)を貫通せねばならないという事実から生じる。結果は以下の通りである:
(1)充放電サイクル数が限られ、
(2)充放電時間が比較的に長く、
(3)充放電の仕組みが、形態サイズ(F)の縮小化に制約を課す。
はじめの2つの要因は、この種類のメモリの読出し専用メモリとして知られているメモリへの応用を制限し、第三の要因は、メモリ容量の増大を制限する。
本発明は、コンデンサ分離を必要としない1Tメモリ・セルを提供するので、フラッシュ・メモリに付随した欠点を除去する。本発明は更に、サイクル数無制限の高速書き込みを有する1T不揮発性メモリ・セルを可能にする、不動態化された表面を持つSiCを提供する。いくつかの具体的な実施、特に、ダイオード分離を有する1Tセルおよびゲート分離を持たない1Tセルの実施が可能である。
(1)充放電サイクル数が限られ、
(2)充放電時間が比較的に長く、
(3)充放電の仕組みが、形態サイズ(F)の縮小化に制約を課す。
はじめの2つの要因は、この種類のメモリの読出し専用メモリとして知られているメモリへの応用を制限し、第三の要因は、メモリ容量の増大を制限する。
本発明は、コンデンサ分離を必要としない1Tメモリ・セルを提供するので、フラッシュ・メモリに付随した欠点を除去する。本発明は更に、サイクル数無制限の高速書き込みを有する1T不揮発性メモリ・セルを可能にする、不動態化された表面を持つSiCを提供する。いくつかの具体的な実施、特に、ダイオード分離を有する1Tセルおよびゲート分離を持たない1Tセルの実施が可能である。
本発明の好ましい実施の形態について図面を参照して説明する。
(ダイオード分離を有する1Tセル)
この種類のセルは、本発明の好ましい実施の形態である。最新のフラッシュ・メモリ中で使用される、コンデンサ分離された1Tセルとの差異は、以下のように簡潔に説明することが可能であり、即ち、浮遊ゲートと制御ゲートとの間のコンデンサは、SiCダイオードで置き換えられることである。
(ダイオード分離を有する1Tセル)
この種類のセルは、本発明の好ましい実施の形態である。最新のフラッシュ・メモリ中で使用される、コンデンサ分離された1Tセルとの差異は、以下のように簡潔に説明することが可能であり、即ち、浮遊ゲートと制御ゲートとの間のコンデンサは、SiCダイオードで置き換えられることである。
図1は、コンデンサ分離された1Tセルの横断面図およびエネルギー帯図を示す。制御ゲートとMOSFET本体との間の電圧がゼロの場合(図1b)は、電子が、浮遊ゲートおよび周囲のゲート誘電体によって創出されたポテンシャル井戸中に捕捉されることを示す。このことは、非平衡電荷ですら、両側のコンデンサの誘電体によって創出された高いポテンシャル障壁を越えて逸脱することができないので、長い電荷保持時間を可能にする。正電圧が制御ゲートへ印加された場合(図1c)は、浮遊ゲートとどちらかのコンデンサの誘電体との間の障壁高さは、変化しないことを示す。このことは、電荷除去/蓄積(chargeremoval/deposition)の点で問題を引き起こす。
図2は、ダイオード分離を有する1Tセルの横断面図およびエネルギー帯図を示す。この実施例において、ダイオードは、SiC製のNPN構造体として実施され、ゲート誘電体によって、シリコン、ポリシリコン、または他の任意の半導体により創出されたMOSFET本体より分離されている。ゼロ・バイアスの場合(図2b)は、ゲート誘電体に隣接するPN接合(ダイオード)は、浮遊ゲートによって創出されたポテンシャル井戸(図1b)と同じ形態で電荷を保存することができるポテンシャル井戸を創出することを示す。原理的には、シリコン製中のNPN構造体および他の任意の半導体は、同一のエネルギー帯図を有する。SiCの場合の差異は、全ての漏洩経路が排除されるために、非平衡電荷がポテンシャル井戸中に保持されることである:(1)PN接合の空乏層中でのキャリアの発生は、広いエネルギー・ギャップのために無視でき、(2)障壁を越えての放出は、大きな障壁高さ(1.5eVより大)のために無視でき、(3)SiCと周囲の誘電体(SiO2)との間の界面における発生/再結合は、無視できる。このことは、コンデンサ分離された1Tセルの場合とまったく同様に、長い電荷保持時間を可能にする。
正電圧が制御ゲートへ印加された場合(図2c)は、障壁が、印加された電圧によって除去されることにより、負電荷の高速で、かつ、非破壊の除去(または、等価的には正電荷の蓄積)を可能にする。同様に、制御ゲートにおける負電圧は、エネルギー帯を持ち上げることによって、制御ゲート側から障壁を除去することにより、負電荷の高速で、かつ、非破壊の蓄積を可能にする。これは、コンデンサによって創出された障壁とダイオードによって創出された障壁との間の本質的な差異であり、コンデンサ分離された1Tセルの短所を除去する。これは、ダイナミックRAM(無制限な書き込みサイクル数)を創出するために不揮発性1Tメモリ・セルを使用することを可能にする差異である。
上記に説明したように、開示されたダイオード分離を有する1Tセルに関する重大な課題は、高速で、かつ、非破壊の電荷蓄積および除去ではなく、電荷保持時間である。最近刊行された成果(Cheong、Dimitrijev、Hanら「Investigationof Electron−HoleGeneration in MOS Capacitors on4H SiC」、IEEETrans.Electron Devices、vol.50、pp.1433−1439、June 2003)は、表層生成が、4HSiC上の最高品質の窒化物界面ですら、主要な漏洩機構であることを示している。したがって、ダイオード分離された1Tセルにおける電荷保持は、SiC上のMOSコンデンサにおける電荷保持の検討によって特徴付けられる。4HSiC上のMOSコンデンサに関するかかる検討の結果を、図3に示す。図から分かるように、電荷生成を加速するために、高温度で測定を行った。測定手順の詳細は、他の場所に説明されている(例えば、CheongおよびDimitrijev「MOSCapacitor on 4H−SiC as aNonvolatile Memory Element」、IEEE Electron Dev.Lett.,vol.23、pp.404−406、July2002)。アレニウス型の温度依存性であると仮定すると、高温度での電荷保持時間に関する実験結果を応用して室温の場合を推定することができる。この方法によって得られた結果は、4.6×109年である。同様な検討を3CSiC上のMOSコンデンサに関して行った。結果を図4に示す。室温の場合を推定すると、7.8年の電荷保持時間となる。3CSiCのエネルギー・ギャップは狭いが、4H SiCを用いた場合の保持時間と3C SiCを用いた場合の保持時間との間の差異は、エネルギー・ギャップが主たる理由であると仮定したときの差異よりもはるかに大きい。この差異は、劣った品質の3C材料であることを示唆し、このことは、材料品質の更なる改善によって、3CSiC上の電荷保持における大幅な改善が可能であることを更に意味する。
上記のように、窒化物SiC−SiO2界面は、開示された1Tセルを用いて、最長の保持時間を提供する。しかし、開示された、ダイオード分離を有する1Tセルは、新規であり、窒化物SiC−SiO2を用いないで実施された場合ですら、または他の半導体を用いて実施された場合ですら、有用な特性を持つ。例えば、もしダイオードがSiで製造されると、電荷保持時間は、1秒未満に低下するが、それでも、高メモリ容量に係わる特徴は、優れた揮発性DRAMを創出するために使用することができる。
メモリ・セルの読み取りは、フラッシュ・メモリ中に使用されるコンデンサ分離された1Tの場合に類似している。MOSFETチャネル中の電荷は、浮遊ゲート中に蓄えられた電荷量に依存する。チャネル中の電荷がチャネルの抵抗を決定するので、読み取りは、MOSFETチャネル両端に電圧を印加し、その結果生じる電流を感知することによって簡単に実行することができる。
ゲート分離されたダイオードは、セルがNOR型アレイ形態で使用される場合ですら、隣接する任意のセルの無用な外乱なしに、セル・プログラミングをすることを可能にする。正電荷をセルのゲートに蓄積するために、対応するワード線とビット線との間に電圧VPが印加される。この電圧は、ダイオードの順方向ターン・オン電圧VFよりも大きくなくてはならない(図6は、基準ダイオードの順方向ターン・オン電圧VFおよび逆方向ターン・オン電圧VRを定義する)。もしVPの一部がワード線とグランドとの間に(VW=aVP、ここでa<1)、そしてVPのその他の部分がグランドとビット線との間に印加されると[VB=−(1−a)VP]、電圧VPは、選択されたアノードとカソードとの間に現れる。これは、このダイオードを順方向オンの状態にし、VP−VFに比例する正電荷をゲートに蓄積する。選択されたワード線に沿った全てのセルのゲートは、VWに持ち上げられるが、他のビット線はいずれも、選択されたセルと同じく、VBまで低下しない。もしVPが、VFおよびVRの値によって設定される最大限界値未満に維持されると、隣接するダイオードのいずれも、順方向オンの状態または逆方向オンの状態へ誘導されることはない。同様に、選択されたビット線に沿った全てのセルのドレインは、VB<0まで低下するが、選択されていないセルのゲートは、VPまで持ち上げられないので、隣接するセルのいずれも、順方向オンの状態または逆方向オンの状態へ誘導されることはない。
重大なことには、VPは、その最大値と最小値との間で調整することができ、いろいろな量の正電荷をゲートに蓄積できる。このことは、セルに異なった論理レベルを設定するための簡単な仕組みを提供する。
一旦ゲートが充電されると、ワード線は、VW=0Vに低下し、逆方向バイアスされたダイオードによって、ゲートに正電荷を拘束する。ビット線もまた、VB=0Vまで誘導され、書き込みサイクルを完了する。
書き込み用のセルを準備するために、蓄積された電荷は、類似の方法でダイオードを逆方向オン状態にすることによって除去することができる。この場合、VPの代わりに、負の電圧VNが使用され、隣接するセルのいずれをも乱すことなく、カソードとアノードとの間の電圧降下を発生させる。
このセル形態のダイオードおよびトランジスタに対する多くの可能な実施例がある。図7に、好ましい実施例におけるメモリ・セルの横断面を示す。ダイオードは、底部(SiCまたはSi基板上)にあり、一方、トランジスタは、ダイオードの上部に構築されており、ゲートがトランジスタ本体より下にあるので、上下さかさまに見える。このことは、単結晶SiCのエピタキシャル層中にダイオードを簡単に製造することを可能にする。トランジスタの本体に関しては、シリコン技術において十分確立された技法によって、ダイオードの周囲の酸化物上に堆積されたポリシリコン膜で創出することができる。ポリシリコン膜の抵抗は、この構造に付随した電界効果により、浮遊ゲートにおける電荷の影響を受ける。空乏型電界効果でも反転型電界効果でも使用することができる。抵抗を感知するために、セルフアラインされた接点が創出され、通常のMOSFET構造においてソースとドレインが接するように、トランジスタ本体に接触する。この構造は、金属(またはポリシリコン)接点を有する電荷制御ポリシリコン抵抗器として説明することができる。これは、より明快な説明ではあるが、電気的には、この構造は、MOSFETの役割を果たす。
図7に示す構造体は、NPN型の基準ダイオードおよびP型の本体を有するMOSFETであり、図5の電気回路図と一致する。PNP型の基準ダイオードおよびP型またはN型の本体を有するMOSFETなど、他の組み合わせも可能である。ダイオードおよびMOSFETの両方ともまた、他の多くの方法で実施することができる。例えば、ダイオードの実施例は、ショットキー接触を含むことができ、逆方向オン状態におけるなだれ生成を利用することもできる。
図7に示す構造体の最初の材料は、3つのSiCエピタキシャル層(NPN)を上部に有するSiC基板またはSi基板である。SiC基板は、SiCウェハとしてもよく、その場合、SiCの卓越した温度伝導率が、高効率の熱除去用に使用される。このことは、そのままでは、メモリ容量の増大に対する制限要因になり得る電力消費制限を緩和する。確立された処理工程の組み合わせを、この構造体の製造ために使用することができる。ダイオードは、SiCエピ層のエッチングによって創出され、底部のN型エピタキシャル層は、ワード線を創出するために使用される。ゲート酸化物は、SiCの酸化によって創出され、SiCとSiO2との界面は、保持時間を最大化するために窒化される。MOSFETの本体は、ポリシリコンの堆積、ドーピング、およびエッチングによって創出される。本体(ソースおよびドレイン)との接点は、金属またはポリシリコンの堆積およびエッチングあるいは化学研磨および機械研磨(CMP)によって創出される。ソース線およびビット線は、以下の標準技術によって創出される。酸化物堆積、接触ホールの開口および充填、標準のCMP、並びに金属堆積およびエッチング。
図8は、NOR型アレイ中に使用された1Tセルのレイアウトを示す。図が示すように、ビット線(MOSFETのドレイン)は、ワード線(MOSFETのゲート)と交差する。MOSFETのソースは、ワード線(MOSFETのゲート)と平行に走る。これは、4F2のセル領域に相当する。
(ゲート分離を持たない1Tセル)
メモリ容量を増加した、シリコン・ベースの揮発性DRAMを創出するために、なんらのゲート分離も持たない1Tセルが、NOR型アレイとしてS.Okhonin、M.Nagoga、J.M.Sallese、およびPFazan(IEEE Electron Device letters、Vol 23、No2、Feb 2002)によって使用された。不動態化された表面を有するSiC製の、ゲート分離のない1Tセルの実施例は、本発明の実施の形態を構成する不揮発性のセルを創出する。
メモリ容量を増加した、シリコン・ベースの揮発性DRAMを創出するために、なんらのゲート分離も持たない1Tセルが、NOR型アレイとしてS.Okhonin、M.Nagoga、J.M.Sallese、およびPFazan(IEEE Electron Device letters、Vol 23、No2、Feb 2002)によって使用された。不動態化された表面を有するSiC製の、ゲート分離のない1Tセルの実施例は、本発明の実施の形態を構成する不揮発性のセルを創出する。
この実施の形態におけるメモリ・セルは、MOSFETチャネル中に少数キャリア(P型基板上のNチャネルMOSFETの場合は、電子)を保存する。メモリMOSFETは、共通の基板を共有し、ワード線に沿った全てのMOSFETは、連結されたゲートを有するので、表面がVG=0Vで反転しないようにゲート材料を選択することが好ましい。即ち、フラット・バンド電圧(VFB)が、NチャネルMOSFETに対して負になるようにゲート材料を選択することが好ましい。
表面発生/再結合率、ゲート漏洩、および最小形態(F)を減少させるために、本実施の形態におけるMOSFETの好ましい実施例は、セルフアラインされた構造(セルフアラインされたゲートおよびソース/ドレイン領域)になっている。セルフアラインされたMOSFETは、(ポリシリコン・ゲートまたは金属ゲートを有する)シリコンで製造されてきた。SiCにおける課題は、セルフアラインされたマスクとしてMOSFETゲートを用いたイオン注入によってドレインおよびソース領域を創出した後に、ドレインおよびソース領域のドーピングを活性化させるための高温アニールが必要であることに起因している。イオン注入は、室温で行うことができるが、非常に高いアニール温度(1400℃超えた)を必要とする。代わりの方法は、イオン注入を高温(約800℃)で実行することであり、その場合、最高1300℃の注入後アニール温度(postimplant annealingtemperature)で十分である。この基準を満たすゲート材料としては、ポリシリコン、モリブデン、および白金シリサイドがある。必要なSiC膜は、Si上に堆積することができ、現行のSi電子工学を用いた集積化が可能である。
図9は、NOR型アレイ中にゲート分離を含まない1Tセルの横断面図を示す。NチャネルMOSFETの場合に対する具体的な提案は、フラット・バンド電圧VFB<0で、閾電圧VT>0になるように、ゲート材料を選択することである。これにより、チャネル領域は、VG=0になるように空乏化される。いくらかの正電荷がゲート中に存在し、空乏化されたSiC表面中に負のアクセプタ・イオンを補償するが、この平衡電荷は、以下の検討では、無視される(明快さのために)。PチャネルMOSFETが使用された場合も、同様の説明が有効であることに留意されたい。
(情報の読み取り)
平衡状態(空乏化された表面)は、非常に高いチャネル抵抗に相当し、論理「0」として定義される。この状態の読み取りは、ソース線をグランドへ接続し、かつ、ビット線を正の低電圧(VB)へ接続することによって、達成される。ソース線とビット線との間の交点におけるチャネル抵抗は、電流を決定し、そして、MOSFETが空乏化されたチャネルを有するときは、電流は流れない(論理「0」)。
平衡状態(空乏化された表面)は、非常に高いチャネル抵抗に相当し、論理「0」として定義される。この状態の読み取りは、ソース線をグランドへ接続し、かつ、ビット線を正の低電圧(VB)へ接続することによって、達成される。ソース線とビット線との間の交点におけるチャネル抵抗は、電流を決定し、そして、MOSFETが空乏化されたチャネルを有するときは、電流は流れない(論理「0」)。
論理「1」の状態は、MOSFETゲート上の余剰の正電荷を捕捉して、電子の反転層がSiC表面に形成されるように、チャネル中の電位を十分に高くすることによって達成される(図10b)。読み取りも同じであるが、応答が、チャネルを通る顕著な電流(論理「1」)である点が異なる。ドレインへの電圧の印加およびソースの接地は、格納された情報に影響を及ぼさないことに留意されたい。表面電位に小さな変動があるであろうが、ゲート上の電荷は変化しないので、SiCの表面状態は、読み取りサイクル後元に戻る。
(保持時間)
論理「1」状態は、非平衡であるので、自然の仕組みが働き、反転層の電子を除去し、構造体を平衡へ導く。電子除去についての2つの可能な仕組みがある。(1)ゲート酸化物(ゲート誘電体)を介した漏洩、および(2)接続している回路中のスイッチを介した漏洩。漏洩を満足できるレベルまで低減するための高品質の酸化物−SiC界面を実施することができる。先に説明した実験結果は、十分に低いバルク再結合および表面再結合により実質的に無漏洩のスイッチ(SiCMOSFETとして実施された)を実施することができる。
論理「1」状態は、非平衡であるので、自然の仕組みが働き、反転層の電子を除去し、構造体を平衡へ導く。電子除去についての2つの可能な仕組みがある。(1)ゲート酸化物(ゲート誘電体)を介した漏洩、および(2)接続している回路中のスイッチを介した漏洩。漏洩を満足できるレベルまで低減するための高品質の酸化物−SiC界面を実施することができる。先に説明した実験結果は、十分に低いバルク再結合および表面再結合により実質的に無漏洩のスイッチ(SiCMOSFETとして実施された)を実施することができる。
(書き込み動作のための浮遊ゲートの接続)
書き込み動作(論理「1」および論理「0」の両方に対する)は、ゲートを接地して実行される。本実施の形態において、ゲートは、スイッチとしてSiCMOSFETを使用することによってグランドから電気的に切断され、情報の読み取りおよび書き込み用のセルを直接的に選択することができる。ゲート上の電荷を捕捉することによって、情報の読み取りに使用されたVB電位による攪乱の後にセルの状態が回復されることは、既に説明した。同様に、以下の文章中に説明しているように、ビット線(MOSFETのドレイン)が情報の書き込み用の電位へ接続されたとき、セルの状態は変化しない。
書き込み動作(論理「1」および論理「0」の両方に対する)は、ゲートを接地して実行される。本実施の形態において、ゲートは、スイッチとしてSiCMOSFETを使用することによってグランドから電気的に切断され、情報の読み取りおよび書き込み用のセルを直接的に選択することができる。ゲート上の電荷を捕捉することによって、情報の読み取りに使用されたVB電位による攪乱の後にセルの状態が回復されることは、既に説明した。同様に、以下の文章中に説明しているように、ビット線(MOSFETのドレイン)が情報の書き込み用の電位へ接続されたとき、セルの状態は変化しない。
(論理「0」の書き込み)
論理「0」は、平衡状態(空乏化された表面)に相当する。この状態を設定するために、選択されたワード線は、接地される(図11)。重要なことには、論理「1」状態も、ゲートを接地して書き込まれたので、ワード線の接地は、論理「1」状態にある、接続されたMOSFETのいずれの状態をも変化させない。この後、対応するビット線は接地され、ワード線とゲート線との間の交点におけるMOSFETのゲート・チャネル間容量を介してグランド−グランド間回路を閉鎖する。これは、チャネルから電子を除去する。
論理「0」は、平衡状態(空乏化された表面)に相当する。この状態を設定するために、選択されたワード線は、接地される(図11)。重要なことには、論理「1」状態も、ゲートを接地して書き込まれたので、ワード線の接地は、論理「1」状態にある、接続されたMOSFETのいずれの状態をも変化させない。この後、対応するビット線は接地され、ワード線とゲート線との間の交点におけるMOSFETのゲート・チャネル間容量を介してグランド−グランド間回路を閉鎖する。これは、チャネルから電子を除去する。
(論理「1」の書き込み)
再び、まず、選択されたワード線が接地される。しかし、この場合、選択されたワード線に沿ったソース線は、切断されたままにはされず、基板−ソース間のPN接合の順方向バイアス電圧よりわずかに小さい負電圧へ接続される。これは、ゲート中のホール密度の小さな増加につながるが、ソースによる電子の注入はあり得ず、空乏化された表面の元の状態は、ビット線によって選択されていない(切断されたドレイン)、論理「0」のMOSFET状態で回復する。別の方法で説明すると、ソース−基板間バイアスによる閾電圧の負のシフト(「反転体効果(invertedbody effect)」)は、閾電圧が、正に留まり、チャネル内に電子が含まれないように、制限されるべきである。選択されたMOSFETのソース−基板間NP接合が順方向バイアス・モードであり、かつ、電子の流れがチャネルを通って流れるように、十分大きな正電圧が選択されたビット線(MOSFETのドレイン)に印加される。チャネル内の電子の存在は、閾電圧が、ドレイン・バイアスによって負の値へシフトさせられることを意味する点に留意されたい。チャネルの電子は、ゲート中に正電荷を誘起する(図5)ので、正電荷を捕捉するためにゲートは、切断される。所与のMOSFET内の反転体効果が、十分強く、閾電圧を自然に正値から負値にシフトさせる場合は、論理「1」を書き込むためのより簡単な手順が可能である。その場合、ドレイン線およびゲート線は、お互いに交差して単一のMOSFETの選択を可能にするので、ドレイン−ゲート間回路を書き込みのために使用すべきである。したがって、ゲートが接地された後、十分大きな負のドレイン電圧が印加され、閾電圧を負の値へシフトさせる(再び、ドレイン電圧は、ドレイン−基板間ダイオードのターン・オン電圧を超えてはならない)。ゲート−基板間電圧はゼロなので、電子のチャネルが形成され、ゲート容量をその反転レベルまで増大させ、ゲート中の正電荷を増大させる。
再び、まず、選択されたワード線が接地される。しかし、この場合、選択されたワード線に沿ったソース線は、切断されたままにはされず、基板−ソース間のPN接合の順方向バイアス電圧よりわずかに小さい負電圧へ接続される。これは、ゲート中のホール密度の小さな増加につながるが、ソースによる電子の注入はあり得ず、空乏化された表面の元の状態は、ビット線によって選択されていない(切断されたドレイン)、論理「0」のMOSFET状態で回復する。別の方法で説明すると、ソース−基板間バイアスによる閾電圧の負のシフト(「反転体効果(invertedbody effect)」)は、閾電圧が、正に留まり、チャネル内に電子が含まれないように、制限されるべきである。選択されたMOSFETのソース−基板間NP接合が順方向バイアス・モードであり、かつ、電子の流れがチャネルを通って流れるように、十分大きな正電圧が選択されたビット線(MOSFETのドレイン)に印加される。チャネル内の電子の存在は、閾電圧が、ドレイン・バイアスによって負の値へシフトさせられることを意味する点に留意されたい。チャネルの電子は、ゲート中に正電荷を誘起する(図5)ので、正電荷を捕捉するためにゲートは、切断される。所与のMOSFET内の反転体効果が、十分強く、閾電圧を自然に正値から負値にシフトさせる場合は、論理「1」を書き込むためのより簡単な手順が可能である。その場合、ドレイン線およびゲート線は、お互いに交差して単一のMOSFETの選択を可能にするので、ドレイン−ゲート間回路を書き込みのために使用すべきである。したがって、ゲートが接地された後、十分大きな負のドレイン電圧が印加され、閾電圧を負の値へシフトさせる(再び、ドレイン電圧は、ドレイン−基板間ダイオードのターン・オン電圧を超えてはならない)。ゲート−基板間電圧はゼロなので、電子のチャネルが形成され、ゲート容量をその反転レベルまで増大させ、ゲート中の正電荷を増大させる。
(Nチャネル反転型セルフアラインされたMOSFETの製造工程)
以下に、Nチャネル反転型セルフアラインされたMOSFETの製造工程を詳細に説明する。
1]能動領域の規定:図13参照
1.1 ウェハの洗浄
1.2 500ナノメータ厚さの電界酸化物―SiO2[3hrs=1.1μm]のスパッタリング
1.3 フォトレジストの堆積およびソフト・ベーク
1.4 紫外線露光(マスク1)
1.5 フォトレジストの現像およびハード・ベーク
1.6 BHFを用いた電界酸化物のエッチング
1.7 エタノールによるフォトレジストの除去
2] ゲート酸化物の成長:図14参照
2.1 ウェハの洗浄(HFを用いない)***
2.2 50ナノメータのゲート酸化物(窒化酸化物)の熱成長[1hrNO、4hr O2、2hrNO、その後夜通しの冷却]
3] ゲート酸化物用金属接点層の形成:図15参照
3.1 1ミクロン厚のMoのスパッタリング[200Wで55分間]
3.2 スピン・オン・ガラス(SOG)法による200ナノメータのSiO2の堆積[4000rpm]
3.3 200℃、1時間のソフト・ベーク
3.4 900℃、20分間のハード・ベーク
3.5 700℃まで冷却
3.6 フォトレジストの堆積およびソフト・ベーク
3.7 紫外線露光(マスク2)
3.8 フォトレジストの現像およびハード・ベーク
3.9 BHFを用いたSiO2(スピン・オン・ガラス)のエッチング
3.10 Moのエッチング[1分15秒で1ミクロン厚のMoをエッチング可能]
4] イオン注入(N+):図16参照
5] 注入されたイオンの活性化および深層駆動(Drive−in):図17参照
5.1 950℃(または1300℃)、30分間のアニール
6] ソース/ドレイン窓を開く:図18参照
6.1 スピン・オン・ガラスによるSiO2(Mo)形成(Mo側壁をNiエッチング液より保護するため)
6.2 フォトレジストの堆積およびソフト・ベーク
6.3 紫外線露光(マスク3)
6.4 フォトレジストの現像およびハード・ベーク
6.5 BHFを用いたSiO2のエッチング(MOS−C、MOSFET、およびRcテスト構造体、並びに、Rcテスト構造体上の窒化酸化物上にSiO2(Mo)のスピン・オン・ガラス)
6.6 エタノールによるフォトレジストの除去
7] バルク接点領域の準備:
7.1 フォトレジストの堆積およびソフト・ベーク
7.2 紫外線露光(マスク4)
7.3 フォトレジストの現像およびハード・ベーク
7.4 Moのエッチング
7.5 窒化酸化物のエッチング
8] ソース/ドレイン/バルク接点の金属化:図19参照
8.1 500ナノメータ厚のNiのスパッタリング(200℃で40分間)
8.2 フォトレジストの堆積およびソフト・ベーク
8.3 紫外線露光(マスク5)
8.4 フォトレジストの現像およびハード・ベーク
8.5 Niのエッチング(Alエッチング液)
8.6 フォトレジストの除去
以下に、Nチャネル反転型セルフアラインされたMOSFETの製造工程を詳細に説明する。
1]能動領域の規定:図13参照
1.1 ウェハの洗浄
1.2 500ナノメータ厚さの電界酸化物―SiO2[3hrs=1.1μm]のスパッタリング
1.3 フォトレジストの堆積およびソフト・ベーク
1.4 紫外線露光(マスク1)
1.5 フォトレジストの現像およびハード・ベーク
1.6 BHFを用いた電界酸化物のエッチング
1.7 エタノールによるフォトレジストの除去
2] ゲート酸化物の成長:図14参照
2.1 ウェハの洗浄(HFを用いない)***
2.2 50ナノメータのゲート酸化物(窒化酸化物)の熱成長[1hrNO、4hr O2、2hrNO、その後夜通しの冷却]
3] ゲート酸化物用金属接点層の形成:図15参照
3.1 1ミクロン厚のMoのスパッタリング[200Wで55分間]
3.2 スピン・オン・ガラス(SOG)法による200ナノメータのSiO2の堆積[4000rpm]
3.3 200℃、1時間のソフト・ベーク
3.4 900℃、20分間のハード・ベーク
3.5 700℃まで冷却
3.6 フォトレジストの堆積およびソフト・ベーク
3.7 紫外線露光(マスク2)
3.8 フォトレジストの現像およびハード・ベーク
3.9 BHFを用いたSiO2(スピン・オン・ガラス)のエッチング
3.10 Moのエッチング[1分15秒で1ミクロン厚のMoをエッチング可能]
4] イオン注入(N+):図16参照
5] 注入されたイオンの活性化および深層駆動(Drive−in):図17参照
5.1 950℃(または1300℃)、30分間のアニール
6] ソース/ドレイン窓を開く:図18参照
6.1 スピン・オン・ガラスによるSiO2(Mo)形成(Mo側壁をNiエッチング液より保護するため)
6.2 フォトレジストの堆積およびソフト・ベーク
6.3 紫外線露光(マスク3)
6.4 フォトレジストの現像およびハード・ベーク
6.5 BHFを用いたSiO2のエッチング(MOS−C、MOSFET、およびRcテスト構造体、並びに、Rcテスト構造体上の窒化酸化物上にSiO2(Mo)のスピン・オン・ガラス)
6.6 エタノールによるフォトレジストの除去
7] バルク接点領域の準備:
7.1 フォトレジストの堆積およびソフト・ベーク
7.2 紫外線露光(マスク4)
7.3 フォトレジストの現像およびハード・ベーク
7.4 Moのエッチング
7.5 窒化酸化物のエッチング
8] ソース/ドレイン/バルク接点の金属化:図19参照
8.1 500ナノメータ厚のNiのスパッタリング(200℃で40分間)
8.2 フォトレジストの堆積およびソフト・ベーク
8.3 紫外線露光(マスク5)
8.4 フォトレジストの現像およびハード・ベーク
8.5 Niのエッチング(Alエッチング液)
8.6 フォトレジストの除去
要約すれば、本発明は、SiCを用いて達成できる低いバルク再結合率および表面再結合率を利用するものである。この事実は、以下の特徴を有する不揮発性ダイナミック・ランダム・アクセス・メモリ(DRAM)を提案するために利用される。
1.電力がセル(メモリ)に接続されていなくても実質的な無期限の情報ストレージ
2.リフレッシュの必要な(揮発性DRAM)の今日のシリコン製DRAMに匹敵する高速読み取りおよび書き込み
3.無限の書き込みサイクル数
4.今日の商用ベースの揮発性DRAM―4F2よりも小さいセル・サイズ、ここで、Fは、最小形態サイズ
5.今日の揮発性DRAMと比較して、Fの縮小化が、より容易
これは、主として、「0」および「1」レベルは、チャネル抵抗の2つの状態として実施されるという事実に起因し、2つのレベル間の差異は、Fがいかに小さいかということには、大して依存しない。これに反して、今日の揮発性DRAMにおいては、2つの容量レベルの比較的小さい差異が使用されるので、メモリ・コンデンサの縮小化は、それだけで制限要因である。
6.電力消費の低減
7.複数の論理レベルおよびそれによるより大きなメモリ容量
8.シリコンとの完全な両立性は、サポート・エレクトロニクスが、このより円熟した材料において創出されることを可能にする。
9.より高い熱伝導性はまた、ディジタル情報のより大容量のストレージを可能にする。
1.電力がセル(メモリ)に接続されていなくても実質的な無期限の情報ストレージ
2.リフレッシュの必要な(揮発性DRAM)の今日のシリコン製DRAMに匹敵する高速読み取りおよび書き込み
3.無限の書き込みサイクル数
4.今日の商用ベースの揮発性DRAM―4F2よりも小さいセル・サイズ、ここで、Fは、最小形態サイズ
5.今日の揮発性DRAMと比較して、Fの縮小化が、より容易
これは、主として、「0」および「1」レベルは、チャネル抵抗の2つの状態として実施されるという事実に起因し、2つのレベル間の差異は、Fがいかに小さいかということには、大して依存しない。これに反して、今日の揮発性DRAMにおいては、2つの容量レベルの比較的小さい差異が使用されるので、メモリ・コンデンサの縮小化は、それだけで制限要因である。
6.電力消費の低減
7.複数の論理レベルおよびそれによるより大きなメモリ容量
8.シリコンとの完全な両立性は、サポート・エレクトロニクスが、このより円熟した材料において創出されることを可能にする。
9.より高い熱伝導性はまた、ディジタル情報のより大容量のストレージを可能にする。
当業者は、本発明が、本発明の主要な開示(criticalteaching)から逸脱することなしに多様な方法で、かつ、いくつかの構成で実施できることを認識するであろう。
Claims (22)
- 1トランジスタ・セルを備えた揮発性ランダム・アクセス・メモリであって、ダイオードが、制御ゲートと浮遊ゲートとの間のコンデンサの代わりに使用され、情報は、前記トランジスタのソース端子とドレイン端子との間の抵抗を感知することによって読み取られる、揮発性ランダム・アクセス・メモリ。
- トランジスタのゲートのダイオード分離を有する1トランジスタ・セルを備えたダイナミック不揮発性ランダム・アクセス・メモリであって、前記ダイオードを介した前記ゲートの充放電は、前記ダイオードを形成する材料の電気特性を変化させず、また、ゲート酸化物にストレスを与えない、ダイナミック不揮発性ランダム・アクセス・メモリ。
- リアルタイムのデータ処理を可能にするために、書き込みサイクル数は、十分に大きく、充放電の速度は、十分に速い、請求項2に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 1トランジスタ・セルを備えたダイナミック不揮発性ランダム・アクセス・メモリであって、炭化ケイ素デバイスが、制御ゲートと浮遊ゲートとの間のコンデンサの代わりに使用され、情報は、前記トランジスタのソース端子とドレイン端子との間の抵抗を感知することによって読み取られる、ダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記炭化ケイ素デバイスは、ダイオードである、請求項4に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記炭化ケイ素デバイスは、制御されたスイッチである請求項4に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記炭化ケイ素は、3C SiCウェハである、請求項4に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記ダイオードは、前記1Tメモリ・セルを電気的にリフレッシュする必要を回避するために十分長い電荷保持時間を創出するように不動態化されたSiC−SiO2界面を有する炭化ケイ素で実施される、請求項5に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記電荷保持時間は、7年を超える、請求項7に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記SiC−SiO2界面は、NOまたはN2Oどちらかのリッチ環境(richenvironments)内で窒化される、請求項8に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 電子とホールの発生/再結合率および電荷漏洩は、非平衡電荷をかなりの時間維持することができる程低減され、かつ、メモリ・セルを接続するためのスイッチとして使用される炭化ケイ素トランジスタを含む不揮発性ランダム・アクセス・メモリ。
- 1トランジスタ・セルからなるダイナミック不揮発性ランダム・アクセス・メモリであって、前記トランジスタは、
(a)ポリシリコンの本体と、
(b)ソース領域またはドレイン領域として機能する、金属接点または高濃度ドーピングされたポリシリコン接点と、
(c)分離ダイオードのアノードまたはカソードと一体になっているSiCゲートと、
を伴って創出された、ダイナミック不揮発性ランダム・アクセス・メモリ。 - 前記分離ダイオードは、順方向ターン・オン電圧および逆方向ターン・オン電圧を超えたとき、順方向オン動作と逆方向オン動作の両方を有する基準型ダイオードである、請求項5に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記基準型ダイオードは、NPN層またはPNP層のいずれかより創出される、請求項11に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- シリコンまたは炭化ケイ素のトランジスタは、メモリ素子として使用され、炭化ケイ素のトランジスタは、前記メモリ素子のゲートに接続するスイッチとして使用される、ダイナミック不揮発性ランダム・アクセス・メモリ。
- 前記炭化ケイ素トランジスタのゲート酸化物は、直接の酸化物成長によって、あるいはNOまたはN2Oの存在下で予め成長させた酸化物のアニールによって用意される、請求項12に記載のダイナミック不揮発性ランダム・アクセス・メモリ。
- トランジスタゲートのダイオード分離を有する1トランジスタ・セルを備えた揮発性ランダム・アクセス・メモリ。
- ワード線と交差するビット線を有し、前記ワード線と平行であるソースを有し、シリコンまたは炭化ケイ素で実施される金属酸化膜半導体電界効果トランジスタ。
- 前記ビット線は、MOSFETのドレインを含み、前記ワード線は、MOSFETのゲートを含む、請求項18に記載の金属酸化膜半導体電界効果トランジスタ。
- 書き込み動作は、ゲートを接地して実行される、請求項16に記載の金属酸化膜半導体電界効果トランジスタ。
- 窒化酸化ケイ素ゲートを炭化ケイ素基板上に形成し、次いでイオン注入を実行し、それからMOSFETの形成を仕上げる工程を含む、請求項10に記載の不揮発性ランダム・アクセス・メモリまたは請求項16に記載のMOSFETを製造する方法。
- 前記SiC−SiO2界面は、NOまたはN2Oどちらかの環境内において高温で窒化されることによって不動態化される、請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AU2002951339A AU2002951339A0 (en) | 2002-09-12 | 2002-09-12 | Non volatile memory cell |
AU2003900911A AU2003900911A0 (en) | 2003-02-28 | 2003-02-28 | Nonvolatile memory cell |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004534858A Division JP2005538552A (ja) | 2002-09-12 | 2003-09-12 | メモリ・セル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011091395A true JP2011091395A (ja) | 2011-05-06 |
Family
ID=31994781
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004534858A Pending JP2005538552A (ja) | 2002-09-12 | 2003-09-12 | メモリ・セル |
JP2010226721A Pending JP2011091395A (ja) | 2002-09-12 | 2010-10-06 | メモリ・セル |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004534858A Pending JP2005538552A (ja) | 2002-09-12 | 2003-09-12 | メモリ・セル |
Country Status (6)
Country | Link |
---|---|
US (1) | US7362609B2 (ja) |
EP (2) | EP2296151A1 (ja) |
JP (2) | JP2005538552A (ja) |
KR (2) | KR20100107084A (ja) |
TW (1) | TWI320571B (ja) |
WO (1) | WO2004025660A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534867B1 (en) * | 1999-09-27 | 2003-03-18 | Kabushiki Kaisha Toshiba | Semiconductor device, semiconductor element and method for producing same |
US20050104104A1 (en) * | 2003-11-18 | 2005-05-19 | Halliburton Energy Services, Inc. | High temperature memory device |
US20050269621A1 (en) * | 2004-06-03 | 2005-12-08 | Micron Technology, Inc. | Flash memory devices on silicon carbide |
US20060006393A1 (en) * | 2004-07-06 | 2006-01-12 | Ward Allan Iii | Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices |
KR100744566B1 (ko) * | 2006-09-08 | 2007-08-01 | 한국전자통신연구원 | 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법 |
US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
US20080108190A1 (en) * | 2006-11-06 | 2008-05-08 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
CN101221810B (zh) * | 2006-11-20 | 2010-06-09 | 旺宏电子股份有限公司 | 栅极二极管非易失性存储器的操作 |
JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ram |
KR100859488B1 (ko) * | 2007-05-17 | 2008-09-24 | 주식회사 동부하이텍 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
US20090016118A1 (en) * | 2007-07-12 | 2009-01-15 | Silicon Storage Technology, Inc. | Non-volatile dram with floating gate and method of operation |
JP2009135290A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JP2009135291A (ja) | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
US20090251960A1 (en) * | 2008-04-07 | 2009-10-08 | Halliburton Energy Services, Inc. | High temperature memory device |
US7688117B1 (en) | 2008-04-21 | 2010-03-30 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | N channel JFET based digital logic gate structure |
US8189364B2 (en) * | 2008-12-17 | 2012-05-29 | Qs Semiconductor Australia Pty Ltd. | Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory |
WO2010104918A1 (en) | 2009-03-10 | 2010-09-16 | Contour Semiconductor, Inc. | Three-dimensional memory array comprising vertical switches having three terminals |
US20110042685A1 (en) * | 2009-08-18 | 2011-02-24 | Qs Semiconductor Australia Pty Ltd | Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis |
US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
WO2011108475A1 (en) * | 2010-03-04 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and semiconductor device |
US8537618B2 (en) | 2010-08-26 | 2013-09-17 | Steven Jeffrey Grossman | RAM memory device with NAND type interface |
US8228730B2 (en) | 2010-08-31 | 2012-07-24 | Micron Technology, Inc. | Memory cell structures and methods |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
US9673054B2 (en) | 2014-08-18 | 2017-06-06 | Micron Technology, Inc. | Array of gated devices and methods of forming an array of gated devices |
US9209187B1 (en) | 2014-08-18 | 2015-12-08 | Micron Technology, Inc. | Methods of forming an array of gated devices |
US9224738B1 (en) | 2014-08-18 | 2015-12-29 | Micron Technology, Inc. | Methods of forming an array of gated devices |
CN104966665B (zh) * | 2015-05-21 | 2018-08-28 | 西安电子科技大学 | 一种改善SiC与SiO2界面态密度的方法 |
DE102015118616B3 (de) | 2015-10-30 | 2017-04-13 | Infineon Technologies Austria Ag | Latchup-fester Transistor |
EP3236653B1 (en) * | 2016-04-19 | 2019-04-10 | Nokia Technologies Oy | Field-effect transistor array, methods of making and using a field-effect transistor array and associated computer program |
US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
US11177280B1 (en) | 2020-05-18 | 2021-11-16 | Sandisk Technologies Llc | Three-dimensional memory device including wrap around word lines and methods of forming the same |
CN114974339A (zh) * | 2021-02-22 | 2022-08-30 | 联华电子股份有限公司 | 存储器阵列 |
KR102553402B1 (ko) * | 2021-03-05 | 2023-07-11 | 한국과학기술원 | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 |
FR3120470B1 (fr) * | 2021-03-05 | 2023-12-29 | Diamfab | Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817946A (ja) * | 1994-06-28 | 1996-01-19 | Nec Corp | 半導体装置及びその製造方法 |
JPH09148541A (ja) * | 1995-11-29 | 1997-06-06 | Fujitsu Ltd | 強誘電体メモリ装置及びその駆動方法 |
JPH11220110A (ja) * | 1996-12-25 | 1999-08-10 | Sony Corp | ゲート電荷蓄積形メモリセル及びその作製方法 |
JP2001520461A (ja) * | 1997-10-10 | 2001-10-30 | ザ リサーチ ファウンデーション オブ ステイト ユニヴァーシティ オブ ニューヨーク | 山形のトンネルバリャを有するメモリデバイス |
JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164574A (en) * | 1981-04-02 | 1982-10-09 | Seiko Epson Corp | Semiconductor memory device |
JPH0352267A (ja) * | 1989-07-20 | 1991-03-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3099887B2 (ja) * | 1990-04-12 | 2000-10-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5465249A (en) | 1991-11-26 | 1995-11-07 | Cree Research, Inc. | Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate |
JPH07106450A (ja) * | 1993-10-08 | 1995-04-21 | Olympus Optical Co Ltd | 強誘電体ゲートトランジスタメモリ |
US5748525A (en) * | 1993-10-15 | 1998-05-05 | Advanced Micro Devices, Inc. | Array cell circuit with split read/write line |
US5510630A (en) * | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
US5455432A (en) * | 1994-10-11 | 1995-10-03 | Kobe Steel Usa | Diamond semiconductor device with carbide interlayer |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
JP3123921B2 (ja) * | 1995-05-18 | 2001-01-15 | 三洋電機株式会社 | 半導体装置および不揮発性半導体メモリ |
US5719409A (en) | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
KR100205309B1 (ko) * | 1996-07-23 | 1999-07-01 | 구본준 | 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법 |
US5986931A (en) | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
US5801401A (en) | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
US5880491A (en) * | 1997-01-31 | 1999-03-09 | The United States Of America As Represented By The Secretary Of The Air Force | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices |
US6965123B1 (en) * | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
US6031263A (en) * | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
US6794255B1 (en) * | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
US6373095B1 (en) | 1998-02-25 | 2002-04-16 | International Business Machines Corporation | NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area |
US6281521B1 (en) | 1998-07-09 | 2001-08-28 | Cree Research Inc. | Silicon carbide horizontal channel buffered gate semiconductor devices |
US6972436B2 (en) * | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
DE19839969C2 (de) | 1998-09-02 | 2003-02-27 | Infineon Technologies Ag | Siliziumcarbid-Junction-Feldeffekttransistor |
US6803243B2 (en) * | 2001-03-15 | 2004-10-12 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
DE50000728D1 (de) * | 1999-02-22 | 2002-12-12 | Infineon Technologies Ag | Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen |
US7145167B1 (en) * | 2000-03-11 | 2006-12-05 | International Business Machines Corporation | High speed Ge channel heterostructures for field effect devices |
US6429492B1 (en) * | 1999-06-23 | 2002-08-06 | Bae Systems Information And Electronic Systems Integration, Inc. | Low-power CMOS device and logic gates/circuits therewith |
US6218254B1 (en) | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
US6939756B1 (en) | 2000-03-24 | 2005-09-06 | Vanderbilt University | Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects |
-
2003
- 2003-09-10 TW TW092125058A patent/TWI320571B/zh not_active IP Right Cessation
- 2003-09-12 JP JP2004534858A patent/JP2005538552A/ja active Pending
- 2003-09-12 EP EP10183908A patent/EP2296151A1/en not_active Withdrawn
- 2003-09-12 EP EP03794699A patent/EP1537585A4/en not_active Withdrawn
- 2003-09-12 KR KR1020107021028A patent/KR20100107084A/ko not_active Application Discontinuation
- 2003-09-12 US US10/526,382 patent/US7362609B2/en not_active Expired - Fee Related
- 2003-09-12 WO PCT/AU2003/001186 patent/WO2004025660A1/en active IP Right Grant
- 2003-09-12 KR KR1020057004311A patent/KR101032870B1/ko not_active IP Right Cessation
-
2010
- 2010-10-06 JP JP2010226721A patent/JP2011091395A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817946A (ja) * | 1994-06-28 | 1996-01-19 | Nec Corp | 半導体装置及びその製造方法 |
JPH09148541A (ja) * | 1995-11-29 | 1997-06-06 | Fujitsu Ltd | 強誘電体メモリ装置及びその駆動方法 |
JPH11220110A (ja) * | 1996-12-25 | 1999-08-10 | Sony Corp | ゲート電荷蓄積形メモリセル及びその作製方法 |
JP2001520461A (ja) * | 1997-10-10 | 2001-10-30 | ザ リサーチ ファウンデーション オブ ステイト ユニヴァーシティ オブ ニューヨーク | 山形のトンネルバリャを有するメモリデバイス |
JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200421345A (en) | 2004-10-16 |
KR20050053658A (ko) | 2005-06-08 |
KR101032870B1 (ko) | 2011-05-06 |
EP1537585A1 (en) | 2005-06-08 |
JP2005538552A (ja) | 2005-12-15 |
WO2004025660A1 (en) | 2004-03-25 |
US7362609B2 (en) | 2008-04-22 |
KR20100107084A (ko) | 2010-10-04 |
EP2296151A1 (en) | 2011-03-16 |
EP1537585A4 (en) | 2007-08-15 |
TWI320571B (en) | 2010-02-11 |
US20060007727A1 (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011091395A (ja) | メモリ・セル | |
US9412750B2 (en) | Fabrication method and structure of semiconductor non-volatile memory device | |
US7189627B2 (en) | Method to improve SRAM performance and stability | |
TWI451562B (zh) | 操作具有氧化/氮化多層絕緣結構非揮發記憶胞之方法 | |
US7630235B2 (en) | Memory cells, memory devices and integrated circuits incorporating the same | |
JP2005538552A5 (ja) | ||
JP2004039965A (ja) | 不揮発性半導体記憶装置 | |
US7504286B2 (en) | Semiconductor memory devices and methods for fabricating the same | |
TWI502586B (zh) | 記憶體單元、記憶體裝置及包含有該記憶體裝置的積體電路 | |
US8546862B2 (en) | Memory cell, an array, and a method for manufacturing a memory cell | |
KR100257765B1 (ko) | 기억소자 및 그 제조 방법 | |
AU2003258376B2 (en) | Memory cell | |
AU2006203335B2 (en) | Non Volatile Memory Cell | |
CN100452235C (zh) | 存储单元 | |
JP2004342881A (ja) | 半導体記憶装置および半導体装置およびicカードおよび携帯電子機器および半導体記憶装置の製造方法 | |
KR100546182B1 (ko) | Dram 셀 및 그의 제조 방법 | |
KR20090009456A (ko) | 상변화 기억 소자 및 그 제조방법 | |
JPH04286164A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |