JP2011071494A5 - 半導体基板の再生方法 - Google Patents

半導体基板の再生方法 Download PDF

Info

Publication number
JP2011071494A5
JP2011071494A5 JP2010184806A JP2010184806A JP2011071494A5 JP 2011071494 A5 JP2011071494 A5 JP 2011071494A5 JP 2010184806 A JP2010184806 A JP 2010184806A JP 2010184806 A JP2010184806 A JP 2010184806A JP 2011071494 A5 JP2011071494 A5 JP 2011071494A5
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
etching process
insulating layer
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010184806A
Other languages
English (en)
Other versions
JP2011071494A (ja
JP5728180B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010184806A priority Critical patent/JP5728180B2/ja
Priority claimed from JP2010184806A external-priority patent/JP5728180B2/ja
Publication of JP2011071494A publication Critical patent/JP2011071494A/ja
Publication of JP2011071494A5 publication Critical patent/JP2011071494A5/ja
Application granted granted Critical
Publication of JP5728180B2 publication Critical patent/JP5728180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (4)

  1. 周縁部に凸部を有する半導体基板であって、
    前記凸部は、表面の絶縁層と、前記絶縁層の下の第1の半導体領域と、前記第1の半導体領域の下の水素イオンを含む第2の半導体領域と、を有し、
    前記半導体基板に対して前記絶縁層を除去する第1のエッチング処理を行い、
    前記第1のエッチング処理後に、前記第1及び前記第2の半導体領域を除去する第2のエッチング処理を行い、
    前記第2のエッチング処理は、前記第1及び前記第2の半導体領域を酸化する物質、酸化された前記第1及び前記第2の半導体領域を溶解する物質、および、前記第1及び前記第2の半導体領域の酸化の速度および酸化された前記第1及び前記第2の半導体領域の溶解の速度を制御する物質、を含む混合液を用いて行われることを特徴とする半導体基板の再生方法。
  2. 周縁部に凸部を有する半導体基板であって、
    前記凸部は、表面の絶縁層と、前記絶縁層の下の第1の半導体領域と、前記第1の半導体領域の下の水素イオンを含む第2の半導体領域と、を有し、
    前記半導体基板に対して前記絶縁層を除去する第1のエッチング処理を行い、
    前記第1のエッチング処理後に、前記第1及び前記第2の半導体領域を除去する第2のエッチング処理を行い、
    前記第2のエッチング処理は、フッ酸と硝酸と酢酸とを含む混合液を用いて行い、
    前記混合液のフッ酸と硝酸と酢酸との体積比は、フッ酸よりは硝酸が大きく、硝酸よりは酢酸が大きいことを特徴とする半導体基板の再生方法。
  3. 請求項1または請求項2において、
    周縁部に前記凸部を有する前記半導体基板は、前記半導体基板の中央部にあった半導体領域が分離されることにより、形成されることを特徴とする半導体基板の再生方法。
  4. 請求項1乃至請求項3のいずれか一において、
    前記第2のエッチング処理の後に、表面を研磨することを特徴とする半導体基板の再生方法。
JP2010184806A 2009-08-25 2010-08-20 半導体基板の再生方法 Expired - Fee Related JP5728180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184806A JP5728180B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009194182 2009-08-25
JP2009194182 2009-08-25
JP2010184806A JP5728180B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Publications (3)

Publication Number Publication Date
JP2011071494A JP2011071494A (ja) 2011-04-07
JP2011071494A5 true JP2011071494A5 (ja) 2013-09-12
JP5728180B2 JP5728180B2 (ja) 2015-06-03

Family

ID=43625525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184806A Expired - Fee Related JP5728180B2 (ja) 2009-08-25 2010-08-20 半導体基板の再生方法

Country Status (6)

Country Link
US (1) US8354348B2 (ja)
JP (1) JP5728180B2 (ja)
KR (1) KR101752901B1 (ja)
SG (1) SG178061A1 (ja)
TW (1) TWI512815B (ja)
WO (1) WO2011024619A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR102332415B1 (ko) * 2014-10-24 2021-12-01 버슘머트리얼즈 유에스, 엘엘씨 실리콘-함유 막을 증착시키기 위한 조성물 및 이를 사용하는 방법
FR3062855B1 (fr) * 2017-02-14 2019-04-19 Sa Quertech Procede de traitement par un faisceau d ions pour produire un saphir antifreflet a haute transmittance resistant a la rayure.

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286709A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03104227A (ja) * 1989-09-19 1991-05-01 Oki Electric Ind Co Ltd アモルファスシリコン用エッチング溶液およびこのエッチング溶液を用いたエッチング方法
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Soi基板の製造方法
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2001035855A (ja) 1999-07-26 2001-02-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US7052974B2 (en) * 2001-12-04 2006-05-30 Shin-Etsu Handotai Co., Ltd. Bonded wafer and method of producing bonded wafer
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Soi基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びsoiウエハの製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びsoiウエハの製造方法、並びにイオン注入装置
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427001A1 (en) 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
EP1427002B1 (en) 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
JP2005072070A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
DE602004018951D1 (de) * 2004-11-09 2009-02-26 Soitec Silicon On Insulator Verfahren zum Herstellen von zusammengesetzten Wafern
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Sumco 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7759233B2 (en) * 2007-03-23 2010-07-20 Micron Technology, Inc. Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Soi基板の製造方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments

Similar Documents

Publication Publication Date Title
JP2011071494A5 (ja) 半導体基板の再生方法
JP2011100977A5 (ja) 半導体基板の作製方法
JP2011066392A5 (ja) Soi基板の作製方法
TWI511196B (zh) Method of Polishing Silica Flocking Cleaning Process
JP2011029619A5 (ja) 基板の処理方法
JP2014212312A5 (ja) 半導体装置の作製方法
JP2015133481A5 (ja) 剥離方法
JP2013110397A5 (ja)
JP2011251872A5 (ja)
JP2015509283A5 (ja)
JP2012004269A5 (ja)
WO2012122052A3 (en) Methods for contact clean
JP2013511151A5 (ja)
JP2013138188A5 (ja) 半導体装置の作製方法
JP2011071493A5 (ja) 半導体基板の再生方法
JP2013084939A5 (ja) 半導体装置の作製方法
JP2010272851A5 (ja)
WO2012012138A3 (en) Method for finishing silicon on insulator substrates
JP2010050444A5 (ja)
JP2016066792A5 (ja)
JP2016063226A5 (ja)
JP2016046530A5 (ja) 半導体装置の作製方法
JP2013030764A5 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
JP2012004275A5 (ja)
TW201207928A (en) Process and apparatus for texturizing a flat semiconductor substrate