JP2014212312A5 - 半導体装置の作製方法 - Google Patents

Claims (6)

1. 絶縁表面を有する基板を準備し、
   前記基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、
   前記積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、前記マスク層の設けられた領域を残して前記積層膜を除去するとともに、残った前記積層膜の側面に反応生成物を形成し、
   前記マスク層を除去した後、前記反応生成物をウェットエッチング処理によって除去し、
   前記積層膜上にソース電極およびドレイン電極を形成し、
   前記積層膜上、前記ソース電極上および前記ドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成することを特徴とする半導体装置の作製方法。
2. 絶縁表面を有する基板を準備し、
   前記基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、
   前記積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、前記マスク層の設けられた領域を残して前記積層膜を除去するとともに、残った前記積層膜の側面に反応生成物を形成し、
   前記マスク層を縮小させた後、ドライエッチング処理を行うことで、縮小した前記マスク層の設けられなかった領域の前記積層膜をハーフエッチングし、
   縮小させた前記マスク層を除去した後、前記反応生成物をウェットエッチング処理によって除去し、
   前記積層膜上にソース電極およびドレイン電極を形成し、
   前記積層膜上、前記ソース電極上および前記ドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成することを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記マスク層の除去は、ドライエッチング処理により行うことを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記積層膜に対する前記ドライエッチング処理は、メタンおよび希ガスを含む雰囲気で行われることを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記反応生成物に対する前記ウェットエッチング処理は、フッ化水素、リン酸、硝酸、酢酸またはシュウ酸を含む水溶液によって行われることを特徴とする半導体装置の作製方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記ソース電極および前記ドレイン電極が第１の導電層および第２の導電層が順に積層されることで形成され、
   前記第１の導電層を形成した後に、２５℃以上１００℃以下の温度で水洗することを特徴とする半導体装置の作製方法。