JP2010098317A5 - - Google Patents

Claims (42)

1. 第１ゲート電極と、前記第１ゲート電極の位置の上部に対応する位置に形成された第１活性層と、前記第１活性層の両端に接触された第１ソース電極及び第１ドレイン電極と、を具備する第１薄膜トランジスタと、
   前記第１ドレイン電極と離隔された第１導電層と、
   画素電極と、
   前記画素電極と離隔し、前記画素電極と同じ物質から形成された第１連結配線と、
   前記第１連結配線の一端と前記第１ドレイン電極とを連結する第１導電プラグと、
   前記第１連結配線の他端と前記第１導電層とを連結する第２導電プラグと、
   を含むことを特徴とするパネル構造体。
2. 前記第１連結配線と前記画素電極は金属酸化物及び金属のうちの少なくとも一つによって形成され、前記金属酸化物はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、Ｓｎ酸化物、Ｉｎ酸化物、Ｚｎ酸化物及びそれらの混合物のうちの一つであることを特徴とする請求項１に記載のパネル構造体。
3. 前記第１導電層を覆うゲート絶縁層と、
   前記ゲート絶縁層上に、前記第１ドレイン電極を覆う絶縁層と、をさらに具備し、
   前記第１連結配線は前記絶縁層上に形成され、
   前記第１導電プラグは前記絶縁層を貫通し、前記第２導電プラグは前記ゲート絶縁層と前記絶縁層とを貫通することを特徴とする請求項１または請求項２に記載のパネル構造体。
4. 前記第１導電層と離隔された第２導電層と、
   前記第２導電層と離隔された第３導電層と、
   前記画素電極と同じ物質から形成された第２連結配線と、
   をさらに含み、
   前記第２連結配線の一端は前記第２導電層と連結され、前記第２連結配線の他端は前記第３導電層と連結されることを特徴とする請求項１〜３のいずれか一項に記載のパネル構造体。
5. 前記第２導電層は電源ラインであることを特徴とする請求項４に記載のパネル構造体。
6. 前記第１導電層は第２ゲート電極であり、
   前記第３導電層は第２ソース電極であり、
   前記第１ゲート電極及び前記第２ゲート電極を覆うゲート絶縁層と、
   前記ゲート絶縁層上に備えられた第２活性層と、
   前記第２活性層に接触する第２ドレイン電極と、
   前記ゲート絶縁層上に、前記第１活性層、前記第１ソース電極、前記第１ドレイン電極、前記第２活性層、前記第２ソース電極及び前記第２ドレイン電極を覆う絶縁層と、
   をさらに含むことを特徴とする請求項４に記載のパネル構造体。
7. 前記第２ゲート電極の少なくとも一部は前記第１ゲート電極と前記第２導電層との間に備えられることを特徴とする請求項６に記載のパネル構造体。
8. 前記第２導電層は前記ゲート絶縁層によって覆われ、
   前記第２連結配線は前記第２導電層上側の前記絶縁層上に備えられることを特徴とする請求項６または請求項７に記載のパネル構造体。
9. 前記第２ソース電極の一部は前記第２導電層の上部に位置し、
   前記第２連結配線の一端と前記第２導電層とを連結し、前記ゲート絶縁層と前記絶縁層とを貫通する第３導電プラグと、
   前記第２連結配線の他端と前記第２ソース電極とを連結し、前記絶縁層を貫通する第４導電プラグと、
   をさらに含むことを特徴とする請求項６〜８のいずれか一項に記載のパネル構造体。
10. 前記画素電極は、前記絶縁層上に、前記第２ドレイン電極と連結されるように備えられることを特徴とする請求項６〜９のいずれか一項に記載のパネル構造体。
11. 前記画素電極は、前記第２ゲート電極と前記第２導電層との間の前記絶縁層上に備えられることを特徴とする請求項６〜１０のいずれか一項に記載のパネル構造体。
12. 前記第２ゲート電極、前記第２活性層、前記第２ソース電極及び前記第２ドレイン電極は第２薄膜トランジスタを構成し、
    前記第１薄膜トランジスタはスイッチングトランジスタであり、前記第２薄膜トランジスタは駆動トランジスタであり、
    前記第２ゲート電極の一部、前記第２ゲート電極の上部に対応する位置の前記第２ソース電極の一部、及び前記第２ゲート電極の一部と前記第２ソース電極の一部との間の前記ゲート絶縁層は、キャパシタとして作用することを特徴とする請求項６〜１１のいずれか一項に記載のパネル構造体。
13. 前記第１活性層は、非晶質シリコン（ａ−Ｓｉ）、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、ＧｅＳｉ、ＧａＡｓ及び金属酸化物半導体のうちの少なくとも一つによって形成されることを特徴とする請求項６〜１２のいずれか一項に記載のパネル構造体。
14. 前記第２活性層は前記第１活性層と同じ物質から形成されることを特徴とする請求項１３に記載のパネル構造体。
15. 前記画素電極に連結される第２ドレイン電極を含む第２薄膜トランジスタをさらに具備することを特徴とする請求項１に記載のパネル構造体。
16. 前記第２ドレイン電極は前記画素電極と別途の導電プラグによって連結され、
    前記別途の導電プラグは前記画素電極と一体をなすように形成されることを特徴とする請求項１５に記載のパネル構造体。
17. 前記第１導電層は前記第２薄膜トランジスタのゲート電極であることを特徴とする請求項１５または請求項１６に記載のパネル構造体。
18. 前記第１薄膜トランジスタはスイッチングトランジスタであり、
    前記第２薄膜トランジスタは駆動トランジスタであることを特徴とする請求項１５〜１７のいずれか一項に記載のパネル構造体。
19. 前記第１連結配線と前記画素電極とは同一層上に備えられることを特徴とする請求項１〜１８のいずれか一項に記載のパネル構造体。
20. 請求項１から請求項１９のうちのいずれか１項に記載のパネル構造体を含むことを特徴とする表示装置。
21. ゲート電極、ソース電極及びドレイン電極を具備するトランジスタと、
    電源ラインと、
    電源ラインと離隔された画素電極と、
    前記画素電極と同じ物質から形成され、前記電源ラインと前記ソース電極とを連結するための少なくとも１つの第１コンタクトプラグとを含むことを特徴とするパネル構造体。
22. 前記少なくとも１つの第１コンタクトプラグに連結された連結配線をさらに含むことを特徴とする請求項２１に記載のパネル構造体。
23. 前記画素電極と一体をなすように形成され、前記画素電極と前記ドレイン電極とを連結する少なくとも１つの第２コンタクトプラグをさらに含むことを特徴とする請求項２１または請求項２２に記載のパネル構造体。
24. 前記トランジスタに電気的に連結された他のトランジスタがさらに備えられることを特徴とする請求項２１〜２３のいずれか一項に記載のパネル構造体。
25. 前記トランジスタのゲート電極と前記他のトランジスタのドレイン電極とを連結するための少なくとも１つの第３コンタクトプラグがさらに備えられることを特徴とする請求項２４に記載のパネル構造体。
26. 前記トランジスタは駆動トランジスタであり、
    前記他のトランジスタはスイッチングトランジスタであることを特徴とする請求項２４または請求項２５に記載のパネル構造体。
27. 第１ゲート電極、第１ソース電極及び第１ドレイン電極を具備する第１トランジスタと、
    第２ゲート電極、第２ソース電極及び第２ドレイン電極を具備する第２トランジスタと、
    画素電極と、
    前記画素電極と同じ物質から形成され、前記第１ドレイン電極と前記第２ゲート電極とを電気的に連結するための少なくとも１つの第１コンタクトプラグと、
    を含むことを特徴とするパネル構造体。
28. 前記第１トランジスタはスイッチングトランジスタであり、
    前記第２トランジスタは駆動トランジスタであることを特徴とする請求項２７に記載のパネル構造体。
29. 前記少なくとも１つの第１コンタクトプラグに連結された連結配線がさらに備えられることを特徴とする請求項２７または請求項２８に記載のパネル構造体。
30. 前記画素電極と一体をなすように形成され、前記画素電極と前記第２ドレインとを連結する少なくとも１つの第２コンタクトプラグをさらに含むことを特徴とする請求項２７〜２９のいずれか一項に記載のパネル構造体。
31. 前記第１ゲート電極及び前記第２ゲート電極と離隔された電源ラインと、
    前記電源ラインと前記第２ソース電極とを電気的に連結するためのものであり、前記画素電極と同じ物質から形成された少なくとも１つの第３コンタクトプラグと、
    をさらに含むことを特徴とする請求項２７〜３０のいずれか一項に記載のパネル構造体。
32. 前記少なくとも１つの第３コンタクトプラグに連結された連結配線がさらに備えられることを特徴とする請求項３１に記載のパネル構造体。
33. 第１ゲート電極と、前記第１ゲート電極の位置の上部に対応する位置に形成される第１活性層と、前記第１活性層の両端に接触された第１ソース電極及び第１ドレイン電極と、を具備する第１薄膜トランジスタと、前記第１ドレイン電極と離隔された第１導電層と、を含むパネル構造体の製造方法において、
    画素電極を形成する段階と、
    前記画素電極を形成する間、前記第１ドレイン電極に接触する第１導電プラグを形成する段階と、
    前記画素電極を形成する間、前記第１導電層に接触する第２導電プラグを形成する段階と、
    前記第１導電プラグ及び前記第２導電プラグを連結する第１連結配線を形成する段階と、
    を含むことを特徴とするパネル構造体の製造方法。
34. 前記第１連結配線を形成する段階は、前記画素電極を形成する間に行われることを特徴とする請求項３３に記載のパネル構造体の製造方法。
35. 前記画素電極、前記第１導電プラグ及び前記第２導電プラグは、いずれも同じ物質によって形成することを特徴とする請求項３３または請求項３４に記載のパネル構造体の製造方法。
36. 前記第１連結配線は前記画素電極と同じ物質によって形成することを特徴とする請求項３３〜３５のいずれか一項に記載のパネル構造体の製造方法。
37. 前記第１導電層と離隔される第２導電層を形成する段階と、
    前記第２導電層と離隔される第３導電層を形成する段階と、
    前記画素電極を形成する間、前記第２導電層に接触する第３導電プラグを形成する段階と、
    前記画素電極を形成する間、前記第３導電層に接触する第４導電プラグを形成する段階と、
    前記第３導電プラグ及び第４導電プラグを連結する第２連結配線を形成する段階と、
    をさらに含むことを特徴とする請求項３３〜３６のいずれか一項に記載のパネル構造体の製造方法。
38. 前記第２連結配線を形成する段階は前記画素電極を形成する間に行われることを特徴とする請求項３７に記載のパネル構造体の製造方法。
39. 前記第２連結配線は前記画素電極と同じ物質によって形成することを特徴とする請求項３７または請求項３８に記載のパネル構造体の製造方法。
40. 前記第２導電層は電源ラインであることを特徴とする請求項３７〜３９のいずれか一項に記載のパネル構造体の製造方法。
41. 前記第１導電層は第２ゲート電極であり、
    前記第３導電層は第２ソース電極であり、
    前記第１ゲート電極及び前記第２ゲート電極を覆うゲート絶縁層を形成する段階と、
    前記ゲート絶縁層上に第２活性層を形成する段階と、
    前記第２活性層に接触する第２ドレイン電極を形成する段階と、
    前記ゲート絶縁層上に、前記第１活性層、前記第１ソース電極、前記第１ドレイン電極、前記第２活性層、前記第２ソース電極及び前記第２ドレイン電極を覆う絶縁層を形成する段階と、をさらに含み、
    前記第１導電プラグ及び前記第４導電プラグは前記絶縁層を貫通するように形成され、前記第２導電プラグ及び前記第３導電プラグは前記絶縁層及び前記ゲート絶縁層を貫通するように形成されることを特徴とする請求項３７〜４０のいずれか一項に記載のパネル構造体の製造方法。
42. 前記画素電極は、前記絶縁層上であって、第５導電プラグによって前記第２ドレイン電極と連結されるように形成されることを特徴とする請求項４１に記載のパネル構造体の製造方法。