JP2007504679A - 個別ゲート構造を備えたトランジスタ - Google Patents

個別ゲート構造を備えたトランジスタ Download PDF

Info

Publication number
JP2007504679A
JP2007504679A JP2006532424A JP2006532424A JP2007504679A JP 2007504679 A JP2007504679 A JP 2007504679A JP 2006532424 A JP2006532424 A JP 2006532424A JP 2006532424 A JP2006532424 A JP 2006532424A JP 2007504679 A JP2007504679 A JP 2007504679A
Authority
JP
Japan
Prior art keywords
layer
forming
top surface
substrate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006532424A
Other languages
English (en)
Other versions
JP2007504679A5 (ja
JP5350589B2 (ja
Inventor
マシュー、レオ
エフ． シュタイムル、ロバート
ムラリダール、ラマチャンドラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007504679A publication Critical patent/JP2007504679A/ja
Publication of JP2007504679A5 publication Critical patent/JP2007504679A5/ja
Application granted granted Critical
Publication of JP5350589B2 publication Critical patent/JP5350589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

個別ゲート構造（７０１，７０３）を備えたトランジスタを形成する方法。これらのゲート構造はそれぞれ、半導体構造（１０５）の複数の側壁に隣接する。本方法は、ゲート材料層（２０３）を含む少なくとも一つの共形な層を、チャネル領域を含む半導体基板の上に堆積させることを含む。平坦層（４０３）がウェハの上に形成される。平坦層は、基板上の所定の位置において少なくとも一つの共形な層の頂部表面よりも低い位置に頂部表面を有する。少なくとも一つの共形な層をエッチングすることにより、半導体構造の上のゲート材料は除去される。

Description

本発明はトランジスタに関する。より詳細には、個別ゲート構造を備えたトランジスタを形成する方法に関する。
チャネル領域の側壁に隣接するゲート構造を備えたトランジスタを使用して、回路を半導体装置の中に実現する。このようなトランジスタの一例として、フィンＦＥＴトランジスタが挙げられる。通常、フィンＦＥＴトランジスタは、基板に垂直に延びるフィン構造の中に位置するチャネル領域と、フィン構造のチャネルの両辺に沿って位置する縦型ゲート部分を含むゲート構造とを含んでいる。特定の実施形態では、チャネル領域は、上に延びるソース領域とドレイン領域との間で延びる。フィンＦＥＴトランジスタの例は、米国特許第６，４１３，８０２号に示されている。
半導体装置には、チャネル領域の各側壁に隣接して位置する個別ゲート構造を備えたトランジスタを用いることが望ましい。しかしながら、このようなトランジスタを形成することは難しい。例えば、米国特許第６，４３３，６０９号の図２Ｂには、個別ゲート構造を備えたフィンＦＥＴが示されている。しかしながら、この特許は、ゲート構造をフィン構造の頂部の上で分割するための位置合わせ問題に起因して形成が困難になる方法を開示している。
望まれるのは、個別ゲート構造を備えたトランジスタを形成する方法を改善することである。
本発明の一態様における半導体装置を形成する方法は、基板及び基板の上に半導体構造を設けることを含む。半導体構造は、第１側壁と、第２側壁と、頂部表面とを有する。本方法は、更に、少なくとも一つの実質的に共形な層を基板の上に堆積させることを含む。少なくとも一つの実質的に共形な層は少なくとも一つのゲート材料層を含む。少なくとも一つの実質的に共形な層は、半導体構造の上の所定の高さに頂部表面を有する。本方法は、更に、実質的に平坦な層を、基板の上であり、かつ半導体構造の上の少なくとも一つの実質的に共形な層の頂部表面の高さよりも低い位置に形成すること、半導体構造の頂部表面の上のゲート材料層を、研磨以外の方法でエッチングすることを含む。
本発明の別の態様における半導体装置を形成する方法は、基板及び基板の上に半導体構造を設けることを含む。半導体構造は、第１側壁と、第２側壁と、頂部表面とを有する。本方法は、更に、ゲート材料から成る第１の実質的に共形な層を基板の上に、かつ半導体構造の上に堆積させること、所定の材料から成る第２の実質的に共形な層を、第１の実質的に共形な層の上に堆積させること、第２の実質的に共形な層を堆積させた後に、実質的に平坦な層を基板の上に形成することを含む。本方法は、更に、半導体構造の頂部表面の上の第１の実質的に共形な層をエッチングすること、半導体構造の頂部表面の上の第２の実質的に共形な層をエッチングすること、第１の実質的に共形な層の一部に接触するコンタクトを形成することを含む。
本発明の別の態様における半導体構造を形成する方法は、基板を設けること、基板の上に半導体フィンを形成することを含む。フィンは第１側壁及び第２側壁を有する。本方法は、更に、電荷蓄積材料層を基板の上に形成することを含む。電荷蓄積材料層は、フィンの第１側壁に隣接する第１部分及びフィンの第２側壁に隣接する第２部分を含む。本方法は、更に、電荷蓄積材料層を形成した後に、ゲート材料層を基板の上に形成することを含む。ゲート材料層は、フィンの第１側壁に隣接する第１部分及びフィンの第２側壁に隣接する第２部分を含む。本方法は、更に、半導体フィンの上のゲート材料層を除去することを含む。
添付図面を参照することにより、当該技術分野の当業者は本発明について更に深く理解することができ、かつ当該技術分野の当業者には、本発明の多くの目的、特徴、及び利点が明らかとなろう。
特に断らない限り、同じ参照符号を異なる図において使用して、同じ構成要素を指すものとする。
以下に、本発明を実現する形態に関する詳細な記述を示す。本記述は本発明を例示するために為されるものであり、本発明を制限するものと解釈されるべきではない。
図１は、本発明による個別ゲート構造を備えたトランジスタを形成する一工程の間での半導体ウェハの一実施形態の部分側部断面図を示している。ウェハ１０１は絶縁層１０３を備えた基板を含む。構造１０４は絶縁層１０３の上に形成されている。構造１０４は、絶縁層１０３の上に形成されている半導体構造部分１０５と、半導体構造部分１０５及び層１０３の上に形成されている誘電体部分１１１（例えば、二酸化シリコン）と、部分１１１及び部分１０５の上に位置する窒化物部分１０９とを含む。一実施形態では、構造１０４は、半導体材料層を層１０３の上に堆積させ、誘電体層を半導体層の上に形成し（例えば、半導体層の熱酸化により、または高Ｋ誘電体の原子層堆積により）、次に、窒化物層を誘電体の上に堆積させることにより形成される。次に、半導体層、誘電体層、及び窒化物層をパターニングして構造１０４を形成する。その後、誘電体層１０６を半導体構造部分１０５の側壁の上に形成する。後で示すように、トランジスタのチャネル領域及び電流端子領域を構造１０４の半導体構造部分１０５の中に形成する。一実施形態では、半導体構造部分１０５は、絶縁層１０３上に接合されたエピタキシャル・シリコンから作製される。他の実施形態では、部分１０５はポリシリコンまたは他の半導体材料により作製される。一実施形態では、構造１０４はフィンＦＥＴのフィン構造である。他の実施形態では、部分１０９は、エッチング用ハード・マスクとして利用することができる他の材料（例えば他の誘電体）により作製される。
次に、図２を参照すると、共形なポリシリコン層２０３が構造１０４上を含むウェハ１０１の上に堆積されている。後で示すように、ポリシリコン層２０３を利用して、フィンＦＥＴトランジスタの個別ゲート構造を形成する。他の実施形態では、層２０３は、例えばタングステン、チタン、タンタル、タンタル・シリコン窒化物、コバルト・シリサイドまたはニッケル・シリサイドのようなシリサイド、ゲルマニウム、シリコン・ゲルマニウム、他の金属、またはこれらの材料の組み合わせのような他のゲート材料により作製される。図示の実施形態では、共形な窒化物層２０５を、次に、層２０３の上に堆積させる。一実施形態では、層２０５は、エッチング層２０３の反射防止コーティング及びハード・マスクの両方として使用される。層２０５は、特定の実施形態では設けなくてもよい。特定の実施形態では、層２０３は、層２０５の堆積前にドープされる。これらの実施形態では、層２０５は、種々のエネルギー、角度、及び／又は元素を使用する１回または複数回のイオン注入によりドープされる。例えば、一実施形態では、図２に示す図に対して層２０３の左側には、第１ドーパントが第１角度でドープされ、当該部分を第１導電型とし、図２に示す図に対して層２０３の右側には、図２に示す図に対して第２角度でドープされ、当該部分を第２導電型としてもよい。
図３は、層２０５及び２０３をパターニングしてゲート構造３０１を形成した後のウェハ１０１の部分等角図である。特定の実施形態では、層２０５及び２０３は、従来のフォトリソグラフィ法を利用することによりパターニングされる。パターニングの間、窒化物部分１０９のうちの、構造１０４の上に位置するが、ゲート構造３０１の下には位置しない部分を除去する。他の実施形態では、窒化物部分１０９のうちのこの部分は製造工程の後の工程において除去される。
構造１０４は、電流端子領域３０３及び３０５を含み、これらの領域は構造１０４の部分１０５の各端部に位置する。結果として得られるトランジスタ構造が電界効果トランジスタ（ＦＥＴ：Filed Effect Transistor ）である一実施形態では、領域３０３及び３０５はソース領域及びドレイン領域としてそれぞれ機能する。領域３０３及び３０５は、この場合は、例えばイオン注入またはプラズマ・ドーピングによりドープされる。
図４は、平坦層４０３をウェハ１０１の上に堆積させた後のウェハ１０１の部分断面図を示している。特定の実施形態では、層４０３は、例えばフォト・レジスト、スピン・オン・ガラス、または有機反射防止コーティング材料により作製される。層４０３は、スピン塗布により、あるいは化学気相成長に引き続いて化学的機械研磨またはリフローを行なうことにより形成される。
図５は、層４０３を、窒化物層２０３のうちの構造１０４の上に位置する部分５０５の頂部下方の高さにまでエッチ・バックして、部分５０５を露出させた後のウェハ１０１を示している。一実施形態では、層４０３は、例えば従来のドライ・エッチングまたはウェット・エッチングによりエッチ・バックされる。図示の実施形態では、エッチ・バックの後、層４０３は、少なくとも層２０５の部分５０３を覆うのに十分な厚さを有しているため、層２０５の部分５０５は、部分５０３が除去されることなく、エッチングにより除去される。
他の実施形態では、図５に示すような層４０３の結果として得られる構造は、層４０３の材料を、図５に示す高さ、または他の所望の高さにまで平坦に堆積させることにより形成される。
図６は、窒化物層２０５のうちの構造１０４の上に位置する部分５０５をエッチングにより除去した後の、図５と同じ図を示している。図６に示すように、層４０３は、層２０５の部分５０３が部分５０５のエッチングの間に除去されることがないように部分５０３を保護する。
図７を参照すると、層２０５の部分５０５を除去した後、層２０３のうちの、以前、層２０５の除去部分５０５の下方に位置していた部分を、研磨以外（non-abrasive）の方法によるエッチング（例えば、ウェットまたはドライ）により除去することによって、個別ゲート構造７０１及び７０３が形成されている。層４０３（層２０５の残存部分と共に）は、層２０３の部分７０７及び７０９が層２０３のエッチングの間に除去されることがないようにこれらの部分を保護する。ゲート構造７０１及び７０３はそれぞれ、構造１０４の側壁に沿って位置する垂直部分を有する。
個別ゲート構造の形成に平坦層を利用することによって、ゲート材料の一部を除去してトランジスタの個別のゲート構造をマスク工程を追加することなく形成することができる。特定の実施形態では、平坦層によって、ゲート構造のうちの構造１０４の上の部分を除去することができ、ゲート構造のうちの個別ゲート構造を形成するために使用される部分を除去することがない。特定の実施形態では、共形な層のうちの構造１０４の上に位置するゲート材料を含む各部分は平坦層から露出するため、これらの部分を、例えばエッチングにより除去して、追加のマスク工程を使用することなく、ゲート構造を絶縁することができる。従って、前述した個別のゲートの形成に際する位置合わせ問題を回避することができる。
図８は、層４０３及び２０５の残存部分を除去した後の、図７と同じ図を示している。特定の実施形態では、これらの層は、ウェットまたはドライ・エッチングにより除去される。他の実施形態では、層４０３及び２０５の残存部分は除去されない。
図９は、図８に示すトランジスタの等角図を示している。後の処理工程において、トランジスタのスペーサ及びシリサイド層を従来の半導体技術を使用して形成する。領域９０３及び９０５は電流端子コンタクトとして（例えば、ＦＥＴのソース／ドレイン・コンタクトとして）機能する。また、領域９０７及び９０９は、ゲート構造７０１及び７０３のゲート・コンタクトとしてそれぞれ機能する。
図１０は、ゲート・ビア１００３及び１００５を領域９０７及び９０９の上にそれぞれ形成した後の、図８と同じ図を示している。低Ｋ誘電体材料１００９は、結果として得られるトランジスタ構造の上に堆積する形で示されている。本明細書では示されていない、あるいは記載されてない他の従来の処理工程をウェハ１０１に対して実行して、半導体装置の他の従来の構造（例えば配線またはパッシベーション層のような）を形成することができる。その後、ウェハを単体化して、ウェハの複数の集積回路を分離する。
本発明による個別ゲート構造を備えたトランジスタを、他のプロセスによって形成してもよい。例えば、平坦層４０３の形成及び（例えば層２０３における）ゲート材料のうちの構造１０４上に位置する部分の除去を、図１０に関連して上述したスペーサ及び／又はシリサイドの形成の後に行なってもよい。また、個別ゲート構造を備えたトランジスタを、共形な窒化物層２０５を利用しないで形成してもよい。これらの実施形態では、平坦層４０３は、ゲート材料層（例えば２０３）のうちの構造１０４上に位置する層の頂部が露出してエッチングされるように形成される。
特定の実施形態では、複数の個別ゲート構造は、物理配線（例えば、複数のゲート構造の間に延びる導電材料）または複数のゲート構造の選択的な接続を可能にする他のトランジスタによって接続される。
図１１〜１７は、本発明による個別ゲート構造を備えたトランジスタの別の実施形態を形成する種々の工程における半導体ウェハの図を示している。形成されるトランジスタは、トランジスタのゲートとチャネル領域との間に位置する電荷蓄積部分も含む。後に議論されるように、このようなトランジスタはデータを電荷蓄積部分に保存する不揮発性メモリ素子として利用可能である。
ウェハ１１０１は、絶縁層１１０３を有する基板を含む。構造１１０４は絶縁層１１０３の上に形成されている。一実施形態では、構造１１０４は、電荷蓄積部分を有するフィンＦＥＴトランジスタの「フィン」構造である。構造１１０４は、絶縁層１１０３上に形成される半導体構造部分１１０５と、半導体構造部分１１０５及び層１１０３の上に形成される誘電体部分１１１１（例えば二酸化シリコン）と、部分１１１１及び部分１１０５の上に位置する窒化物部分１１０９とを含む。一実施形態では、構造１１０４は、半導体材料層を層１１０３の上に堆積させ、誘電体層を半導体層の上に形成し（例えば、半導体層の熱酸化により、あるいは高Ｋ誘電体の原子層堆積により）、次に、窒化物層を誘電体の上に堆積させることにより形成される。次に、半導体層、誘電体層、及び窒化物層をパターニングして、半導体層、誘電体部分１１１１、及び窒化物部分１１０９の側壁が互いに同一平面上にある構造を形成する。図示の実施形態では、半導体層の残りの部分を次に調整して（例えば、等方性ドライ・エッチングを使用して）、残りの半導体層の側壁を後退させて図１１に示すように部分１１０５を形成する。他の実施形態では、構造部分１１０５を調整しない。特定の実施形態では、構造部分１１０５を、半導体層をパターニングする前に従来の半導体処理方法によりドープして、部分１１０５のチャネル領域を特定導電型とする。
その後、誘電体層１１０７を半導体構造部分１１０５の側壁の上に形成する。後に示すように、チャネル領域及び電流端子領域を部分１１０５の中に形成する。一実施形態では、半導体構造部分１１０５は、絶縁層１１０３上に接合されたエピタキシャル・シリコンにより作製される。他の実施形態では、部分１１０５はポリシリコンまたは他の半導体材料により作製される。一実施形態では、構造１１０４はフィンＦＥＴのフィン構造である。
図１２を参照すると、次に、電荷蓄積材料層１２０３が、構造１１０４を含むウェハ１１０１の上に堆積されている。一実施形態では、層１２０３は、ポリシリコン（例えば浮遊ゲート・トランジスタの場合と同じように）のような導電材料から成る層を含む。他の実施形態では、層１２０３は、複数の電荷トラップ・エレメントを有する材料を含む他のタイプの電荷蓄積材料（例えば、薄膜トランジスタの場合の窒化シリコン）を含む。他の実施形態では更に、層１２０３は個別電荷蓄積材料（例えば、誘電体層に埋め込まれるシリコン・ナノ結晶）を含む。特定の実施形態では、ナノ結晶は直径が２〜１０ｎｍであり、かつ３〜１０ｅ１１／ｃｍ２の密度を有する。他の実施形態では、層１２０３は、例えばシリコン・ナノ結晶層及びシリコン・ナノ結晶層上に堆積する窒化シリコン層、または２つの誘電体材料層の間に埋め込まれるシリコン・ナノ結晶層のような複数の層により形成される。
図１３は、層１２０３をエッチングして、層１２０３のうちの窒化物部分１１０９及び絶縁層１１０３の上に位置する部分を除去した後のウェハ１１０１の部分断面図を示している。層１２０３の残りの各部分は、後にエッチングされ、構造１１０４の対向する側壁の上に位置する分離された電荷蓄積構造１３０７及び１３０５を形成する。一実施形態では、層１２０３を等方性ドライ・エッチングを用いてエッチングして蓄積構造１３０７及び１３０５を形成する。電荷蓄積材料が高抵抗率材料により作製され、ほとんどリーク電流が流れないような特定の実施形態では、層１２０３はエッチングされない。このような実施形態では、電荷蓄積部分を有する電荷蓄積構造は連続層１２０３の一部となる。
図１４は、誘電体から成る共形な制御層１４０３をウェハ１１０１の上に堆積させた後に、更に、共形なゲート材料層１４０７を層１４０３の上に堆積させた後のウェハ１１０１の部分断面図を示している。
ゲート材料層１４０７を堆積させた後、図２〜８に関して上述したプロセスと同様のプロセスによりウェハを更に処理して、２つのゲート構造を形成する。例えば、図２の窒化物層２０５と同様の窒化物層（図示せず）を層１４０７の上に堆積させる。次に、その窒化物層及び層１４０７をパターニングして、図３に示すゲート構造３０１と同様のゲート構造を形成する。特定の実施形態では、電荷蓄積層１２０３のうちの誘電体層１１０７の側部の上に位置し、かつゲート構造の下には位置しない部分を、層１４０７のエッチング後にエッチングする。ゲート構造を形成した後、（図５に示す層４０３と同様の）平坦層を形成するが、この場合、窒化物層のうちの構造１１０４の上方に位置する部分を露出させる（図５及び図５に関して説明している記載を参照されたい）。窒化物層の露出部分を除去した後、図６〜８及びこれらの図に関する説明において示されている方法と同様の方法で、構造１１０４の上方に位置するゲート材料をエッチングしてゲート構造１５０５及び１５０３を形成する（図１５を参照されたい）。
図１５は、ゲート構造１５０５及び１５０３を形成した後のウェハ１１０１の部分側面図を示している。図１６は、図１５に示すトランジスタ構造の部分等角図である。領域１６０７及び１６０５は電流端子領域として機能し、これらの電流端子領域には、電流端子コンタクト（例えば、ＦＥＴのソース／ドレイン・コンタクト）として機能する１６１１及び１６１３が設けられている。また、領域１６２０及び１６１７は、それぞれゲート構造１５０５及び１５０３のゲート・コンタクトとして機能する。
特定の実施形態では、ゲート構造１５０３及び１５０５はドープされる。これらのゲート構造の材料は、一実施形態では、窒化物層（例えば２０５）をゲート材料層上に堆積させる前に、ドープされる。また、特定の実施形態では、電流端子領域１６０７及び１６０５は、ゲート構造１５０５及び１５０３を形成した後にドープされ、半導体構造部分１１０５のチャネル領域の導電型とは異なる導電型が実現される。
後の処理工程では、シリサイド層、スペーサ、ゲート・ビア、及び電流端子ビアをトランジスタ構造１６２１の上に従来の半導体技術を使用して形成する。低Ｋ誘電体材料（例えば１００９）も、結果として得られるトランジスタ構造１６２１の上に堆積させることができる。本明細書では示されていない、あるいは記載されていない他の従来の処理工程をウェハ１１０１に実施して集積回路の他の従来構造（例えば配線及びパッシベーション層のような）を形成する。
図１６に示す、結果として得られるトランジスタ構造１６２１は不揮発性メモリ・セルとして利用することができ、このメモリ・セルは、４つの分離された電荷蓄積部分（各２つは、電荷蓄積構造１３０５及び１３０７にそれぞれ含まれる）を有し、４つの電荷蓄積部分はそれぞれが１ビット・データを保存する。
図１７は、図１６に示すトランジスタ構造１６２１の一部を切断したときの上面図である。電荷蓄積構造１３０５は２つの電荷蓄積部分１７０９及び１７１１を含み、電荷蓄積構造１３０７は２つの電荷蓄積部分１７１３及び１７１５を含む。これらの４つの電荷蓄積部分に対して、電圧を電流端子領域１６０５及び１６０７、及びゲート構造１５０３及び１５０５に印加することにより、書き込み、読み出し、及び／又は消去を行なうことができる。
一実施形態では、トランジスタ構造１６２１は２つの機能ＭＯＳＦＥＴトランジスタとして動作し、これらのＭＯＳＦＥＴトランジスタは、ソース／ドレイン領域を共有し、かつそれぞれが２つの電荷蓄積部分を有する。ゲート構造１５０３は、これらの機能トランジスタのうちの一方のゲートとして機能し、ゲート構造１５０５は、他方の機能トランジスタのゲートとして機能する。電荷蓄積部分１７０９及び１７１１は、ゲート構造１５０３をそのゲートとして有する機能トランジスタの電荷蓄積部分として機能する。電荷蓄積部分１７１３及び１７１５は、ゲート構造１５０５をそのゲートとして有する機能トランジスタの電荷蓄積部分として機能する。
図示の実施形態では、半導体構造部分１１０５は、電流端子領域１６０５と１６０７との間に位置するチャネル領域１７２５（破線によりほぼ区分される）を含む。チャネル領域１７２５にドープしてこのチャネル領域を第１導電型とし、電流端子領域１６０５及び１６０７にドープしてこれらの電流端子領域を第２導電型とする。
トランジスタ構造１６２１が動作している間、ゲート構造１５０３に関連する機能トランジスタのしきい値電圧を超える電圧をゲート構造１５０３に印加すると、反転領域が、ゲート構造１５０３に隣接するチャネル領域１７２５の側壁に沿って形成される。ゲート構造１５０５に関連する機能トランジスタのしきい値電圧を超える電圧をゲート構造１５０５に印加すると、反転層が、ゲート構造１５０５に隣接するチャネル領域１７２５の側壁に沿って形成される。部分１１０５がゲート構造１５０３と１５０５との間で比較的薄いような特定の実施形態では、反転層が生じる領域が重なる可能性がある。
電荷をこれらの電荷蓄積部分の各々に注入して（例えば、ホット・キャリア注入により）、当該電荷蓄積部分に関連する機能トランジスタのしきい値電圧を大きくすることができる。例えば、電荷を電荷蓄積部分１７０９に保存するために、正電圧（Ｖｐｐ）をゲート構造１５０３に印加し、１／２Ｖｐｐを電流端子領域１６０５に印加し、接地電位を電流端子領域１６０７及びゲート構造１５０５に印加する。
これらの電荷蓄積部分の各々に対して、互いに独立した形で読み出しを行なうことができる。正電圧（Ｖｄｄ）を、電荷蓄積部分に隣接するゲート構造に印加し、かつ正電圧（Ｖｄｄ）を、電荷蓄積部分の反対側の電流端子に印加することにより、電荷蓄積部分に保存される電荷を効果的に読み出すことができ、他の電荷蓄積部分に保存される電荷の影響を受けることがない。例えば、電荷蓄積部分１７０９に対する読み出しを行なうために、正電圧を、ゲート構造１５０３及び電流端子領域１６０７に印加し、かつ接地電位（ＶＳＳ）をゲート構造１５０５及び電流端子領域１６０５に印加する。電流端子領域１６０７に印加する電圧を十分に大きい正の電圧にして、その大きい正の電圧によって、電荷蓄積部分１７１１に含まれる全ての電荷が効果的にマスクされるか、あるいは遮断されるようにする。このようにして、チャネル領域を通る電流は主として部分１７０９に保存される電荷の影響を受けるが、他の電荷蓄積部分に保存される電荷の影響は決して受けることがない。
電荷蓄積部分に保存されている電荷を消去するために、ホット・ホール注入法を利用することができる。例えば、電荷蓄積部分１７０９に保存されている電荷を消去するために、負電圧（−Ｖｐｐ）をゲート構造１５０３に印加し、かつ正電圧（Ｖｐｐ）を、電荷蓄積部分１７０９に隣接する電流端子領域１６０５に印加する。接地電位（Ｖｓｓ）を電流端子領域１６０５及びゲート構造１５０５に印加する。
別の実施形態では、構造１６２１の電荷蓄積部分に対する消去は、同時に、負電圧（−Ｖｐｐ）をゲート構造１５０３及び１５０５に印加し、かつ正電圧（Ｖｐｐ）を電流端子領域１６０５及び１６０７に印加することにより行なうことができる。
他の実施形態では、他の書き込み方法、読み出し方法、及び／又は消去方法を利用して、トランジスタ構造１６２１の電荷蓄積部分の電荷を書き込み、読み出し、かつ／または消去することができる。例えば、２つの蓄積部分を有する不揮発性メモリ・セルに対する読み出しを行なう他の従来方法を使用してもよい。
他の実施形態では、トランジスタ構造１６２１が２つの電荷蓄積部分のみを用いるようにトランジスタ構造を利用することができる。一つのこのような実施形態では、第１電荷蓄積部分が電荷蓄積構造１３０５の中に位置し、第２電荷蓄積部分が電荷蓄積構造１３０７の中に位置する。これらの実施形態では、トランジスタ構造１６２１は２つの機能トランジスタとして利用され、各機能トランジスタは一つの電荷蓄積部分を有する。このような実施形態の一例では、電荷蓄積層は、例えば浮遊ゲート・トランジスタの場合におけるような導電材料（例えばポリシリコン）により作製される。
２つの電荷蓄積部分しか持たない他の実施形態では、各電荷蓄積構造（１３０５及び１３０７）は個別に電荷を保存することができ、トランジスタ構造１６２１に対する読み出しは、４つのしきい値電圧レベルを有する単一の機能トランジスタに対する読み出しとして行なわれる。しきい値電圧はこれらの電荷蓄積構造の両方に保存される電荷の関数となる。本実施形態では、電荷蓄積構造に対する書き込みは、ゲート構造に異なる電圧を印加することにより行われる。トランジスタ構造に対する読み出しは、これらのゲート構造の両方に単一の電圧を印加することにより行われる。これらの実施形態のうちの特定の実施形態では、ゲート構造は異なる導電型であることが好ましい、あるいは異なる仕事関数を有する。
他の実施形態では、チャネル領域の側壁に隣接するゲート構造を有するトランジスタ構造は他の構成を有することができる。例えば、チャネル領域１７２５の幅、長さ、及び／又は高さを他の寸法にしてもよい。また、他の実施形態では、複数のトランジスタ構造を連結し、各トランジスタ構造が隣接するトランジスタ構造と共に電流端子領域（例えば１６０７）を共有するようにすることができる。チャネル領域（例えば１７２５）及びゲート構造（例えば１５０３及び１５０５）は、共有電流端子領域（例えば１６０７と１６０５）の間に位置させる。このような実施形態の例は、図１８に示すアレイにより表わすことができ、この場合、一つのトランジスタ構造の電流端子領域は別のトランジスタ構造の電流端子として機能する。例えば、図１６を参照すると、第２中間構造（図示せず）は、構造１１０４の中間構造１６３１が末端構造１６３０から延びるのとは反対の方向（図１７に示す図に対して左側の方向）に末端構造１６３０から延びる。第３中間構造（図示せず）は、中間構造１６３１が末端構造１６２９から延びるのとは反対の方向（図１７に示す図に対して右側の方向）に末端構造１６２９から延びる。ゲート構造１５０３及び１５０５と同様のゲート構造ペアが、第２中間構造及び第３中間構造の各側壁に隣接し、中間構造１６３１に対してゲート構造１５０３及び１５０５の位置と同様である。
他の実施形態では、ゲート構造１５０３及び１５０５は異なる導電型とすることができる。これは、一実施形態では、異なるドーパント元素を角度を付けてイオン注入することにより行なわれる。例えば、ゲート構造１５０５にはＰ＋ドーパントを注入し、ゲート構造１５０３にはＮ＋ドーパントを注入する。
図１８はトランジスタ構造１６２１を、４つの蓄積部分（１７１３，１７０９，１７１５，１７１１）を含むメモリ・セルとして用いる不揮発性メモリ・アレイの回路図である。一実施形態では、アレイ１８０１は集積回路装置の不揮発性メモリ・アレイである。アレイ１８０１は多くのメモリ・セルを含み、各セル（例えば、１８０９，１８０５，１８０７）は、トランジスタ構造１６２１と同様のトランジスタ構造を用いる。各セルは、蓄積部分１７１３，１７０９，１７１５，１７１１と同様の４つの蓄積部分を含む。
各セルのゲート構造（例えば、１５０５及び１５０３）はワード・ラインに接続されている。例えば、ゲート構造１５０５はワード・ラインＷＬ０に接続され、ゲート構造１５０３はワード・ラインＷＬ１に接続されている。メモリ・セルの各電流端子領域はビット・ラインに接続されている。例えば、端子領域の端子コンタクト１６１１はビット・ラインＢＬ１に接続され、電流端子コンタクト１６１３はビット・ラインＢＬ２に接続されている。アレイ１８０１のビット・ライン（ＢＬ０，ＢＬ１，ＢＬ２，ＢＬ３）及びワード・ライン（ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３）は従来のメモリ・アレイ制御回路（図示せず）に接続され、この制御回路がこれらのラインの電圧を制御する。メモリ・セル群はアレイ１８０１として行及び列に配列される。図示の実施形態では、セル１８０９及びトランジスタ構造１６２１のセルは同じ行に位置し、セル１８０９及び１８０７は同じ列に位置する。
図１９は、図１８に示すビット・ライン及びワード・ラインに印加される電圧を示し、これらの電圧により、蓄積部分１７１３に対する書き込み、消去、及び読み出しを行なう。一実施形態では、Ｖｐｐ＝８．０Ｖ，Ｖｓｓ＝０，Ｖｄｄ＝４．０である。蓄積部分１７１３に対する読み出しを行なうために、ＢＬ１は、図１９の表の「ＳＡ」で示すようにセンス・アンプ（図示せず）に接続され、トランジスタが導通しているか否かが判断される。トランジスタが導通しているか否かは、電荷が読み出し対象の電荷蓄積部分（例えば１７１３）に保存されているか否かによって変わる。部分１７１３に対して書き込みを行なうために、ＶＰＰ／２の電圧をビット・ラインＢＬ１及びＢＬ１の手前に位置する全てのビット・ライン（例えばＢＬ０）に印加して、ＢＬ１の手前に位置するワード・ラインＷＬ０に接続されているゲートを有する部分（例えば、電荷蓄積部分１８２１）に対する書き込みが行われないようにする。接地電圧ＶＳＳをＢＬ１の後ろに位置する全てのビット・ライン（例えば、ＢＬ２及びＢＬ３）に印加して、ＢＬ２の後ろに位置する電荷蓄積部分（例えば１８２３）に対して誤って書き込みが行われることがないようにする。
他の実施形態では、アレイ１８０１の電荷蓄積部分に対する消去はブロック消去機能により実施される。これらの実施形態では、正電圧を全てのビット・ラインに印加し、かつ負電圧を全てのワード・ラインに印加する。
図２０は、図１８に示すビット・ライン及びワード・ラインに印加される電圧を示し、これらの電圧により、蓄積部分１７１１に対する書き込み、消去、及び読み出しを行なう。
図１９，２０の表に示されているように、書き込み、消去、または読み出し対象の電荷蓄積部分の反対側のセルのゲートを、これらの動作の間に接地（ＶＳＳ）にバイアスする。例えば、電荷蓄積部分１７１３の反対側のゲート構造１５０３を、部分１７１３に対する書き込み動作、消去動作、及び読み出し動作の間にＶＳＳにバイアスする。
図２１及び２２は、別の実施形態におけるアレイ１８０１のビット・ライン及びワード・ラインに印加される電圧を示しており、これらの電圧により、１８０１の電荷蓄積部分に対する書き込み、消去、及び読み出しを行なわれる。本実施形態では、書き込み対象のセルの電荷蓄積部分の反対側のゲートを、当該部分に関連するセルのゲートの電圧の反転電圧にバイアスする。例えば、図２１を参照すると、部分１７１３に対する書き込みを行なうために、ゲート構造１５０５に接続され、かつ電荷蓄積部分１７１３に関連するワード・ライン（ＷＬ０）に正電圧ＶＰＰを印加し、ゲート構造１５０３に接続され、かつ電荷蓄積部分１７１３の反対側に位置するワード・ライン（ＷＬ１）に−ＶＰＰを印加する。本実施形態では、トランジスタ構造のチャネル領域の幅及び導電型は、ゲート構造に隣接するチャネル領域の電位が対向するゲート構造による影響を受けるように選択される。
負の書き込み電圧を、書き込み対象の電荷蓄積部分の反対側のゲートに印加することができるため、書き込み対象のセルに関連するゲートに印加される電圧を、負の書き込み電圧が反対側のゲートに印加されるのに応じる形で小さくすることができる。例えば、一実施形態では、ＶＰＰを６．０ボルトとすることができる。従って、本実施形態によって書き込み電圧を小さくすることができるため、より小さな書き込み電圧を利用することができる。特定の実施形態では、書き込み電圧を小さくすることによって、書き込み電圧を供給する回路に必要な領域を小さくすることができる。
対向する側壁に隣接するゲート構造を備えたトランジスタをメモリ・アレイにおいて使用することにより得られる別の利点は、電荷蓄積部分の反対側のゲートによって、プレーナ構造のＣＭＯＳトランジスタの良好な電圧制御回路と同じように効果的に動作する電圧制御回路を備えた、例えばフィンＦＥＴのようなトランジスタが実現できることにある。しかしながら、プレーナ構造のＣＭＯＳトランジスタの良好な電圧制御回路とは異なり、反対側のゲートの電圧は、アレイの他の行のゲートからは独立した形で制御することができる。これによって、他のタイプの電荷蓄積型トランジスタを用いた場合に使用することができる方法よりも、更に有利な書き込み及び消去方法を使用することができる。
図１８に示すアレイにより得られる他の利点は、プレーナ構造のＣＭＯＳ型ＮＶＭセルにおける場合よりもより多くの電荷蓄積部分を所与の領域に設けることができることにある。更に、図１８のアレイの場合、４つの個別の蓄積部分に対する書き込みを２つの電流端子コンタクトのみを利用することで行なうことができるため、トランジスタをアレイの中に、一層近接する形で配置することができる。特定の実施形態では、トランジスタ構造１６２１と同様のトランジスタ構造は、フィンＦＥＴ技術または他のタイプのシリコン・オン・インシュレータ技術を用いる装置を有する集積回路の中で容易に用いられる。
別の実施形態では、トランジスタ構造１２６１を変更して、一つの電荷蓄積構造のみを、ゲートとチャネル領域の側壁との間に有するようにすることができる。このようなトランジスタの一実施形態の場合、反対側の側壁は、この側壁と、この側壁に対向するゲートとの間に電荷蓄積構造を持たない。反対側のゲートは、効果的な良好なバイアス電圧制御回路として機能する。
更に、上述したようなトランジスタ構造を、他の構成を有するメモリ・アレイの中に用いることができる。また、他の実施形態では、半導体構造の対向する側壁に隣接する２つの個別ゲート構造を有し、かつこれらのゲート構造とこれらの側壁との間に位置する電荷蓄積部分を有するメモリ・セルは、個別ゲート構造を形成する他の従来プロセスを含む、本明細書に開示するもの以外の他の半導体プロセスにより形成されてもよい。
本発明の特定の実施形態を示し、記載してきたが、当該技術分野の当業者であれば、本明細書により得られる示唆に基づいて、更なる変更及び変形を、本発明及びその広範囲の態様から逸脱しない範囲において加えることができ、従って添付の請求項がこれらの請求項の技術範囲にこのような変更及び変形の全てを、このような変更及び変形の全てが本発明の真の技術思想及び技術範囲に含まれるのと同様に包含するものであることが理解できるであろう。
本発明によるトランジスタを形成する一工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分等角図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分等角図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの一実施形態の部分側部断面図。 本発明によるトランジスタを形成する一工程の間の半導体ウェハの別の実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの別の実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの別の実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの別の実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの別の実施形態の部分側部断面図。 本発明によるトランジスタを形成する別の工程の間の半導体ウェハの別の実施形態の部分等角図。 本発明によるトランジスタの別の実施形態の一部を切断したときの上面図。 本発明によるメモリ・アレイの一実施形態の模式図。 本発明によるメモリ・アレイの一つの電荷蓄積部分に対する書き込み、消去、及び読み出しを行なうためのメモリ・アレイのビット・ライン及びワード・ラインに印加される一連の電圧の一実施形態の表。 本発明によるメモリ・アレイの別の電荷蓄積部分に対する書き込み、消去、及び読み出しを行なうためのメモリ・アレイのビット・ライン及びワード・ラインに印加される一連の電圧の一実施形態の表。 本発明によるメモリ・アレイの一つの電荷蓄積部分に対する書き込み、消去、及び読み出しを行なうための別のメモリ・アレイのビット・ライン及びワード・ラインに印加される一連の電圧の別の実施形態の表。 本発明によるメモリ・アレイの別の電荷蓄積部分に対する書き込み、消去、及び読み出しを行なうための別のメモリ・アレイのビット・ライン及びワード・ラインに印加される一連の電圧の別の実施形態の表。

Claims (33)

  1. 半導体装置を形成する方法であって、
    基板及び該基板の上に半導体構造を設けることであって、該半導体構造は、第１側壁と、第２側壁と、頂部表面とを有する、設けること、
    少なくとも一つの実質的に共形な層を前記基板の上に堆積させることであって、該少なくとも一つの実質的に共形な層は、少なくとも一つのゲート材料層を含み、かつ前記半導体構造の上の所定の高さに頂部表面を有する、堆積させること、
    実質的に平坦な層を、前記基板の上であり、かつ前記半導体構造の上の前記少なくとも一つの実質的に共形な層の前記頂部表面の高さよりも低い位置に形成すること、
    前記半導体構造の前記頂部表面の上のゲート材料層を、研磨以外の方法でエッチングすること、
    を備える方法。
  2. 請求項１に記載の方法であって、更に、
    前記実質的に平坦な層を前記基板の上に形成する前に、前記少なくとも一つの実質的に共形な層をパターニングしてゲート構造を形成することを備え、
    前記半導体構造の前記頂部表面の上のゲート材料層を、研磨以外の方法でエッチングすることは、更に、前記半導体構造の前記頂部表面の上の前記ゲート構造のゲート材料層をエッチングすることを含む、方法。
  3. 請求項１に記載の方法において、前記ゲート材料層は前記基板の表面に実質的に平行に延びる部分を有し、本方法は、更に、前記ゲート材料層のうちの、前記基板の表面に実質的に平行に延びる前記部分の上にコンタクトを形成することを備える、方法。
  4. 請求項１に記載の方法において、前記実質的に平坦な層を形成することは、
    前記実質的に平坦な層の材料を、前記少なくとも一つの実質的に共形な層の前記頂部表面の高さよりも高い位置まで堆積させること、
    前記実質的に平坦な層の材料を、前記少なくとも一つの実質的に共形な層の頂部表面の高さよりも低い位置までエッチ・バックして、前記半導体構造の前記頂部表面の上の前記少なくとも一つの実質的に共形な層の前記頂部表面を露出させること、
    を含む、方法。
  5. 請求項１に記載の方法において、前記実質的に平坦な層を形成することは、前記実質的に平坦な層の材料を、前記半導体基板の表面の上に、前記少なくとも一つの実質的に共形な層の前記頂部表面の高さよりも低い位置まで堆積させることを含む、方法。
  6. 請求項１に記載の方法において、前記実質的に平坦な層を形成することは、前記実質的に平坦な層の材料をスピン塗布することを含む、方法。
  7. 請求項１に記載の方法において、前記少なくとも一つの実質的に共形な層は、更に、前記ゲート材料層の上に窒化物層を含む、方法。
  8. 請求項７に記載の方法であって、更に、
    前記ゲート材料層を、研磨以外の方法でエッチングする前に、前記半導体構造の前記頂部表面の上の前記窒化物層をエッチングすること、
    を備える方法。
  9. 請求項１に記載の方法であって、更に、
    前記少なくとも一つの実質的に共形な層を形成する前に、誘電体層を前記半導体構造の上に形成すること、
    を備える方法。
  10. 請求項９に記載の方法であって、更に、
    前記少なくとも一つの実質的に共形な層を形成する前に、電荷蓄積材料層を前記半導体構造の上に形成すること、
    を備え、該電荷蓄積材料層は、前記第１側壁に隣接して位置する第１部分及び前記第２側壁に隣接して位置する第２部分を含む、方法。
  11. 請求項１０に記載の方法において、前記電荷蓄積材料層は、電荷を蓄積するポリシリコン及び窒化シリコンのうちの少なくとも一方を含む、方法。
  12. 請求項１０に記載の方法において、前記電荷蓄積材料層は、電荷を蓄積するナノ結晶を含む、方法。
  13. 請求項１に記載の方法において、前記実質的に平坦な層はフォト・レジストを含む、方法。
  14. 請求項１に記載の方法において、前記ゲート材料層はポリシリコンを含む、方法。
  15. 請求項１に記載の方法において、前記ゲート材料層は金属を含む、方法。
  16. 請求項１に記載の方法において、前記少なくとも一つの共形な層は、前記ゲート材料層の後に形成される第２の実質的に共形な層を含み、該第２の実質的に共形な層はエッチング停止層として使用される、方法。
  17. 請求項１に記載の方法であって、更に、
    頂部表面を有する誘電体構造を、前記半導体構造の前記頂部表面の上に設けることを備え、
    前記少なくとも一つの実質的に共形な層は、前記誘電体構造の上に堆積され、前記ゲート材料層を、研磨以外の方法でエッチングすることは、更に、前記誘電体構造の前記頂部表面の上のゲート材料層をエッチングすることを含む、方法。
  18. 請求項１７に記載の方法において、前記ゲート材料層を、研磨以外の方法でエッチングすることは、更に、前記ゲート材料のうちの、前記第１側壁に隣接して位置する第１部分、及び前記ゲート材料のうちの、前記第２側壁に隣接して位置する第２部分を残すように、前記ゲート材料層をエッチングすることを含み、前記ゲート材料の第１部分及び第２部分はそれぞれ、前記半導体構造の前記頂部表面の高さよりも高い位置であり、かつ前記誘電体構造の前記頂部表面の高さよりも低い位置に頂部表面を有する、方法。
  19. 請求項１に記載の方法であって、更に、
    第１タイプのドーパントを前記基板に対して第１の角度で、前記第１側壁に隣接する領域のゲート材料層に注入すること、
    第２タイプのドーパントを前記基板に対して第２の角度で、前記第２側壁に隣接する領域のゲート材料層に注入すること、
    を備える方法。
  20. 半導体装置を形成する方法であって、
    基板及び該基板の上に半導体構造を設けることであって、該半導体構造は、第１側壁と、第２側壁と、頂部表面とを有する、設けること、
    ゲート材料から成る第１の実質的に共形な層を、前記基板及び前記半導体構造の上に堆積させること、
    所定の材料から成る第２の実質的に共形な層を、前記第１の実質的に共形な層の上に堆積させること、
    前記第２の実質的に共形な層を堆積させた後に、実質的に平坦な層を前記基板の上に形成すること、
    前記半導体構造の前記頂部表面の上の前記第１の実質的に共形な層をエッチングすること、
    前記半導体構造の前記頂部表面の上の前記第２の実質的に共形な層をエッチングすること、
    前記第１の実質的に共形な層の一部に接触するコンタクトを形成すること、
    を備える方法。
  21. 請求項２０に記載の方法において、前記第１の実質的に共形な層をエッチングすることにより、前記半導体構造の前記第１側壁に隣接し、かつ前記基板の第１部分の上に延在する前記第１の実質的に共形な層の第１部分、及び前記半導体構造の前記第２側壁に隣接し、かつ前記基板の第２部分の上に延在する前記第１の実質的に共形な層の第２部分が形成され、該第１部分及び第２部分は互いに電気的に絶縁される、方法。
  22. 請求項２１に記載の方法において、前記コンタクトを形成することは、前記基板の第１部分の上の前記第１の実質的に共形な層の前記第１部分に接触するコンタクトを形成することを含む、方法。
  23. 請求項２２に記載の方法であって、更に、前記基板の第２部分の上の前記第１の実質的に共形な層の前記第２部分に接触する第２コンタクトを形成することを備える、方法。
  24. 請求項２０に記載の方法であって、更に、前記第１の実質的に共形な層をエッチングし、かつ前記第２の実質的に共形な層をエッチングした後に、前記実質的に平坦な層を除去することを備える、方法。
  25. 請求項２４に記載の方法であって、更に、前記第１の実質的に共形な層をエッチングし、かつ前記第２の実質的に共形な層をエッチングした後に、前記第２の実質的に共形な層を除去することを備える、方法。
  26. 請求項２０に記載の方法において、前記実質的に平坦な層はスピン塗布材料である、方法。
  27. 請求項２０に記載の方法であって、更に、前記第２の実質的に平坦な層を堆積させる前に、前記第１の実質的に共形な層のうちの、前記半導体構造の電流端子部分の上の部分を除去することを備える、方法。
  28. 請求項２０に記載の方法において、前記実質的に平坦な層を形成することは、前記実質的に平坦な層の材料を、前記半導体構造の前記頂部表面の上の前記第２の実質的に共形な層の頂部表面の高さよりも低い位置にまで堆積させることを含む、方法。
  29. 請求項２０に記載の方法であって、更に、前記第１の実質的に共形な層をエッチングする前に、前記実質的に平坦な層をエッチ・バックして、前記実質的に平坦な層を、前記半導体構造の上の前記第２の実質的に共形な層の頂部表面の高さよりも低い位置にまで下げることを備える、方法。
  30. 請求項２０に記載の方法であって、更に、
    前記第１の実質的に共形な層を形成する前に、電荷蓄積材料層を前記基板及び前記半導体構造の上に形成することを備え、該電荷蓄積材料層は、前記第１側壁に隣接して位置する第１部分及び前記第２側壁に隣接して位置する第２部分を含む、方法。
  31. 請求項３０に記載の方法において、前記電荷蓄積材料層は、電荷を蓄積する窒化シリコン及びポリシリコンのうちの少なくとも一方を含む、方法。
  32. 請求項３０に記載の方法において、前記電荷蓄積材料層は電荷を蓄積するナノ結晶を含む、方法。
  33. 半導体構造を形成する方法であって、
    基板を設けること、
    第１及び第２側壁を有する半導体フィンを前記基板の上に形成すること、
    前記フィンの前記第１側壁に隣接する第１部分及び前記フィンの前記第２側壁に隣接する第２部分を含む電荷蓄積材料層を前記基板の上に形成すること、
    前記電荷蓄積材料層を形成した後に、前記フィンの前記第１側壁に隣接する第１部分及び前記フィンの前記第２側壁に隣接する第２部分を含むゲート材料層を前記基板の上に形成すること、
    前記半導体フィンの上の前記ゲート材料層を除去すること、
    を備える方法。
JP2006532424A 2003-05-22 2004-04-16 個別ゲート構造を備えたトランジスタ Expired - Fee Related JP5350589B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/443,375 2003-05-22
US10/443,375 US7192876B2 (en) 2003-05-22 2003-05-22 Transistor with independent gate structures
PCT/US2004/011869 WO2004107399A2 (en) 2003-05-22 2004-04-16 Transistor with independant gate structures

Publications (3)

Publication Number Publication Date
JP2007504679A true JP2007504679A (ja) 2007-03-01
JP2007504679A5 JP2007504679A5 (ja) 2007-06-14
JP5350589B2 JP5350589B2 (ja) 2013-11-27

Family

ID=33450398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532424A Expired - Fee Related JP5350589B2 (ja) 2003-05-22 2004-04-16 個別ゲート構造を備えたトランジスタ

Country Status (6)

Country Link
US (1) US7192876B2 (ja)
JP (1) JP5350589B2 (ja)
KR (1) KR101079562B1 (ja)
CN (1) CN100466186C (ja)
TW (1) TWI361489B (ja)
WO (1) WO2004107399A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128703A (ja) * 2004-10-28 2006-05-18 Samsung Electronics Co Ltd マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法
JP2007511090A (ja) * 2003-11-10 2007-04-26 フリースケール セミコンダクター インコーポレイテッド ３つの電気絶縁電極を有するトランジスタ及びトランジスタの形成方法
JP2011507230A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ メモリセルおよびその製造方法
JP2012074633A (ja) * 2010-09-29 2012-04-12 Toshiba Corp 半導体記憶装置
JP2014116596A (ja) * 2012-11-15 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR20200052216A (ko) * 2018-11-05 2020-05-14 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
US6963104B2 (en) * 2003-06-12 2005-11-08 Advanced Micro Devices, Inc. Non-volatile memory device
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100515061B1 (ko) * 2003-10-31 2005-09-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법
US6933558B2 (en) * 2003-12-04 2005-08-23 Advanced Micro Devices, Inc. Flash memory device
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
US7259420B2 (en) * 2004-07-28 2007-08-21 International Business Machines Corporation Multiple-gate device with floating back gate
US7388257B2 (en) * 2004-09-01 2008-06-17 International Business Machines Corporation Multi-gate device with high k dielectric for channel top surface
DE102004061518A1 (de) * 2004-12-21 2006-06-29 Infineon Technologies Ag Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
US20060197140A1 (en) * 2005-03-04 2006-09-07 Freescale Semiconductor, Inc. Vertical transistor NVM with body contact structure and method
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
US7301741B2 (en) * 2005-05-17 2007-11-27 Freescale Semiconductor, Inc. Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
WO2007036876A1 (en) * 2005-09-28 2007-04-05 Nxp B.V. Double gate non-volatile memory device and method of manufacturing
US7452768B2 (en) 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
JP4761946B2 (ja) * 2005-11-22 2011-08-31 株式会社東芝 不揮発性半導体記憶素子及びその製造方法並びに不揮発性半導体記憶素子を含む半導体集積回路装置
US20070164352A1 (en) * 2005-12-12 2007-07-19 The Regents Of The University Of California Multi-bit-per-cell nvm structures and architecture
CN101375373B (zh) * 2005-12-15 2010-06-16 Nxp股份有限公司 隧道绝缘层中具有间隙的非易失性存储器件及其制造方法
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
FR2895835B1 (fr) 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
US7432122B2 (en) * 2006-01-06 2008-10-07 Freescale Semiconductor, Inc. Electronic device and a process for forming the electronic device
US7323373B2 (en) * 2006-01-25 2008-01-29 Freescale Semiconductor, Inc. Method of forming a semiconductor device with decreased undercutting of semiconductor material
US7544980B2 (en) * 2006-01-27 2009-06-09 Freescale Semiconductor, Inc. Split gate memory cell in a FinFET
US7535060B2 (en) * 2006-03-08 2009-05-19 Freescale Semiconductor, Inc. Charge storage structure formation in transistor with vertical channel region
US20070212832A1 (en) * 2006-03-08 2007-09-13 Freescale Semiconductor Inc. Method for making a multibit transistor
US7566623B2 (en) * 2007-02-02 2009-07-28 Freescale Semiconductor, Inc. Electronic device including a semiconductor fin having a plurality of gate electrodes and a process for forming the electronic device
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
CN101711426A (zh) * 2007-03-14 2010-05-19 Nxp股份有限公司 具有两个独立栅极的鳍片场效应管以及制造它的方法
US7859044B2 (en) * 2007-07-24 2010-12-28 International Business Machines Corporation Partially gated FINFET with gate dielectric on only one sidewall
US8682116B2 (en) * 2007-08-08 2014-03-25 Infineon Technologies Ag Integrated circuit including non-planar structure and waveguide
TW200913162A (en) * 2007-09-11 2009-03-16 Univ Nat Chiao Tung Nonvolatile memory device with nanowire channel and a method for fabricating the same
FR2921757B1 (fr) 2007-09-28 2009-12-18 Commissariat Energie Atomique Structure de transistor double-grille dotee d'un canal a plusieurs branches.
US20090309139A1 (en) * 2008-06-13 2009-12-17 International Business Machines Corporation Asymmetric gate electrode and method of manufacture
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
US20110079840A1 (en) * 2009-10-01 2011-04-07 Macronix International Co., Ltd. Memory cell and manufacturing method thereof and memory structure
US9214529B2 (en) 2011-03-14 2015-12-15 Globalfoundries Inc. Fin Fet device with independent control gate
US8866214B2 (en) 2011-10-12 2014-10-21 International Business Machines Corporation Vertical transistor having an asymmetric gate
JP5624567B2 (ja) * 2012-02-03 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9276114B2 (en) 2013-02-01 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dual workfunction gate structure
US9373620B2 (en) 2014-09-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series connected transistor structure and method of manufacturing the same
US9305974B1 (en) * 2015-04-16 2016-04-05 Stmicroelectronics, Inc. High density resistive random access memory (RRAM)
US9779959B2 (en) 2015-09-17 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
CN105632936B (zh) * 2016-03-22 2018-10-16 上海华力微电子有限公司 一种双栅极鳍式场效应晶体管的制备方法
US10128377B2 (en) 2017-02-24 2018-11-13 International Business Machines Corporation Independent gate FinFET with backside gate contact
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302477A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 不揮発性半導体メモリ装置
JPH07153944A (ja) * 1993-11-30 1995-06-16 Sony Corp Ｍｏｓトランジスタの製造方法
JP2002289715A (ja) * 2001-02-22 2002-10-04 Halo Lsi Design & Device Technol Inc ツインｍｏｎｏｓセルの製作方法およびアレイ組織
JP2005536880A (ja) * 2002-08-20 2005-12-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜トランジスタ
JP2007500952A (ja) * 2003-06-12 2007-01-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720216A (en) * 1971-09-27 1973-03-13 Union Carbide Corp Method for reducing the dynamic drag of a turbulent aqueous stream
US4714519A (en) 1987-03-30 1987-12-22 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US4859623A (en) 1988-02-04 1989-08-22 Amoco Corporation Method of forming vertical gate thin film transistors in liquid crystal array
US4868617A (en) 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
US5212105A (en) 1989-05-24 1993-05-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
FR2648623B1 (fr) 1989-06-19 1994-07-08 France Etat Structure de transistor mos sur isolant avec prise de caisson reliee a la source et procede de fabrication
US5063172A (en) 1990-06-28 1991-11-05 National Semiconductor Corporation Manufacture of a split-gate EPROM cell using polysilicon spacers
US5284784A (en) 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
US5324960A (en) 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation
US5478767A (en) 1994-09-30 1995-12-26 United Microelectronics Corporation Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers
US5498555A (en) 1994-11-07 1996-03-12 United Microelectronics Corporation Method of making LDD with polysilicon and dielectric spacers
JPH08204191A (ja) 1995-01-20 1996-08-09 Sony Corp 電界効果トランジスタ及びその製造方法
US5543643A (en) 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US5599726A (en) 1995-12-04 1997-02-04 Chartered Semiconductor Manufacturing Pte Ltd Method of making a conductive spacer lightly doped drain (LDD) for hot carrier effect (HCE) control
US5686329A (en) 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
US5689127A (en) 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
US5714786A (en) 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
JPH10144918A (ja) 1996-11-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
KR100239459B1 (ko) 1996-12-26 2000-01-15 김영환 반도체 메모리 소자 및 그 제조방법
KR100246349B1 (ko) 1997-05-24 2000-03-15 김영환 모스페트 소자 및 그 제조방법
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
KR100302187B1 (ko) 1997-10-08 2001-11-22 윤종용 반도체장치제조방법
TW387151B (en) 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6661057B1 (en) 1998-04-07 2003-12-09 Advanced Micro Devices Inc Tri-level segmented control transistor and fabrication method
US6104068A (en) 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing
KR100269336B1 (ko) 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
DE19846063A1 (de) 1998-10-07 2000-04-20 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Double-Gate MOSFETs
US6312995B1 (en) 1999-03-08 2001-11-06 Advanced Micro Devices, Inc. MOS transistor with assisted-gates and ultra-shallow “Psuedo” source and drain extensions for ultra-large-scale integration
JP3973819B2 (ja) 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6642134B2 (en) 1999-09-22 2003-11-04 Advanced Micro Devices, Inc. Semiconductor processing employing a semiconductor spacer
KR100351899B1 (ko) 2000-04-03 2002-09-12 주식회사 하이닉스반도체 저저항 게이트 트랜지스터 및 그의 제조 방법
US6172905B1 (en) 2000-02-01 2001-01-09 Motorola, Inc. Method of operating a semiconductor device
US6563151B1 (en) 2000-09-05 2003-05-13 Samsung Electronics Co., Ltd. Field effect transistors having gate and sub-gate electrodes that utilize different work function materials and methods of forming same
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6372559B1 (en) 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET
US6472258B1 (en) 2000-11-13 2002-10-29 International Business Machines Corporation Double gate trench transistor
US6396108B1 (en) 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6300182B1 (en) 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
US6566682B2 (en) 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
CN1228817C (zh) * 2001-04-02 2005-11-23 华邦电子股份有限公司 具有双重栅极氧化物层的半导体组件的制造方法
US6458662B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
DE10125967C1 (de) 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US6566208B2 (en) 2001-07-25 2003-05-20 Chartered Semiconductor Manufacturing Ltd. Method to form elevated source/drain using poly spacer
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US6433609B1 (en) 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6562676B1 (en) 2001-12-14 2003-05-13 Advanced Micro Devices, Inc. Method of forming differential spacers for individual optimization of n-channel and p-channel transistors
US6800905B2 (en) 2001-12-14 2004-10-05 International Business Machines Corporation Implanted asymmetric doped polysilicon gate FinFET
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6657252B2 (en) 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
JP4472934B2 (ja) 2002-03-27 2010-06-02 イノテック株式会社 半導体装置および半導体メモリ
DE10219361B4 (de) 2002-04-30 2008-04-30 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US6816414B1 (en) 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302477A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 不揮発性半導体メモリ装置
JPH07153944A (ja) * 1993-11-30 1995-06-16 Sony Corp Ｍｏｓトランジスタの製造方法
JP2002289715A (ja) * 2001-02-22 2002-10-04 Halo Lsi Design & Device Technol Inc ツインｍｏｎｏｓセルの製作方法およびアレイ組織
JP2005536880A (ja) * 2002-08-20 2005-12-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜トランジスタ
JP2007500952A (ja) * 2003-06-12 2007-01-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511090A (ja) * 2003-11-10 2007-04-26 フリースケール セミコンダクター インコーポレイテッド ３つの電気絶縁電極を有するトランジスタ及びトランジスタの形成方法
JP2006128703A (ja) * 2004-10-28 2006-05-18 Samsung Electronics Co Ltd マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法
JP2011507230A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ メモリセルおよびその製造方法
JP2012074633A (ja) * 2010-09-29 2012-04-12 Toshiba Corp 半導体記憶装置
JP2014116596A (ja) * 2012-11-15 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR20200052216A (ko) * 2018-11-05 2020-05-14 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
KR102668105B1 (ko) * 2018-11-05 2024-05-23 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US20040235300A1 (en) 2004-11-25
WO2004107399A3 (en) 2005-06-09
WO2004107399A2 (en) 2004-12-09
US7192876B2 (en) 2007-03-20
TW200507264A (en) 2005-02-16
KR101079562B1 (ko) 2011-11-04
KR20060008326A (ko) 2006-01-26
CN1795540A (zh) 2006-06-28
CN100466186C (zh) 2009-03-04
TWI361489B (en) 2012-04-01
JP5350589B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5350589B2 (ja) 個別ゲート構造を備えたトランジスタ
JP4909737B2 (ja) 電荷蓄積場所を有するメモリ
US7371642B2 (en) Multi-state NROM device
US7816728B2 (en) Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications
US7642606B2 (en) Semiconductor device having non-volatile memory and method of fabricating the same
TWI390710B (zh) 鰭式場效電晶體中之分裂閘極記憶體單元
KR101136140B1 (ko) 듀얼 폴리를 사용하는 비트라인 주입
US20050127428A1 (en) Pillar cell flash memory technology
US20060126398A1 (en) NROM memory cell, memory array, related devices and methods
WO2004112042A2 (en) Non-volatile memory device
JP4547749B2 (ja) 不揮発性半導体記憶装置
US6962849B1 (en) Hard mask spacer for sublithographic bitline
JP2007513519A (ja) フラッシュメモリデバイス
US9252150B1 (en) High endurance non-volatile memory cell
US7583542B2 (en) Memory with charge storage locations
US7696094B2 (en) Method for improved planarization in semiconductor devices
US7888218B2 (en) Using thick spacer for bitline implant then remove
US7176113B1 (en) LDC implant for mirrorbit to improve Vt roll-off and form sharper junction

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees