JP4909737B2 - 電荷蓄積場所を有するメモリ - Google Patents

電荷蓄積場所を有するメモリ Download PDF

Info

Publication number
JP4909737B2
JP4909737B2 JP2006532423A JP2006532423A JP4909737B2 JP 4909737 B2 JP4909737 B2 JP 4909737B2 JP 2006532423 A JP2006532423 A JP 2006532423A JP 2006532423 A JP2006532423 A JP 2006532423A JP 4909737 B2 JP4909737 B2 JP 4909737B2
Authority
JP
Japan
Prior art keywords
charge storage
layer
gate
region
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006532423A
Other languages
English (en)
Other versions
JP2007500949A (ja
JP2007500949A5 (ja
Inventor
マシュー、レオ
エフ． スタイムル、ロバート
ムラリダー、ラマチャンドラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007500949A publication Critical patent/JP2007500949A/ja
Publication of JP2007500949A5 publication Critical patent/JP2007500949A5/ja
Application granted granted Critical
Publication of JP4909737B2 publication Critical patent/JP4909737B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、包括的にはメモリに関し、より詳細には電荷蓄積場所を有するメモリに関する。
メモリの中には、データを記憶するためにトランジスタを電荷蓄積場所として利用するものがある（たとえば不揮発性メモリ）。そのようなメモリの例には、薄膜メモリ及びフローティングゲートメモリが含まれる。これらのタイプのメモリは、プレーナ型ＣＭＯＳトランジスタを用いて実装することができる。プレーナトランジスタを実装するメモリ内の電荷蓄積場所の密度は、たとえばコンタクト面積要件のようなスケーラビリティの制約に起因して制限される場合がある。さらに、プレーナ型トランジスタを用いるメモリを、プレーナ型以外のトランジスタを用いる集積回路内に実装するのは困難な場合がある。上記の問題に対処するメモリが望まれている。
添付の図面を参照することにより、本発明の理解をさらに深めることができるとともに、本発明の数多くの目的、特徴及び利点が当業者には明らかになるであろう。
他に言及されない限り、種々の図面において同じ参照符号を用いて同一の物が指示される。
［詳細な説明］
以下の説明は、本発明を実施するための１つの形態の詳細な説明を述べる。その説明は、本発明を例示することを目的としており、限定するものと解釈されるべきではない。
図１は、本発明による、個別のゲート構造を有するトランジスタの１つの製造段階にある半導体ウェーハの一実施形態の部分側断面図を示す。ウェーハ１０１は絶縁層１０３を有する基板を含む。絶縁層１０３上に構造１０４が形成されている。構造１０４は、絶縁層１０３上に形成される半導体構造部分１０５と、半導体構造部分１０５及び層１０３上に形成される誘電体部分１１１（たとえば二酸化シリコン）と、部分１１１及び部分１０５上に配置される窒化物部分１０９とを含む。一実施形態では、構造１０４は、層１０３上に半導体材料の層を堆積し、半導体層上に誘電体層を形成し（たとえば、半導体層の熱酸化によるか、又は高Ｋ誘電体の原子層堆積による）、その後、誘電体上に窒化物の層を堆積することにより形成される。その後、半導体層、誘電体層及び窒化物層がパターニングされて、構造１０４が形成される。その後、半導体構造部分１０５の側壁上に誘電体層１０６が形成される。後に示されるように、構造１０４の半導体構造部分１０５内に、トランジスタのチャネル領域及び電流端子領域が形成される。一実施形態では、半導体構造部分１０５は、絶縁層１０３上に結合されるエピタキシャルシリコンから形成される。他の実施形態では、部分１０５は、ポリシリコン又は他の半導体材料から形成することができる。一実施形態では、構造１０４はＦｉｎＦＥＴのフィン構造である。他の実施形態では、部分１０９は、ハードエッチマスクとして利用することができる他の材料（たとえば他の誘電体）から形成することができる。
図２を参照すると、構造１０４上を含む、ウェーハ１０１上にコンフォーマルなポリシリコン層２０３が堆積される。後に示されるように、ポリシリコン層２０３を用いて、ＦｉｎＦＥＴトランジスタの個別のゲート構造が形成される。他の実施形態では、層２０３は、たとえば、タングステン、チタン、タンタル、窒化シリコン、ケイ化コバルト又はケイ化ニッケルのようなケイ化物、ゲルマニウム、シリコンゲルマニウム、他の金属又はそ
の組み合わせのような他のゲート材料から形成することができる。図示される実施形態では、その後、層２０３上に、コンフォーマルな窒化物層２０５が堆積される。一実施形態では、層２０５は反射防止コーティングとして、及び層２０３をエッチングするためのハードマスクとして用いられる。実施形態によっては、層２０５は含まれない場合もある。実施形態によっては、層２０５を堆積する前に、層２０３にドープすることができる。これらの実施形態では、層２０５に種々のエネルギー、角度及び／又は化学種で１つ又は複数の移植材料をドープすることができる。たとえば、一実施形態では、層２０３の左側に、図２に示される図に対して第１の角度で第１のドーパントをドープして、その部分に第１の導電型を与えることができ、層２０３の右側に、図２に示される図に対して第２の角度でドープして、その部分に第２の導電型を与えることができる。
図３は、層２０５及び層２０３がパターニングされてゲート構造３０１が形成された後のウェーハ１０１の部分等角図である。いくつかの実施形態では、層２０５及び２０３は、従来のフォトリソグラフィ技法を利用することによりパターニングされる。パターニング中に、窒化物部分１０９のうちの、構造１０４上に配置されるが、ゲート構造３０１の下に配置されない部分が除去される。他の実施形態では、窒化物部分１０９のこの部分は、製造中の後の段階において除去することもできる。
構造１０４は、構造１０４の部分１０５の各端部に配置される電流端子領域３０３及び電流端子領域３０５を備える。結果として形成されるトランジスタ構造が電界効果トランジスタ（ＦＥＴ）である一実施形態では、領域３０３及び領域３０５はそれぞれソース領域及びドレイン領域としての役割を果たす。この時点で、領域３０３及び領域３０５に、たとえばイオン注入又はプラズマドーピングによってドープすることができる。
図４は、ウェーハ１０１上に平坦層４０３を堆積した後のウェーハ１０１の部分断面図を示す。いくつかの実施形態では、層４０３は、たとえば、フォトレジスト、スピン・オン・ガラス又は有機反射防止コーティング材料から形成することができる。層４０３は、スピンオン技法によって、又は化学気相成長技法と、それに続く化学機械研磨又はリフローによって形成することができる。
図５は、層４０３が構造１０４上に配置される窒化物層２０３の部分５０５の上面よりも低い高さまでエッチバックされ、部分５０５を露出させた後のウェーハ１０１を示す。一実施形態では、層４０３は、たとえば従来のドライエッチング技法又はウエットエッチング技法によってエッチバックすることができる。図示される実施形態では、エッチバックされた後に、層４０３は少なくとも、層２０５の部分５０３を覆うほど十分な厚みを有し、部分５０３を除去することなく、層２０５の部分５０５をエッチングにより除去できるようにする。
他の実施形態では、図５に示されるような、層４０３の結果として形成される構造は、図５に示される高さまで、又は他の所望の高さまで、層４０３の材料を平坦に堆積することによって形成することができる。
図６は、構造１０４上に配置される窒化物層２０５の部分５０５がエッチングによって除去された後の、図５と同じ図を示す。層４０３は、図６に示されるように、層２０５の部分５０３が、部分５０５のエッチング中に除去されるのを防ぐ。
図７を参照すると、層２０５の部分５０５が除去された後に、層２０５の除去された部分５０５の下に予め配置される層２０３の部分が、研削以外のエッチング（たとえばウエットエッチング又はドライエッチング）によって除去され、個別のゲート構造７０１及びゲート構造７０３が形成される。層４０３は（層２０５の残りの部分とともに）、層２０
３の部分７０７及び７０９が、層２０３のエッチング中に除去されるのを防ぐ。ゲート構造７０１及びゲート構造７０３はそれぞれ、構造１０４の側壁に沿って配置される垂直な部分を有する。
個別のゲート構造を形成するために１つの平坦な層を用いることにより、余分なマスク形成ステップを用いることなく、ゲート材料の一部を除去して、１つのトランジスタのための個別のゲート構造を形成できるようになる。いくつかの実施形態では、平坦な層は、個別のゲート構造を形成するために用いられるゲート構造の部分を除去することなく、構造１０４上に配置されるゲート構造の部分を除去できるようにする。いくつかの実施形態では、構造１０４上に配置されるゲート材料を含むコンフォーマル層の部分が平坦な層から露出するので、たとえば、余分なマスクステップを用いることなく、エッチングによってそれらの部分を除去して、ゲート構造を分離することができる。したがって、先に説明された個別のゲートを形成する際の位置合わせの問題を避けることができる。
図８は、層４０３及び層２０５の残りの部分を除去した後の図７と同じ図を示す。いくつかの実施形態では、これらの層はウエットエッチング又はドライエッチングによって除去することができる。他の実施形態では、層４０３及び層２０５の残りの部分は除去されない。
図９は、図８に示されるトランジスタの等角図を示す。後の処理段階において、トランジスタのスペーサ及びケイ化物層が従来の半導体技法によって形成される。領域９０３及び領域９０５は、電流端子コンタクト（たとえば、ＦＥＴのためのソース／ドレインコンタクト）としての役割を果たす。また、領域９０７及び領域９０９はそれぞれゲート構造７０１及びゲート構造７０３のためのゲートコンタクトとしての役割を果たす。
図１０は、領域９０７及び領域９０９上にそれぞれゲートバイア１００３及びゲートバイア１００５が形成された後の図８と同じ図を示す。結果として形成されたトランジスタ構造上に堆積される低Ｋ誘電体材料１００９が示される。本明細書において図示又は説明されない他の従来の処理段階がウェーハ１０１上で実行され、半導体デバイスの他の従来の構造（たとえば、配線及びパッシベーション層など）を形成することができる。その後、ウェーハは個別化され、ウェーハの集積回路が分離される。
本発明による個別のゲート構造を有するトランジスタは、他の工程によって形成することもできる。たとえば、平坦な層４０３の形成、及び構造１０４上に配置されるゲート材料（たとえば層２０３内）の部分の除去は、図１０に関して先に説明されたようなスペーサ及び／又はケイ化物の形成後に実行することができる。また個別のゲート構造を有するトランジスタは、コンフォーマルな窒化物層２０５を用いることなく形成することもできる。これらの実施形態の場合、平坦な層４０３は、構造１０４上に配置されるゲート材料（たとえば２０３）の層の上側部分がエッチングのために露出するように形成されるであろう。
いくつかの実施形態では、個別のゲート構造は、配線（たとえば、ゲート構造間に延在する導電性材料）によって、又はゲート構造を選択的に結合できるようにする他のトランジスタによって結合することができる。
図１１〜図１７は、本発明による個別のゲート構造を有するトランジスタの別の実施形態の種々の製造段階にある半導体ウェーハの図を示す。形成されるトランジスタも、ゲート間に配置される電荷蓄積場所と、トランジスタのチャネル領域とを含む。後に説明されるように、そのようなトランジスタは、電荷蓄積場所にデータを記憶するための不揮発性メモリデバイスとして用いることができる。
ウェーハ１１０１は絶縁層１１０３を有する基板を含む。構造１１０４が絶縁層１１０３上に形成されている。一実施形態では、構造１１０４は、電荷蓄積場所を有するＦｉｎＦＥＴトランジスタのための「フィン」構造である。構造１１０４は、絶縁層１１０３上に形成される半導体構造部分１１０５と、半導体構造部分１１０５及び層１１０３上に形成される誘電体部分１１１１（たとえば二酸化シリコン）と、部分１１１１及び部分１１０５上に配置される窒化物部分１１０９とを備える。一実施形態では、構造１１０４は、層１１０３上に半導体材料の層を堆積し、半導体材料層上に誘電体層を形成し（たとえば半導体層の熱酸化によるか、又は高Ｋ誘電体の原子層堆積による）、その後、誘電体上に窒化物層を堆積することにより形成される。その後、半導体層、誘電体層及び窒化物層はパターニングされて、半導体層、誘電体部分１１１１及び窒化物部分１１０９の側壁が互いに同一平面をなす構造が形成される。図示される実施形態では、その後、半導体層の残りの部分が除去されて（たとえば等方性成分を有するドライエッチング）、図１１に示されるように、残りの半導体層の側壁を後退させ、部分１１０５が形成される。他の実施形態では、構造部分１１０５は除去されない。いくつかの実施形態では、従来の半導体処理技法によって半導体材料の層をパターニングする前に、構造部分１１０５がドープされ、特定の導電型を有する部分１１０５のチャネル領域が設けられる。
その後、半導体構造部分１１０５の側壁上に誘電体層１１０７が形成される。後に示されるように、チャネル領域及び電流端子領域が部分１１０５内に形成される。一実施形態では、半導体構造部分１１０５は、絶縁層１１０３上に結合されるエピタキシャルシリコンから形成される。他の実施形態では、部分１１０５はポリシリコン又は他の半導体材料から形成することができる。一実施形態では、構造１１０４はＦｉｎＦＥＴのフィン構造である。
図１２を参照すると、その後、電荷蓄積材料の層１２０３が、構造１１０４を含むウェーハ１１０１上に堆積される。一実施形態では、層１２０３は、ポリシリコンのような導電性材料の層を含む（たとえば、フローティングゲートトランジスタと同様）。他の実施形態では、層１２０３は、複数の電荷トラップ素子（たとえば、薄膜トランジスタの場合のような窒化シリコン）を有する材料を含む、他のタイプの電荷蓄積材料を含むことができる。さらに他の実施形態では、層１２０３は、離散した電荷蓄積材料（たとえば、誘電体層内に埋め込まれるシリコンナノ結晶）を含むことができる。いくつかの実施形態では、ナノ結晶は、直径が２〜１０ｎｍであり、３−１０ｅ＾１１／ｃｍ＾２の密度を有する。他の実施形態では、層１２０３は、たとえばシリコンナノ結晶の層と、そのシリコンナノ結晶の層上に堆積される窒化シリコンの層、又は誘電体材料の２つの層間に埋め込まれるシリコンナノ結晶の層のような複数の層から形成することができる。
図１３は、層１２０３をエッチングして、窒化物部分１１０９上に配置される層１２０３の部分、及び絶縁層１１０３上に配置される層１２０３の部分が除去された後のウェーハ１１０１の部分断面図を示す。層１２０３の残りの部分は後にエッチングされて、構造１１０４の対向する側壁上に配置される、分離された電荷蓄積構造１３０７及び電荷蓄積構造１３０５が形成されるであろう。一実施形態では、層１２０３は異方性ドライエッチングでエッチングされ、電荷構造１３０７及び電荷構造１３０５が形成される。漏れ電流がほとんど、又は全く生じないように、電荷蓄積材料が高い抵抗率の材料から形成されるいくつかの実施形態では、層１２０３はエッチングされない。そのような実施形態では、電荷蓄積場所を有する電荷蓄積構造は、連続した層１２０３の一部になるであろう。
図１４は、制御誘電体のコンフォーマル層１４０３がウェーハ１１０１上に堆積され、ゲート材料のコンフォーマル層１４０７が層１４０３上に堆積された後のウェーハ１１０１の部分断面図を示す。
ゲート材料層１４０７を堆積した後に、そのウェーハはさらに処理されて、図２〜図８に関して先に説明されたのと類似の工程により２つのゲート構造が形成される。たとえば、図２の窒化物層２０５に類似の窒化物層（図示せず）が層１４０７上に堆積される。その後、窒化物層及び層１４０７はパターニングされて、図３に示されるゲート構造３０１に類似のゲート構造が形成される。いくつかの実施形態では、誘電体層１１０７の側面上に配置され、且つゲート構造の下にない電荷蓄積層１２０３の部分は、層１４０７がエッチングされた後にエッチングされる。ゲート構造が形成された後に、平坦な層（図５の層４０３に類似）が形成され、構造１１０４上に配置される窒化物層の部分が露出する（図５及びそれを説明する部分を参照されたい）。窒化物層の露出した部分を除去した後に、構造１１０４上に配置されるゲート材料がエッチングされて、図６〜図８及びその説明に示されるのと同じようにして、ゲート構造１５０５及びゲート構造１５０３が形成される（図１５を参照）。
図１５は、ゲート構造１５０５及びゲート構造１５０３が形成された後のウェーハ１１０１の部分側面図を示す。図１６は、図１５に示されるトランジスタ構造の部分等角図である。領域１６０７及び領域１６０５は電流端子領域としての役割を果たし、１６１１及び１６１３は、それらの領域のための電流端子コンタクト（ＦＥＴのためのソース／ドレインコンタクトと同様）としての役割を果たす。また領域１６２０及び領域１６１７はそれぞれ、ゲート構造１５０５及びゲート構造１５０３のためのゲートコンタクトとしての役割を果たす。
いくつかの実施形態では、ゲート構造１５０３及びゲート構造１５０５はドープされる。一実施形態では、これらのゲート構造の材料は、ゲート材料の層上に窒化物層（たとえば２０５）を堆積する前にドープされる。またいくつかの実施形態では、電流端子領域１６０７及び電流端子領域１６０５は、ゲート構造１５０５及びゲート構造１５０３が形成された後にドープされ、半導体構造部分１１０５のチャネル領域の導電型とは異なる導電型が与えられる。
後の処理段階において、従来の半導体技法によって、トランジスタ構造１６２１上に、ケイ化物層、スペーサ、ゲートバイア及び電流端子バイアが形成される。結果として形成されたトランジスタ構造１６２１上に、低Ｋ誘電体材料（たとえば１００９）を堆積することもできる。ここで図示又は説明されない他の従来の処理段階がウェーハ１１０１上で実行されて、集積回路の他の従来の構造（たとえば配線及びパッシベーション層など）を形成することができる。
図１６に示される、結果として形成されたトランジスタ構造１６２１は、それぞれ１ビットのデータを記憶することができる４つの分離された電荷蓄積場所（電荷蓄積構造１３０５及び電荷蓄積構造１３０７内にそれぞれ２つ）を有する不揮発性メモリセルとして利用することができる。
図１７は、図１６に示されるトランジスタ構造１６２１の一部を切り取った平面図である。電荷蓄積構造１３０５は、２つの電荷蓄積場所１７０９及び電荷蓄積場所１７１１を含み、電荷蓄積構造１３０７は、２つの電荷蓄積場所１７１３及び電荷蓄積場所１７１５を含む。これら４つの電荷蓄積場所は、電流端子領域１６０５及び電流端子領域１６０７並びにゲート構造１５０３及びゲート構造１５０５に電圧を印加することにより、プログラミング、読み出し、及び消去の少なくとも１つを行うことができる。
一実施形態では、トランジスタ構造１６２１は、ソース／ドレイン領域を共有し、且つそれぞれが２つの電荷蓄積場所を有する２つの機能的なＭＯＳＦＥＴトランジスタとして
機能する。ゲート構造１５０３が機能トランジスタのうちの一方のためのゲートとしての役割を果たし、ゲート構造１５０５が他方の機能トランジスタのゲートとしての役割を果たす。電荷蓄積場所１７０９及び電荷蓄積場所１７１１は、そのゲートとしてゲート構造１５０３を有する機能トランジスタの電荷蓄積場所としての役割を果たす。電荷蓄積場所１７１３及び電荷蓄積場所１７１５は、そのゲートとしてゲート構造１５０５を有する機能トランジスタの電荷蓄積場所としての役割を果たす。
図示される実施形態では、半導体構造部分１１０５は、電流端子領域１６０５と電流端子領域１６０７との間に配置されるチャネル領域１７２５（破線によって概ね区別される）を含む。チャネル領域１７２５はドープされて第１の導電型が与えられ、電流端子領域１６０５及び電流端子領域１６０７はドープされて第２の導電型が与えられる。
トランジスタ構造１６２１の動作中に、ゲート構造１５０３に関連付けられる機能トランジスタの電圧閾値よりも高い電圧がゲート構造１５０３に印加されるとき、ゲート構造１５０３に隣接するチャネル領域１７２５の側壁に沿って、反転領域が形成される。ゲート構造１５０５に関連付けられる機能トランジスタの電圧閾値よりも高い電圧がゲート構造１５０５に印加されるとき、ゲート構造１５０５に隣接するチャネル領域１７２５の側壁に沿って、反転層が形成される。部分１１０５がゲート構造１５０３とゲート構造１５０５との間で相対的に薄く形成された実施形態では、反転層が生じる領域は重なることができる。
電荷を各電荷蓄積場所に注入して（たとえば、ホットキャリア注入による）、その電荷蓄積場所に関連する機能トランジスタの閾値電圧を高めることができる。たとえば、電荷蓄積場所１７０９に電荷を蓄積するために、ゲート構造１５０３に正の電圧（Ｖｐｐ）が印加され、電流端子領域１６０５に１／２Ｖｐｐが印加され、電流端子領域１６０７及びゲート構造１５０５にグランド電位が印加される。
電荷蓄積場所はそれぞれ互いに個別に読み出すことができる。１つの電荷蓄積場所に隣接するゲート構造に正の電圧（Ｖｄｄ）を印加し、その電荷蓄積場所の反対側にある電流端子に正の電圧（Ｖｄｄ）を印加することにより、他方の電荷蓄積場所に蓄積される電荷によって影響を及ぼされることなく、その電荷蓄積場所に蓄積される電荷が実効的に読み出されるであろう。たとえば、電荷蓄積場所１７０９を読み出すために、ゲート構造１５０３及び電流端子領域１６０７に正の電荷が印加され、ゲート構造１５０５及び電流端子領域１６０５にグランド電位（ＶＳＳ）が印加される。電流端子領域１６０７に印加される電圧は、電荷蓄積場所１７１１内に存在するあらゆる電荷を実効的にマスク又は隠すように、十分に高い正の電圧である。このようにして、チャネル領域の中に流れる電流は主に、場所１７０９に蓄積される電荷によって影響を及ぼされ、任意の他の電荷蓄積場所に蓄積される電荷によって影響を及ぼされない。
１つの電荷蓄積場所に蓄積される電荷を消去するために、ホットホール注入技法を用いることができる。たとえば、電荷蓄積場所１７０９に蓄積される電荷を消去するために、ゲート構造１５０３に負の電圧（−Ｖｐｐ）が印加され、電流端子領域１６０５、電荷蓄積場所１７０９に隣接する電流端子に正の電圧（Ｖｐｐ）が印加される。電流端子領域１６０５及びゲート構造１５０５にグランド電位（Ｖｓｓ）が印加される。
別の実施形態では、構造１６２１の電荷蓄積場所は、ゲート構造１５０３及びゲート構造１５０５に負の電圧（−Ｖｐｐ）を印加し、電流端子領域１６０５及び電流端子領域１６０７に正の電圧（Ｖｐｐ）を印加することにより、同時に消去することができる。
他の実施形態では、トランジスタ構造１６２１の電荷蓄積場所において電荷をプログラ
ミングし、読み出し、且つ／又は消去するために、他のプログラミング技法、読出し技法及び／又は消去技法を利用することができる。たとえば、２つの記憶場所を有する不揮発性メモリセルを読み出すための他の従来の技法を用いることができる。
他の実施形態では、２つの電荷蓄積場所だけを実装するようなトランジスタ構造１６２１を利用することができる。１つのそのような実施形態では、第１の電荷蓄積場所が電荷蓄積構造１３０５内に配置され、第２の電荷蓄積場所が電荷蓄積構造１３０７内に配置される。これらの実施形態の場合、トランジスタ構造１６２１は、２つの機能トランジスタとして利用され、各機能トランジスタが１つの電荷蓄積場所を含む。そのような実施形態の一例では、電荷蓄積層は、たとえばフローティングゲートトランジスタの場合のように、導電性材料（たとえばポリシリコン）から形成されるであろう。
２つの電荷蓄積場所だけを有する他の実施形態では、各電荷蓄積構造（１３０５及び１３０７）が、１つの電荷を個別に蓄積することができるが、トランジスタ構造１６２１は、４つの電圧閾値レベルを有する単一の機能トランジスタとして読み出されるであろう。その電圧閾値は、両方の電荷蓄積構造に蓄積される電荷の関数になるであろう。この実施形態では、電荷蓄積構造は、異なる電圧をゲート構造に印加してプログラミングされるであろう。そのトランジスタ構造は、両方のゲート構造に１つの電圧を印加して読み出されるであろう。これらの実施形態によっては、ゲート構造は、異なる導電型から成るか、又は異なる仕事関数を有することが好ましいであろう。
他の実施形態では、チャネル領域の側壁に隣接するゲート構造を有するトランジスタ構造は他の構成を有することができる。たとえば、チャネル領域１７２５の幅、長さ及び／又は高さは他の寸法を有することができる。また他の実施形態では、複数のトランジスタ構造を結合することができ、各トランジスタ構造は、隣接するトランジスタ構造と電流端子領域（たとえば１６０７）を共有する。チャネル領域（たとえば１７２５）及びゲート構造（たとえば１５０３及び１５０５）は、共有される電流端子領域（たとえば１６０７及び１６０５）間に配置されるであろう。そのような実施態様の例は、図１８に示される矢印によって表すことができ、１つのトランジスタ構造の電流端子領域が別のトランジスタ構造の電流端子としての役割を果たす。たとえば、図１６を参照すると、第２の中間構造（図示せず）は、構造１１０４の中間構造１６３１が端部構造１６３０から延在するのとは反対の方向に（図１７に示される図に対して左方向に）端部構造１６３０から延在するであろう。第３の中間構造（図示せず）は、中間構造１６３１が端部構造１６２９から延在するのとは反対の方向に（図１７に示される図に対して右方向に）端部構造１６２９から延在するであろう。ゲート構造１５０３及びゲート構造１５０５に類似の一対のゲート構造は、中間構造１６３１に対するゲート構造１５０３及びゲート構造１５０５の位置と同じように、第２の中間構造及び第３の中間構造の各側壁に隣接して存在するであろう。
他の実施形態では、ゲート構造１５０３及びゲート構造１５０５は、異なる導電型を有することができる。一実施形態では、これは、異なるドーパント種を、角度を付けて注入することにより達成することができる。たとえば、ゲート構造１５０５にはＰ＋ドーパントを注入することができ、ゲート構造１５０３にはＮ＋ドーパントを注入することができる。
図１８は、トランジスタ構造１６２１を、４つの蓄積場所（１７１３、１７０９、１７１５及び１７１１）を含むメモリセルとして実装する不揮発性メモリアレイの回路図である。一実施形態では、アレイ１８０１は集積回路デバイスの不揮発性メモリアレイである。アレイ１８０１は、複数のメモリセルを含み、各セル（たとえば１８０９、１８０５、１８０７）はトランジスタ構造１６２１に類似のトランジスタ構造を実装する。各セルは
、蓄積場所１７１３、１７０９、１７１５及び１７１１に類似の４つの蓄積場所を含む。
各セルのゲート構造（たとえば１５０５及び１５０３）はワード線に結合される。たとえば、ゲート構造１５０５はワード線ＷＬ０に結合され、ゲート構造１５０３はワード線ＷＬ１に結合される。メモリセルの各電流端子領域はビット線に結合される。たとえば、端子領域の端子コンタクト１６１１はビット線ＢＬ１に結合され、電流端子コンタクト１６１３はビット線ＢＬ２に結合される。アレイ１８０１のビット線（ＢＬ０、ＢＬ１、ＢＬ２及びＢＬ３）及びワード線（ＷＬ０、ＷＬ１、ＷＬ２及びＷＬ３）は、線の電圧を制御するための従来のメモリアレイ制御回路（図示せず）に結合される。それらのメモリセルはアレイ１８０１内に行及び列として配列される。図示される実施形態では、セル１８０９及びトランジスタ構造１６２１のセルは同じ行内にあり、セル１８０９及びセル１８０７は同じ列内にある。
図１９は、蓄積場所１７１３をプログラミングし、消去し、且つ読み出すために、図１８に示されるビット線及びワード線に印加される電圧を示す。一実施形態では、Ｖｐｐ＝８．０Ｖ、Ｖｓｓ＝０及びＶｄｄ＝４．０である。蓄積場所１７１３を読み出すために、ＢＬ１が、図１９の表において「ＳＡ」によって示されるようなセンス増幅器（図示せず）に結合され、トランジスタがオンしているか否かが判定される。トランジスタがオンしているか否かは、読み出される電荷蓄積場所（たとえば１７１３）に電荷が蓄積されているか否かによる。場所１７１３をプログラミングするために、ビット線ＢＬ１及びビット線ＢＬ１の前に配置される全てのビット線（たとえばＢＬ０）にＶＰＰ／２の電圧が印加され、ビット線ＢＬ１の前に配置されるワード線ＷＬ０に結合されるゲートを有する場所（たとえば電荷蓄積場所１８２１）がプログラミングされないようにする。ビット線ＢＬ１の後に配置される全てのビット線（たとえばＢＬ２及びＢＬ３）にグランド電圧ＶＳＳが印加され、ビット線ＢＬ２の後に配置される電荷蓄積場所（たとえば１８２３）が誤ってプログラミングされないようにする。
他の実施形態では、アレイ１８０１の電荷蓄積場所はブロック消去機能で消去することができる。これらの実施形態では、全てのビット線に正の電圧が印加され、全てのワード線に負の電圧が印加される。
図２０は、蓄積場所１７１１をプログラミングし、消去し、且つ読み出すために、図１８に示されるビット線及びワード線に印加される電圧を示す。
図１９及び図２０の表に示されるように、プログラミングされるか、消去されるか、又は読み出される電荷蓄積場所の対向するセルのゲートは、これらの動作中にグランド（ＶＳＳ）にバイアスをかけられる。たとえば、ゲート構造１５０３は、電荷蓄積場所１７１３の反対側にあり、場所１７１３のプログラミング、消去及び読出し動作中にＶＳＳにバイアスをかけられる。
図２１及び図２２は、１８０１の電荷蓄積場所をプログラミングし、消去し、且つ読み出すための別の実施形態におけるアレイ１８０１のビット線及びワード線に印加される電圧を示す。この実施形態では、プログラミングされるセルの電荷蓄積場所の対向するゲートは、その場所に関連するセルのゲートの逆の電圧にバイアスをかけられる。たとえば、図２１を参照すると、場所１７１３をプログラミングするために、ゲート構造１５０５に結合され、電荷蓄積場所１７１３に関連付けられるワード線（ＷＬ０）に正の電圧ＶＰＰが印加され、ゲート構造１５０３に結合され、電荷蓄積場所１７１３の反対側にあるワード線ＷＬ１に−ＶＰＰが印加される。この実施形態では、トランジスタ構造のチャネル領域の幅及び導電率が、ゲート構造に隣接するチャネル領域の電位が対向するゲート構造によって影響を及ぼされるようになる。
プログラミングされる電荷蓄積場所の対向するゲートに負のプログラミング電圧を印加することができるので、それに応じて、プログラミングされるセルに関連するゲートに印加される電圧を下げることができる。たとえば、一実施形態では、ＶＰＰは６．０ボルトにすることができる。したがって、この実施形態によれば、プログラミング電圧を下げることができるので、さらに低いプログラミング電圧を用いることができる。いくつかの実施形態では、プログラミング電圧を下げることにより、プログラミング電圧を与えるための回路に要求される面積を小さくできるようになる。
メモリアレイ内の対向する側壁に隣接するゲート構造を有するトランジスタを用いることからもたらすことができる別の利点は、電荷蓄積場所の対向するゲートが、実効的にプレーナＣＭＯＳトランジスタのためのウエル電圧制御回路のような役割を果たす電圧制御回路を備える、たとえばＦｉｎＦＥＴのようなトランジスタを提供することができることである。しかしながら、プレーナＣＭＯＳトランジスタのためのウエル電圧制御回路とは異なり、対向するゲートの電圧は、そのアレイの他の行内のゲートとは個別に制御することができる。これにより、他のタイプの電荷蓄積トランジスタで実現できるものよりも進んだ、アレイのためのプログラミング技法及び消去技法を利用できるようになる。
図１８に示されるアレイによってもたらすことができる１つの利点は、所与の面積内に、プレーナＣＭＯＳ ＮＶＭセルの場合よりも多くの電荷蓄積場所を実装できることである。さらに、図１８のアレイの場合、２つの電流端子コンタクトだけを利用して、４つの個別の蓄積場所をプログラミングすることができるので、アレイ内のトランジスタをより近づけて配置することができる。いくつかの実施形態では、トランジスタ構造１６２１に類似のトランジスタ構造は、ＦｉｎＦＥＴ技術又は他のタイプのシリコン・オン・インシュレータ技術を実装するデバイスを有する集積回路内に容易に実装することができる。
別の実施形態では、トランジスタ構造１２６１は、ゲートとチャネル領域の側壁との間に１つのみの電荷蓄積構造を有するように変更することができる。そのようなトランジスタの１つの実施形態の場合、対向する側壁は、その側壁と対向するゲートとの間に電荷蓄積構造を持たないであろう。対向するゲートは、実効的なウエルバイアス電圧制御回路としての役割を果たすであろう。
さらに、先に説明されたようなトランジスタ構造は、他の構成を有するメモリアレイ内に実装することができる。また他の実施形態では、半導体構造の対向する側壁に隣接する２つの個別のゲート構造を有し、ゲート構造と側壁との間に配置される電荷蓄積場所を有するメモリセルを、個別のゲート構造を形成するための他の従来の工程を含む、本明細書に述べられる工程以外の他の半導体工程によって形成することができる。
本発明の一態様では、メモリデバイスが、基板と、基板上の半導体構造とを備える。半導体構造は、第１の電流領域と第２の電流領域との間にチャネル領域を含む。半導体構造は第１の側壁と第２の側壁とを有する。第２の側壁は第１の側壁に対向する。そのメモリデバイスは、第１の側壁に隣接するゲート構造も含む。チャネル領域は、ゲート構造に隣接する第１の側壁に沿って配置される部分を含む。そのメモリデバイスはさらに、第１の側壁とゲート構造との間に少なくともその一部が配置される、電荷蓄積場所を含む。
本発明の別の態様では、メモリは、それぞれが第１のゲート構造と、第２のゲート構造と、第１のドープされた領域と、第２のドープされた領域と、第１のゲート構造及び第２のゲート構造に隣接し、第１のドープされた領域と第２のドープされた領域との間にあるチャネル領域とを有する、複数のメモリセルを含む。複数のメモリセルはそれぞれ４つの蓄積場所を含む。そのメモリは、第１のワード線に結合される第１のゲート構造及び第２のワード線に結合される第２のゲート構造を有する複数のメモリセルから成る第１の行を
含む。またそのメモリは、第３のワード線に結合される第１のゲート構造及び第４のワード線に結合される第２のゲート構造を有する複数のメモリセルから成る第２の行を含む。そのメモリはさらに、第１の行及び第２の行の第１の部分を含み、第１のビット線に結合される第１のドープされた領域及び第２のビット線に結合される第２のドープされた領域を有する、複数のメモリセルから成る第１の列を含む。そのメモリはさらに、第１の行及び第２の行の第２の部分を含み、第２のビット線に結合される第１のドープされた領域及び第３のビット線に結合される第２のドープされた領域を有する、複数のメモリセルから成る第２の列を含む。
本発明の他の態様では、半導体デバイスを形成する方法は、基板を配設すること、及び基板上に半導体構造を配設することを含む。その半導体構造は、第１の側壁、第２の側壁及び上側表面を有する。またその方法は、第１の導電型から成る半導体構造内の第１の領域を形成すること、第１の導電型から成る半導体構造内の第２の領域を形成すること、及び第１の領域と第２の領域との間に、第２の導電型から成る半導体構造内のチャネル領域を形成することを含む。その方法はさらに、第１の側壁に隣接する第１のゲート構造を形成すること、及び第１の側壁と第１のゲート構造との間に少なくともその一部が配置される、第１の電荷蓄積場所を形成することを含む。
本発明の特定の実施形態が図示及び説明されてきたが、本明細書の教示に基づいて、本発明及びその広範な態様から逸脱することなく、さらに変形及び変更を行うことができ、それゆえ添付の特許請求の範囲は、本発明の真の精神及び範囲内に入るような全てのそのような変形及び変更をその範囲に含むことになることは、当業者には理解されよう。
本発明によるトランジスタの１つの製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分等角図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分等角図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの一実施形態の部分側断面図。 本発明によるトランジスタの１つの製造段階にある半導体ウェーハの別の実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの別の実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの別の実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの別の実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの別の実施形態の部分側断面図。 本発明によるトランジスタの別の製造段階にある半導体ウェーハの別の実施形態の部分等角図。 本発明によるトランジスタの別の実施形態の一部を切り取った平面図。 本発明によるメモリアレイの一実施形態の回路図。 本発明によるメモリアレイの１つの電荷蓄積場所をプログラミングし、消去し、且つ読み出すために、メモリアレイのビット線及びワード線に印加される１組の電圧の一実施形態を示す表。 本発明によるメモリアレイの別の電荷蓄積場所をプログラミングし、消去し、且つ読み出すために、メモリアレイのビット線及びワード線に印加される１組の電圧の一実施形態を示す表。 本発明によるメモリアレイの１つの電荷蓄積場所をプログラミングし、消去し、且つ読み出すために、別のメモリアレイのビット線及びワード線に印加される１組の電圧の別の実施形態を示す表。 本発明によるメモリアレイの別の電荷蓄積場所をプログラミングし、消去し、且つ読み出すために、別のメモリアレイのビット線及びワード線に印加される１組の電圧の別の実施形態を示す表。

Claims (4)

  1. フィン型トランジスタからなるメモリデバイスであって、
    基板と、
    該基板上に設けられ、第１の電流領域と、第２の電流領域と、前記基板に沿った方向で該第１及び第２の電流領域の間にあるチャネル領域とからなるとともに、前記チャネル領域の一方の外側面である第１の側壁と、他方の外側面に、前記第１の側壁に対向している第２の側壁とを備える半導体構造と、
    前記第１の側壁に隣接し、第１及び第２の電荷蓄積場所を備える第１の電荷蓄積構造と、
    前記第１の電荷蓄積構造の近傍に設けられるゲート構造とを備え、
    前記基板と平行の、ある一定の面で切り取ったときに、前記チャネル領域と前記第１及び第２の電荷蓄積場所は前記一定の面上に配置されている、メモリデバイス。
  2. 前記電荷蓄積場所は、離散した電荷蓄積材料を含む構造内に実装される、請求項１に記載のメモリデバイス。
  3. 基板上に設けられ、第１の電流領域と、第２の電流領域と、前記基板に沿った方向で該第１及び第２の電流領域の間にあるチャネル領域とからなるとともに、前記チャネル領域の一方の外側面である第１の側壁と、他方の外側面に、前記第１の側壁に対向している第２の側壁とを備える半導体構造と、
    前記第１の側壁に隣接し、第１及び第２の電荷蓄積場所を備える第１の電荷蓄積構造と、
    前記第２の側壁に隣接し、第３及び第４の電荷蓄積場所を備える第２の電荷蓄積構造と、
    前記第１の電荷蓄積構造の近傍に設けられる第１のゲート構造及び前記第２の電荷蓄積構造の近傍に設けられる第２のゲート構造とを備え、
    前記基板と平行の、ある一定の面で切り取ったときに、前記チャネル領域と前記第１、第２、第３及び第４の電荷蓄積場所は前記一定の面上に配置されている、フィン型トランジスタのメモリセルを複数備えているメモリにおいて、
    第１のワード線に結合される前記第１のゲート構造と、第２のワード線に結合される前記第２のゲート構造とを有する前記複数のメモリセルから成る第１の行と、
    第３のワード線に結合される前記第１のゲート構造と、第４のワード線に結合される前記第２のゲート構造とを有する前記複数のメモリセルから成る第２の行と、
    前記第１の行及び前記第２の行の第１の部分を含み、第１のビット線に結合される前記第１の電流領域と、第２のビット線に結合される前記第２の電流領域とを有する、前記複数のメモリセルから成る第１の列と、
    前記第１の行及び前記第２の行の第２の部分を含み、前記第２のビット線に結合される前記第１の電流領域と、第３のビット線に結合される前記第２の電流領域とを有する、前記複数のメモリセルから成る第２の列とを備える、メモリ。
  4. 第１の電流領域と、第２の電流領域と、前記基板に沿った方向で該第１及び第２の電流領域の間にあるチャネル領域とからなるとともに、前記チャネル領域の一方の外側面である第１の側壁と、他方の外側面に、前記第１の側壁に対向している第２の側壁とを備える半導体構造を基板上に形成するステップと、
    前記第１及び第２の側壁の上に電荷蓄積構造を形成するステップと、
    前記電荷蓄積構造の上にゲート材料からなる層を形成するステップと、
    前記ゲート材料からなる層をエッチングすることによって、前記第１の側壁の上方には第１のゲート構造を、前記第２の側壁の上方には第２のゲート構造を形成する、ゲート材料層をエッチングするステップとを備え、
    前記基板と平行の、ある一定の面で切り取ったときに、前記チャネル領域と前記第１及び第２の電荷蓄積場所は前記一定の面上に配置されるとともに、前記第１の電荷蓄積構造には第１及び第２の電荷蓄積場所が設けられる、フィン型半導体デバイスの製造方法。
JP2006532423A 2003-05-22 2004-04-16 電荷蓄積場所を有するメモリ Expired - Lifetime JP4909737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/443,908 US6903967B2 (en) 2003-05-22 2003-05-22 Memory with charge storage locations and adjacent gate structures
US10/443,908 2003-05-22
PCT/US2004/011868 WO2004107351A1 (en) 2003-05-22 2004-04-16 Memory with charge storage locations

Publications (3)

Publication Number Publication Date
JP2007500949A JP2007500949A (ja) 2007-01-18
JP2007500949A5 JP2007500949A5 (ja) 2007-06-07
JP4909737B2 true JP4909737B2 (ja) 2012-04-04

Family

ID=33489340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532423A Expired - Lifetime JP4909737B2 (ja) 2003-05-22 2004-04-16 電荷蓄積場所を有するメモリ

Country Status (6)

Country Link
US (1) US6903967B2 (ja)
JP (1) JP4909737B2 (ja)
KR (1) KR20060009955A (ja)
CN (1) CN100587838C (ja)
TW (1) TWI257171B (ja)
WO (1) WO2004107351A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131276B4 (de) * 2001-06-28 2007-08-02 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
KR100517559B1 (ko) * 2003-06-27 2005-09-28 삼성전자주식회사 핀 전계효과 트랜지스터 및 그의 핀 형성방법
US7196372B1 (en) 2003-07-08 2007-03-27 Spansion Llc Flash memory device
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
US7029958B2 (en) * 2003-11-04 2006-04-18 Advanced Micro Devices, Inc. Self aligned damascene gate
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet
US20070029623A1 (en) * 2003-12-05 2007-02-08 National Inst Of Adv Industrial Science And Tech Dual-gate field effect transistor
KR100598109B1 (ko) * 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7397081B2 (en) * 2004-12-13 2008-07-08 International Business Machines Corporation Sidewall semiconductor transistors
KR100680291B1 (ko) * 2005-04-22 2007-02-07 한국과학기술원 Ｈ자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법
KR101172853B1 (ko) * 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
US7381649B2 (en) * 2005-07-29 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for a multiple-gate FET device and a method for its fabrication
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
KR100652433B1 (ko) * 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
EP1932171B1 (en) 2005-09-28 2011-11-16 Nxp B.V. Finfet-based non-volatile memory device
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
US7432122B2 (en) * 2006-01-06 2008-10-07 Freescale Semiconductor, Inc. Electronic device and a process for forming the electronic device
US20070166903A1 (en) * 2006-01-17 2007-07-19 Bohumil Lojek Semiconductor structures formed by stepperless manufacturing
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US7563681B2 (en) * 2006-01-27 2009-07-21 Freescale Semiconductor, Inc. Double-gated non-volatile memory and methods for forming thereof
US7535060B2 (en) * 2006-03-08 2009-05-19 Freescale Semiconductor, Inc. Charge storage structure formation in transistor with vertical channel region
US7583542B2 (en) * 2006-03-28 2009-09-01 Freescale Semiconductor Inc. Memory with charge storage locations
KR100743655B1 (ko) 2006-06-29 2007-07-30 주식회사 하이닉스반도체 새들 돌기형 트랜지스터의 제조방법
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US7432158B1 (en) 2006-07-25 2008-10-07 Freescale Semiconductor, Inc. Method for retaining nanocluster size and electrical characteristics during processing
JP2008130645A (ja) * 2006-11-17 2008-06-05 Oki Electric Ind Co Ltd 半導体記憶装置
US8223548B2 (en) 2007-05-24 2012-07-17 National Institute Of Advanced Industrial Science And Technology Memory device with reduced programming voltage method of reduction of programming voltage and method of reading such memory device
TW200847292A (en) * 2007-05-29 2008-12-01 Nanya Technology Corp Method of manufacturing a self-aligned FinFET device
US7898021B2 (en) * 2007-10-26 2011-03-01 International Business Machines Corporation Semiconductor fin based nonvolatile memory device and method for fabrication thereof
KR100975912B1 (ko) * 2008-02-15 2010-08-13 한양대학교 산학협력단 다중 비트 비휘발성 메모리 소자 및 상기 소자의 동작 방법
US7898857B2 (en) * 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US20090309139A1 (en) * 2008-06-13 2009-12-17 International Business Machines Corporation Asymmetric gate electrode and method of manufacture
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
JP2011023637A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
KR101140010B1 (ko) * 2011-02-28 2012-06-14 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
JP2013021277A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5624567B2 (ja) * 2012-02-03 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8785273B2 (en) 2012-04-11 2014-07-22 International Business Machines Corporation FinFET non-volatile memory and method of fabrication
US8699273B2 (en) * 2012-07-31 2014-04-15 Spansion Llc Bitline voltage regulation in non-volatile memory
US9397112B1 (en) * 2015-02-06 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. L-shaped capacitor in thin film storage technology
WO2019089762A1 (en) * 2017-11-01 2019-05-09 The Charles Stark Draper Laboratory, Inc. Vesflash non-volatile memory
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213822A (ja) * 1996-02-05 1997-08-15 Hitachi Ltd 半導体記憶装置とその製造方法
JP2001237330A (ja) * 1999-12-17 2001-08-31 Sony Corp 不揮発性半導体記憶装置およびその動作方法
WO2002065522A1 (en) * 2001-02-09 2002-08-22 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859623A (en) * 1988-02-04 1989-08-22 Amoco Corporation Method of forming vertical gate thin film transistors in liquid crystal array
JPH08204191A (ja) * 1995-01-20 1996-08-09 Sony Corp 電界効果トランジスタ及びその製造方法
US5689127A (en) * 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
US6150687A (en) * 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6097065A (en) * 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6104068A (en) * 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing
DE19846063A1 (de) 1998-10-07 2000-04-20 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Double-Gate MOSFETs
JP2003508920A (ja) * 1999-08-27 2003-03-04 マクロニックス・アメリカ・インコーポレーテッド ２ビット保存用の不揮発性記憶装置構造体及びその製造方法
US6172905B1 (en) * 2000-02-01 2001-01-09 Motorola, Inc. Method of operating a semiconductor device
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6372559B1 (en) * 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET
US6472258B1 (en) * 2000-11-13 2002-10-29 International Business Machines Corporation Double gate trench transistor
US6396108B1 (en) * 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6300182B1 (en) * 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
DE10125967C1 (de) 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
EP1300888B1 (en) * 2001-10-08 2013-03-13 STMicroelectronics Srl Process for manufacturing a dual charge storage location memory cell
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6800905B2 (en) * 2001-12-14 2004-10-05 International Business Machines Corporation Implanted asymmetric doped polysilicon gate FinFET
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6657252B2 (en) * 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213822A (ja) * 1996-02-05 1997-08-15 Hitachi Ltd 半導体記憶装置とその製造方法
JP2001237330A (ja) * 1999-12-17 2001-08-31 Sony Corp 不揮発性半導体記憶装置およびその動作方法
WO2002065522A1 (en) * 2001-02-09 2002-08-22 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
JP2004527904A (ja) * 2001-02-09 2004-09-09 マイクロン・テクノロジー・インコーポレーテッド 極薄垂直ボデイトランジスタを有するフラッシュメモリ

Also Published As

Publication number Publication date
WO2004107351A1 (en) 2004-12-09
JP2007500949A (ja) 2007-01-18
TWI257171B (en) 2006-06-21
CN100587838C (zh) 2010-02-03
TW200507245A (en) 2005-02-16
CN1795510A (zh) 2006-06-28
KR20060009955A (ko) 2006-02-01
US20050057964A1 (en) 2005-03-17
US6903967B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
JP4909737B2 (ja) 電荷蓄積場所を有するメモリ
KR101079562B1 (ko) 독립 게이트 구조들을 구비한 트랜지스터
US6831310B1 (en) Integrated circuit having multiple memory types and method of formation
US6969656B2 (en) Method and circuit for multiplying signals with a transistor having more than one independent gate structure
US7433243B2 (en) Operation method of non-volatile memory
US7807526B2 (en) Method of fabricating high-density, trench-based non-volatile random access SONOS memory cells for SOC applications
US7098502B2 (en) Transistor having three electrically isolated electrodes and method of formation
TWI390710B (zh) 鰭式場效電晶體中之分裂閘極記憶體單元
US8143667B2 (en) Semiconductor device having non-volatile memory and method of fabricating the same
US20090267127A1 (en) Single Poly NVM Devices and Arrays
US20160071858A1 (en) Semiconductor device
KR20070017552A (ko) 듀얼 폴리를 사용하는 비트라인 임플랜트
JP4547749B2 (ja) 不揮発性半導体記憶装置
US7491600B2 (en) Nanocrystal bitcell process integration for high density application
US7583542B2 (en) Memory with charge storage locations
JP2004056071A (ja) 半導体素子の製造方法及びその素子
JP2009135214A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4909737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term