KR100743655B1 - 새들 돌기형 트랜지스터의 제조방법 - Google Patents

새들 돌기형 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100743655B1
KR100743655B1 KR1020060059822A KR20060059822A KR100743655B1 KR 100743655 B1 KR100743655 B1 KR 100743655B1 KR 1020060059822 A KR1020060059822 A KR 1020060059822A KR 20060059822 A KR20060059822 A KR 20060059822A KR 100743655 B1 KR100743655 B1 KR 100743655B1
Authority
KR
South Korea
Prior art keywords
active region
insulating layer
film
insulating film
etched
Prior art date
Application number
KR1020060059822A
Other languages
English (en)
Inventor
유민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059822A priority Critical patent/KR100743655B1/ko
Application granted granted Critical
Publication of KR100743655B1 publication Critical patent/KR100743655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 트랜지스터의 전류구동 능력을 향상시킬 수 있는 새들 돌기형 트랜지스터의 제조방법을 개시한다. 개시된 본 발명의 방법은, 활성영역이 돌출된 반도체기판을 마련하는 단계와, 상기 기판의 활성영역 이외 영역 상에 식각선택비가 서로 다른 제1절연막과 제2절연막을 차례로 증착하여 필드산화막을 형성하는 단계와, 상기 기판의 활성영역의 게이트 형성 영역 부분을 식각하여 홈을 형성하는 단계와, 상기 식각된 활성영역의 게이트 형성 영역 부분의 상단 측면이 노출되도록 함과 아울러 상단 부분이 라운딩되도록 제2절연막 및 제1절연막을 식각하는 단계와, 상기 식각된 제1절연막을 등방성 식각하는 단계 및 상기 등방성 식각된 제1절연막과 제2절연막 및 홈 상에 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

새들 돌기형 트랜지스터의 제조방법{Method for forming saddle Fin Transistor}
도 1은 종래의 문제점을 나타낸 도면.
도 2 내지 도 5는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 평면도.
도 6a 내지 도 8b는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 9는 본 발명의 실시예에 따른 Fin 구조 형성 영역이 확장된 것을 나타내는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 11: 제1하드마스크 패턴
12: 제1절연막 13: 제2절연막
14: 필드산화막 15: 제2하드마스크 패턴
16: 홈
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 새들 돌기형 트랜지스터(Saddle Fin Transistor)의 형성방법에 관한 것이다.
최근, 반도체 소자가 고집적화 되면서 디자인 룰이 급격히 감소함에 따라 그에 대응하여 트랜지스터의 크기가 감소하고 있으며, 이로 인해, 기존의 플래너(planar) 채널 구조를 갖는 트랜지스터의 구조로는 고집적 소자에서 요구하는 문턱전압 값을 얻기 위해서는 채널 영역의 도핑농도가 증가되어 리프레쉬 특성을 향상시키는데 한계점에 이르게 되었다. 이에 따라, 채널 영역을 확장시킬 수 있는 3차원 구조의 채널을 갖는 트랜지스터 구현에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.
이러한 노력의 하나로 최근 소자(device) 분야에서는 3차원 구조의 채널을 갖는 트랜지스터로서 새들 돌기형 트랜지스터(Saddle Fin Transistor) 구조가 제안되었다.
상기 새들 돌기형 트랜지스터는 리세스 게이트의 구조와 돌기형(이하, Fin) 구조를 결합시킨 것으로서, 이는, 리세스 게이트 구조와 동일하며, 아울러, 필드영역 부분을 일부 식각하여 활성영역의 양측면 및 상부면을 노출시켜 활성영역이 필드영역 보다 돌출되는 구조를 가진다. 게다가, 돌출된 활성영역 부분은 라운딩(rounding)의 프로파일을 갖는데, 이를 새들(saddle)이라고 하여, 새들 돌기형 트랜지스터라 일컨다.
이러한, 종래의 새들 돌기형 트랜지스터는 돌출된 활성영역에서 채널이 형성되므로, 채널을 통한 전류구동(current drive) 특성이 획기적으로 향상된다. 따라 서, 이러한 장점으로 인해, 상기 새들 돌기형 트랜지스터는 차세대 초고집적 소자(device)를 구현할 수 있는 가장 이상적인 구조로 주목받고 있다.
그러나, 종래의 새들 돌기형 트랜지스터는, 도 1에 도시된 바와 같이, Fin 구조를 형성하는 부분이 게이트가 형성되는 활성영역(2)의 하부면(A부분)에만 한정되므로, 활성영역의 양측면 부분에서는 전류구동 능력이 취약하여 트랜지스터의 전류구동 능력의 향상에 한계점을 가지게 된다.
도 1에서 미설명된 도면 부호 1은 필드산화막을, 도 3은 반도체기판을 나타낸다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, 트랜지스터의 전류구동 능력을 향상시킬 수 있는 새들 돌기형 트랜지스터 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 활성영역이 돌출된 반도체기판을 마련하는 단계; 상기 기판의 활성영역 이외 영역 상에 식각선택비가 서로 다른 제1절연막과 제2절연막을 차례로 증착하여 필드산화막을 형성하는 단계; 상기 기판의 활성영역의 게이트 형성 영역 부분을 식각하여 홈을 형성하는 단계; 상기 식각된 활성영역의 게이트 형성 영역 부분의 상단 측면이 노출되도록 함과 아울러 상기 기판의 상단 부분이 라운딩되도록 제2절연막 및 제1절연막을 식각하는 단계; 상기 식각된 제1절연막을 등방성 식각하는 단계; 및 상기 등방성 식각된 제1절연막 과 제2절연막 및 홈 상에 게이트를 형성하는 단계;를 포함하는 새들 돌기형 트랜지스터 제조방법을 제공한다.
상기 제1절연막과 제2절연막은 SOD막과 HDP막으로 증착하는 것을 특징으로 한다.
상기 제1절연막과 제2절연막은 식각선택비가 서로 다른 막으로 증착하는 것을 특징으로 한다.
상기 제1절연막은 소망하는 깊이를 갖는 홈의 깊이 보다 100∼500Å 만큼 높게 홈에 매립되도록 증착하는 것을 특징으로 한다.
상기 제2절연막 및 제1절연막을 식각하는 단계는, 상기 노출된 기판의 활성영역에서 200∼800Å 높이만큼 식각되도록 수행하는 것을 특징으로 한다.
또한, 본 발명은, 활성영역이 그 이외 영역 보다 돌출된 반도체기판; 상기 반도체기판의 활성영역 이외의 영역 상에 형성되며, 트렌치 내에 제1절연막 및 제2절연막이 아래로부터 차례로 매립되어 형성되고, 상기 트렌치 아래에 배치된 제1절연막이 추가로 식각되어 상기 트렌치 저면의 상기 활성영역의 측면 부분이 노출되도록 형성된 필드산화막; 상기 필드산화막을 포함한 활성영역 상에 형성된 게이트;를 포함하는 새들 돌기형 트랜지스터를 제공한다.
여기서, 상기 제1절연막과 제2절연막은 SOD막과 HDP막인 것을 특징으로 한다.
상기 제1절연막과 제2절연막은 식각선택비가 서로 다른 막인 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 새들 돌기형 트랜지스터를 제조하기 위한 것으로써, 필드산화막을 SOD막과 HDP으로 증착한 후, 이 두 물질에 대해 식각선택비를 가지는 용액으로 등방성 식각을 수행하여 Fin 구조가 형성되는 영역을 조절한다.
자세하게는, 활성영역이 그 이외 영역 보다 돌출된 반도체기판을 마련한 후,상기 기판의 활성영역 이외의 영역, 즉, 트렌치 내에 제1절연막 및 제2절연막이 아래로부터 차례로 매립되고, 상기 트렌치 아래에 배치된 제1절연막이 추가로 식각되어 상기 트렌치 저면의 상기 활성영역의 측면 부분이 노출되도록 필드산화막을 형성한다. 그런다음, 상기 필드산화막을 포함한 활성영역 상에 게이트를 형성한다.
이렇게 하면, Fin 구조 형성영역을 증가시킬 수 있어 트랜지스터의 전류구동 능력을 증가시킬 수 있다.
자세하게, 도 2 내지 도 5는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 평면도이며, 도 6a 내지 도 8b는 본 발명에 따른 새들 돌기형(Saddle-FinFet) 트랜지스터 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 6a는 도 2의 A-A'선에 따른 공정별 단면도이며, 도 7a는 도 2의 B-B'선에 따른 공정별 단면도이다.
도 6b는 도 3의 A-A'선에 따른 공정별 단면도이며, 도 7b는 도 3의 B-B'선에 따른 공정별 단면도이다.
도 6c는 도 4의 A-A'선에 따른 공정별 단면도이며, 도 7c는 도 4의 B-B'선에 따른 공정별 단면도이며, 도 8a는 도 4의 C-C'선에 따른 공정별 단면도이다.
도 6d는 도 5의 A-A'선에 따른 공정별 단면도이며, 도 7d는 도 5의 B-B'선에 따른 공정별 단면도이며, 도 8b는 도 5의 C-C'선에 따른 공정별 단면도이다.
도 6a 및 도 7a를 참조하면, 반도체기판(10) 상에 기판의 활성영역 부분을 가리는 제1하드마스크 패턴(11)을 형성한 후, 이를 이용하여 노출된 기판 부분을 식각하여 기판의 활성영역을 노출시킨다. 그런다음, 상기 기판(10)의 활성영역 이외 영역 상에 식각선택비(etch selectivity)가 서로 다른 제1절연막(12)과 제2절연막(13)을 차례로 증착하여 기판의 활성영역 이외 영역 상에 제1절연막(12)과 제2절연막(13)으로 이루어진 필드산화막(14)을 형성한다.
이때, 상기 제1절연막(12)은 SOD(Spin On Dielectric) 방식으로 증착하며, 아울러, 상기 제1절연막은 소망하는 깊이를 갖는 홈의 깊이 보다 100∼500Å 만큼 높게 홈에 매립되도록 증착한다. 그리고, 상기 제2절연막(13)은 HDP(High Density Plasma) 방식으로 증착한다.
여기서, 상기 제1절연막의 높이와 후속 홈의 깊이의 상대적인 위치에 의해서 본 발명의 실시예에 따른 Fin 구조 형성영역을 결정하게 된다.
도 6b 및 도 7b를 참조하면, 상기 제1하드마스크 패턴을 제거한 상태에서, 상기 필드산화막(14)이 형성된 기판 상에 게이트 형성 영역을 노출시키는 제2하드 마스크 패턴(15)을 형성한다. 그런다음, 상기 하드마스크 패턴(15)을 이용해서 노출된 기판의 활성영역 부분을 식각하여 홈(16)을 형성한다.
여기서, 상기 홈(16)은 상기 제1절연막(13)의 상단부분으로부터 100∼500Å의 깊이로 형성하게 된다.
도 6c와 도 7c 및 도 8a를 참조하면, 상기 제2하드마스크 패턴(15)을 이용해서 상기 제1절연막(12)과 제2절연막(13)을 식각하여, 상기 식각된 활성영역의 게이트 형성 영역 부분의 상단 측면을 노출시킨다. 이때, 상기 노출된 기판의 상단 부분은 라운딩의 프로파일(profile)로 Fin 구조를 형성한다.
여기서, 상기 제2절연막(13)과 제1절연막(12) 식각시 상기 기판의 활성영역 부분이 200∼800Å 높이만큼 노출되도록 수행한다.
도 6d와 도 7d 및 도 8b를 참조하면, 상기 식각된 제1절연막(13)을 등방성 식각(wet etch)한다. 이때, 상기 제1절연막(13)의 등방성 식각시, 제1절연막(12)과 제2절연막(13)에 대해서 식각선택비를 가지는 용액을 사용하여 수행한다. 즉, 제2절연막(13)인 HDP막에 대해서는 식각이 이루어지지 않으며, 제1절연막(12)인 SOD막에 대해서만 식각이 이루어지는 식각용액을 사용하여 습식식각을 진행한다.
전술한 바와 같이, 본 발명은 제1절연막인 SOD막에 대해 등방성 식각을 수행하여 상기 노출된 기판의 활성영역 측면 부분이 노출되면서, 이로 인해, 노출된 기판의 활성영역의 측면 부분까지 Fin 구조를 형성할 수 있다.
도 9를 참조하면, 상기 필드산화막(14)의 하부에 형성된 SOD막의 측면 부분이 식각되면서 Fin 구조를 기판의 활성영역 측면 부분(B부분)까지 형성할 수 있다.
그러므로, 종래의 새들 돌기형 트랜지스터에서는, 활성영역에서 채널이 형성되는 기판의 하단 부분에만 한정적으로 Fin 구조를 갖는 반면, 본 발명에서는 하단 부분 형성된 필드산화막의 일부를 식각함으로서, 종래의 새들 돌기형 트랜지스터 보다 Fin 구조 형성 부분을 확장시킬 수 있으므로, 결과적으로 트랜지스터의 전류구동 능력을 향상시킬 수 있다.
이후, 도시하지는 않았으나, 상기 등방성 식각된 제1절연막과 제2절연막 및 홈 상에 게이트 물질들을 차례로 증착한 후, 이들을 마스크공정 및 식각공정을 진행하여 게이트를 형성한다. 그런다음, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명에 따른 새들 돌기형 트랜지스터를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 새들 돌기형 트랜지스터에서 Fin 구조가 형성되는 영역을 확장시킬 수 있으므로, 트랜지스터의 전류구동 능력을 향상시킬 수 있다.

Claims (8)

  1. 활성영역이 돌출된 반도체기판을 마련하는 단계;
    상기 기판의 활성영역 이외 영역 상에 제1절연막과 제2절연막을 차례로 증착하여 필드산화막을 형성하는 단계;
    상기 기판의 활성영역의 게이트 형성 영역 부분을 식각하여 홈을 형성하는 단계;
    상기 식각된 활성영역의 게이트 형성 영역 부분의 상단 측면이 노출되도록 함과 아울러 상기 기판 상단 부분이 라운딩되도록 제2절연막 및 제1절연막을 식각하는 단계;
    상기 식각된 제1절연막을 등방성 식각하는 단계; 및
    상기 등방성 식각된 제1절연막과 제2절연막 및 홈 상에 게이트를 형성하는 단계;를 포함하는 것을 특징으로 하는 새들 돌기형 트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    상기 제1절연막과 제2절연막은 SOD막과 HDP막으로 증착하는 것을 특징으로 하는 새들 돌기형 트랜지스터 제조방법.
  3. 제 1 항에 있어서,
    상기 제1절연막과 제2절연막은 식각선택비가 서로 다른 막으로 증착하는 것 을 특징으로 하는 새들 돌기형 트랜지스터 제조방법.
  4. 제 1 항에 있어서,
    상기 제1절연막은 소망하는 깊이를 갖는 홈의 깊이 보다 100∼500Å 만큼 높게 홈에 매립되도록 증착하는 것을 특징으로 하는 새들 돌기형 트랜지스터 제조방법.
  5. 제 1 항에 있어서,
    상기 제2절연막 및 제1절연막을 식각하는 단계는, 상기 노출된 기판의 활성영역에서 200∼800Å 높이만큼 식각되도록 수행하는 것을 특징으로 하는 새들 돌기형 트랜지스터 제조방법.
  6. 활성영역이 그 이외 영역 보다 돌출된 반도체기판;
    상기 반도체기판의 활성영역 이외의 영역 상에 형성되며, 트렌치 내에 제1절연막 및 제2절연막이 아래로부터 차례로 매립되어 형성되고, 상기 트렌치 아래에 배치된 제1절연막이 추가로 식각되어 상기 트렌치 저면의 상기 활성영역의 측면 부분이 노출되도록 형성된 필드산화막;
    상기 필드산화막을 포함한 활성영역 상에 형성된 게이트;
    를 포함하는 것을 특징으로 하는 새들 돌기형 트랜지스터.
  7. 제 6 항에 있어서,
    상기 제1절연막과 제2절연막은 SOD막과 HDP막인 것을 특징으로 하는 새들 돌기형 트랜지스터.
  8. 제 6 항에 있어서,
    상기 제1절연막과 제2절연막은 식각선택비가 서로 다른 막인 것을 특징으로 하는 새들 돌기형 트랜지스터.
KR1020060059822A 2006-06-29 2006-06-29 새들 돌기형 트랜지스터의 제조방법 KR100743655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059822A KR100743655B1 (ko) 2006-06-29 2006-06-29 새들 돌기형 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059822A KR100743655B1 (ko) 2006-06-29 2006-06-29 새들 돌기형 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR100743655B1 true KR100743655B1 (ko) 2007-07-30

Family

ID=38499797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059822A KR100743655B1 (ko) 2006-06-29 2006-06-29 새들 돌기형 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100743655B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831286B2 (en) 2014-04-10 2017-11-28 SK Hynix Inc. Electronic device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214413A (ja) 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6903967B2 (en) 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
KR20050060176A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR20060034531A (ko) * 2004-10-19 2006-04-24 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214413A (ja) 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6903967B2 (en) 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
KR20050060176A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR20060034531A (ko) * 2004-10-19 2006-04-24 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831286B2 (en) 2014-04-10 2017-11-28 SK Hynix Inc. Electronic device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US7605032B2 (en) Method for producing a trench transistor and trench transistor
KR100618900B1 (ko) 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
JP4992018B2 (ja) 半導体メモリ素子のトランジスタの製造方法
US7547600B2 (en) Five channel fin transistor and method for fabricating the same
CN102074481B (zh) 制造半导体器件的方法
US9142678B2 (en) Semiconductor device having fin structure and method of manufacturing the same
US20040145020A1 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
KR100905783B1 (ko) 반도체 소자 및 그의 제조방법
KR100920045B1 (ko) 반도체 소자 및 그의 제조방법
US9786766B2 (en) Methods of fabricating transistors with a protection layer to improve the insulation between a gate electrode and a junction region
KR100825815B1 (ko) 채널 리세스부를 갖는 활성패턴을 구비하는 반도체 소자 및그의 제조방법
JP4810089B2 (ja) 半導体素子の製造方法
KR100743655B1 (ko) 새들 돌기형 트랜지스터의 제조방법
KR100549579B1 (ko) 셀 트랜지스터의 제조 방법
KR100971422B1 (ko) 반도체 소자 제조 방법
KR100691020B1 (ko) 반도체 소자의 소자분리막 형성방법
US20090035916A1 (en) Method for manufacturing semiconductor device having fin gate
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
KR100866141B1 (ko) 반도체 소자 및 그의 제조 방법
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
KR20070020644A (ko) 반도체 소자 및 그 제조 방법
KR100960926B1 (ko) 모스펫 소자의 제조방법
KR100568754B1 (ko) 트랜지스터 및 그 제조 방법
KR100876833B1 (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee