JP2006128703A - マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 - Google Patents
マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2006128703A JP2006128703A JP2005315324A JP2005315324A JP2006128703A JP 2006128703 A JP2006128703 A JP 2006128703A JP 2005315324 A JP2005315324 A JP 2005315324A JP 2005315324 A JP2005315324 A JP 2005315324A JP 2006128703 A JP2006128703 A JP 2006128703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor body
- control gate
- nonvolatile semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims description 34
- 230000005641 tunneling Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 11
- 230000036961 partial effect Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 45
- 239000007789 gas Substances 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 8
- 101150084419 CSR2 gene Proteins 0.000 description 7
- 101000693970 Homo sapiens Scavenger receptor class A member 3 Proteins 0.000 description 7
- 102100027192 Scavenger receptor class A member 3 Human genes 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】不揮発性半導体素子は、ソース及びドレーン領域がそれぞれ共有される複数のトランジスタを備える単位セルを含み、複数のトランジスタは、それぞれ少なくとも一つのコントロールゲートと少なくとも一つの電荷蓄積領域とを含み、各コントロールゲートは各トランジスタのスレッショルド電圧をシフトするための少なくとも一つのコントロール電圧に連結される。これにより、フラッシュEEPROMの高集積化及びメガバイト当たり低コスト化を効果的に達成できる。
【選択図】図1
Description
I=(1/Leff)K(VG−VT)
CSR1,CSR2,・・・,CSRn:電荷蓄積領域
CV1,CV2,・・・,CVn:コントロール電圧
D:ドレーン
I1,I2,・・・,In:電流
S:ソース
T1,T2,・・・,Tn:トランジスタ
Claims (29)
- ソース及びドレーン領域がそれぞれ共有される複数のトランジスタを備える単位セルを含み、
前記複数のトランジスタは、それぞれ少なくとも一つのコントロールゲートと少なくとも一つの電荷蓄積領域とを含み、各コントロールゲートは各トランジスタのスレッショルド電圧をシフトするための少なくとも一つのコントロール電圧に連結されること
を特徴とする不揮発性半導体素子。 - 前記複数のトランジスタのスレッショルド電圧シフトによって前記ドレーン領域に検出される電流がマルチレベルに検出されることを特徴とする請求項1に記載の不揮発性半導体素子。
- 前記複数のトランジスタは3個であり、前記電流は0レベル〜7レベルであることを特徴とする請求項2に記載の不揮発性半導体素子。
- 前記複数のトランジスタは3個であり、前記電流は0レベル〜3レベルであることを特徴とする請求項2に記載の不揮発性半導体素子。
- 前記ソース領域を共有し、前記ソース領域を中心に対称に配列された他の前記単位セルをさらに含むことを特徴とする請求項1に記載の不揮発性半導体素子。
- 基板上に一方向に延長されて形成された半導体ボディー;
前記半導体ボディーの周りに沿って前記半導体ボディー内に形成されたチャネル領域;
前記チャネル領域上に形成された電荷蓄積領域;
前記電荷蓄積領域上に形成され、独立的に電圧が印加される複数のコントロールゲート;および
前記複数のコントロールゲートの両側に整列されて前記半導体ボディー内に形成されたソース及びドレーン領域を備えるマルチビット不揮発性メモリ単位セル;
を含むことを特徴とする不揮発性半導体素子。 - 前記半導体ボディーは、前記基板の主面に垂直である両側壁及び前記基板の主面に平行な上面を備えるメサ形態に突出されたボディーであることを特徴とする請求項6に記載の不揮発性半導体素子。
- 前記複数のコントロールゲートは、前記半導体ボディーの両側壁に整列されて形成された二つの側壁コントロールゲート及び前記半導体ボディーの上面上に形成された上面コントロールゲートを含むことを特徴とする請求項7に記載の不揮発性半導体素子。
- 前記側壁コントロールゲートと前記上面コントロールゲートの電流駆動力が異なること
を特徴とする請求項8に記載の不揮発性半導体素子。 - 前記側壁コントロールゲートそれぞれの電流駆動力が異なることを特徴とする請求項9に記載の不揮発性半導体素子。
- 前記ドレーン領域に検出される電流が0レベル〜7レベルであることを特徴とする請求項10に記載の不揮発性半導体素子。
- 前記マルチビットは、2ビット又は3ビットであることを特徴とする請求項11に記載の不揮発性半導体素子。
- 前記3次元半導体ボディーの前記側壁の高さと前記半導体ボディーの上面の幅が異なり、
前記側壁コントロールゲートの幅が相異なることを特徴とする請求項10に記載の不揮発性半導体素子。 - 前記側壁コントロールゲートと前記上面コントロールゲート下部の電荷蓄積領域を構成するトンネリング絶縁膜の厚さが異なり、
前記側壁コントロールゲートの幅が相異なることを特徴とする請求項10に記載の不揮発性半導体素子。 - 前記側壁コントロールゲートそれぞれの電流駆動力が同一なことを特徴とする請求項9に記載の不揮発性半導体素子。
- 前記ドレーン領域に検出される電流が0レベル〜5レベルであることを特徴とする請求項15に記載の不揮発性半導体素子。
- 前記マルチビットは、2ビットであることを特徴とする請求項16に記載の不揮発性半導体素子。
- 前記半導体ボディーの前記側壁の高さと前記半導体ボディーの上面の幅が異なることを特徴とする請求項15に記載の不揮発性半導体素子。
- 前記側壁コントロールゲート下部のトンネリング絶縁膜の厚さと前記上面コントロールゲート下部のトンネリング絶縁膜の厚さが異なることを特徴とする請求項15に記載の不揮発性半導体素子。
- 前記側壁コントロールゲート及び前記上面コントロールゲートは、電流駆動力が同一なこと を特徴とする請求項8に記載の不揮発性半導体素子。
- 前記側壁コントロールゲートの上面には、絶縁膜をさらに含み、前記上面コントロールゲートは前記側壁コントロールゲートの上面とオーバーラップされることを特徴とする請求項8に記載の不揮発性半導体素子。
- 前記上面コントロールゲートには、前記側壁コントロールゲートの上面の前記絶縁膜を露出させる開口部を含むことを特徴とする請求項21に記載の不揮発性半導体素子。
- 前記側壁コントロールゲートは、それぞれスペーサ形態に形成されたことを特徴とする請求項21に記載の不揮発性半導体素子。
- 前記側壁コントロールゲートは、前記3次元半導体ボディーの両側壁に形成されたダマシン配線であることを特徴とする請求項21に記載の不揮発性半導体素子。
- 前記電荷蓄積領域は、フローティングトラップ構造又はフローティングゲート構造より成ったことを特徴とする請求項6に記載の不揮発性半導体素子。
- 前記フローティングトラップ構造は、トンネリング絶縁膜、電荷トラップ膜、ブロッキング絶縁膜の積層構造であることを特徴とする請求項25に記載の不揮発性半導体素子。
- 前記ソースを共有し、前記ソースを中心に対称に配列された他の前記単位セルをさらに含むことを特徴とする請求項6に記載の不揮発性半導体素子。
- 一方向に延長されて形成された複数の平行な半導体ボディーと前記一方向と垂直な他方向に延長されて形成された複数の平行な半導体ボディーが互いに連結されて成されたグリッド形態の半導体ボディー;
前記一方向に延長されて形成された3次元半導体ボディーの周りに沿って前記3次元半導体ボディーの一部領域内に形成されたチャネル領域;
前記チャネル領域上に形成された電荷蓄積領域;
前記電荷蓄積領域上に形成され、独立的に電圧が印加される複数のコントロールゲート;および
前記複数のコントロールゲートの両側に整列されて前記半導体ボディー内に形成されたソース及びドレーン領域をそれぞれ備えるマルチビット不揮発性メモリ単位セルの対と、
を含み、
前記単位セルの対は、前記ソース領域を共有し、前記ソース領域は前記グリッドの交差点に形成されるメモリセルアレイを含むことを特徴とする不揮発性半導体素子。 - 基板上に一方向に延長されて形成された半導体ボディーを形成する段階;
前記半導体ボディーの周りに沿って前記半導体ボディー内にチャネル領域を形成する段階;
前記チャネル領域上に電荷蓄積領域を形成する段階;
前記電荷蓄積領域上に独立的に電圧が印加される複数のコントロールゲートを形成する段階;および
前記半導体ボディー内に前記複数のコントロールゲートの両側に整列されたソース及びドレーン領域を形成する段階;
を含むことを特徴とする不揮発性半導体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0086765 | 2004-10-28 | ||
KR1020040086765A KR100598049B1 (ko) | 2004-10-28 | 2004-10-28 | 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128703A true JP2006128703A (ja) | 2006-05-18 |
JP5265852B2 JP5265852B2 (ja) | 2013-08-14 |
Family
ID=36261624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005315324A Active JP5265852B2 (ja) | 2004-10-28 | 2005-10-28 | マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7339232B2 (ja) |
JP (1) | JP5265852B2 (ja) |
KR (1) | KR100598049B1 (ja) |
DE (1) | DE102005052272B4 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078589A (ja) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2015012080A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022501834A (ja) * | 2018-10-08 | 2022-01-06 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 三次元メモリデバイス及びそれを形成するための方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7498211B2 (en) * | 2005-12-28 | 2009-03-03 | Intel Corporation | Independently controlled, double gate nanowire memory cell with self-aligned contacts |
KR100763918B1 (ko) * | 2006-07-28 | 2007-10-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
KR100801065B1 (ko) * | 2006-08-04 | 2008-02-04 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP4282699B2 (ja) * | 2006-09-01 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
KR100807227B1 (ko) | 2006-09-12 | 2008-02-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
KR100936810B1 (ko) * | 2007-05-23 | 2010-01-14 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
US8269203B2 (en) | 2009-07-02 | 2012-09-18 | Actel Corporation | Resistive RAM devices for programmable logic devices |
US8633080B2 (en) | 2011-01-12 | 2014-01-21 | Freescale Semiconductor, Inc. | Methods of making multi-state non-volatile memory cells |
US9287278B2 (en) * | 2013-03-01 | 2016-03-15 | Microsemi SoC Corporation | Non-volatile push-pull non-volatile memory cell having reduced operation disturb and process for manufacturing same |
KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
US10270451B2 (en) | 2015-12-17 | 2019-04-23 | Microsemi SoC Corporation | Low leakage ReRAM FPGA configuration cell |
US10147485B2 (en) | 2016-09-29 | 2018-12-04 | Microsemi Soc Corp. | Circuits and methods for preventing over-programming of ReRAM-based memory cells |
WO2018106450A1 (en) | 2016-12-09 | 2018-06-14 | Microsemi Soc Corp. | Resistive random access memory cell |
CN111033624B (zh) | 2017-08-11 | 2023-10-03 | 美高森美SoC公司 | 用于对电阻随机存取存储器设备进行编程的电路和方法 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225459A (ja) * | 1985-07-25 | 1987-02-03 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
JPS6298778A (ja) * | 1985-10-25 | 1987-05-08 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
JPS6459960A (en) * | 1987-08-31 | 1989-03-07 | Agency Ind Science Techn | Nonvolatile semiconductor memory element |
JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
JPH05291586A (ja) * | 1992-04-09 | 1993-11-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH09293795A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 不揮発性半導体記憶装置及びその動作方法 |
JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
JPH1117037A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 不揮発性半導体記憶装置 |
JPH1168069A (ja) * | 1997-04-04 | 1999-03-09 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH1174382A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 不揮発性半導体記憶装置 |
US6052310A (en) * | 1998-08-12 | 2000-04-18 | Advanced Micro Devices | Method for tightening erase threshold voltage distribution in flash electrically erasable programmable read-only memory (EEPROM) |
US6275415B1 (en) * | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
US6483156B1 (en) * | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
US6580124B1 (en) * | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
JP2004221584A (ja) * | 2003-01-09 | 2004-08-05 | Samsung Electronics Co Ltd | サイドゲートを備えるsonosメモリ素子及びその製造方法 |
JP2007504679A (ja) * | 2003-05-22 | 2007-03-01 | フリースケール セミコンダクター インコーポレイテッド | 個別ゲート構造を備えたトランジスタ |
JP2007511090A (ja) * | 2003-11-10 | 2007-04-26 | フリースケール セミコンダクター インコーポレイテッド | 3つの電気絶縁電極を有するトランジスタ及びトランジスタの形成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2662559B2 (ja) * | 1989-06-02 | 1997-10-15 | 直 柴田 | 半導体装置 |
JPH0823040A (ja) | 1994-07-08 | 1996-01-23 | Sony Corp | 半導体装置 |
US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
JP3829161B2 (ja) * | 1999-10-14 | 2006-10-04 | スパンション インク | 多ビット情報を記録する不揮発性メモリ回路 |
JP4899241B2 (ja) | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
US6306708B1 (en) | 2000-02-02 | 2001-10-23 | United Microelectronics Corp. | Fabrication method for an electrically erasable programmable read only memory |
KR100356773B1 (ko) | 2000-02-11 | 2002-10-18 | 삼성전자 주식회사 | 플래쉬 메모리 장치 및 그 형성 방법 |
US6538925B2 (en) * | 2000-11-09 | 2003-03-25 | Innotech Corporation | Semiconductor memory device, method of manufacturing the same and method of driving the same |
KR100414211B1 (ko) * | 2001-03-17 | 2004-01-07 | 삼성전자주식회사 | 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법 |
KR100420070B1 (ko) | 2002-02-01 | 2004-02-25 | 한국과학기술원 | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 |
US6605840B1 (en) * | 2002-02-07 | 2003-08-12 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
JP2005236052A (ja) * | 2004-02-19 | 2005-09-02 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
KR100546405B1 (ko) * | 2004-03-18 | 2006-01-26 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 |
US7312495B2 (en) * | 2005-04-07 | 2007-12-25 | Spansion Llc | Split gate multi-bit memory cell |
US7132329B1 (en) * | 2005-06-29 | 2006-11-07 | Freescale Semiconductor, Inc. | Source side injection storage device with spacer gates and method therefor |
KR100668350B1 (ko) * | 2005-12-20 | 2007-01-12 | 삼성전자주식회사 | 낸드 구조의 멀티-비트 비휘발성 메모리 소자 및 그 제조방법 |
-
2004
- 2004-10-28 KR KR1020040086765A patent/KR100598049B1/ko active IP Right Grant
-
2005
- 2005-10-21 US US11/256,554 patent/US7339232B2/en active Active
- 2005-10-27 DE DE102005052272.6A patent/DE102005052272B4/de active Active
- 2005-10-28 JP JP2005315324A patent/JP5265852B2/ja active Active
-
2008
- 2008-01-21 US US12/017,239 patent/US7521750B2/en active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225459A (ja) * | 1985-07-25 | 1987-02-03 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
JPS6298778A (ja) * | 1985-10-25 | 1987-05-08 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
JPS6459960A (en) * | 1987-08-31 | 1989-03-07 | Agency Ind Science Techn | Nonvolatile semiconductor memory element |
JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
JPH05291586A (ja) * | 1992-04-09 | 1993-11-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH09293795A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 不揮発性半導体記憶装置及びその動作方法 |
JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
JPH1168069A (ja) * | 1997-04-04 | 1999-03-09 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH1117037A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 不揮発性半導体記憶装置 |
JPH1174382A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 不揮発性半導体記憶装置 |
US6052310A (en) * | 1998-08-12 | 2000-04-18 | Advanced Micro Devices | Method for tightening erase threshold voltage distribution in flash electrically erasable programmable read-only memory (EEPROM) |
US6275415B1 (en) * | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
US6483156B1 (en) * | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
US6580124B1 (en) * | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
JP2004221584A (ja) * | 2003-01-09 | 2004-08-05 | Samsung Electronics Co Ltd | サイドゲートを備えるsonosメモリ素子及びその製造方法 |
JP2007504679A (ja) * | 2003-05-22 | 2007-03-01 | フリースケール セミコンダクター インコーポレイテッド | 個別ゲート構造を備えたトランジスタ |
JP2007511090A (ja) * | 2003-11-10 | 2007-04-26 | フリースケール セミコンダクター インコーポレイテッド | 3つの電気絶縁電極を有するトランジスタ及びトランジスタの形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078589A (ja) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2015012080A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022501834A (ja) * | 2018-10-08 | 2022-01-06 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 三次元メモリデバイス及びそれを形成するための方法 |
JP7224450B2 (ja) | 2018-10-08 | 2023-02-17 | 長江存儲科技有限責任公司 | 三次元メモリデバイスを形成するための方法 |
Also Published As
Publication number | Publication date |
---|---|
US7339232B2 (en) | 2008-03-04 |
US7521750B2 (en) | 2009-04-21 |
JP5265852B2 (ja) | 2013-08-14 |
KR100598049B1 (ko) | 2006-07-07 |
DE102005052272A1 (de) | 2006-06-01 |
KR20060037722A (ko) | 2006-05-03 |
DE102005052272B4 (de) | 2015-03-12 |
US20060092705A1 (en) | 2006-05-04 |
US20080137417A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5265852B2 (ja) | マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 | |
US7410845B2 (en) | Dual-gate device and method | |
US8017991B2 (en) | Non-volatile memory device and methods of operating and fabricating the same | |
US6677204B2 (en) | Multigate semiconductor device with vertical channel current and method of fabrication | |
US8860124B2 (en) | Depletion-mode charge-trapping flash device | |
US7602010B2 (en) | Multi-bit multi-level non-volatile memory device and methods of operating and fabricating the same | |
KR100914105B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
US9276206B2 (en) | Scalable and reliable non-volatile memory cell | |
US7777269B2 (en) | Dual-gate device | |
US8928062B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
US7163863B2 (en) | Vertical memory cell and manufacturing method thereof | |
US7126188B2 (en) | Vertical split gate memory cell and manufacturing method thereof | |
KR100843141B1 (ko) | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 | |
KR100842401B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
US8030166B2 (en) | Lateral pocket implant charge trapping devices | |
US20100323511A1 (en) | Nonvolatile memories with laterally recessed charge-trapping dielectric | |
US20080179656A1 (en) | Semiconductor device, nonvolatile semiconductor memory device and manufacturing method of semiconductor device | |
US20090251972A1 (en) | Nonvolatile memory arrays with charge trapping dielectric and with non-dielectric nanodots | |
JP2005116582A (ja) | 半導体装置およびその製造方法 | |
US7671403B2 (en) | P-channel NAND in isolated N-well |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5265852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |