DE102004061518A1 - Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung - Google Patents

Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung Download PDF

Info

Publication number
DE102004061518A1
DE102004061518A1 DE200410061518 DE102004061518A DE102004061518A1 DE 102004061518 A1 DE102004061518 A1 DE 102004061518A1 DE 200410061518 DE200410061518 DE 200410061518 DE 102004061518 A DE102004061518 A DE 102004061518A DE 102004061518 A1 DE102004061518 A1 DE 102004061518A1
Authority
DE
Germany
Prior art keywords
electrically conductive
projection
conductive layer
auxiliary layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410061518
Other languages
English (en)
Inventor
Gürkan Ilicali
Erhard Dr. Landgraf
Wolfgang Dr. Rösner
Michael Dr. Specht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410061518 priority Critical patent/DE102004061518A1/de
Publication of DE102004061518A1 publication Critical patent/DE102004061518A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Erläutert wird unter anderem ein Verfahren, bei dem Gate-Elektrodenbereiche (20a und 20b) eines Transistors (10) unter Verwendung einer Hilfsschicht (40) voneinander getrennt werden, in der eine Aussparung (50) selbstausrichtend erzeugt worden ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Feldeffekttransistors, insbesondere eines sogenannten FinFET's (Fin Field Effect Transistor). Bei dem Verfahren werden ohne Beschränkung durch die Reihenfolge der Auflistung die folgenden Verfahrensschritte ausgeführt:
    • – Erzeugen eines elektrisch leitfähigen Vorsprungs auf einem Substrat, wobei der Vorsprung zwei einander gegenüberliegende Seitenflächen und eine Deckfläche hat. Der Vorsprung ist bspw. im mittleren Teil eines Siliziumbereiches angeordnet und hat die Form einer Finne oder eines Steges. Somit hat ein Querschnitt durch den Vorsprung beispielsweise die Form eines Rechtecks, die Form eines gleichwinkligen Trapezes oder die Form einer Gaußglocke. Insbesondere kann die Höhe des Vorsprungs größer als seine Breite am Substrat sein. Beispielsweise ist der Vorsprung mindestens doppelt so hoch wie breit.
    • – Erzeugen eines elektrisch isolierenden ersten Isolierbereichs an der einen Seitenfläche und Erzeugen eines elektrisch isolierenden zweiten Isolierbereichs an der anderen Seitenfläche. Die Isolierbereiche trennen Elektrodenbereiche des Transistors von einem in dem Vorsprung auszubildenden Kanalbereich für den Stromtransport. Beispielsweise ist der eine Isolierbereich oder sind beide Isolierbereiche sogenannte Gateoxidbereiche.
    • – Erzeugen einer elektrisch leitfähigen Schicht nach dem Erzeugen der Isolierbereiche an den Isolierbereichen und über der Deckfläche. Die elektrisch leitfähige Schicht dient zur Ausbildung der Steuerelektrode (Gate) des Feldeffekttransistors und einer zusätzlichen Elektrode des Feldeffekttransistors oder zum Ausbilden von zwei Steuerelektroden bzw. zwei Steuerelektrodenbereichen, die sich an gegenüberliegenden Seiten des Vorsprungs befinden.
  • Sollen bspw. in einer integrierten Schaltungsanordnung FinFET's mit voneinander getrennten Elektroden hergestellt werden, so könnte man beispielsweise ein CMP-Verfahren verwenden, um über der Deckfläche angeordnete Bereiche der elektrisch leitfähigen Schicht zu entfernen und dadurch die Elektroden des Transistors voneinander zu trennen.
    •
  • Es ist Aufgabe der Erfindung, ein einfaches Verfahren zum Herstellen eines Feldeffekttransistors, insbesondere eines FinFET's, anzugeben. Außerdem soll eine integrierte Schaltungsanordnung angegeben werden, die insbesondere FinFET's enthält, die jeweils zwei räumlich und elektrisch voneinander getrennte Elektroden haben und die ebenfalls FinFET's enthält, die Elektrodenbereiche, insbesondere Gateelektrodenbereiche an einander gegenüberliegenden Seiten des Vorsprungs enthält, wobei die Elektrodenbereiche elektrisch leitfähig miteinander verbunden sind.
  • Die auf das Verfahren gerichtete Aufgabe wird durch ein Verfahren mit den im Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
  • Die Erfindung geht von der Überlegung aus, dass das CMP-Verfahren insbesondere dann nachteilig ist, wenn auf einer integrierten Schaltungsanordnung sowohl FinFET's mit jeweils zwei voneinander getrennten Elektroden als auch FinFET's mit jeweils zwei elektrisch verbundenen Elektroden an einander gegenüberliegenden Seiten des Vorsprungs erzeugt werden sollen. Die FinFET's mit den elektrisch verbundenen Elektroden können auch ein dritte Steuerelektrode bzw. einen dritten Steuerelektrodenbereich an der Deckfläche des Vorsprungs enthalten, wie es bei sogenannten Trigate oder Delta-Transistoren der Fall ist. Alternativ tragen die FinFET's mit den elektrisch verbundenen Elektroden aber einen isolierenden Aufsatz zwischen der Verbindung und dem Vorsprung, so dass Double-Gate-FinFET's entstehen.
  • Deshalb wird bei dem erfindungsgemäßen Verfahren ein anderes Vorgehen gewählt, das aber wie das CMP-Verfahren ebenfalls ein selbstausrichtendes Entfernen der elektrisch leitfähigen Schicht über der Deckfläche ermöglicht.
  • Bei dem erfindungsgemäßen Verfahren werden zusätzlich zu den eingangs genannten Verfahrensschritten die folgende Schritte ausgeführt:
    • – nach dem Erzeugen der elektrisch leitfähigen Schicht Erzeugen einer Hilfsschicht, die einen Teil der elektrisch leitfähigen Schicht bedeckt, und die einen über der Deckfläche angeordneten Teil der elektrisch leitfähigen Schicht nicht bedeckt. Die elektrisch leitfähige Schicht wird insbesondere ganzflächig und/oder konform abgeschieden.
    • – Verwenden der Hilfsschicht als Maske für das Entfernen von Material der elektrisch leitfähigen Schicht über der Deckfläche des Vorsprungs. Die Hilfsschicht wird insbesondere ohne Verwendung eines fotolithografischen Verfahrens hergestellt, so dass keine Ausrichtungsprobleme beim Belichten auftreten können, weil keine Belichtung erforderlich ist.
  • Bei einer Weiterbildung des erfindungsgemäßen Verfahrens wird ein Kanalausbildungsbereich des Feldeffekttransistors in dem Vorsprung angeordnet. Der Kanalausbildungsbereich dient dem Stromtransport im Transistor. Ist der Vorsprung dotiert, so entsteht beispielsweise ein Inversionskanal oder ein Akkumulationskanal. Die Steuerelektroden des Feldeffekttransistors werden aus dem Material der elektrisch leitfähigen Schicht hergestellt, beispielsweise aus dotiertem polykristallinem Silizium oder aus einem metallischen Material bzw. einem metallhaltigen Material.
  • Bei einer anderen Weiterbildung enthält der Feldeffekttransistor zwei voneinander getrennte Elektroden, die seitlich der Seitenflächen des Vorsprungs angeordnet sind bzw. nach der Ausführung der oben angegebenen Schritte angeordnet werden. Damit befinden sich die Elektroden außerhalb des Vorsprungs. Die Elektroden sind beispielsweise Steuerelektroden, mit deren Hilfe sich der Transistor ein- bzw. ausschalten lässt. Anwendungsbeispiele für Transistoren mit zwei voneinander getrennt angesteuerten Steuerelektroden sind beispielsweise eine elektronische Mischeinheit zum Mischen von Signalen, ein Modulator oder ein elektronischer Multiplizierer. Alternativ wird jedoch nur die eine Steuerelektrode des Transistors zum Steuern bzw. Schalten des Transistors verwendet. Die andere Elektrode des Transistors wird beispielsweise zum Einstellen der Schwellspannung des Transistors benutzt.
  • Bei einer nächsten Weiterbildung werden ein dotierter Drainbereich und ein dotierter Sourcebereich in dem Vorsprung angrenzend an den Kanalausbildungsbereich mit gleichem Abstand zum Substrat angeordnet, so dass es zu einem lateralen Stromfluss zwischen dem Drainbereich und dem Sourcebereich bei eingeschaltetem Transistor kommt. Bei einer alternativen Weiterbildung sind der Drainbereich und der Sourcebereich mit voneinander verschiedenen Abständen zum Substrat angeordnet. Damit kommt es im eingeschalteten Zustand des Transistors zu einem "vertikalen" Stromtransport, d.h. einem Stromtransport in bzw. entgegen der Normalenrichtung einer Hauptfläche des Substrats. Dabei ist die Hauptfläche des Substrats diejenige Fläche, an der eine Vielzahl von Feldeffekttransistoren angeordnet ist, insbesondere der mit dem erfindungsgemäßen Verfahren hergestellte Feldeffekttransistor.
  • Bei einer nächsten Weiterbildung des erfindungsgemäßen Verfahrens wird beim Erzeugen der Hilfsschicht eine Flüssigkeit aufgebracht. Die Hilfsschicht entsteht beim Verfestigen der Flüssigkeit. Beispielsweise wird die Flüssigkeit aufgespritzt oder aufgegossen. Insbesondere Verfahren mit sich drehendem Wafer werden beim Aufbringen der Flüssigkeit solchen Verfahren vorgezogen, bei denen ein Wafer in eine Flüssigkeit getaucht wird. Die Flüssigkeit verfestigt sich beispielsweise dadurch, dass Lösungsmittel verdunsten. Jedoch können auch andere physikalische bzw. chemische Vorgänge zum Verfestigen der Flüssigkeit führen, beispielsweise eine Vernetzung.
  • Bei einer nächsten Weiterbildung wird beim Erzeugen der Hilfsschicht der über der Deckfläche des Vorsprungs angeordnete Teil der elektrisch leitfähigen Schicht nicht von einem festen Teil der Hilfsschicht bedeckt. Insbesondere bei gut fließfähigen Flüssigkeiten kann erreicht werden, dass die Flüssigkeit sich nur an topologisch tiefer liegenden Bereichen eines Wafers hält. Die topologisch höher liegenden Bereiche werden dagegen nicht von der Flüssigkeit bedeckt. Diese Vorgehensweise ist besonders einfach, um Aussparungen in der Hilfsschicht zu erzeugen, durch die später Material der elektrisch leitfähigen Schicht entfernt werden soll.
  • Bei einer alternativen Weiterbildung des erfindungsgemäßen Verfahrens werden beim Erzeugen der Hilfsschicht zunächst auch über der Deckfläche des Vorsprungs angeordnete Teile der elektrisch leitfähigen Schicht von einem festen Teilbereich der Hilfsschicht bedeckt. Die Hilfsschicht wird danach jedoch ganzflächig rückgeätzt, bis ein über der Deckfläche des Vorsprungs angeordneter Teilbereich der elektrisch leitfähigen Schicht wieder freiliegt. Diese Weiterbildung macht sich die planarisierende Wirkung einer nicht konform aufgebrachten Hilfsschicht zunutze.
  • Während als Flüssigkeiten beispielsweise Fotolacke, verdünnte Fotolacke, HSQ (Hydrogen SilsesQuioxane) Verwendung finden, sind bei der zweiten Alternative auch Materialien anwendbar, die mit Hilfe von Ofenprozessen aufgebracht werden und ein Fließverhalten zeigen, beispielsweise BPSG (Borphosphorsilikatglas), PSG (Phosphorsilikatglas) usw.
  • Bei einer Weiterbildung des erfindungsgemäßen Verfahrens wird die elektrisch leitfähige Schicht vor dem Erzeugen der Hilfsschicht strukturiert. Dadurch lassen sich weitere Elemente des Feldeffekttransistors ebenfalls schon vor dem Erzeugen der Hilfsschicht erzeugen. Alternativ lässt sich die elektrisch leitfähige Schicht jedoch auch nach der Erzeugung der Hilfsschicht strukturieren.
  • Bei einer Ausgestaltung ist das Substrat ein SOI-Substrat (Silicon on Insulator), wobei an Stelle des Siliziums auch ein anderes Halbleitermaterial verwendet werden kann. Bei der Verwendung eines SOI-Substrats entstehen Feldeffekttransistoren mit besonders guten elektrischen Eigenschaften. Alternativ wird jedoch ein sogenanntes Bulk-Substrat verwendet, das vollständig aus Halbleitermaterial besteht, insbesondere ein Siliziumsubstrat.
  • Bei einer nächsten Ausgestaltung des erfindungsgemäßen Verfahrens werden lateral aufgeweitete Source-/Drain-Bereiche gemeinsam mit dem Vorsprung erzeugt. Auf Grund der Aufweitung ist der Anschluss von Source und Drain bspw. durch eine Metallisierung erleichtert.
  • Bei einer nächsten Weiterbildung werden Steuerelektroden-Abstandselemente, d.h. sogenannte Spacer, vor dem Erzeugen der Hilfsschicht erzeugt. Die Abstandselemente dienen der Isolation der Elektroden des Transistors von anderen Elementen, insbesondere vom Kanalausbildungsbereich des Transistors.
  • Bei einer anderen Weiterbildung besteht der Vorsprung aus einkristallinem Halbleitermaterial. Alternativ enthält der Vorsprung zumindest einen Kern aus einkristallinem Halbleitermaterial.
  • Wird bei einer Weiterbildung beim Entfernen des Materials der elektrisch leitfähigen Schicht mit Hilfe der Maske der Vor sprung oder ein zwischen dem Vorsprung und der elektrisch leitfähigen Schicht angeordneter isolierender Aufsatz des Vorsprungs freigelegt, so entsteht oberhalb der Deckfläche eine die elektrisch leitfähige Schicht durchdringende Aussparung, die insbesondere zur Trennung der beiden Steuerelektroden geeignet ist und auch verwendet wird.
  • Die Erfindung betrifft außerdem eine integrierte Schaltungsanordnung mit den im Patentanspruch 12 angegebenen Merkmalen. Die erfindungsgemäße Schaltungsanordnung wird insbesondere mit dem erfindungsgemäßen Verfahren oder einer seiner Weiterbildungen hergestellt, so dass die oben angegebenen technischen Wirkungen auch für die erfindungsgemäße Schaltungsanordnung gelten.
    •
  • Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
  • 1 bis 6 Verfahrensschritte bei der Herstellung eines Fin-FET's.
  • Gemäß 1 wird von einem SOI-Substrat ausgegangen. Das SOI-Substrat enthält beispielsweise einen einkristallinen Siliziumhauptkörper 8, eine am Hauptkörper 8 angeordnete Siliziumdioxidschicht 12, die auch als BOX (Buried Oxide) bezeichnet wird, und eine einkristalline Schicht, die in 1 bereits zu einem einkristallinen Bereich strukturiert worden ist. Der einkristalline Bereich ist in 1 bereits von einer Oxidschicht 16 bedeckt. Die Schichtdicke der einkristallinen Siliziumschicht ist beispielsweise kleiner als 200 nm oder sogar kleiner als 100 nm, insbesondere aber größer als 10 Nanometer.
  • Mit Hilfe eines fotolithografischen Verfahrens und gegebenenfalls auch unter Verwendung von Spacertechniken wird beispielsweise unter Verwendung einer Hartmaskenschicht die einkristalline Schicht strukturiert, wobei ein einkristalli ner Siliziumbereich 14 erzeugt wird, siehe auch 2. Die Hartmaskenschicht ist beispielsweise eine Nitridschicht, die mit Hilfe eines fotolithografischen Verfahrens oder mit Hilfe einer Spacertechnik strukturiert wird und ihrerseits zum Strukturieren der einkristallinen Siliziumschicht des SOI-Substrats dient. Zwischen der Hartmaske und der einkristallinen Siliziumschicht lässt sich zum Ausgleich mechanischer Spannungen auch eine Zwischenschicht anordnen, beispielsweise eine Oxidschicht. Die Strukturierung der einkristallinen Siliziumschicht wird beispielsweise mit Hilfe eines Trockenätzprozesses durchgeführt, insbesondere mit Hilfe eines anisotropen Trockenätzprozesses, z.B. mit einem RIE-Prozess (Reactive Ion Etching).
  • Der einkristalline Siliziumbereich 14 enthält einen mittleren Teil der die Form eines langgestreckten Quaders hat und damit auch als Steg bzw. Finne bezeichnet werden kann. Die Höhe des Quaders in Normalenrichtung der Hauptfläche des Substrats 12 ist größer als die Breite des Quaders, insbesondere beträgt die Höhe mehr als die doppelte Breite. An den von der Längsachse durchdrungenen Seiten des mittleren Bereichs enthält der Siliziumbereich 14 jeweils einen weiteren Quader, dessen Breite jedoch größer als die Breite des mittleren Bereiches ist. Die Breite der seitlichen Quader ist bspw. mehr als doppelt so groß, wie die Breite des mittleren Bereichs des Siliziumbereichs 14. Die seitlichen Quader bilden Aufweitungen eines Sourcebereiches S bzw. eines Drainbereiches D, die sich auch bis in den mittleren Bereich erstrecken.
  • Wie weiter in 1 dargestellt ist, werden anschließend Seitenwände des bei der Strukturierung entstandenen einkristallinen Siliziumbereichs 14, siehe beispielsweise 2, mit Hilfe einer thermischen Oxidation oxidiert, wobei die Oxidschicht 16 entsteht. Alternativ kann auch ein Oxid abgeschieden werden oder es werden andere Dielektrika abgeschieden, insbesondere Dielektrika mit Dielektrizitätskonstanten größer als 3,9 bzw. größer als 7. Die dabei entstehenden Bereiche im mittleren Teil des Steges werden später als Gateoxidbereiche genutzt.
  • Wie weiter in 1 dargestellt ist, wird anschließend das Gatematerial ganzflächig abgeschieden und mit Hilfe eines fotolithografischen Prozesses oder mit Hilfe einer Spacertechnik strukturiert, wobei bspw. ein Polysiliziumstreifen 20 erzeugt wird, der quer zum Steg liegt. Während die Breite des Steges beispielsweise kleiner als 50 nm oder sogar kleiner als 20 nm ist, liegen typische Breiten für den Polysiliziumstreifen 20 im Bereich von 10 nm bis 100 nm. Der Polysiliziumstreifen 20 hat beispielsweise eine Schichtdicke kleiner als 200 nm oder sogar kleiner als 100 nm.
  • Wie in 2 dargestellt ist, wird anschließend die Hartmaske 18 in Bereichen entfernt, die nicht von dem Polysiliziumstreifen 20 bedeckt sind, wobei beispielsweise ein anisotropes Ätzverfahren eingesetzt wird. Zwischen dem Polysiliziumstreifen 20 und dem einkristallinen Siliziumsteg 14 verbleibt ein Aufsatz 18a aus Siliziumnitrid.
  • Wie in 3 dargestellt, wird anschließend bspw. in einem CVD-Prozess (Chemical Vapor Deposition) bspw. eine Siliziumnitridschicht oder eine Siliziumoxidschicht abgeschieden. Der Abscheidung folgt ein anisotroper Rückätzprozess, um Seitenwandspacer 22, 24 an den Seiten des Polysiliziumstreifens 20 zu erzeugen. Dabei wird auch das Oxid 16 verstärkt, siehe Oxid 16a.
  • Wie weiter in 3 dargestellt ist, wird optional anschließend eine selektive Epitaxie durchgeführt, um Source-/Drain-Bereiche S, D, Sa und Da zu erzeugen. In diesem Zusammenhang wird auch von "angehobenen" (raised) Source-/Drain-Bereichen gesprochen. Bei der selektiven Epitaxie entstehen beidseits des Polysiliziumstreifens 20 Epitaxiebereiche 30 auf freiliegenden Bereichen des Siliziumbereiches 14.
  • Die p bzw. n Dotierung der Source-/Drain-Bereiche S, D wird beispielsweise durch eine Implantation nach der selektiven Epitaxie durchgeführt.
  • Wie in 4 dargestellt ist, wird anschließend eine Hilfsschicht 40 aufgebracht, die im Ausführungsbeispiel im flüssigen Zustand aufgebracht wird. Im Ausführungsbeispiel wird eine HSQ-Schicht (Hydrogen SilsesQuioxane) verwendet. Die Hilfsschicht 40 wird mit Hilfe eines sogenannten Spin-On-Verfahrens aufgeschleudert. Die Schichtdicke der Hilfsschicht 40 ist beispielsweise kleiner als 100 nm, so dass nur ein oberer Bereich des Polysiliziumstreifens 20 am Siliziumsteg des Siliziumbereiches 14 bzw. am Vorsprung nicht von der Hilfsschicht 40 bedeckt wird. Dagegen werden tiefer liegende Bereiche der Topografie auf dem Substrat 12 von der Hilfsschicht 40 bedeckt.
  • Das hier beispielhaft genannte Material HSQ ist ein bereits kaufbares anorganisches Material, das eine kleine Dielektrizitätskonstante hat, insbesondere eine Dielektrizitätskonstante kleiner als 3,9. HSQ ist bei Raumtemperatur flüssig und enthält nur Silizium, Sauerstoff und Wasserstoff. Nach dem Verfestigen lässt sich ein Wiederverflüssigen bei Temperaturen um bspw. 300°C erreichen. HSQ kann weiter verfestigt werden durch einen Temperaturschritt bei Temperaturen von bspw. kleiner als 950 ° Celsius aber bspw. größer als 450 ° Celsius, bspw. bei einer Temperatur von etwa 700°C. Damit ist der Temperaturschritt mit dem thermischen Budget kompatibel ist, das von Standard-CMOS-Technologien (Complementary Metall Oxide Semiconductor) zugelassen wird. Nach dem Verfestigen entsteht aus dem HSQ Siliziumdioxid. Sollte nach dem Wiederverflüssigen (reflow) und nach dem Aushärten eine dünne Restschicht des HSQ auf der Ätzfläche des Polysiliziumstreifens 20 verblieben sein, so wird ein kurzer Nassätz- oder ein Trockenätzschritt durchgeführt, beispielsweise ein Nassätzen in Flusssäure HF.
  • 4 zeigt außerdem die Lage eines Querschnitts V, der in 5 dargestellt ist und der durch den Polysiliziumstreifen 20 in einer Ebene verläuft, in der auch die Normalenrichtung der Hauptfläche des Substrats 12 liegt.
  • In 5 sind Seitenwandspacerbereiche 23a und 23b dargestellt, die zwischen der Hilfsschicht 40 und einem oberen Teil des Polysiliziumstreifens 20 liegen. Die Seitenwandspacerbereiche 23a und 23b bestehen bspw. aus Siliziumnitrid oder aus Siliziumoxid. Außerdem sind in 5 Seitenflächen 14a, 14b des mittleren Teils des Siliziumbereiches 14 dargestellt. Eine Deckfläche 14c des mittleren Teils des Siliziumbereiches 14 begrenzt den Siliziumsteg nach oben hin. In 5 sind außerdem Gateoxidbereiche 16x und 16y gut zu erkennen.
  • Da der höchste Bereich des Polysiliziumstreifens 20 nun selbstausgerichtet freiliegt, kann ein Ätzprozess durchgeführt werden, mit dem der Polysiliziumstreifen 20 selektiv geätzt werden kann, während die Hilfsschicht 40 als Hartmaske für den übrigen Teil der Struktur dient. Das Entfernen des oberen Teils des Polysiliziumstreifens 20 wird mit Hilfe eines Trockenätzprozesses oder eines nass-chemischen Ätzprozesses durchgeführt. Geeignet sind insbesondere anisotrope Ätzprozesse. Jedoch können auch isotrope Ätzprozesse eingesetzt werden.
  • Wie in 6 gezeigt ist, entsteht beim Entfernen des oberen Teils des Polysiliziumstreifens 20 eine Aussparung 50, deren Boden den Aufsatz 18a enthält, jedoch nicht bis zu den Gateoxidbereichen 16x und 16y reicht. Dadurch werden voneinander getrennte Elektrodenbereiche 20a und 20b des Polysiliziumstreifens 20 erzeugt.
  • Abhängig von der folgenden Prozessfolge wird die Hilfsschicht 40 entfernt, beispielsweise mit Hilfe eines nass-chemischen oder eines trocken-chemischen Ätzprozesses. Alternativ verbleibt die Hilfsschicht 40 während der Herstellung der Metallisierung und Verdrahtung, auf der integrierten Schaltungsanordnung.
  • Die selektive Epitaxie, die Implantation und die Seitenwandspacerbildung können alternativ auch nach der Trennung der Gatebereiche und dem Entfernen der Hilfsschicht 40 durchgeführt werden.
  • Bei anderen Ausführungsbeispielen wird an Stelle des SOI-Substrats ein Bulk-Substrat eingesetzt, d.h. ein Substrat, das vollständig aus Halbleitermaterial besteht. An Stelle des Polysiliziumstreifens 20 lassen sich bspw. auch metallische Materialien oder metallhaltige Materialien einsetzen.
  • Bei anderen Ausführungsbeispielen werden andere Schichtdicken verwendet, insbesondere lassen sich beispielsweise bei der Herstellung von Hochleistungsschaltgeräten auch Stege im Mikrometerbereich erzeugen.
  • An Stelle des HSQ für die Hilfsschicht 40 lassen sich auch andere Materialien mit ähnlichen Eigenschaften verwenden, bspw. Resists bzw. Fotolacke, insbesondere Fotolack mit dem Namen "Calixarene". Durch eine Verdünnung der Flüssigkeiten lässt sich das erforderliche Fließverhalten erzielen.
  • Bei anderen Ausführungsbeispielen werden zwischen den an Hand der Figuren erläuterten Schichten, zwischen denen sich keine weiteren Zwischenschichten befinden, noch Zwischenschichten eingefügt.
  • Bei einem Ausführungsbeispiel befinden sich in der integrierten Schaltungsanordnung nur Transistoren mit voneinander getrennten Elektrodenbereichen an einander lateral gegenüberliegenden Seiten der Finnen bzw. Stege. Bei alternativen Ausführungsbeispielen gibt es dagegen sowohl Transistoren 10 mit voneinander getrennten Elektrodenbereichen als auch Transistoren 10a, bei denen die Elektrodenbereiche durch den Polysiliziumstreifen 20 bzw. durch einen Streifen aus einem anderen Material in dem sie ausgebildet sind auch miteinander verbunden sind. Demzufolge ist zum Verbinden der Elektroden solcher Transistoren 10a keine zusätzliche Verdrahtung erforderlich. Die Transistoren 10a werden vor dem Ätzen des oberen Teils des Polysiliziumstegs 20 für andere Transistoren 10 mit einer Maske abgedeckt, bspw. mit einer zusätzlichen Fotolackschicht, die nur im Bereich der Transistoren 10 nicht jedoch im Bereich der Transistoren 10a mit einem fotolithografischen Verfahren geöffnet wird.
  • Im Ausführungsbeispiel hat das polykristalline Silizium 20 eine Schichtdicke, die größer als die Höhe des mittleren Teils des Siliziumbereichs 14 ist, siehe Abstand A in 6. Der Abstand A liegt zwischen einer Fußfläche des mittleren Teils des Siliziumbereiches 14 und der Deckfläche 14a. Im Ausführungsbeispiel liegt die Fußfläche an der Grenze zwischen dem BOX 12 und dem Siliziumbereich 14. Bei einem alternativen Ausführungsbeispiel hat die elektrisch leitfähige Schicht 20 dagegen eine kleinere Schichtdicke, insbesondere eine Schichtdicke, die kleiner als die Hälfte des Abstandes A ist. Auch in diesem Fall lässt sich das erläuterte Verfahren ohne Änderungen ausführen. Innerhalb eines lateralen Abstands L und gegebenenfalls auch darüber hinaus erstreckt sich ausgehend von dem Gateoxid 16x polykristallines Silizium des Polysiliziumstreifens 20. Auf Grund dieser Erstreckung ist ein Anschluss der Elektrodenbereiche 20a und 20b erleichtert, bspw. durch eine Metallisierung. Würde man dagegen den oberen Teil des Polysiliziumstreifens 20 durch anisotropes Rückätzen ohne Verwendung der Hilfsschicht entfernen, so würde man gleichzeitig auch Material im Abstand L entfernen und der Anschluss der Elektrodenbereiche wäre erschwert.
  • Auch der Aufsatz 18a kann wieder entfernt werden oder verbleibt in der Schaltungsanordnung. Bei einem anderen Ausfüh rungsbeispiel wird kein Aufsatz 18a auf dem mittleren Teil des Siliziumbereiches 14 verwendet.
  • Der Siliziumbereich 14 wird bei einem anderen Ausführungsbeispiel mit Hilfe eines anderen Verfahrens erzeugt, beispielsweise mit Hilfe einer selektiven Epitaxie in einem Graben. Nach der selektiven Epitaxie wird das die Grabenwand bildende Material entfernt, so dass der Steg entsteht.
  • Zusammenfassend gilt, dass herkömmliche Bulk-MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) die Anforderungen der ITRS (International Technology Roadmap for Semiconductors) für den 32 nm-Knoten (Nanometer) und für kleiner Knoten als 32 nm nicht erfüllen können. Neue Arten von Transistoren mit neuartigen Geometrien und Mehrfachgates werden die Transistoren in Bulk-Silizium-Technologie ersetzen. Einer der erfolgversprechenden Kandidaten eines solchen Transistors ist der FinFet Double-Gatetransistor. Eine Herausforderung stellt jedoch die Trennung der Gateelektroden dieses Transistors mit einem selbstausrichtenden Verfahren dar.
  • Die oben angegebenen Verfahren benötigen keinen CMP-Schritt (Chemical Mechanical Polishing). Deshalb lassen sich mehrere FinFet-Arten auf ein und demselben integrierten Schaltkreis herstellen, insbesondere auf einem monolithischen Schaltkreis. Insbesondere lassen sich FinFET's mit elektrisch voneinander getrennten Gateelektroden und FinFET's mit elektrisch miteinander verbundenen Gateelektroden herstellen, bei denen die Gateelektroden ohne zusätzliche Verdrahtung durch ein Material elektrisch leitfähig verbunden sind, aus dem auch die Gateelektroden selbst bestehen. Die vorgeschlagenen Verfahren sind außerdem selbstausrichtend hinsichtlich der Ätzung bei der Trennung der Elektroden eines FinFET's. Die Verfahren lösen die oben angegebene Aufgabe bzw. die oben genannte Herausforderung beispielsweise durch die Verwendung eines sogenannten fließfähigen Oxids, z.B. HSQ, um eine selbstausrichtende Hartmaske zu erzeugen. Aufgrund der zu diesem Zeitpunkt vorhandenen Topografie lassen Prozesse, die ähnlich einem Spin-on-Glass-Prozess sind, eine Öffnung nur an der Spitze des Gatematerials zu, wohingegen der Rest des Gatematerials, der eine geringere Höhe hat, maskiert wird. Das Gatematerial kann durch die selbstausrichtend erzeugte Öffnung geätzt werden, so dass die Gateelektroden des Transistors voneinander getrennt werden und der Vorsprung zwischen den beiden Elektroden frei liegt. Diese Wirkungen können bereits aufgrund der fließfähigen Eigenschaften der Materialien bei Raumtemperatur erreicht werden. Weil das HSQ-Material typischerweise oxidartiges Material ist, kann es in Siliziumdioxid nach einem Aushärtungsschritt umgewandelt werden, bei vergleichsweise moderaten Temperaturen. Diese Aushärtung ist insbesondere Front-End-kompatibel.
  • Es werden also Verfahren angegeben, die selbstausrichtend, d.h. ohne Einbeziehung eines extra fotolithografischen Schrittes, und reproduzierbar die Herstellung voneinander getrennter Elektrodenbereiche bzw. Doppelgates eines FinFET's ermöglichen. Der FinFET enthält jedoch nur einen einzigen Sourcebereich und einen einzigen Drainbereich. Die Verfahren erfordern nur Materialien, deren Prozessierung beherrscht wird, und Prozesse, die ebenfalls großtechnologisch beherrscht werden. Damit sind die Verfahren einfach in die Produktion zu übernehmen.
    • 8
    Siliziumhauptkörper
    10
    Feldeffekttransistor
    12
    SOI-Substrat
    14
    Siliziumbereich
    14a, 14b
    Seitenfläche
    14c
    Deckfläche
    16
    Oxidschicht
    16x, 16y
    Gateoxid
    16a
    Seitenwandoxid
    18
    Hartmaske
    18a
    Aufsatz
    20
    Polysiliziumstreifen
    20a, 20b
    Transistorelektrode
    22, 23a, 23b, 24
    Seitenwandoxid
    30
    Epitaxiebereich
    40
    Hilfsschicht
    50
    Aussparung
    A
    Abstand
    L
    Lateraler Abstand

Claims (13)

  1. Verfahren zum Herstellen eines Feldeffekttransistors (10), insbesondere eines FinFET's (10), bei dem die folgenden Schritte ausgeführt werden: Erzeugen eines elektrisch leitfähigen Vorsprungs (14) auf einem Substrat (12), wobei der Vorsprung (14) zwei einander gegenüberliegende Seitenflächen (14a, 14b) und eine Deckfläche (14c) hat, Erzeugen eines elektrisch isolierenden ersten Isolierbereichs (16x) an der einen Seitenfläche (14a) und Erzeugen eines elektrisch isolierenden zweiten Isolierbereichs (16y) an der anderen Seitenfläche (14b), Erzeugen einer elektrisch leitfähigen Schicht (20) nach dem Erzeugen der Isolierbereiche (16x, 16y) an den Isolierbereichen (16x und 16y) und über der Deckfläche (14c), nach dem Erzeugen der elektrisch leitfähigen Schicht (20) Erzeugen einer Hilfsschicht (40), die einen Teil der elektrisch leitfähigen Schicht (20) bedeckt und die einen über der Deckfläche (14c) angeordneten Teil der elektrisch leitfähigen Schicht (20) nicht bedeckt, Verwenden der Hilfsschicht (40) als Maske für das Entfernen von Material der elektrisch leitfähigen Schicht (20) über der Deckfläche (14c) des Vorsprungs.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es bei der Herstellung eines Feldeffekttransistors (10) ausgeführt wird, dessen Kanalausbildungsbereich in dem Vorsprung (14) angeordnet ist oder angeordnet wird und dessen Steuerelektrode (20a) aus der elektrisch leitfähigen Schicht (20) hergestellt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Feldeffekttransistor (10) ein Feldeffekttransistor (10) mit zwei voneinander getrennten Elektroden (20a, 20b) ist, die seitlich der Seitenflächen (14a, 14b) des Vorsprungs (14) angeordnet sind oder angeordnet werden.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass ein dotierter Drainbereich (D) und ein dotierter Sourcebereich (S) in dem Vorsprung (14) mit gleichem Abstand zu dem Substrat (12) oder mit voneinander verschiedenen Abständen zu dem Substrat (12) angeordnet werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Erzeugen der Hilfsschicht (40) eine Flüssigkeit aufgebracht wird, und dass die Hilfsschicht (40) beim Verfestigen der Flüssigkeit entsteht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Erzeugen der Hilfsschicht (40) der über der Deckfläche (14c) des Vorsprungs (14) angeordnete Teil der elektrisch leitfähigen Schicht (20) nicht von einem festen Teil der Hilfsschicht (40) bedeckt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass beim Erzeugen der Hilfsschicht (40) zunächst auch der über der Deckfläche (14c) des Vorsprungs angeordnete Teil der elektrisch leitfähigen Schicht (20) von einem festen Teilbereich der Hilfsschicht (40) bedeckt wird, und dass die Hilfsschicht (40) ganzflächig rückgeätzt wird, bis ein über der Deckfläche (14c) des Vorsprungs (14) angeordneter Teilbereich der elektrisch leitfähigen Schicht (20) wieder freiliegt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Schritt: Strukturieren der elektrisch leitfähigen Schicht (20) vor dem Erzeugen der Hilfsschicht (40), oder Strukturieren der elektrisch leitfähigen Schicht (20) nach dem Erzeugen der Hilfsschicht (40).
  9. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Schritt: Erzeugen von Steuerelektroden-Abstandselementen (22, 23a, 23b, 24) vor dem Erzeugen der Hilfsschicht (40) oder nach dem Erzeugen der Hilfsschicht (40).
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Vorsprung ein einkristallines Halbleitermaterial enthält oder aus einem einkristallinen Halbleitermaterial besteht.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Entfernen von Material der elektrisch leitfähigen Schicht (20) unter Freilegung des Vorsprungs (14) oder unter Freilegung eines zwischen dem Vorsprung (14) und der elektrisch leitfähigen Schicht (20) angeordneten Aufsatzes (18a) erfolgt, der ein Material enthält, das sich vom Material des Vorsprungs (14) und vom Material der elektrisch leitfähigen Schicht (20) unterscheidet.
  12. Integrierte Schaltungsanordnung, mit einem Substrat (12), mit einem Feldeffekttransistor (10), der zwei voneinander getrennte Elektrodenbereiche (20a, 20b) enthält, zwischen denen in einem Vorsprung (14) der Kanalausbildungsbereich des Feldeffekttransistors (10) angeordnet ist, wobei sich mindestens einer der voneinander getrennten Elektrodenbereiche (16x, 16y) mindestens bis zu einem lateralen Abstand (L) von dem Vorsprung (14) erstreckt, der größer ist als der Abstand (A) der Deckfläche (14c) des Vorsprungs (14) vom Substrat (12), und mit einem weiteren Feldeffekttransistor (10a), der zwei miteinander elektrisch leitfähig verbundene Steuerbereiche enthält, zwischen denen in einem Vorsprung der Kanalausbildungsbereich des Feldeffekttransistors (10a) angeordnet ist, wobei die beiden Steuerbereiche in einer homogenen Material schicht ausgebildet sind, welche die beiden Steuerbereiche auch elektrisch miteinander verbindet.
  13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, dass der laterale Abstand (L) um mindestens 50 % größer ist als der Abstand (A) der Deckfläche (14c) des Vorsprungs (14) zu dem Substrat (12).
DE200410061518 2004-12-21 2004-12-21 Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung Ceased DE102004061518A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410061518 DE102004061518A1 (de) 2004-12-21 2004-12-21 Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410061518 DE102004061518A1 (de) 2004-12-21 2004-12-21 Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE102004061518A1 true DE102004061518A1 (de) 2006-06-29

Family

ID=36580269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410061518 Ceased DE102004061518A1 (de) 2004-12-21 2004-12-21 Verfahren zum Herstellen eines Feldeffekttransistors und integrierte Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE102004061518A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107399A2 (en) * 2003-05-22 2004-12-09 Freescale Semiconductor, Inc. Transistor with independant gate structures
EP1498958A2 (de) * 2003-07-18 2005-01-19 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Halbleiterbauelement mit mehrfachem Gate und diesbezügliches Herstellungsverfahren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107399A2 (en) * 2003-05-22 2004-12-09 Freescale Semiconductor, Inc. Transistor with independant gate structures
EP1498958A2 (de) * 2003-07-18 2005-01-19 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Halbleiterbauelement mit mehrfachem Gate und diesbezügliches Herstellungsverfahren

Similar Documents

Publication Publication Date Title
DE102014201625B4 (de) Verfahren zum Bilden einer Vorrichtung (Fin-FET)
DE102017012299B3 (de) Von dielektrischen finnen und abstandshaltern begrenzte epitaxlale strukturelemente und verfahren zu ihrer herstellung
DE102014203524B4 (de) Verfahren zum Ausbilden von defektarmen Ersatzflossen für ein FinFET-Halbleiterbauelement sowie daraus resultierende Bauelemente
DE102013104523B4 (de) Verfahren zur Herstellung einer FinFET-Vorrichtung einschließlich eines Fußbereichs eines Grat-Elements sowie FinFET
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE112004000578B4 (de) Verfahren zur Herstellung eines Gates in einem FinFET-Bauelement und Dünnen eines Stegs in einem Kanalgebiet des FinFET-Bauelements
DE112006002726B4 (de) Isolierung von selbstausgerichteten Gates
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102013209110B4 (de) Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102013105608B3 (de) FinFET mit Metallgate und Gate-Kontaktstruktur und Herstellungsverfahren dafür
DE112005000394T5 (de) Halbleiterbauelement mit Mehrgatestruktur und Verfahren zu seiner Herstellung
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE112006001735T5 (de) Blockkontaktarchitekturen für Transistoren mit Kanälen in einer Nano-Größenordnung
DE102008025708A1 (de) Kontaktstruktur für FinFET-Bauelement
DE102018218869A1 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
DE102019201057A1 (de) Verfahren zum Durchführen von Finnen-Schnitt-Ätz-Prozessen für FinFet-Halbleitervorrichtungen
DE112004001442T5 (de) Variieren der Ladungsträgerbeweglichkeit in Halb-Leiterbauelementen, um Gesamtentwurfsziele zu erreichen
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
WO2003015182A2 (de) Steg-feldeffekttransistor und verfahren zum herstellen eines steg-feldeffekttransistors
DE10348007B4 (de) Verfahren zum Strukturieren und Feldeffekttransistoren
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection