JP2007317846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007317846A JP2007317846A JP2006145331A JP2006145331A JP2007317846A JP 2007317846 A JP2007317846 A JP 2007317846A JP 2006145331 A JP2006145331 A JP 2006145331A JP 2006145331 A JP2006145331 A JP 2006145331A JP 2007317846 A JP2007317846 A JP 2007317846A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- silicon nitride
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 239000005380 borophosphosilicate glass Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 description 1
- BDZBKCUKTQZUTL-UHFFFAOYSA-N triethyl phosphite Chemical compound CCOP(OCC)OCC BDZBKCUKTQZUTL-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】
ワード線間に位置するコンタクトホールをＳＡＣ法を用いてドライエッチングで形成してさえも、ワード線カバー膜の肩がエッチングされコンタクトプラグとワード線とがショートする問題を回避する方法を提供する。
【解決手段】
コンタクトホールの側面、底面およびその他の露出する表面を全て窒化シリコン膜で覆った状態で酸化シリコン膜からなるコンタクトホール部分の絶縁膜をフッ酸含有溶液を用いて除去する。ドライエッチングを用いないので肩がエッチングされるのを回避できる。
【選択図】図１９
ワード線間に位置するコンタクトホールをＳＡＣ法を用いてドライエッチングで形成してさえも、ワード線カバー膜の肩がエッチングされコンタクトプラグとワード線とがショートする問題を回避する方法を提供する。
【解決手段】
コンタクトホールの側面、底面およびその他の露出する表面を全て窒化シリコン膜で覆った状態で酸化シリコン膜からなるコンタクトホール部分の絶縁膜をフッ酸含有溶液を用いて除去する。ドライエッチングを用いないので肩がエッチングされるのを回避できる。
【選択図】図１９
Description
本発明は、半導体装置の製造方法に係り、特にＤＲＡＭ(Dynamic Random Access Memory)のメモリセルにおけるコンタクトホールの形成に好適な半導体装置の製造方法に関する。
最初に、図１に示した断面図を用いＤＲＡＭの製造方法の一例について、その概要を説明する。
シリコンからなる半導体基板１の所定の領域に絶縁膜を埋め込んで形成される素子分離領域２が形成される。次に、ゲート絶縁膜３、ゲート電極５および６、不純物拡散層９および１０からなるトランジスタが形成される。各々のゲート電極は、ワード線４、５、６、７を構成している。ワード線は絶縁膜８で覆われた後、層間絶縁膜１１が形成される。その後、層間絶縁膜１１内に、不純物拡散層９および１０に接続されるコンタクトプラグ１２、１３、１４が形成される。全面に層間絶縁膜１５を形成した後、コンタクトプラグ１３に接続するビット線コンタクトプラグ１６が形成され、ビット線コンタクトプラグ１６に接続してビット線１７が形成される。ビット線上に層間絶縁膜１８を形成した後、コンタクトプラグ１２および１４に接続するように、層間絶縁膜１５および１８を貫通して容量コンタクトプラグ１９が形成される。その後、窒化シリコン膜２０および酸化シリコン膜２１が形成され、容量コンタクトプラグ１９が露出するように深孔が形成される。深孔内にキャパシタの下部電極２２、容量絶縁膜２３、上部電極２４が形成されキャパシタを構成する。この後、さらに層間絶縁膜の形成、配線の形成を繰り返しＤＲＡＭ素子が完成する。
シリコンからなる半導体基板１の所定の領域に絶縁膜を埋め込んで形成される素子分離領域２が形成される。次に、ゲート絶縁膜３、ゲート電極５および６、不純物拡散層９および１０からなるトランジスタが形成される。各々のゲート電極は、ワード線４、５、６、７を構成している。ワード線は絶縁膜８で覆われた後、層間絶縁膜１１が形成される。その後、層間絶縁膜１１内に、不純物拡散層９および１０に接続されるコンタクトプラグ１２、１３、１４が形成される。全面に層間絶縁膜１５を形成した後、コンタクトプラグ１３に接続するビット線コンタクトプラグ１６が形成され、ビット線コンタクトプラグ１６に接続してビット線１７が形成される。ビット線上に層間絶縁膜１８を形成した後、コンタクトプラグ１２および１４に接続するように、層間絶縁膜１５および１８を貫通して容量コンタクトプラグ１９が形成される。その後、窒化シリコン膜２０および酸化シリコン膜２１が形成され、容量コンタクトプラグ１９が露出するように深孔が形成される。深孔内にキャパシタの下部電極２２、容量絶縁膜２３、上部電極２４が形成されキャパシタを構成する。この後、さらに層間絶縁膜の形成、配線の形成を繰り返しＤＲＡＭ素子が完成する。
近年、高集積化の進展に伴い、配線の幅、間隔、コンタクトホールの径が狭まり、その加工が極めて困難な状況になってきている。中でも図１に示したコンタクトプラグ１２、１３、１４の形成においては、より加工を容易にするため、後述の特許文献に記載されているＳＡＣ（Self Aligned Contact）法が用いられるようになっている。しかし、ＳＡＣ法を用いてさえも、コンタクトホールを形成する際に絶縁膜８の肩が削れてしまい、コンタクトプラグとワード線とが短絡してしまう問題が深刻化してきた。
以下、従来技術の上記短絡の問題について、図２から図６を用いてさらに詳細に説明する。図２は図１に対応するメモリセルの平面図を、図３から図６は工程順からなる一連の断面図を示している。
最初に、図２の平面図について説明する。素子分離領域２に囲まれた活性領域を横切るようにワード線４、５、６、７が縦方向に形成されている。活性領域のワード線間は、不純物拡散層９および１０に相当している。不純物拡散層の上部に重なるコンタクトプラグ１２、１３、１４の位置を黒丸１２ａ、１３ａ、１４ａで示している。図１および、図３から図６は、図２のＸ−Ｘ方向の断面を示したものである。
次に、図３から図６の一連の断面図を用いて、従来のコンタクトプラグの形成方法について説明する。
初めに、図３に示すように、ワード線４、５、６、７を形成した後、その上に層間絶縁膜１１が形成される。ワード線は、多結晶シリコン膜１０１、タングステン膜１０１ａ、窒化シリコン膜１０２、および窒化シリコン膜１０２とタングステン膜１０１ａを囲むように形成された窒化シリコン膜１０３で構成されている。ワード線を含む全面に窒化シリコン膜１０４が形成され、さらに酸化シリコン膜からなる層間絶縁膜１１が形成され、ＣＭＰ(Chemical Mechanical Polishing)法により表面が平坦化されている。なお、ここではゲート絶縁膜は省略している。
初めに、図３に示すように、ワード線４、５、６、７を形成した後、その上に層間絶縁膜１１が形成される。ワード線は、多結晶シリコン膜１０１、タングステン膜１０１ａ、窒化シリコン膜１０２、および窒化シリコン膜１０２とタングステン膜１０１ａを囲むように形成された窒化シリコン膜１０３で構成されている。ワード線を含む全面に窒化シリコン膜１０４が形成され、さらに酸化シリコン膜からなる層間絶縁膜１１が形成され、ＣＭＰ(Chemical Mechanical Polishing)法により表面が平坦化されている。なお、ここではゲート絶縁膜は省略している。
次に、図４に示すように、リソグラフィ法を用いてホトレジスト１０５にパターンを形成し、コンタクトホールパターン１２ａ、１３ａ、１４ａを形成する。これらのコンタクトホールパターンは、図２に示したコンタクトプラグの位置１２ａ、１３ａ、１４ａに相当している。
次に、図５に示すように、ドライエッチング法によりホトレジスト１０５をマスクとしてコンタクトホール１０９を形成する。酸化シリコン膜からなる層間絶縁膜１１のエッチングは、フッ素を含有するガスプラズマを用いて行なう。この時、窒化シリコン膜のエッチング速度に対する酸化シリコン膜のエッチング速度を３倍程度にしか確保できないため、層間絶縁膜１１をエッチングしている間に窒化シリコン膜１０４、１０３、１０２もエッチングされてしまう。上記エッチング速度比は、ドライエッチングにおける材料固有の特性を示すものであり、ガスプラズマの条件を変更しても大幅に変えることは困難である。
次に、図６に示すように、多結晶シリコン膜をコンタクトホール１０９が埋まるように形成した後、エッチバックして各々のコンタクトホール１０９にコンタクトプラグ１２、１３、１４を形成する。この結果、前述のように、コンタクトホールの形成時、ワード線の肩に位置する窒化シリコン膜がエッチングされているため、コンタクトプラグとワード線を構成するタングステン１０１ａの間の絶縁膜が薄くなってしまい、短絡しやすくなってしまう。短絡が発生するとＤＲＡＭ動作は不可となる。
上記コンタクトホールの形成に関連する文献として以下に記載の特許文献が挙げられる。
特開２００１−２３０３８３号公報
特開平１０−２８９９５１号公報
特開平１０−６５００２号公報
上記コンタクトホールの形成に関連する文献として以下に記載の特許文献が挙げられる。
上述のように、ドライエッチングを用いたコンタクトホールの形成方法においては、図６の黒丸Ａで示した部分の絶縁膜が薄くなってしまい、コンタクトプラグとワード線の短絡を防止することが困難となっている。ＤＲＡＭの正常動作を達成するためには、コンタクトプラグとワード線の間の絶縁膜を十分厚く確保して短絡を防止するコンタクトホールの形成方法が望まれている。
上記問題に鑑み、本発明の目的は、コンタクトプラグとワード線の間の絶縁膜の膜厚を十分厚く残して短絡を防止できるコンタクトホールの形成に関する半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板表面に、素子分離領域で囲まれた活性領域を形成する工程と、前記活性領域を横切って配置される複数のワード線を形成する工程と、前記ワード線を含む全面に絶縁膜を形成する工程と、前記活性領域上に位置する前記ワード線間の前記絶縁膜をエッチングしてコンタクトホールを形成する工程を有する半導体装置の製造方法であって、前記絶縁膜のエッチングは、液体を用いた湿式エッチング法により行なうことを特徴としている。
また、前記ワード線を形成する工程は、前記ワード線を形成した後、前記絶縁膜を形成する前に、前記ワード線、前記活性領域表面および前記素子分離領域表面を含む全面に第１の窒化シリコン膜を形成する工程を含むことを特徴としている。
また、前記絶縁膜を形成する工程は、前記絶縁膜を形成した後、前記ワード線上面に位置する前記第１の窒化シリコン膜表面が露出するまでエッチバックする工程を含むことを特徴としている。
また、前記絶縁膜をエッチングしてコンタクトホールを形成する工程は、前記絶縁膜をエッチバックして前記第１の窒化シリコン膜表面を露出させる工程の後、前記活性領域と同一のホトレジストパターンを形成し、前記ホトレジストパターンをマスクにして、前記素子分離領域上の絶縁膜をドライエッチングにより除去する工程と、前記ホトレジストパターンを除去した後、全面に第２の窒化シリコン膜を形成する工程と、前記第２の窒化シリコン膜上に層間絶縁膜を形成し、表面を平坦化する工程と、前記平坦化された層間絶縁膜上に第３の窒化シリコン膜を形成する工程と、前記活性領域上の所定の位置にホトレジストからなるコンタクトホールパターンを形成する工程と、前記コンタクトホールパターンをマスクとして前記第３の窒化シリコン膜および前記層間絶縁膜をドライエッチングし、第１のコンタクトホールを形成し、前記第２の窒化シリコン膜の表面を露出させる工程と、ホトレジストからなるコンタクトホールパターンを除去した後、第４の窒化シリコン膜を全面に形成する工程と、前記第１のコンタクトホール底部に位置する前記第４の窒化シリコン膜および前記第２の窒化シリコン膜をドライエッチングして前記絶縁膜の表面を露出させる工程と、表面が露出した前記絶縁膜を湿式エッチング法により除去して第２のコンタクトホールを形成する工程と、前記活性領域表面に露出した前記第１の窒化シリコン膜をドライエッチングし、前記活性領域表面の半導体基板を露出させる工程を含むことを特徴としている。
さらに、前記コンタクトホールパターンの直径は、前記活性領域と同一のホトレジストパターンの短辺よりも小さいことを特徴としている。
本発明では、コンタクトホールの形成に必要な絶縁膜の除去に湿式エッチングを用いているので、窒化シリコン膜のエッチング速度に対して酸化シリコン膜のエッチング速度を１００倍程度速めることが可能となる。したがって、窒化シリコン膜をほとんどエッチングせずに酸化シリコン膜からなる絶縁膜を選択的に除去することができる。その結果、コンタクトプラグとワード線の短絡を完全に防止することが可能となる。
以下、本発明の実施例について図７および図８の断面図、図９の平面図、図１０から図１９の一連の断面図を用いて詳細に説明する。なお、各々の断面図には（ａ）図と（ｂ）図を併記している。（ａ）図は、図９の平面図に示したＸ−Ｘ断面を、（ｂ）図は同じくＹ−Ｙ断面をそれぞれ示している。
最初に、図７（ａ）に示したように、ｐ型単結晶シリコンから成る半導体基板１表面の所定の領域に周知の方法により素子分離領域２を形成し、半導体基板表面に熱酸化法により厚さ４ｎｍのゲート酸化膜を形成（図には示していない）した後、モノシラン（SiH4)を原料ガスとする周知のＣＶＤ(Chemical Vapor Deposition)法により多結晶シリコン膜１０１を堆積した。多結晶シリコン膜１０１の厚さは１００ｎｍとした。次に、周知のスパッタ法により厚さ７０ｎｍのタングステン膜１０１ａを堆積し、さらにモノシランとアンモニア（NH3)を原料ガスとする周知のプラズマＣＶＤ法により厚さ１４０ｎｍの窒化シリコン膜１０２を堆積した。次に、リソグラフィとドライエッチング法を用い、窒化シリコン膜１０２およびタングステン膜１０１ａをエッチングし、多結晶シリコン膜１０１を露出させた。窒化シリコン膜１０２はフッ素含有プラズマを用い、タングステン膜１０１ａは塩素含有プラズマを用いてエッチングした。その後、ジクロルシラン（SiH2Cl2)とアンモニアを原料ガスとする周知のＣＶＤ法により厚さ１５ｎｍの窒化シリコン膜１０３を堆積した。さらに、窒化シリコン膜１０３をドライエッチング法によりエッチバックして窒化シリコン膜１０２およびタングステン膜１０１ａの側壁に窒化シリコン膜１０３のサイドウォールを形成した。このエッチバックにより、タングステン膜１０１ａがない領域の多結晶シリコン膜１０１を露出させた。次に、露出した多結晶シリコン膜１０１を塩素含有ガスプラズマによりドライエッチングして、多結晶シリコン膜１０１、タングステン膜１０１ａ、窒化シリコン膜１０２および１０３から成るワード線を形成した。この段階で、イオン注入法を用い半導体基板表面に不純物拡散層を形成しても良い。また、タングステン膜１０１ａを形成する前にシリコン膜１０１表面にバリヤ層として窒化タングステン膜を形成することが望ましい。
上記ワード線を形成した後、テトラエトキシシラン（Si(OC2H5)4)を原料ガスとする周知のＣＶＤ法により厚さ７ｎｍの酸化シリコン膜１０４ａを全面に堆積し、さらに厚さ３０ｎｍの第１の窒化シリコン膜１０４をプラズマＣＶＤ法により全面に堆積した。次に、ワード線が全て覆われるように厚さ６００ｎｍのＢＰＳＧ（Boro-Phospho Silicate Glass）から成る絶縁膜１１を形成した。ＢＰＳＧは、テトラエトキシシランとトリエトキシボロン（B(OC2H5)3）とトリエトキシホスフィン（P(OC2H5)3）を原料ガスとしオゾンを酸化剤とする周知のプラズマＣＶＤ法により堆積した。その後、７５０℃のスチーム雰囲気で熱処理し、流動化させて表面を平坦化した。次に、絶縁膜１１をＣＭＰ(Chemical Mechanical Polishing)法により第１の窒化シリコン膜１０４の表面が露出するまでエッチバックした。この段階では、図７（ｂ）に示したＹ−Ｙ断面には半導体基板１上に酸化シリコン膜１０４ａ、第１の窒化シリコン膜１０４、酸化シリコン膜１１が現れている。なお、酸化シリコン膜１０４ａを形成した後、もしくは第１の窒化シリコン膜１０４を形成した後にイオン注入法を用いて半導体基板表面に不純物拡散層を形成しても良い。また、酸化シリコン膜１０４ａに代えて、酸窒化シリコン膜を用いても良い。酸窒化シリコン膜は、ジクロルシランとアンモニアと一酸化二窒素（N2O）を原料ガスとするＣＶＤ法により形成することができる。
次に、図８（ａ）（ｂ）に示したように、リソグラフィ法によりホトレジスト１０５のパターンを形成した。図９に、図８に示したホトレジスト１０５パターンの平面図を示した。ワード線４、５、６、７上で、素子分離領域２で囲まれる活性領域と同一パターンとした。
次に、図１０（ａ）（ｂ）に示したように、ドライエッチング法によりレジストパターン以外の領域の絶縁膜１１をエッチングした。エッチングには、オクタシクロフロロペンタン(C5F8)を主たるエッチングガスとして用い、圧力は４０ｍTorrとした。この時、絶縁膜１１と窒化シリコン膜のエッチング速度比が３程度しかないため、ホトレジストパターンからはみ出した両端のワード線上部に位置する第１の窒化シリコン膜１０４、酸化シリコン膜１０４ａ、窒化シリコン膜１０３および１０２の一部も同時にエッチングされる。しかし、この部分がエッチングされても、この部分にはコンタクトプラグが形成されないのでワード線との短絡の問題は生じない。なお、このドライエッチングにおいてホトレジスト１０５がエッチングのマスクとして不十分となる場合がある。この場合には、シリコン膜や非晶質炭素膜などをハードマスクとして用いることができる。すなわち、ホトレジスト１０５を形成する前にシリコン膜などを形成しておき、レジストパターンをシリコン膜に転写して、シリコン膜を実質的マスクとして用いることができる。
次に、図１１（ａ）（ｂ）に示したように、ホトレジスト１０５を除去した後、ジクロルシランとアンモニアを原料ガスとする周知のＣＶＤ法により厚さ３０ｎｍの第２の窒化シリコン膜２０１を全面に堆積した。
次に、図１２（ａ）（ｂ）に示したように、厚さ６００ｎｍのＢＰＳＧから成る層間絶縁膜２０２を堆積した。その後、７５０℃のスチーム雰囲気で熱処理し、流動化させて表面を平坦化した。さらにＣＭＰ法により表面の平坦化を図った。次に、モノシランとアンモニアを原料ガスとするプラズマＣＶＤ法により厚さ６０ｎｍの第３の窒化シリコン膜２０３を堆積した。
次に、図１３（ａ）（ｂ）に示したように、リソグラフィ法によりホトレジスト１０５のコンタクトホールパターン１２ａ、１３ａ、１４ａを形成した。このコンタクトホールパターンは、図２の平面図に示したコンタクトホールパターン１２ａ、１３ａ、１４ａに対応している。
次に、図１４（ａ）（ｂ）に示したように、ホトレジスト１０５をマスクとして、第３の窒化シリコン膜２０３、および層間絶縁膜２０２をドライエッチングし、第２の窒化シリコン膜２０１の表面を露出させて第１のコンタクトホール２０５ａを形成した。この時、コンタクトホールパターン１２ａ、１３ａ、１４ａが図９に示した活性領域に相当するホトレジスト１０５のパターンをはみ出していると、（ｂ）図において絶縁膜１１の上面に位置する第２の窒化シリコン膜２０１を横方向に外れてしまい、半導体基板まで到達する深い溝が発生してしまう。したがって、本発明においては、コンタクトホールパターン１２ａ、１３ａ、１４ａの直径が、図９に示した平面図のホトレジスト１０５のパターンの短辺よりも小さく、且つホトレジスト１０５のパターンをはみ出さないことが必要である。
次に、図１５（ａ）（ｂ）に示したように、ホトレジスト１０５を除去した後、ジクロルシランとアンモニアを原料ガスとするＣＶＤ法により厚さ３０ｎｍの第４の窒化シリコン膜２０４を形成した。
次に、図１６（ａ）（ｂ）に示したように、フッ素含有プラズマを用いたドライエッチング法により第４の窒化シリコン膜２０４および第２の窒化シリコン膜２０１をエッチバックしてＢＰＳＧ膜から成る絶縁膜１１の表面を露出させた。この時、最上面に位置する第３の窒化シリコン膜２０３もエッチバックされるが、予め６０ｎｍの厚さで形成しているので、３０ｎｍ程度の厚さの窒化シリコン膜が残存する。
次に、図１７（ａ）（ｂ）に示したように、フッ酸含有溶液によりＢＰＳＧ膜から成る絶縁膜１１をエッチングして第２のコンタクトホール２０５を形成した。この段階では、絶縁膜１１の側面、底面およびその他の表面は、全てフッ酸含有溶液によるエッチング速度の遅い窒化シリコン膜で覆われるように構成しているので、ＢＰＳＧ膜からなる絶縁膜１１だけを選択的に除去することができる。ここでは、フッ酸含有溶液として２８ｍｌのHFと１７０ｍｌのH2Oに１１３ｇのNH4F（弗化アンモニウム）を溶解させたＢＨＦ（Buffered HF）を用いた。この溶液を用いた場合、厚さ３００ｎｍのＢＰＳＧ膜からなる絶縁膜１１をエッチングする間に窒化シリコン膜は１.５ｎｍしかエッチングされない。したがって、このエッチング速度差を利用して絶縁膜を１１を選択的に除去することが可能となる。本実施例では、絶縁膜１１にＢＰＳＧ膜を用いているが、Ｂ（ボロン）やＰ（リン）を含まない酸化シリコン膜であっても同様に高いエッチング速度差を実現することができる。なお、ＢＰＳＧ膜と窒化シリコン膜でエッチング速度が異なることは周知である。
次に、図１８（ａ）（ｂ）に示したように、フッ素含有プラズマを用いたドライエッチング法により半導体基板１表面に露出した第１の窒化シリコン膜１０４および酸化シリコン膜１０４ａをエッチングし、半導体基板表面を露出させた。なお、第１の窒化シリコン膜１０４および酸化シリコン膜１０４ａをエッチングする前もしくはエッチングした後、イオン注入法を用いて、半導体基板１の表面に所望の不純物拡散層を形成しても良い。
次に、図１９（ａ）（ｂ）に示したように、フッ酸含有溶液により半導体基板表面を清浄化する処理を行なった後、第１のコンタクトホール２０５ａおよび第２のコンタクトホール２０５が埋まるように、リンを含有するシリコン膜をＣＶＤ法により形成した。その後、ＣＭＰ法を用いて層間絶縁膜２０２の表面に形成されたシリコン膜を除去し、コンタクトプラグ１２、１３、１４を形成した。以下、図１に示したように、ビット線の形成、キャパシタの形成、配線の形成等を経てＤＲＡＭを形成できる。
本実施例によれば、ワード線間に形成するコンタクトホールを溶液エッチングで形成しているので、ワード線を構成する上部絶縁膜の肩の部分が削れることを回避することができ、コンタクトプラグ１２、１３、１４とタングステン１０１ａが短絡する問題を防止できる効果がある。
また、図１８に示した段階で、さらに窒化シリコン膜や酸化シリコン膜を全面に形成してエッチバックし、コンタクトホールの側壁にサイドウオールを形成した後、イオン注入法により半導体基板表面に不純物拡散層を形成して、その後コンタクトプラグを形成することもできる。
１ 半導体基板
２ 素子分離領域
３ ゲート絶縁膜
４、５、６、７ ゲート電極、ワード線
８ 絶縁膜
９、１０ 不純物拡散層
１１、１５、１８、２０２ 層間絶縁膜
１２、１３、１４ コンタクトプラグ
１２ａ、１３ａ、１４ａ コンタクトプラグの位置、コンタクトホールパターン
１６ ビット線コンタクトプラグ
１７ ビット線
１９ 容量コンタクトプラグ
２０、１０２、１０３、１０４、２０１、２０３、２０４ 窒化シリコン膜
２１、１０４ａ 酸化シリコン膜
２２ 下部電極
２３ 容量絶縁膜
２４ 上部電極
１０１ 多結晶シリコン膜
１０１ａ タングステン膜
１０５ ホトレジスト
１０９ コンタクトホール
２０５ａ 第１のコンタクトホール
２０５ 第２のコンタクトホール
２ 素子分離領域
３ ゲート絶縁膜
４、５、６、７ ゲート電極、ワード線
８ 絶縁膜
９、１０ 不純物拡散層
１１、１５、１８、２０２ 層間絶縁膜
１２、１３、１４ コンタクトプラグ
１２ａ、１３ａ、１４ａ コンタクトプラグの位置、コンタクトホールパターン
１６ ビット線コンタクトプラグ
１７ ビット線
１９ 容量コンタクトプラグ
２０、１０２、１０３、１０４、２０１、２０３、２０４ 窒化シリコン膜
２１、１０４ａ 酸化シリコン膜
２２ 下部電極
２３ 容量絶縁膜
２４ 上部電極
１０１ 多結晶シリコン膜
１０１ａ タングステン膜
１０５ ホトレジスト
１０９ コンタクトホール
２０５ａ 第１のコンタクトホール
２０５ 第２のコンタクトホール
Claims (5)
- 半導体基板表面に、素子分離領域で囲まれた活性領域を形成する工程と、前記活性領域を横切って配置される複数のワード線を形成する工程と、前記ワード線を含む全面に絶縁膜を形成する工程と、前記活性領域上に位置する前記ワード線間の前記絶縁膜をエッチングしてコンタクトホールを形成する工程を有する半導体装置の製造方法であって、
前記コンタクトホールを形成する前記絶縁膜のエッチングは、液体を用いた湿式エッチング法により行なうことを特徴とする半導体装置の製造方法。 - 前記ワード線を形成する工程は、前記ワード線を形成した後、前記絶縁膜を形成する前に、前記ワード線、前記活性領域表面および前記素子分離領域表面を含む全面に第１の窒化シリコン膜を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程は、前記絶縁膜を形成した後、前記ワード線上面に位置する前記第１の窒化シリコン膜表面が露出するまで前記絶縁膜をエッチバックする工程を含むことを特徴とする請求項１および２記載の半導体装置の製造方法。
- （１）前記絶縁膜をエッチバックして前記第１の窒化シリコン膜表面を露出させる工程の後、
（２）前記活性領域と同一のホトレジストパターンを形成し、前記ホトレジストパターンをマスクにして、前記素子分離領域上の絶縁膜をドライエッチングにより除去する工程と、
（３）前記ホトレジストパターンを除去した後、全面に第２の窒化シリコン膜を形成する工程と、
（４）前記第２の窒化シリコン膜上に層間絶縁膜を形成し、表面を平坦化する工程と、
（５）前記平坦化された層間絶縁膜上に第３の窒化シリコン膜を形成する工程と、
（６）前記活性領域上の所定の位置にホトレジストからなるコンタクトホールパターンを形成する工程と、
（７）前記コンタクトホールパターンをマスクとして前記第３の窒化シリコン膜および前記層間絶縁膜をドライエッチングし、第１のコンタクトホールを形成し、前記第２の窒化シリコン膜の表面を露出させる工程と、
（８）ホトレジストからなるコンタクトホールパターンを除去した後、第４の窒化シリコン膜を全面に形成する工程と、
（９）前記第１のコンタクトホール底部に位置する前記第４の窒化シリコン膜および前記第２の窒化シリコン膜をドライエッチングして前記絶縁膜の表面を露出させる工程と、
（１０）表面が露出した前記絶縁膜を湿式エッチング法により除去して第２のコンタクトホールを形成する工程と、
（１１）前記活性領域表面に露出した前記第１の窒化シリコン膜をドライエッチングし、前記活性領域表面の半導体基板を露出させる工程を含むことを特徴とする１乃至３記載の半導体装置の製造方法。 - 前記ホトレジストからなるコンタクトホールパターンの直径は、前記活性領域と同一のホトレジストパターンの短辺よりも小さいことを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006145331A JP4205734B2 (ja) | 2006-05-25 | 2006-05-25 | 半導体装置の製造方法 |
| US11/798,734 US7582554B2 (en) | 2006-05-25 | 2007-05-16 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006145331A JP4205734B2 (ja) | 2006-05-25 | 2006-05-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007317846A true JP2007317846A (ja) | 2007-12-06 |
| JP4205734B2 JP4205734B2 (ja) | 2009-01-07 |
Family
ID=38750059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006145331A Expired - Fee Related JP4205734B2 (ja) | 2006-05-25 | 2006-05-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7582554B2 (ja) |
| JP (1) | JP4205734B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR102143438B1 (ko) * | 2014-12-04 | 2020-08-11 | 삼성전자주식회사 | 반도체 소자용 액티브 구조물 및 이의 형성 방법 |
Family Cites Families (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
| DE69219529T2 (de) * | 1991-08-06 | 1997-12-11 | Nec Corp | Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat |
| US5407860A (en) * | 1994-05-27 | 1995-04-18 | Texas Instruments Incorporated | Method of forming air gap dielectric spaces between semiconductor leads |
| JPH0831936A (ja) | 1994-07-15 | 1996-02-02 | Sony Corp | 配線の形成方法 |
| JPH09321239A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3795634B2 (ja) * | 1996-06-19 | 2006-07-12 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100325383B1 (ko) * | 1996-07-12 | 2002-04-17 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
| US5792687A (en) * | 1996-08-01 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method for fabricating high density integrated circuits using oxide and polysilicon spacers |
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
| JPH1065002A (ja) | 1996-08-23 | 1998-03-06 | Oki Electric Ind Co Ltd | コンタクトホール形成方法 |
| US6077763A (en) * | 1996-11-19 | 2000-06-20 | United Microelectronics Corp. | Process for fabricating a self-aligned contact |
| US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
| JPH10242420A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10289951A (ja) | 1997-04-15 | 1998-10-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6329681B1 (en) * | 1997-12-18 | 2001-12-11 | Yoshitaka Nakamura | Semiconductor integrated circuit device and method of manufacturing the same |
| JPH11186419A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR100258364B1 (ko) * | 1997-12-27 | 2000-06-01 | 김영환 | 반도체 소자의 콘택 제조방법 |
| KR100276387B1 (ko) * | 1998-01-08 | 2000-12-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| US6121098A (en) * | 1998-06-30 | 2000-09-19 | Infineon Technologies North America Corporation | Semiconductor manufacturing method |
| US6607955B2 (en) * | 1998-07-13 | 2003-08-19 | Samsung Electronics Co., Ltd. | Method of forming self-aligned contacts in a semiconductor device |
| JP2000156480A (ja) * | 1998-09-03 | 2000-06-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6528835B1 (en) * | 1998-11-20 | 2003-03-04 | Texas Instruments Incorporated | Titanium nitride metal interconnection system and method of forming the same |
| JP2001168092A (ja) * | 1999-01-08 | 2001-06-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6429124B1 (en) * | 1999-04-14 | 2002-08-06 | Micron Technology, Inc. | Local interconnect structures for integrated circuits and methods for making the same |
| KR100298458B1 (ko) * | 1999-04-15 | 2001-09-26 | 김영환 | 반도체 소자의 배선 형성 방법 |
| KR100474546B1 (ko) * | 1999-12-24 | 2005-03-08 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2001230383A (ja) | 2000-02-16 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6420250B1 (en) * | 2000-03-03 | 2002-07-16 | Micron Technology, Inc. | Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates |
| US7030029B2 (en) * | 2000-05-12 | 2006-04-18 | Tokyo Electron Limited | Method of high selectivity SAC etching |
| KR100331568B1 (ko) * | 2000-05-26 | 2002-04-06 | 윤종용 | 반도체 메모리 소자 및 그 제조방법 |
| KR100363099B1 (ko) * | 2001-01-12 | 2002-12-05 | 삼성전자 주식회사 | 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법 |
| US6335248B1 (en) * | 2001-04-30 | 2002-01-01 | International Business Machines Corporation | Dual workfunction MOSFETs with borderless diffusion contacts for high-performance embedded DRAM technology |
| JP4911838B2 (ja) * | 2001-07-06 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6730553B2 (en) * | 2001-08-30 | 2004-05-04 | Micron Technology, Inc. | Methods for making semiconductor structures having high-speed areas and high-density areas |
| US6528418B1 (en) * | 2001-09-20 | 2003-03-04 | Hynix Semiconductor Inc. | Manufacturing method for semiconductor device |
| US6995414B2 (en) * | 2001-11-16 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device including multi-layer gate structure |
| JP3781666B2 (ja) * | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
| KR100444306B1 (ko) * | 2001-12-31 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100464416B1 (ko) * | 2002-05-14 | 2005-01-03 | 삼성전자주식회사 | 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법 |
| US6709926B2 (en) * | 2002-05-31 | 2004-03-23 | International Business Machines Corporation | High performance logic and high density embedded dram with borderless contact and antispacer |
| JP4102112B2 (ja) * | 2002-06-06 | 2008-06-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6683342B2 (en) * | 2002-06-19 | 2004-01-27 | United Microelectronics Corp. | Memory structure and method for manufacturing the same |
| JP2004119644A (ja) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US20040061190A1 (en) * | 2002-09-30 | 2004-04-01 | International Business Machines Corporation | Method and structure for tungsten gate metal surface treatment while preventing oxidation |
| US6812150B2 (en) * | 2002-12-26 | 2004-11-02 | Micron Technology, Inc. | Methods for making semiconductor device structures with capacitor containers and contact apertures having increased aspect ratios |
| JP2004273600A (ja) * | 2003-03-06 | 2004-09-30 | Renesas Technology Corp | 半導体装置の製造方法 |
| TWI225671B (en) * | 2003-04-07 | 2004-12-21 | Nanya Technology Corp | Method of forming bit line contact via |
| TW584923B (en) * | 2003-04-10 | 2004-04-21 | Nanya Technology Corp | Bit line contact and method for forming the same |
| TWI223393B (en) * | 2003-04-15 | 2004-11-01 | Nanya Technology Corp | Method of filling bit line contact via |
| KR100532435B1 (ko) * | 2003-05-15 | 2005-11-30 | 삼성전자주식회사 | 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법 |
| JP3851914B2 (ja) * | 2003-07-09 | 2006-11-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| KR100518233B1 (ko) * | 2003-10-31 | 2005-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| TWI249774B (en) * | 2004-04-23 | 2006-02-21 | Nanya Technology Corp | Forming method of self-aligned contact for semiconductor device |
| US7141511B2 (en) * | 2004-04-27 | 2006-11-28 | Micron Technology Inc. | Method and apparatus for fabricating a memory device with a dielectric etch stop layer |
| KR100634371B1 (ko) * | 2004-05-25 | 2006-10-16 | 삼성전자주식회사 | 저항 소자를 구비하는 반도체 장치 및 그 제조 방법 |
| JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
| KR100640628B1 (ko) * | 2005-01-10 | 2006-10-31 | 삼성전자주식회사 | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 |
| KR100678478B1 (ko) * | 2005-06-29 | 2007-02-02 | 삼성전자주식회사 | 낸드형 불휘발성 메모리 장치 및 그 제조 방법 |
| JP5022614B2 (ja) * | 2006-03-20 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-05-25 JP JP2006145331A patent/JP4205734B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-16 US US11/798,734 patent/US7582554B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4205734B2 (ja) | 2009-01-07 |
| US20070275553A1 (en) | 2007-11-29 |
| US7582554B2 (en) | 2009-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4543392B2 (ja) | 半導体装置の製造方法 | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| JP4215787B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4221421B2 (ja) | 半導体装置およびその製造方法 | |
| US20060099768A1 (en) | Method of manufacturing a capacitor | |
| JP4552835B2 (ja) | キャパシタの製造方法 | |
| JP2013008732A (ja) | 半導体装置の製造方法 | |
| US20120015494A1 (en) | Method for fabricating bottom electrode of capacitors of dram | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| JP2007141904A (ja) | キャパシタおよびその製造方法 | |
| JP4437301B2 (ja) | 半導体装置の製造方法 | |
| JP4906278B2 (ja) | 半導体装置の製造方法 | |
| JP5641681B2 (ja) | 半導体装置の製造方法 | |
| US20050280035A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4205734B2 (ja) | 半導体装置の製造方法 | |
| US20080160759A1 (en) | Method for fabricating landing plug contact in semiconductor device | |
| JP2008171872A (ja) | 半導体装置及びその製造方法 | |
| JP2010129770A (ja) | 半導体装置およびその製造方法 | |
| JP2014038968A (ja) | 半導体装置の製造方法 | |
| JP2014022656A (ja) | パターン形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2008135670A (ja) | 半導体装置およびその製造方法 | |
| WO2014148561A1 (ja) | 半導体装置の製造方法 | |
| KR20050073043A (ko) | 반도체 소자의 비트 라인 형성방법 | |
| JP2011181729A (ja) | 半導体装置の製造方法 | |
| JPH09326476A (ja) | 波形酸化層スペーサ利用のメモリセル形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |