JP2007013020A - 電子デバイス用パッケージ及び電子デバイスの製造方法 - Google Patents

電子デバイス用パッケージ及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2007013020A
JP2007013020A JP2005194646A JP2005194646A JP2007013020A JP 2007013020 A JP2007013020 A JP 2007013020A JP 2005194646 A JP2005194646 A JP 2005194646A JP 2005194646 A JP2005194646 A JP 2005194646A JP 2007013020 A JP2007013020 A JP 2007013020A
Authority
JP
Japan
Prior art keywords
package
terminal
electronic device
external
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005194646A
Other languages
English (en)
Other versions
JP5007494B2 (ja
Inventor
Takashi Sato
隆史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005194646A priority Critical patent/JP5007494B2/ja
Priority to US11/427,570 priority patent/US7317246B2/en
Priority to CNB2006100957808A priority patent/CN100464406C/zh
Priority to KR20060062256A priority patent/KR100890074B1/ko
Publication of JP2007013020A publication Critical patent/JP2007013020A/ja
Application granted granted Critical
Publication of JP5007494B2 publication Critical patent/JP5007494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】
実装端子以外の外部端子を備える電子デバイス用パッケージに汎用性を持たせるパッケージを提供する。
【解決手段】
上記課題を解決するためのパッケージは、実装用の外部端子２６以外に外部端子を備える電子デバイス用パッケージであって、前記外部端子２６以外の外部端子と電気的に接続された内部端子１８ｅと、前記内部端子１８ｅと選択的に接続されるグランド接続用の外部端子２６ｄに接続された内部端子１８ｄとをパッケージ１０内に配設したことを特徴とする。また、このような構成のパッケージ１０では、実装用の外部端子２６以外の外部端子をリッド１４に設定すると良い。
【選択図】 図１

Description

本発明は電子デバイス用パッケージ及び電子デバイスの製造方法に係り、特に、内部実装部品としてデータの書き換えを可能とする電子部品を備えた電子デバイス用パッケージ及び前記パッケージを用いた電子デバイスの製造方法に関する。
電子デバイスのパッケージは、そのデバイスの機能、内部に実装する電子部品の特性等に合わせて種々の改良が加えられ、それぞれの仕様に合わせた形状、構造のものが開発されている。例えば特許文献１に開示されているパッケージは、圧電発振器用のパッケージであるが、内部に実装したＩＣに対して外部から情報の読み書きを可能とする構成を採っている。具体的には、パッケージの外部端子として、プリント基板等に実装するための端子の他に、ＩＣを制御するための端子を設けているのである。
このようなパッケージ構造の改良は従前の技術における課題を解決する上で必然的に行われており、本願出願人が技術開発する上においても例外では無い。実際、本願出願人は、上記特許文献１に開示されている圧電発振器に対する課題を見出し、種々研究を重ねた結果、前記課題を解決することができる圧電発振器を開発している。当該発明の概略は、ＩＣを制御するための端子を圧電発振器の蓋体とし、圧電発振器をプリント基板等へ実装する際に伴う短絡等の危険性を回避することができるようにしたというものである。
特開２０００−７７９４３号公報
上述したように改良を重ねた電子デバイスに用いられるパッケージは、それぞれ個々の目的に対しては非常に有効なものであると考えられる。ところが、１つの課題を解決するために特化された電子デバイスのパッケージ構造は、他の電子デバイスを製造する上において汎用性に乏しいという事実がある。実際、特許文献１に開示されたパッケージでも、ＩＣ制御用の外部端子を他の用途に用いたいという要望があった場合には、パッケージの内部構造を新たに設計しなおす必要が生じるのである。
そこで本発明では、実装端子以外の外部端子を備える電子デバイス用パッケージに汎用性を持たせることができるパッケージを提供すると共に、このパッケージを有効に用いる電子デバイスの製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る電子デバイス用パッケージは、実装用端子以外に外部端子を備える電子デバイスのパッケージであって、前記実装端子以外の外部端子と電気的に接続された内部端子と、前記内部端子と選択的に接続されるグランド接続用の外部実装端子に接続された内部端子とをパッケージ内に配設したことを特徴とする。このような構成のパッケージとすることで、製造されるパッケージは少なくとも前記内部端子同士を接続するものと、前記内部端子同士を接続しないものとの２つとすることができる。このため１つの基本構成を有するパッケージを製造段階において少なくとも２通りのパッケージとして選択的に完成させることができる。つまり、１つの基本構成を有するパッケージに汎用性を持たせることが可能となる。
上記のような構成の電子デバイス用パッケージでは、前記実装端子以外の外部端子と電気的に接続された内部端子と前記グランド接続用の外部実装端子に接続された内部端子との接続に金属ワイヤを用いると良い。金属ワイヤを用いた、いわゆるワイヤボンディングにより内部端子同士を接続することによれば、パッケージ、あるいは電子デバイスの製造段階において、内部端子同士を容易に接続することができる。
また、上記目的を達成するための本発明に係る電子デバイス用パッケージは、実装用端子以外に外部端子を備える電子デバイスのパッケージであって、前記実装端子以外の外部端子と電気的に接続された内部端子と、グランド接続用の外部実装端子に接続された内部端子とに選択的に分割される１つの内部端子をパッケージ内に配設したことを特徴とするものであっても良い。このような構成のパッケージであっても、製造されるパッケージは少なくとも前記内部端子同士を接続するものと、前記内部端子同士を接続しないものとの２つとすることができる。このため１つの基本構成を有するパッケージを製造段階において少なくとも２通りのパッケージとして選択的に完成させることができる。つまり、１つの基本構成を有するパッケージに汎用性を持たせることが可能となる。
また、上記構成の電子デバイス用パッケージでは、前記実装端子以外の外部端子をパッケージの蓋体とすると良い。パッケージの蓋体をグランドに接続する構造とすることにより、シールド効果を期待することができる。
また上記目的を達成するための本発明に係る電子デバイスの製造方法は、上記いずれかに記載の電子デバイス用パッケージを用いて電子デバイスを製造する方法であって、パッケージ内部に搭載する電子部品の仕様に応じて、電子部品と前記実装端子以外の外部端子と電気的に接続された内部端子との電気的接続と、前記実装端子以外の外部端子と電気的に接続された内部端子と前記グランド接続用の外部実装端子に接続された内部端子との電気的接続とを、選択的に実行することを特徴とする。このような電子デバイスの製造方法によれば、１つの基本構造を有するパッケージを用いて、電子部品の仕様に適応したパッケージを有する２つの電子部品を製造することが可能となる。よって上記電子デバイス用パッケージを有効に使用することができる。
以下、本発明の電子デバイス用パッケージ、及びこのパッケージを用いた電子デバイスの製造方法について、図面を参照しつつ詳細に説明する。なお、以下に示す実施の形態は、本発明を実施するうえでの好適な形態であり、本発明の技術的範囲は以下の実施形態のみに拘束されるものではない。
まず、図１、及び図２を参照して本発明の電子デバイス用パッケージに係る第１の実施形態について説明する。
本実施形態のパッケージ１０は、内部に電子部品１６を搭載するパッケージベース（以下、ベースという）１２と、前記電子部品１６を搭載したベース１２を封止するリッド（蓋体）１４とを基本構成とする。
前記ベース１２は、セラミックス等の絶縁部材で構成された複数の基板１２ａ〜１２ｃによって形成された箱型を成しており、内部に電子部品１６を搭載するためのキャビティを有する。各層を成す基板には設計に対応した金属パターンやビアホール、キャスタレーション等が設けられている。ベース１２に配設される金属パターンは大別してベース内部に配設される内部端子１８（１８ａ〜１８ｅ）と、ベース外部に配設される外部端子２６ｂ，２６ｄ（２６ａ，２６ｃ）、及びそれらの端子を接続するものとに分けることができ、前記ビアホールやキャスタレーションは、前記内部端子１８と前記外部端子２６とを電気的に接続する役割を担う。本実施形態で用いるベース１２は、基板１２ｂの上面に配設した内部端子１８ａ〜１８ｄと、基板１２ｃの下面に配設した外部端子２６ａ〜２６ｄ（２６ａ，２６ｃは不図示）とをビアホール（ビアホール内部に配した導電部材）２８で電気的に接続している。また、本実施形態のベース１２内部に配設された内部端子１８ｅは、ベース１２上部の開口部へと導かれたビアホール３０と電気的に接続されている。
本実施形態のパッケージ１０に用いられるリッド１４は、金属製であり、ベース１２を構成する素材をセラミックスとした場合には、熱膨張率の近いコバール等構成部材として選択することが望ましい。リッド１４を金属製とすることで、ベース１２封止後にリッド１４自体を内部端子１８ｅに接続された外部端子の１つとすることができるのである。
図１はパッケージ１０内部に搭載する電子部品１６として基本的な接続パッド（例えば、電子デバイスからの出力信号を制御する端子：ＳＴ、接地端子：ＧＮＤ、電子デバイスからの信号を出力する端子：ＯＵＴ、電源電圧を取得する端子：ＶＤＤ）２０ａ〜２０ｄのみを有するものを採用し、客先から外部端子として設けたリッド１４をグランド（ＧＮＤ）に接続したいという要望を受けた場合の例を示す。なお、図１（Ａ）はパッケージの平面を、同図（Ｂ）は（Ａ）におけるＡ−Ａ断面を、同図（Ｃ）は（Ａ）におけるＢ−Ｂ断面をそれぞれ示す概略図である。
このような場合はまず、客先の要望に見合った電子部品（例えばＩＣ）１６をベース１２のキャビティに搭載する。電子部品１６の搭載は、図示しない接着剤等を用いれば良い。ベース１２内に電子部品１６を搭載した後、金属ワイヤ２２を用いて内部端子１８ａ〜１８ｄと電子部品１６に設けられた接続パッド２０ａ〜２０ｄとを電気的に接続する（ワイヤボンディング）。ワイヤボンディングを行う際には、電子部品１６に設けられた接続パッド２０ａ〜２０ｄは、それぞれ設定に合った外部端子（外部実装端子）２６ａ〜２６ｄに接続された内部端子１８ａ〜１８ｄに接続する。本実施形態の場合、ＧＮＤ接続用端子として設定された外部端子２６ｄと接続される内部端子１８ｄに隣接して配設された内部端子１８ｅが、パッケージ１０封止後にリッド１４と電気的に接続される内部端子とされている。よって、上記のような要望があった場合には、前記内部端子１８ｅと内部端子１８ｄとを金属ワイヤ２４により電気的に接続することで、パッケージ１０封止後に前記リッド１４がＧＮＤ端子に接続されることとなる。リッド１４をＧＮＤに接続することにより、パッケージ１０の外部から入射される電磁波に対するシールド効果を期待することもできる。さらに、金属によって構成したリッド１４を電気的に浮いた状態とした場合、ベース１２に配設した端子等との間でいわゆるコンデンサとしての作用が働き、そこに蓄積される静電容量を考慮せねばならないということがあるが、リッド１４をＧＮＤに接続することによりそれを回避することが可能となる。このため、電子部品１６等の制御が容易となる。
一方、図２に示すように、搭載する電子部品１６が基本的な接続パッド２０ａ〜２０ｄ以外の接続パッド（例えば、電子部品内部に記録された情報を書き換えるための、書き込み制御パッド：ＰＥなど）２０ｅを備えるものである場合、本実施形態のパッケージ１０は次のようにして使用する。なお、図２（Ａ）はパッケージの平面を、同図（Ｂ）は（Ａ）におけるＡ−Ａ断面を、同図（Ｃ）は（Ａ）におけるＢ−Ｂ断面をそれぞれ示す概略図である。
電子部品１６をベース１２内部のキャビティに搭載する工程は図１に示した場合と同様である。次に、電子部品１６に設けられた接続パッド２０ａ〜２０ｅとベース１２内部に設けられた内部端子１８ａ〜１８ｅとをワイヤボンディングして電子部品１６をキャビティに実装する。本例の場合、電子部品１６に設けられた接続パッド２０の数と外部端子２６及び外部端子としてのリッド１４に接続された内部端子１８の数とが一致する構成となるため、接続パッド２０ａ〜２０ｅは各々の目的に合致した外部端子に接続された内部端子１８に接続されることとなる。本例の場合、書き込み制御パッド（ＰＥ）とした接続パッド２０ｅは、外部端子として設定されるリッド１４に接続された内部端子１８ｅに接続することとなる。
上記に挙げた例のように、本実施形態のパッケージ１０は、実装端子以外の外部端子（リッド）１４と当該外部端子（リッド）１４と電気的に接続された、あるいはされる内部端子１８ｅを備えており、当該内部端子１８ｅを必要に応じて選択的に他の内部端子１８ｄ等と接続する構成とした。このような構成とすることにより、パッケージ１０内部に実装する電子部品１６の特性に応じて特化され、使用目的が限定されていたパッケージ１０を、他の特性を有する電子部品１６を実装可能とするパッケージ１０として用いることが可能となる。よって、パッケージ１０に汎用性を持たせることが可能となる。
次に、本発明の電子デバイス用パッケージに係る第２の実施形態について、図３を参照して説明する。なお、図３（Ａ）はパッケージの平面図を示し、同図（Ｂ）は（Ａ）において破線で囲まれている部分の拡大図を示す。本実施形態に係るパッケージの基本的構造は、上述した第１の実施形態に係るパッケージの構造と同様である。よって、機能を同一とする箇所については、図面に同一の符号を附して説明を省略する。
本実施形態のパッケージ１０は、パッケージの仕様に応じて選択的に内部端子同士を接続するという第１の実施形態に係るパッケージと同様の効果を、発想を逆転させることで獲得したものである。
本実施形態のパッケージは、ベースに配設する１つの内部端子１８ｆに対し、複数の外部端子（例えばリッド１４とＧＮＤ接続用に配設された外部端子２６ｄ）を接続する構造としたものである。このような構造とすることにより、第１の実施形態において例として挙げた、基本的な接続パッド２０のみを有する電子部品１６を採用し、リッド１４をグランドに接続したいという要望があった場合に、電子部品１６のグランド用接続パッド２０ｄを内部端子１８ｆに接続するだけで足りることとなる。
一方、図４に示すように基本接続パッド以外の接続パッド２０ｅを有する電子部品１６を採用する場合には、図３（Ｂ）に部分拡大図を示す内部端子１８の少なくとも一部を図３（Ｃ）に示すように故意に断線（切断）すれば良い。こうすることにより、パッケージ１０は、電子部品１６に備えられた接続パッド２０と同数の内部端子１８を得ることができ、内部端子１８には、各々設定を異ならせた外部端子２６及びリッド１４が接続されることとなる。なお、端子の切断については、レーザ等を用いてパターンを削りとっても良いし、他の手段によっても良い。また、内部端子の形状については図３に示すものに限定されるものでは無い。さらに、本実施形態では説明を簡単化するために内部端子１８ｆにはリッド１４とＧＮＤ接続用に設定された外部端子２６ｄのみを接続することとしていたが、他の外部端子２６も同一の内部端子に接続しても良い。この場合、内部端子１８ｆの切断箇所を増やし、接続された外部端子２６の数に応じた数の内部端子１８に分割すれば良い。
上記実施形態ではいずれも、隣接する内部端子１８間で接続あるいは切断を行っているが、離れた内部端子１８間で接続や切断を行っても良い。ただし、離れた端子間で接続を行う場合には、他の内部端子１８や接続用の金属ワイヤ２２等と接触しないようにする必要がある。
また、上記実施形態ではいずれもパッケージ１０内部には電子部品１６のみを搭載する旨記載しているが、図４に示すように圧電振動片３６を搭載して圧電発振器としたものであっても良い。また、実施形態ではベース１２内部に電子部品１６を実装する際にいずれもワイヤボンディングを行っているが、図４に示すようにフリップチップボンディングを用いて電子部品を実装した場合であっても同様の構成を採ることが可能である。なお、図４（Ａ）はパッケージの平面を、同図（Ｂ）は（Ａ）におけるＡ−Ａ断面を、同図（Ｃ）は（Ａ）におけるＢ−Ｂ断面をそれぞれ示す概略図である。
また、上記実施形態ではリッド１４を実装用端子以外の外部端子として説明していたが、実装端子以外の外部端子は当然に、リッド１４以外に設定しても良い。このような構成のパッケージであっても、本発明に係る電子デバイス用パッケージであることに変わりは無い。
第１の実施形態に係る電子デバイス用パッケージの第１仕様例を示す概略図である。 第１の実施形態に係る電子デバイス用パッケージの第２仕様例を示す概略図である。 第２の実施形態に係る電子デバイス用パッケージの構成を示す概略図である。 パッケージの仕様の応用例を示す図である。
符号の説明
１０………パッケージ、１２………ベース、１２ａ〜１２ｃ………基板、１４………リッド（蓋体）、１６………電子部品、１８（１８ａ〜１８ｅ）内部端子、２０（２０ａ〜２０ｅ）………接続パッド、２２………金属ワイヤ、２４………金属ワイヤ、２６（２６ａ〜２６ｄ）………外部端子、２８………ビアホール、３０………ビアホール。

Claims (5)

  1. 実装用端子以外に外部端子を備える電子デバイスのパッケージであって、
    前記実装端子以外の外部端子と電気的に接続された内部端子と、前記内部端子と選択的に接続されるグランド接続用の外部実装端子に接続された内部端子とをパッケージ内に配設したことを特徴とする電子デバイス用パッケージ。
  2. 前記実装端子以外の外部端子と電気的に接続された内部端子と前記グランド接続用の外部実装端子に接続された内部端子との接続に金属ワイヤを用いたことを特徴とする請求項１に記載の電子デバイス用パッケージ。
  3. 実装用端子以外に外部端子を備える電子デバイスのパッケージであって、
    前記実装端子以外の外部端子と電気的に接続された内部端子と、グランド接続用の外部実装端子に接続された内部端子とに選択的に分割される１つの内部端子をパッケージ内に配設したことを特徴とする電子デバイス用パッケージ。
  4. 前記実装端子以外の外部端子をパッケージの蓋体としたことを特徴とする請求項１乃至請求項３のいずれかに記載の電子デバイス用パッケージ。
  5. 請求項１乃至請求項４のいずれかに記載の電子デバイス用パッケージを用いて電子デバイスを製造する方法であって、
    パッケージ内部に搭載する電子部品の仕様に応じて、
    電子部品と前記実装端子以外の外部端子と電気的に接続された内部端子との電気的接続と、前記実装端子以外の外部端子と電気的に接続された内部端子と前記グランド接続用の外部実装端子に接続された内部端子との電気的接続とを、
    選択的に実行することを特徴とする電子デバイスの製造方法。
JP2005194646A 2005-07-04 2005-07-04 電子デバイスの製造方法 Expired - Fee Related JP5007494B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005194646A JP5007494B2 (ja) 2005-07-04 2005-07-04 電子デバイスの製造方法
US11/427,570 US7317246B2 (en) 2005-07-04 2006-06-29 Package for electronic device and method for manufacturing electronic device
CNB2006100957808A CN100464406C (zh) 2005-07-04 2006-07-04 电子器件用封装及电子器件的制造方法
KR20060062256A KR100890074B1 (ko) 2005-07-04 2006-07-04 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194646A JP5007494B2 (ja) 2005-07-04 2005-07-04 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007013020A true JP2007013020A (ja) 2007-01-18
JP5007494B2 JP5007494B2 (ja) 2012-08-22

Family

ID=37588462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194646A Expired - Fee Related JP5007494B2 (ja) 2005-07-04 2005-07-04 電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US7317246B2 (ja)
JP (1) JP5007494B2 (ja)
KR (1) KR100890074B1 (ja)
CN (1) CN100464406C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748653B2 (en) 2007-08-17 2014-06-10 Central Glass Company, Limited Method for purification of optically active α-fluorocarboxylic acid esters
US8754718B2 (en) 2011-03-11 2014-06-17 Seiko Epson Corporation Piezoelectric device and electronic apparatus
JPWO2020218335A1 (ja) * 2019-04-22 2020-10-29

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036081A (ja) * 2012-08-08 2014-02-24 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、電子機器、および移動体
JP2017022473A (ja) * 2015-07-08 2017-01-26 セイコーエプソン株式会社 振動子及びその製造方法、発振器、電子機器、並びに、移動体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040784A (ja) * 1998-07-24 2000-02-08 Fujitsu Ltd 半導体装置及び半導体装置ユニット及びその製造方法
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406846B2 (ja) 1998-08-31 2003-05-19 京セラ株式会社 温度補償型水晶発振器
JP2003318653A (ja) * 2002-04-24 2003-11-07 Daishinku Corp 圧電振動デバイス
JP4045181B2 (ja) * 2002-12-09 2008-02-13 沖電気工業株式会社 半導体装置
JP4251070B2 (ja) 2003-12-10 2009-04-08 エプソントヨコム株式会社 圧電発振器、電子部品、及び圧電発振器の製造方法
JP4244865B2 (ja) * 2004-06-03 2009-03-25 セイコーエプソン株式会社 圧電発振器および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置
JP2000040784A (ja) * 1998-07-24 2000-02-08 Fujitsu Ltd 半導体装置及び半導体装置ユニット及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748653B2 (en) 2007-08-17 2014-06-10 Central Glass Company, Limited Method for purification of optically active α-fluorocarboxylic acid esters
US8754718B2 (en) 2011-03-11 2014-06-17 Seiko Epson Corporation Piezoelectric device and electronic apparatus
US9054604B2 (en) 2011-03-11 2015-06-09 Seiko Epson Corporation Piezoelectric device and electronic apparatus
US9160254B2 (en) 2011-03-11 2015-10-13 Seiko Epson Corporation Piezoelectric device and electronic apparatus
US9685889B2 (en) 2011-03-11 2017-06-20 Seiko Epson Corporation Piezoelectric device and electronic apparatus
US10715058B2 (en) 2011-03-11 2020-07-14 Seiko Epson Corporation Piezoelectric device and electronic apparatus
JPWO2020218335A1 (ja) * 2019-04-22 2020-10-29
WO2020218335A1 (ja) * 2019-04-22 2020-10-29 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
JP7128352B2 (ja) 2019-04-22 2022-08-30 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Also Published As

Publication number Publication date
KR100890074B1 (ko) 2009-03-24
KR20070004452A (ko) 2007-01-09
US20070001288A1 (en) 2007-01-04
US7317246B2 (en) 2008-01-08
CN100464406C (zh) 2009-02-25
CN1893036A (zh) 2007-01-10
JP5007494B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
JP2008507123A (ja) 集積回路を備える電子デバイス
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JP3785083B2 (ja) 半導体装置、電子カード及びパッド再配置基板
JP5007494B2 (ja) 電子デバイスの製造方法
JP2006074736A (ja) 圧電発振器およびその製造方法
JPH11168150A (ja) 半導体集積回路装置
JP2008124072A (ja) 半導体装置
JP2000216550A (ja) 積層プリント配線基板
JP2007201044A (ja) 電子デバイス
JP2007096881A (ja) 圧電発振器
JP2007059530A (ja) 配線基板
JP2000183275A (ja) 半導体装置
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP2006269976A (ja) 電子装置の製造方法および多層配線基板の製造方法
JP4591816B6 (ja) 半導体装置
JP4591816B2 (ja) 半導体装置
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2005101973A (ja) 表面実装用電子部品
JP2006319237A (ja) 半導体装置
JPH088298A (ja) 電子部品実装体及び端子配列変換基板
JP2006157299A (ja) 弾性表面波装置
JP2000357851A (ja) ワイヤーボンディング用回路基板と実装基板
JPH0670243U (ja) 回路基板装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5007494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees