JP7128352B2 - 電子部品収納用パッケージ、電子装置、および電子モジュール - Google Patents

電子部品収納用パッケージ、電子装置、および電子モジュール Download PDF

Info

Publication number
JP7128352B2
JP7128352B2 JP2021516157A JP2021516157A JP7128352B2 JP 7128352 B2 JP7128352 B2 JP 7128352B2 JP 2021516157 A JP2021516157 A JP 2021516157A JP 2021516157 A JP2021516157 A JP 2021516157A JP 7128352 B2 JP7128352 B2 JP 7128352B2
Authority
JP
Japan
Prior art keywords
wiring
electronic component
component storage
electronic
storage package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021516157A
Other languages
English (en)
Other versions
JPWO2020218335A1 (ja
Inventor
善友 鬼塚
智之 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020218335A1 publication Critical patent/JPWO2020218335A1/ja
Application granted granted Critical
Publication of JP7128352B2 publication Critical patent/JP7128352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Description

本発明は、電子部品が搭載される電子部品収納用パッケージ、電子装置および電子モジュールに関するものである。
従来、母基板に配列された電子部品収納用パッケージの凹部に電子部品を搭載したのち、電気検査用のプローブを電子部品収納用パッケージの凹部に露出する電極に接触させて、電子部品の電気特性をチェックする技術が考案されている。この場合、各電子部品収納用パッケージの凹部に位置した電極の一部を電気的に独立させる必要があり、電極につながる接続配線を切断することが行われている（特開2008-34494号公報参照。）。
本開示の電子部品収納用パッケージは、電子部品が搭載される凹部を備える第１面および該第１面の反対に位置する第２面を有する基部と、前記第２面に位置する外部接続導体と、前記基体の内部に位置する内部配線と、前記第２面に位置し、前記内部配線に繋がる第１配線と、該第１配線と前記外部接続導体との間に位置し、前記外部接続導体に繋がる第２配線と、を備え、前記第１配線および前記第２配線が、絶縁層で覆われている。
本開示の電子装置は、上記に記載の電子部品収納用パッケージにおける搭載部に電子部品を有する。
本開示の電子モジュールは、モジュール用基板と、該モジュール基板に接続された上記構成の電子装置とを有する。
本開示の電子部品収納用パッケージ、電子装置、電子モジュールを示す平面透視図である。 図１のＸ－Ｘ線における断面透視図である。 本開示の電子部品収納用パッケージを示す裏面透視図である。 本開示の電子部品収納用パッケージの要部を拡大した裏面透視図である。 図４のＹ－Ｙ線における断面透視図である。 本開示の実施形態の電子部品収納用パッケージの要部を拡大した裏面透視図である。 図６のＺ－Ｚ線における断面透視図である。 本開示の電子部品収納用パッケージを示す裏面透視図である。
本開示の電子部品収納用パッケージ、電子装置、電子モジュールについて、添付の図面を参照しつつ説明する。
図１～図８において、100は電子部品収納用パッケージ、101は絶縁基板、102は第１面、103は第２面、104は電子部品、105は基部、106は枠部、107は凹部、108は電極、109は接続配線、109ａは第１配線、109ｂは第２配線、110は絶縁層、111は枠状メタライズ層、112は狭部、113は内部配線（ビア導体）、114は切り欠き、115は外部接続導体、116は溝、117は蓋体、118はアライメント部、119は凹みである。
電子部品収納用パッケージ100に含まれる絶縁基板101は、例えば、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミック焼結体等からなる複数の絶縁層が積層されて形成されている。絶縁基板101が、例えば各絶縁層が酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムを主成分とし、酸化ケイ素や酸化カルシウム，酸化マグネシウム等を添加してなるセラミック粉末を有機溶剤およびバインダとともにシート状に成形して複数のセラミックグリーンシートを作製し、上記のセラミックグリーンシートを積層し、焼成することにより得られた母基板（図示せず）から作製することができる。母基板は、例えば、厚みが0.3～２ｍｍ程度であり、平面視で１辺の長さが1.2～10ｍｍ程度の、電子部品収納用パッケージ100となる四角形状の配線基板領域（図示せず）が縦横の並びに配列されている。
図１、図２に示すように、電子部品収納用パッケージ100の第１面102側には、電子部品104を搭載するための凹部107が位置している。また、電子部品収納用パッケージ100の四隅には、取り扱い時の欠けを抑制するために切り欠き114が設けられていてもよい。凹部107に電子部品104を搭載した後、鉄-ニッケル-コバルト合金等の金属からなる蓋体117で凹部107が塞がれることにより、凹部107内に電子部品104が気密封止される。
凹部107に搭載される電子部品104は、例えば、圧電振動子（例えば水晶振動素子）等の圧電素子や半導体メモリ素子等の半導体素子，容量素子，抵抗器等である。
上記の凹部107の底面には複数の電極108が位置している。電極108は、凹部107に搭載される電子部品104の電極（図示せず）を電気的に接続するためのものであり、電子部品104の電極との電気的な接続を容易とすること等のために、露出面にニッケルや金等の金属層が位置している。電極108の形状は、図１に示すような四角形状に限らず、電子部品104の形状や種類に対応するように楕円状や円形状、または上記の形状を組み合わせた形状であってもよい。例えば、電子部品104が長方形板状の水晶振動素子である場合、水晶振動素子の下面に位置した一対の電極（図示せず）が、凹部107に位置した一対の電極108と対向するように配置され、一対の電極と一対の電極108が導電性接着剤等を介して電気的および機械的に接続される。凹部107に搭載される電子部品104は、複数の異なる種類が搭載された構成としてもよい。
なお、電極108は、例えば図２に示すように、基部105に位置した内部配線113を介して、絶縁基板101の第２面103に位置した外部接続導体115に接続されている。また、第２面103上において、外部接続導体115と接続配線109の第２配線109ｂは接続されており、さらに接続配線109の第１配線109ａと枠部106の第１面102側に位置する枠状メタライズ層111とが、内部配線113を介して電気的に接続されている。また、第２配線109ｂの一部には幅が小さい狭部112が位置している。そして、第１配線109ａおよび第２配線109ｂを含む接続配線109が絶縁層110で覆われた構成となっている。
電極108と電気的に接続された電子部品104の電極は、凹部107の電極108、内部配線113、および外部接続導体115を介して外部のモジュール用基板301と電気的に接続される。互いに電気的に接続された電子部品104とモジュール用基板301との間で演算や発振等のための電気回路が形成される。
また、電極108、内部配線113、および外部接続導体115等は、例えばタングステンやモリブデン，マンガン，銅，銀，パラジウム，金，白金等の金属材料からなり、メタライズ法やめっき法等の方法で絶縁基板101に被着されている。電極108は、例えばタングステンのメタライズ層からなる場合であれば、タングステンの粉末に有機溶剤，バインダを添加して作製した金属ペーストを、配線基板領域が配列された母基板となるセラミックグリーンシートのうち、凹部107の底面の所定部位に所定パターンで印刷して形成することができる。
また、母基板の外周部には、複数の配線基板領域を取り囲む枠状のダミー領域が位置しており、ダミー領域には例えば枠状のパターンでめっき用の共通導体が位置している。母基板に配列された各配線基板領域の第１面102には枠状メタライズ層111が位置している。ダミー領域と隣接して外周に位置する各配線基板領域の枠状メタライズ層111がめっき用の共通導体と接続されている。さらに隣接する配線基板領域同士の枠状メタライズ層111が接続されて母基板内で電気的に一体となることから、めっき用の共通導体から枠状メタライズ層111を介して各配線基板領域の配線導体に電気を供給することで、電極108、外部接続導体115等の露出した配線導体に、電気めっき法によりニッケルや金等の金属層を位置させることができる。
本開示の電子部品収納用パッケージ100は、電子部品104が搭載される凹部107を備える第１面102および第１面102の反対に位置する第２面103を有する基部105と、第２面103に位置する外部接続導体115と、基部105の内部に位置する内部配線109と、第２面103に位置し、内部配線109に繋がる第１配線109ａと、第１配線109ａと外部接続導体115との間に位置し、外部接続導体115に繋がる第２配線109ｂと、を備え、第１配線109ａおよび第２配線109ｂが、絶縁層110で覆われている。
上記の構成により、凹部107に搭載した電子部品104の電気チェックを行えるよう電子部品104が接続される電極108を独立させるために、レーザーで接続配線109の第２配線109ｂを切断しても、切断屑が凹部107側に飛散することを抑制できる。つまり、第１配線109ａおよび第２配線109ｂを含む接続配線109は電子部品収納用パッケージ100となる配線基板領域が配列された母基板の状態において、各配線導体に電気を供給するための導通経路として機能しており、接続配線109の第２配線109ｂを切断することにより、電極108の一つが電気的に独立した構成となる。接続配線109の第１配線109ａおよび第２配線109ｂを凹部107が位置する第１面102と反対面の第２面103側に位置させたことから、レーザーで第２配線109ｂを切断しても、切断屑が凹部107側に飛散し難い。
具体的には、母基板に電子部品収納用パッケージ100となる配線基板領域が複数配列された状態において、水晶振動素子等の電子部品104の下面に位置した一対の電極（図示せず）が、各配線基板領域の凹部107に位置した一対の電極108と対向するように配置され、電子部品104の一対の電極と、凹部107に位置した一対の電極108が導電性接着剤等を介して電気的および機械的に接続される。さらに、凹部107を気密封止するために、金属等からなる蓋体117が、第１面102に位置した枠状メタライズ層111に、ろう材等の接合材により接合される。つぎに、母基板を上下反転させて第２面103側からレーザーが各配線基板領域の第２配線109ｂにそれぞれ照射されて、第２配線109ｂが切断される。上記により、隣接する配線基板領域間で接続されていた導通経路が溝116により切断されて、それぞれの配線基板領域における電極108の一つが電気的に独立した構成となる。
第１配線109ａおよび第２配線109ｂを含む接続配線109を凹部107と反対面の第２面103側に位置させたことにより、第２配線109ｂの切断は、電子部品104を搭載する前でも、搭載した後でも行うことができる。切断屑が凹部107側に飛散することを防止するためには、電子部品104を搭載して凹部107を蓋体117により封止した後に第２配線109ｂを切断するのがよい。
また、第１配線109ａおよび第２配線109ｂを含む接続配線109が絶縁層110で覆われている構成により、第２配線109ｂをレーザーで切断する際の切断屑の飛散を抑制できる。つまり、図４～図７で示すように、接続配線109が絶縁層110で覆われており、レーザーで切断された絶縁層110の内壁が、図７で示すようにダムとして作用することから、絶縁基板101の厚み方向において絶縁層110よりも第１面102側に位置する接続配線109の第２配線109ｂがレーザーで切断されても、第２配線109ｂの切断屑が飛散する範囲を小さくすることができる。なお、絶縁層110の切断屑は絶縁物であり、第２配線109ｂの切断屑は導体であることから、第２配線109ｂの導体としての切断屑の飛散領域を小さくすることにより、導体としての切断屑の飛散による短絡等が抑制されて、電子部品104への動作安定性への影響を軽減させることができる。
さらに、第１配線109ａおよび第２配線109ｂを含む接続配線109が絶縁層110で覆われている構成により、第１配線109ａおよび第２配線109ｂが半田等の接合材に接触しないことから、図２に示すように、電子部品収納用パッケージ100が含まれる電子装置200をモジュール用基板301に半田等の接合材303で接続する際に、第２面103に位置した外部接続導体115と、モジュール用基板301に位置した接続パッド302とを接続する接合材303が第１配線109ａおよび第２配線109ｂ側に拡がりにくく、接続配線109と接続された外部接続導体115が、他の外部接続導体115と短絡しにくいものとすることができる。
なお、絶縁層110は第１配線109ａおよび第２配線109ｂを含む接続配線109の一部を覆っていても、全体を覆っていてもかまわない。絶縁層110が接続配線109の一部を覆う場合、例えば接続配線109と接続される外部接続導体115側を覆っていれば、接合材303が接続配線109の第２配線109ｂ側に拡がることを抑制できる。また、接続配線109の第２配線109ｂが絶縁層110で覆われていなければ、レーザーによる第２配線109ｂの切断が容易となる。また、絶縁層110が接続配線109の全部を覆う場合には、接合材が接続配線109側に拡がることがなく、接続配線109が外部に露出しないことにより、めっき工程でニッケルや金等の金属層が接続配線109上に位置しないため、貴金属の使用を削減してコストダウンが可能となる。
本開示の電子部品収納用パッケージ100は、平面透視において、第２配線109ｂが外部接続導体115に対して基部105の内側に位置する。上記の構成により、凹部107に搭載された電子部品104の電気チェックを行えるよう、電子部品104が接続される電極108を独立させるため、レーザーで第２配線109ｂを切断する際に、位置ずれによって外部接続導体115が切断されることを抑制できる。また、接続配線109が外部接続導体115から離れた部分を有していると、レーザーが誤って外部接続導体115に照射されることが抑制されて、外部接続導体115の導通経路に不具合が生じ難い。
電子部品収納用パッケージ100に含まれる絶縁基板101は、図２に示すように基部105と枠部106を有しており、第１面102側には電子部品104が搭載される凹部107が位置している。また、電子部品収納用パッケージ100の第２面103側には複数の外部接続導体115が位置しており、凹部107に位置した複数の電極108と接続されている。外部接続導体115は、外部接続導体115の一部が平面透視で基部105と枠部106の両方に跨って位置しており、外部接続導体115の１つと接続配線109の第２配線109ｂがつながっている。図４、図６に示すように、第１配線109ａおよび第２配線109ｂを含む接続配線109は平面透視で枠部106と重なる場所に位置しており、レーザーで接続配線109の第２配線109ｂが切断されても、図７に示すように、溝116は枠部106と重なる基部105の一部に位置することになることから、平面透視で凹部107と重なる領域において、基部105の厚みが小さい領域が存在しない。つまり、図３で示すように、平面透視において接続配線109が凹部107の領域と重なっておらず、凹部107の領域において、基部105の厚みが小さくなる領域が存在しないため、絶縁基板101の強度の低下が抑制される。よって、モジュール用基板301のたわみ等による機械的応力で絶縁基板101にクラックが発生することが抑制されて、凹部107に搭載された電子部品104の気密封止の信頼性を向上できる。
本開示の電子部品収納用パッケージ100は、平面透視において、第２配線109ｂが基部105の外縁と凹部107との間に位置した部分を有する。上記の構成により、レーザーで接続配線109の第２配線109ｂを切断して絶縁基板101の一部に溝116が位置しても、絶縁基板101の強度の低下が抑制され、モジュール用基板301に半田等の接合材303を用いて電子装置200を搭載後、モジュール用基板301のたわみ等による機械的応力で絶縁基板101にクラックが発生することを抑制でき、第２面103側での接続配線109を比較的自由に配置することができる。
つまり、接続配線109が平面透視で基部105の外縁と凹部107との間に位置する場合、接続配線109は平面透視で枠部106と重なる場所に位置しており、レーザーで接続配線109の第２配線109ｂが切断されても、溝116は枠部106と重なる基部105に位置することから、溝116に起因する絶縁基板101の強度の低下が抑制される。さらに、接続配線109が平面透視で凹部107に位置する場合、接続配線109の第２配線109ｂをレーザーで切断した部分である溝116が、凹部107の内側に位置しないようにすれば、溝116に起因する絶縁基板101の強度を低下しにくくしながら、第２面103側での接続配線109の一部を凹部107の内側に配置することができ、接続配線109の導通経路を比較的自由に配置することができるため、配線の引き回しが容易となる。
近年、電子部品収納用パッケージ100は、ますます小型化、低背化が図られてきており、レーザーによる溝116に起因して絶縁基板101の強度の低下が懸念されていた。しかし、上記のようにレーザーで接続配線109の第２配線109ｂを切断しても、平面透視において、接続配線109が基部105の外縁と凹部107との間に位置した部分を有していれば、レーザーによる溝116を枠部106と重なる基部105に位置させたことで、絶縁基板101の強度の低下を枠部106で補うことができ、絶縁基板101の強度の低下を抑制できる。
本開示の電子部品収納用パッケージ100は、第２配線109ｂが幅の小さい狭部112を有する。上記の構成により、レーザーで接続配線109の第２配線109ｂを切断することが容易となる。つまり、狭部112が位置しない領域の第２配線109ｂの幅と比較して、図４で示すように、狭部112が位置する第２配線109ｂの幅が部分的に小さいため、レーザーの切断範囲を小さくして第２配線109ｂの切断が可能となり、切断屑の飛散を最小限とすることができる。
また、図３に示すように、狭部112が平面透視で枠部106と重なる場所に位置するとともに、枠部106の幅方向の中央に寄った場所に位置していれば、レーザーで接続配線109の第２配線109ｂを切断した後に、溝116が凹部107、および絶縁基板101の外周から離れた場所に位置することになり、絶縁基板101の強度低下をさらに効果的に抑制して、気密封止の信頼性に優れる構成となる。なお、接続配線109の幅方向において、狭部112は偏って位置している。
さらに、第２配線109ｂを切断する際、狭部112によりレーザーの照射範囲を小さくできるため、従来のようにライン状ではなく、スポット状（円形状）で行うこともできる。よって、レーザーで第２配線109ｂを切断する工程において、第２配線109ｂの切断時間を削減して生産性を高めることができる。なお、第２配線109ｂに位置する狭部112の形状は、図４に示したように半長孔状に限定されず、半円状、長方形状、楕円状、三角形状等でもよい。
また、第１配線109ａおよび第２配線109ｂを含む接続配線109は絶縁層110で覆われているため、第２面103側から見た場合、狭部112の位置を特定できない。そこで、例えば図３に示すように、外部接続導体115の一部を延長したアライメント部118を位置させて、上記のアライメント部118の端部の延長上に第２配線109ｂの狭部112を位置させることにより、接続配線109が絶縁層110で覆われていても、狭部112（つまり、レーザーで切断する部分）の位置を特定できる。なお、アライメント部118の形状は図３に示す四角形状として外部接続導体115の一部を延長した形態に限定されず、円形状、三角形状等、その他の形状で、外部接続導体115と離れた場所に位置させてもよい。さらに、狭部112の位置を特定できるアライメント部（図示なし）を外部接続導体115と接続されない場所に位置させてもよい。
本開示の電子部品収納用パッケージ100は、絶縁層110が狭部112を覆う。上記の構成により、第２配線109ｂをレーザーで切断する際に設ける溝116を小さくして第２配線109ｂの切断が可能であり、第２配線109ｂの導体としての切断屑の飛散を抑制できる。つまり、図４～図７で示すように、狭部112を含む第２配線109ｂが絶縁層110で覆われており、レーザーで設けられた絶縁層110の内壁が図７で示すようにダムとして作用することから、絶縁基板101の厚み方向において絶縁層110よりも第１面102側に位置する第２配線109ｂがレーザーで切断されても、第２配線109ｂの切断屑が飛散する範囲を小さくすることができる。また、接続配線109の第２配線109ｂは絶縁層110よりも下層に位置しており、絶縁層110の内壁がダムとして有効に作用することから、第２配線109ｂの導体としての切断屑が飛散する範囲をさらに小さくすることができる。
絶縁層110の切断屑は絶縁物であり、第２配線109ｂの切断屑は導体であることから、第２配線109ｂの導体としての切断屑の飛散領域を小さくすることにより、導体としての切断屑の飛散による短絡等が抑制されて、電子部品104への動作安定性への影響を軽減させることができる。照射されるレーザーは、絶縁層110と比較して接続配線109を構成するタングステンやモリブデン等の金属に吸収され易いため、図７に示すようにレーザーによる絶縁層110の切断幅よりも第２配線109ｂの切断幅が大きくなる傾向があり、第２配線109ｂの両側の切断面に凹み119が位置している構成となってもよい。上記の場合、第２配線109ｂの導体としての切断屑が凹み119で囲まれることから、切断屑の飛散領域をさらに小さくすることができる。
なお、電子部品収納用パッケージ100に対する接続配線109の配置は、図３に示すように絶縁基板101の長辺側に沿って長辺側に位置させて、レーザーの切断方向を短辺側に沿った方向とした例を示したが上記に限定されず、例えば図８に示すように、接続配線109を直角に折り曲げたＬ字状として絶縁基板101の長辺側に位置させるとともに、レーザーの切断方向を絶縁基板101の長辺側に沿った方向としてもよい。上記により、電子部品収納用パッケージ100が小型化して枠部106の幅が小さくなっても、平面透視においてレーザーの照射位置が枠部106の範囲内に留まり易くなり、レーザーの位置ずれが原因で基部105と枠部106を跨いだ位置に、レーザーの切断による溝116が位置して、溝116に起因する絶縁基板101の強度の低下を抑制できる。なお、上記においては接続配線109に含まれる第２配線109ｂをＬ字状としている。
本開示の電子部品収納用パッケージ100は、凹部107に位置した電極108を有しており、第１配線109ａが内部配線を介して電極108に電気的に接続する。上記の構成により、凹部107に搭載された電子部品104の電気チェックを行えるよう、電子部品104が接続される電極108を電気的に独立させるための導通経路を、絶縁基板101の裏面側（第２面103側）に位置させることができる。
上記のように第１配線109ａおよび第２配線109ｂを含む接続配線109が外部接続導体115、内部配線113を介して電極108に接続されていれば、レーザーで接続配線109の第２配線109ｂを切断後に、他の導通経路の影響を受け難い状態で、外部接続導体115を電気チェック端子として機能させることができる。よって、絶縁基板101内に複雑な導通経路を位置させることなく、レーザーで第２配線109ｂを切断した場合でも、切断屑が凹部107側に飛散することを抑制して、電子部品104の動作信頼性に優れ、気密封止の信頼性が高い電子装置200となる電子部品収納用パッケージ100を提供できる。
本開示の電子部品収納用パッケージ100は、第１面102に位置した枠状メタライズ層111を有しており、第１配線109ａが内部配線を介して枠状メタライズ層111に電気的に接続する。上記の構成により、枠部106の第１面102に大きい面積で位置する枠状メタライズ層111に第１配線109ａおよび第２配線109ｂを含む接続配線109が内部配線113を介して電気的に接続されているため、接続配線109を含めた各配線導体へのめっき配線の引き回しが容易となる。つまり、電子部品収納用パッケージ100は、電子部品収納用パッケージ100となる配線基板領域が複数配列された母基板により制作されており、枠部106の第１面102に大きい面積で位置する枠状メタライズ層111を導通経路とすることができるとともに、接続配線109を枠状メタライズ層111に接続させることで、各配線導体へのめっき配線の引き回しが容易になり、電気めっき法により各配線基板領域の露出した配線導体に作業効率よくニッケルや金等の金属層を位置させることができる。
枠状メタライズ層111と接続配線109の第１配線109ａは、図５、図７に示すように内部配線113で電気的に接続されており、第１配線109ａおよび第２配線109ｂを含む接続配線109が平面透視で枠部106と重なる場所に位置していれば、第１面102に位置する枠状メタライズ層111から第２面103に位置する接続配線109にかけて、基部105に位置する内部配線113と、枠部106に位置する内部配線113とを導通させて短い導通経路とすることができるため、めっき配線の引き回しにおける導通抵抗を小さくして、各配線基板領域の露出した配線導体に効率よくニッケルや金等の金属層を位置させることができる。枠状メタライズ層111から内部配線113を介して接続配線109に導通され、さらに狭部112を経て第２面103に位置した外部接続導体115に導通される。
外部接続導体115の１つは、内部配線113を介して凹部107の底面に位置する電極108の１つに接続されている。接続配線109は、接続配線109の一部または全部が絶縁層110で覆われており、絶縁層110で覆われた部分はニッケルや金等の金属層が位置していない。よって、電子部品収納用パッケージ100が含まれる電子装置200をモジュール用基板301に半田等の接合材303で接続する際に、第２面103側に位置した外部接続導体115とモジュール用基板301に位置する接続パッド302とを接続する半田等の接合材303が、接続配線109側に拡がることが抑制されて、接続配線109と接続された外部接続導体115が、他の外部接続導体115等と短絡することを抑制できる。
本開示の電子部品収納用パッケージ100は、絶縁層110から狭部112および基体（絶縁基板101）にかけて位置した狭部体112ａを有している。上記の構成により、接続配線109の第２配線109ｂをレーザーで切断する際の切断範囲を小さくして、第２配線109ｂの切断が容易であるとともに、第２配線109ｂの導体としての切断屑の飛散を抑制することが可能な電子部品収納用パッケージ100を提供できる。つまり、狭部体112ａの構成である狭部112は、第２配線109ｂの一部に幅が小さい状態で位置しており、レーザーの照射範囲を小さくして第２配線109ｂを切断できるため、切断屑の飛散を最小限とすることができる。
また、接続配線109は絶縁層110で覆われており、接続配線109の第２配線109ｂが狭部112の位置でレーザーにより切断される際に、第２配線109ｂが基体（絶縁基板101）から剥離することを抑制できる。つまり、図７に示すように、接続配線109は絶縁層110で覆われており、レーザーにより切断された第２配線109ｂの両端が狭部112側に露出するものの、断面視において第２配線109ｂが基体（絶縁基板101）と絶縁層110で挟まれた構成となることから、第２配線109ｂが基体（絶縁基板101）から剥離し難い。
さらに、第１配線109ａおよび第２配線109ｂを含む接続配線109が絶縁層110で覆われていることから、半田等の接合材303が接続配線109側に拡がりにくく、接続配線109と接続された外部接続導体115が、他の外部接続導体115と短絡することが抑制された電子部品収納用パッケージ100を提供できる。狭部112は接続配線109の第２配線109ｂが切断される場所であり、レーザーの照射により狭部112を跨いで溝116が位置することで第２配線109ｂが切断される。上記により、凹部107に位置した電極108に接続される外部接続導体115と、枠状メタライズ層111とが電気的に分断され、枠状メタライズ層111との浮遊容量等の影響を受け難い状態で、凹部107に搭載した電子部品104の電気チェックを行うことが可能となる。
本開示の電子装置200は、上記のいずれかに記載の電子部品収納用パッケージ100における搭載部104ａに電子部品104を有する。上記の構成により、電子部品104の動作信頼性に優れ、気密封止の信頼性が高い電子装置200を提供できる。
つまり、凹部107に搭載した電子部品104の電気チェックを行えるよう、電子部品104が接続される電極108を独立させるためにレーザーで接続配線109の第２配線109ｂを切断しても、接続配線109を凹部107が位置する第１面102と反対面の第２面103側に位置させたことから、切断屑が凹部107側に飛散し難い。よって、切断屑が凹部107側に飛散することが抑制された電子部品収納用パッケージ100を用いることにより、切断屑による電子部品104の動作不具合の発生が抑制され、動作信頼性に優れた電子装置200を実現できる。
さらに、切断屑が枠状メタライズ層111に飛散することが抑制され、枠状メタライズ層111に金属等からなる蓋体117を、ろう材等の接合材により接合する際に、切断屑による接合不良が発生することが抑制されるため、気密封止の信頼性が高い電子装置200を提供できる。
本開示の電子モジュール300は、モジュール用基板301と、モジュール用基板301に接続された上記に記載の電子装置200とを有する。上記の構成により、モジュール用基板301上に、電子部品104の動作信頼性に優れ、気密封止の信頼性が高い電子装置200を配置することができ、電子モジュール300の高信頼性化を図ることができる。つまり、上記の電子部品収納用パッケージ100に搭載された電子部品104は、レーザーで第２配線109ｂを切断する際の切断屑による不具合が抑制される。なお、モジュール用基板301が接続パッド302を有しており、電子装置200が半田等の接合材303を介して接続パッド302に接続されている。
さらに、レーザーで第２配線109ｂが切断されて溝116が絶縁基板101に位置しても、溝116は枠部106と重なる基部105に位置することから、絶縁基板101の強度の低下を枠部106で補うことができ、溝116に起因する絶縁基板101の強度の低下が抑制されて、モジュール用基板301のたわみ等による機械的応力で絶縁基板101にクラックが発生することが抑制される。よって、凹部107に搭載された電子部品104の気密封止の信頼性が向上された電子装置200を用いて、動作信頼性に優れ、気密封止の信頼性が高い電子モジュール300を実現できる。
なお、本開示は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、一対の電極108が凹部107の片方に寄った場所に位置した構成を示したが、電子部品104の種類、大きさ等に適するように、３つ以上の電極108がその他の場所に位置する構成としてもよい。また、絶縁基板101の形状は、直方体でなくてもよく、平面視で四角形以外の多角形であってもよいし、直方体ではない四辺形であってもよい。また、第１配線109ａおよび第２配線109ｂを含む接続配線109が第２面103側に１つ位置した例を示したが、電子部品104の種類や搭載数、凹部107に位置する電極108の数等に応じて、２つ以上位置させてもよい。
100・・・電子部品収納用パッケージ
101・・・絶縁基板
102・・・第１面
103・・・第２面
104・・・電子部品
105・・・基部
106・・・枠部
107・・・凹部
108・・・電極
109・・・接続配線
109ａ・・・第１配線
109ｂ・・・第２配線
110・・・絶縁層
111・・・枠状メタライズ層
112・・・狭部
112ａ・・・狭部体
113・・・内部配線
114・・・切り欠き
115・・・外部接続導体
116・・・溝
117・・・蓋体
118・・・アライメント部
119・・・凹み
200・・・電子装置
300・・・電子モジュール
301・・・モジュール用基板
302・・・接続パッド
303・・・接合材

Claims (8)

  1. 電子部品が搭載される凹部を備える第１面および該第１面の反対に位置する第２面を有する基部と、
    前記第２面に位置する外部接続導体と、
    前記基部の内部に位置する内部配線と、
    前記第２面に位置し、前記内部配線に繋がる第１配線と、
    該第１配線と前記外部接続導体との間に位置し、前記外部接続導体に繋がる第２配線と、を備え、
    前記第１配線および前記第２配線が、絶縁層で覆われている、電子部品収納用パッケージ。
  2. 平面透視において、前記第２配線が前記外部接続導体に対して前記基部の内側に位置する、請求項１に記載の電子部品収納用パッケージ。
  3. 平面透視において、前記第２配線が前記基部の外縁と前記凹部との間に位置した部分を有する、請求項１または請求項２に記載の電子部品収納用パッケージ。
  4. 前記第２配線が幅の小さい狭部を有する、請求項１乃至請求項３のいずれかに記載の電子部品収納用パッケージ。
  5. 前記凹部に位置した電極を有しており、前記第１配線が前記内部配線を介して前記電極に電気的に接続する、請求項１乃至請求項４のいずれかに記載の電子部品収納用パッケージ。
  6. 前記第１面に位置した枠状メタライズ層を有しており、前記第１配線が前記内部配線を介して前記枠状メタライズ層に電気的に接続する、請求項１乃至請求項５のいずれかに記載の電子部品収納用パッケージ。
  7. 請求項１乃至請求項６のいずれかに記載の電子部品収納用パッケージにおける搭載部に電子部品を有する、電子装置。
  8. モジュール用基板と、
    該モジュール基板に接続された請求項７に記載の電子装置とを有する、電子モジュール。
JP2021516157A 2019-04-22 2020-04-22 電子部品収納用パッケージ、電子装置、および電子モジュール Active JP7128352B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019081098 2019-04-22
JP2019081098 2019-04-22
PCT/JP2020/017332 WO2020218335A1 (ja) 2019-04-22 2020-04-22 電子部品収納用パッケージ、電子装置、および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2020218335A1 JPWO2020218335A1 (ja) 2020-10-29
JP7128352B2 true JP7128352B2 (ja) 2022-08-30

Family

ID=72942204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516157A Active JP7128352B2 (ja) 2019-04-22 2020-04-22 電子部品収納用パッケージ、電子装置、および電子モジュール

Country Status (4)

Country Link
US (1) US20220199499A1 (ja)
JP (1) JP7128352B2 (ja)
CN (1) CN113692644A (ja)
WO (1) WO2020218335A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013020A (ja) 2005-07-04 2007-01-18 Seiko Epson Corp 電子デバイス用パッケージ及び電子デバイスの製造方法
JP2011199577A (ja) 2010-03-19 2011-10-06 Seiko Epson Corp パッケージ、電子デバイス、および電子デバイスの製造方法
JP2019036740A (ja) 2016-01-22 2019-03-07 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697668B2 (ja) * 1995-04-12 1998-01-14 日本電気株式会社 半導体装置
CN100477136C (zh) * 2006-01-10 2009-04-08 矽品精密工业股份有限公司 电路板及其构装结构
JP4991198B2 (ja) * 2006-07-27 2012-08-01 京セラ株式会社 電子部品搭載用パッケージ、及びその製造方法ならびに電子装置
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP2013182909A (ja) * 2012-02-29 2013-09-12 Kyocera Corp 電子部品搭載用多数個取り基板
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
CN107534022B (zh) * 2015-11-25 2019-03-15 京瓷株式会社 电子部件收纳用封装体、电子装置以及电子模块
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11552220B2 (en) * 2018-02-26 2023-01-10 Kyocera Corporation Electronic component mounting package for mounting a light-emitting element, electronic device, and electronic module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013020A (ja) 2005-07-04 2007-01-18 Seiko Epson Corp 電子デバイス用パッケージ及び電子デバイスの製造方法
JP2011199577A (ja) 2010-03-19 2011-10-06 Seiko Epson Corp パッケージ、電子デバイス、および電子デバイスの製造方法
JP2019036740A (ja) 2016-01-22 2019-03-07 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
US20220199499A1 (en) 2022-06-23
CN113692644A (zh) 2021-11-23
JPWO2020218335A1 (ja) 2020-10-29
WO2020218335A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
JP2018152585A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2013004693A (ja) 電子部品用パッケージおよび圧電振動デバイス
KR102425194B1 (ko) 패키지
JP7128352B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6818581B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP7182712B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP7361132B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
CN111566806B (zh) 布线基板、电子装置以及电子模块
JP2013110214A (ja) 電子部品収納用パッケージ
JP2012174814A (ja) 電子部品収納用パッケージ
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP3538774B2 (ja) 配線基板
JP7062688B2 (ja) 配線基板、電子装置及び電子モジュール
WO2022163502A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2010056506A (ja) 電子装置の実装構造
JP2006185965A (ja) 多数個取り配線基板および電子装置
JP5383545B2 (ja) 多数個取り配線基板および配線基板
JP2007124223A (ja) 圧電振動子収納用パッケージおよび圧電振動装置
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP4466857B2 (ja) 表面実装型圧電発振器
JP5743870B2 (ja) 配線基板および多数個取り配線基板
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7128352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150