KR100890074B1 - 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스용 패키지 및 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100890074B1
KR100890074B1 KR20060062256A KR20060062256A KR100890074B1 KR 100890074 B1 KR100890074 B1 KR 100890074B1 KR 20060062256 A KR20060062256 A KR 20060062256A KR 20060062256 A KR20060062256 A KR 20060062256A KR 100890074 B1 KR100890074 B1 KR 100890074B1
Authority
KR
South Korea
Prior art keywords
package
terminal
electronic device
internal terminal
internal
Prior art date
Application number
KR20060062256A
Other languages
English (en)
Other versions
KR20070004452A (ko
Inventor
다카시 사토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070004452A publication Critical patent/KR20070004452A/ko
Application granted granted Critical
Publication of KR100890074B1 publication Critical patent/KR100890074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

실장 단자 이외의 외부 단자를 구비하는 전자 디바이스용 패키지에 범용성을 갖게 하는 패키지를 제공한다.
상기 과제를 해결하기 위한 패키지는, 실장용의 외부 단자(26) 이외에 외부 단자를 구비하는 전자 디바이스용 패키지로서, 상기 외부 단자(26) 이외의 외부 단자와 전기적으로 접속된 내부 단자(18e)와, 상기 내부 단자(18e)와 선택적으로 접속되는 그라운드 접속용의 외부 단자(26d)에 접속된 내부 단자(18d)를 패키지(10) 내에 배치한 것을 특징으로 한다. 또, 이러한 구성의 패키지(10)에서는, 실장용의 외부 단자(26) 이외의 외부 단자를 리드(14)로 설정하면 된다.

Description

전자 디바이스용 패키지 및 전자 디바이스의 제조 방법{PACKAGE FOR ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
도 1은 제1 실시 형태에 따른 전자 디바이스용 패키지의 제1 사양예를 도시하는 개략도이다.
도 2는 제1 실시 형태에 따른 전자 디바이스용 패키지의 제2 사양예를 도시하는 개략도이다.
도 3은 제2 실시 형태에 따른 전자 디바이스용 패키지의 구성을 도시하는 개략도이다.
도 4는 패키지의 사양의 응용예를 도시하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 패키지 12 : 베이스
12a∼12c : 기판 14 : 리드(뚜껑체)
16 : 전자 부품 18(18a∼18e) : 내부 단자
20(20a∼20e) : 접속 패드 22 : 금속 와이어
24 : 금속 와이어 26(26a∼26d) : 외부 단자
28 : 비아홀 30 : 비아홀
본 발명은 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법에 관한 것으로, 특히, 내부 실장 부품으로서 데이터의 고쳐쓰기를 가능하게 하는 전자 부품을 구비한 전자 디바이스용 패키지 및 상기 패키지를 사용한 전자 디바이스의 제조 방법에 관한 것이다.
전자 디바이스의 패키지는, 그 디바이스의 기능, 내부에 실장하는 전자 부품의 특성 등에 맞추어 여러 가지의 개량이 더해져, 각각의 사양에 맞춘 형상, 구조의 것이 개발되고 있다. 예를 들면 특허문헌 1에 개시되어 있는 패키지는, 압전 발진기용의 패키지이지만, 내부에 실장한 IC에 대해서 외부에서 정보의 읽고 쓰기를 가능하게 하는 구성을 채용하고 있다. 구체적으로는, 패키지의 외부 단자로서, 프린트 기판 등에 실장하기 위한 단자 외에, IC를 제어하기 위한 단자를 실장하고 있는 것이다.
이러한 패키지 구조의 개량은 종전의 기술에서의 과제를 해결하는 데에 있어서 필연적으로 행해지고 있고, 본원 출원인이 기술 개발하는 데에 있어서도 예외는 아니다. 실제, 본원 출원인은, 상기 특허문헌 1에 개시되어 있는 압전 발진기에 대한 과제를 발견하여, 여러 가지 연구를 거듭한 결과, 상기 과제를 해결할 수 있는 압전 발진기를 개발하고 있다. 당해 발명의 개략은, IC를 제어하기 위한 단자를 압전 발진기의 뚜껑체로 하여, 압전 발진기를 프린트 기판 등으로 실장할 때에 수반하는 단락 등의 위험성을 회피할 수 있도록 한 것이다.
(특허문헌 1) 일본국 특개 2000-77943호 공보
상술한 바와 같이 개량을 거듭한 전자 디바이스에 사용되는 패키지는, 각각 개개의 목적에 대해서는 대단히 유효한 것이라고 생각된다. 그러나, 1개의 과제를 해결하기 위해서 특화된 전자 디바이스의 패키지 구조는, 다른 전자 디바이스를 제조하는 데에 있어서 범용성이 부족하다는 사실이 있다. 실제, 특허문헌 1에 개시된 패키지라도, IC 제어용의 외부 단자를 다른 용도로 사용하고 싶다는 요망이 있었던 경우에는, 패키지의 내부 구조를 새롭게 다시 설계할 필요가 생기는 것이다.
그래서 본 발명에서는, 실장 단자 이외의 외부 단자를 구비하는 전자 디바이스용 패키지에 범용성을 갖게 할 수 있는 패키지를 제공하는 동시에, 이 패키지를 유효하게 사용하는 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 전자 디바이스용 패키지는, 실장용 단자 이외에 외부 단자를 구비하는 전자 디바이스의 패키지로서, 상기 실장 단자 이외의 외부 단자와 전기적으로 접속된 내부 단자와, 상기 내부 단자와 선택적으로 접속되는 그라운드 접속용의 외부 실장 단자에 접속된 내부 단자를 패키지 내에 배치한 것을 특징으로 한다. 이러한 구성의 패키지로 함으로써, 제조되는 패키지는 적어도 상기 내부 단자들을 접속하는 것과, 상기 내부 단자들을 접속하지 않는 것의 2개로 할 수 있다. 이 때문에 1개의 기본 구성을 갖는 패키지를 제조 단계에 있어서 적어도 2종류의 패키지로서 선택적으로 완성시킬 수 있다. 요컨대, 1 개의 기본 구성을 갖는 패키지에 범용성을 갖게 하는 것이 가능해진다.
상기한 바와 같은 구성의 전자 디바이스용 패키지에서는, 상기 실장 단자 이외의 외부 단자와 전기적으로 접속된 내부 단자와 상기 그라운드 접속용의 외부 실장 단자에 접속된 내부 단자와의 접속에 금속 와이어를 사용하면 된다. 금속 와이어를 사용한, 소위 와이어 본딩에 의해 내부 단자들을 접속하는 것에 의하면, 패키지, 혹은 전자 디바이스의 제조 단계에 있어서, 내부 단자들을 용이하게 접속할 수 있다.
또, 상기 목적을 달성하기 위한 본 발명에 따른 전자 디바이스용 패키지는, 실장용 단자 이외에 외부 단자를 구비하는 전자 디바이스의 패키지로서, 상기 실장 단자 이외의 외부 단자와 전기적으로 접속된 내부 단자와, 그라운드 접속용의 외부 실장 단자에 접속된 내부 단자에 선택적으로 분할되는 1개의 내부 단자를 패키지 내에 배치한 것을 특징으로 하는 것이어도 된다. 이러한 구성의 패키지라도, 제조되는 패키지는 적어도 상기 내부 단자들을 접속하는 것과, 상기 내부 단자들을 접속하지 않은 것의 2개로 할 수 있다. 이 때문에 1개의 기본 구성을 갖는 패키지를 제조 단계에 있어서 적어도 2종류의 패키지로서 선택적으로 완성시킬 수 있다. 요컨대, 1개의 기본 구성을 갖는 패키지에 범용성을 갖게 하는 것이 가능해진다.
또, 상기 구성의 전자 디바이스용 패키지에서는, 상기 실장 단자 이외의 외부 단자를 패키지의 뚜껑체로 하면 된다. 패키지의 뚜껑체를 그라운드에 접속하는 구조로 함으로써, 실드 효과를 기대할 수 있다.
또 상기 목적을 달성하기 위한 본 발명에 따른 전자 디바이스의 제조 방법 은, 상기 중 어느 하나에 기재된 전자 디바이스용 패키지를 사용해 전자 디바이스를 제조하는 방법으로서, 패키지 내부에 탑재하는 전자 부품의 사양에 따라, 전자 부품과 상기 실장 단자 이외의 외부 단자와 전기적으로 접속된 내부 단자와의 전기적 접속과, 상기 실장 단자 이외의 외부 단자와 전기적으로 접속된 내부 단자와 상기 그라운드 접속용의 외부 실장 단자에 접속된 내부 단자와의 전기적 접속을, 선택적으로 실행하는 것을 특징으로 한다. 이러한 전자 디바이스의 제조 방법에 의하면, 1개의 기본 구조를 갖는 패키지를 사용해, 전자 부품의 사양에 적응한 패키지를 갖는 2개의 전자 부품을 제조하는 것이 가능해진다. 따라서 상기 전자 디바이스용 패키지를 유효하게 사용할 수 있다.
이하, 본 발명의 전자 디바이스용 패키지, 및 이 패키지를 사용한 전자 디바이스의 제조 방법에 관해, 도면을 참조하면서 상세하게 설명한다. 또한, 이하에 나타내는 실시 형태는, 본 발명을 실시하는 데에 있어서의 적합한 형태이고, 본 발명의 기술적 범위는 이하의 실시 형태에만 구속되는 것은 아니다.
우선, 도 1, 및 도 2를 참조하여 본 발명의 전자 디바이스용 패키지에 따른 제1 실시 형태에 관해 설명한다.
본 실시 형태의 패키지(10)는, 내부에 전자 부품(16)을 탑재하는 패키지 베이스(이하, 베이스라고 한다)(12)와, 상기 전자 부품(16)을 탑재한 베이스(12)를 봉지하는 리드(뚜껑체)(14)를 기본 구성으로 한다.
상기 베이스(12)는, 세라믹스 등의 절연부재로 구성된 복수의 기판(12a∼12c)에 의해 형성된 박스형을 이루고 있고, 내부에 전자 부품(16)을 탑재하기 위한 캐비티를 갖는다. 각 층을 이루는 기판에는 설계에 대응한 금속 패턴이나 비아홀, 캐스터레이션 등이 실장되어 있다. 베이스(12)에 배치되는 금속 패턴은 크게 구별하여 베이스 내부에 배치되는 내부 단자(18)(18a∼18e)와, 베이스 외부에 배치되는 외부 단자(26b, 26d)(26a, 26c), 및 그러한 단자를 접속하는 것으로 나눌 수 있고, 상기 비아홀이나 캐스터레이션은, 상기 내부 단자(18)와 상기 외부 단자(26)를 전기적으로 접속하는 역할을 맡는다. 본 실시 형태에서 사용하는 베이스(12)는, 기판(12b)의 상면에 배치한 내부 단자(18a∼18d)와, 기판(12c)의 하면에 배치한 외부 단자(26a∼26d)(26a, 26c는 도시하지 않음)를 비아홀(비아홀 내부에 배치한 도전 부재)(28)로 전기적으로 접속하고 있다. 또, 본 실시 형태의 베이스(12) 내부에 배치된 내부 단자(18e)는, 베이스(12) 상부의 개구부로 인도된 비아홀(30)과 전기적으로 접속되어 있다.
본 실시 형태의 패키지(10)에 사용되는 리드(14)는 금속제이고, 베이스(12)를 구성하는 소재를 세라믹스로 한 경우에는, 열 팽창률이 비슷한 코발트 등을 구성 부재로서 선택하는 것이 바람직하다. 리드(14)를 금속제로 함으로써, 베이스(12) 봉지후에 리드(14) 자체를 내부 단자(18e)에 접속된 외부 단자의 1개로 할 수 있는 것이다.
도 1은 패키지(10) 내부에 탑재하는 전자 부품(16)으로서 기본적인 접속 패드(예를 들면, 전자 디바이스로부터의 출력 신호를 제어하는 단자 : ST, 접지 단자 : GND, 전자 디바이스로부터의 신호를 출력하는 단자 : OUT, 전원 전압을 취득하는 단자 : VDD)(20a∼20d)만을 갖는 것을 채용하고, 고객으로부터 외부 단자로서 실장 한 리드(14)를 그라운드(GND)에 접속하고 싶다는 요망을 받은 경우의 예를 도시한다. 또한, 도 1(a)는 패키지의 평면을, 상기 도면 (b)는 (a)에 있어서의 A-A 단면을, 상기 도면 (c)는 (a)에 있어서의 B-B 단면을 각각 도시한 개략도이다.
이러한 경우는 우선, 고객의 요망에 적합한 전자 부품(예를 들면 IC)(16)을 베이스(12)의 캐비티에 탑재한다. 전자 부품(16)의 탑재는, 도시하지 않은 접착제 등을 사용하면 된다. 베이스(12) 내에 전자 부품(16)을 탑재한 후, 금속 와이어(22)를 사용해 내부 단자(18a∼18d)와 전자 부품(16)에 실장된 접속 패드(20a∼20d)를 전기적으로 접속한다(와이어 본딩). 와이어 본딩을 행할 때에는, 전자 부품(16)에 실장된 접속 패드(20a∼20d)는, 각각 설정에 맞는 외부 단자(외부 실장 단자)(26a∼26d)에 접속된 내부 단자(18a∼18d)에 접속한다. 본 실시 형태의 경우, GND 접속용 단자로서 설정된 외부 단자(26d)와 접속되는 내부 단자(18d)에 인접하여 배치된 내부 단자(18e)가, 패키지(10) 봉지후에 리드(14)와 전기적으로 접속되는 내부 단자로 되어 있다. 따라서, 상기한 바와 같은 요망이 있었던 경우에는, 상기 내부 단자(18e)와 내부 단자(18d)를 금속 와이어(24)에 의해 전기적으로 접속함으로써, 패키지(10) 봉지후에 상기 리드(14)가 GND 단자에 접속되게 된다. 리드(14)를 GND에 접속함으로써, 패키지(10)의 외부에서 입사되는 전자파에 대한 실드 효과를 기대할 수도 있다. 또한, 금속에 의해 구성한 리드(14)를 전기적으로 들뜬 상태로 한 경우, 베이스(12)에 배치한 단자 등과의 사이에서 소위 콘덴서로서의 작용이 행해져, 거기에 축적되는 정전 용량을 고려하지 않으면 안되는 경우가 있지만, 리드(14)를 GND에 접속함으로써 그것을 회피하는 것이 가능해진다. 이 때 문에, 전자 부품(16) 등의 제어가 용이해진다.
한편, 도 2에 도시하는 바와 같이, 탑재하는 전자 부품(16)이 기본적인 접속 패드(20a∼20d) 이외의 접속 패드(예를 들면, 전자 부품 내부에 기록된 정보를 고쳐쓰기 위한 기입 제어 패드 : PE 등)(20e)를 구비하는 것인 경우, 본 실시 형태의 패키지(10)는 다음과 같이 하여 사용한다. 또한, 도 2(a)는 패키지의 평면을, 상기 도면 (b)는 (a)에 있어서의 A-A 단면을, 상기 도면 (c)는 (a)에 있어서의 B-B 단면을 각각 도시하는 개략도이다.
전자 부품(16)을 베이스(12) 내부의 캐비티에 탑재하는 공정은 도 1에 도시한 경우와 동일하다. 다음에, 전자 부품(16)에 실장된 접속 패드(20a∼20e)와 베이스(12) 내부에 실장된 내부 단자(18a∼18e)를 와이어 본딩하여 전자 부품(16)을 캐비티에 실장한다. 본 예의 경우, 전자 부품(16)에 실장된 접속 패드(20)의 수와 외부 단자(26) 및 외부 단자로서의 리드(14)에 접속된 내부 단자(18)의 수가 일치하는 구성이 되기 때문에, 접속 패드(20a∼20e)는 각각의 목적에 합치한 외부 단자에 접속된 내부 단자(18)에 접속되게 된다. 본 예의 경우, 기입 제어 패드(PE)로 한 접속 패드(20e)는, 외부 단자로서 설정되는 리드(14)에 접속된 내부 단자(18e)에 접속하게 된다.
상기에 든 예와 같이, 본 실시 형태의 패키지(10)는, 실장 단자 이외의 외부 단자(리드)(14)와 당해 외부 단자(리드)(14)와 전기적으로 접속된, 혹은 접속되는 내부 단자(18e)를 구비하고 있고, 당해 내부 단자(18e)를 필요에 따라 선택적으로 다른 내부 단자(18d) 등과 접속하는 구성으로 하였다. 이러한 구성으로 함으로써, 패키지(10) 내부에 실장하는 전자 부품(16)의 특성에 따라 특화되어, 사용 목적이 한정되어 있었던 패키지(10)를, 다른 특성을 갖는 전자 부품(16)을 실장 가능하게 하는 패키지(10)로서 사용하는 것이 가능해진다. 따라서, 패키지(10)에 범용성을 갖게 하는 것이 가능해진다.
다음에, 본 발명의 전자 디바이스용 패키지에 따른 제2 실시 형태에 관해, 도 3을 참조하여 설명한다. 또한, 도 3(a)는 패키지의 평면도를 도시하고, 상기 도면 (b)는 (a)에 있어서 파선으로 둘러싸여 있는 부분의 확대도를 도시한다. 본 실시 형태에 따른 패키지의 기본적 구조는, 상술한 제1 실시 형태에 따른 패키지의 구조와 동일하다. 따라서, 기능을 동일하게 하는 개소에 대해서는, 도면에 동일한 부호를 붙여 설명을 생략한다.
본 실시 형태의 패키지(10)는, 패키지의 사양에 따라 선택적으로 내부 단자들을 접속한다는 제1 실시 형태에 따른 패키지와 동일한 효과를, 발상을 역전시킴으로써 획득한 것이다.
본 실시 형태의 패키지는, 베이스에 배치하는 1개의 내부 단자(18f)에 대해서, 복수의 외부 단자(예를 들면 리드(14)와 GND 접속용으로 배치된 외부 단자(26d))를 접속하는 구조로 한 것이다. 이러한 구조로 함으로써, 제1 실시 형태에 있어서 예로서 든, 기본적인 접속 패드(20)만을 갖는 전자 부품(16)을 채용하여, 리드(14)를 그라운드에 접속하고 싶다는 요망이 있었던 경우에, 전자 부품(16)의 그라운드용 접속 패드(20d)를 내부 단자(18f)에 접속하는 것만으로 충분하게 된다.
한편, 도 4에 도시하는 바와 같이 기본 접속 패드 이외의 접속 패드(20e)를 갖는 전자 부품(16)을 채용하는 경우에는, 도 3(b)에 부분 확대도를 도시하는 내부 단자(18)의 적어도 일부를 도 3(c)에 도시하는 바와 같이 고의로 단선(절단)하면 된다. 이렇게 함으로써, 패키지(10)는, 전자 부품(16)에 구비된 접속 패드(20)와 동일한 수의 내부 단자(18)를 얻을 수 있고, 내부 단자(18)에는, 각각 설정을 다르게 한 외부 단자(26) 및 리드(14)가 접속되게 된다. 또한, 단자의 절단에 대해서는, 레이저 등을 사용해 패턴을 깎아내어도 되고, 다른 수단을 사용해도 된다. 또, 내부 단자의 형상에 대해서는 도 3에 도시하는 것에 한정되는 것은 아니다. 또한, 본 실시 형태에서는 설명을 간단화하기 위해서 내부 단자(18f)에는 리드(14)와 GND 접속용으로 설정된 외부 단자(26d)만을 접속하는 것으로 하고 있었지만, 다른 외부 단자(26)도 동일한 내부 단자에 접속해도 된다. 이 경우, 내부 단자(18f)의 절단 개소를 늘려, 접속된 외부 단자(26)의 수에 따른 수의 내부 단자(18)로 분할하면 된다.
상기 실시 형태에서는 모두, 인접하는 내부 단자(18) 사이에서 접속 혹은 절단을 행하고 있지만, 떨어진 내부 단자(18) 사이에서 접속이나 절단을 행해도 된다. 단, 떨어진 단자 사이에서 접속을 행하는 경우에는, 다른 내부 단자(18)나 접속용의 금속 와이어(22) 등과 접촉하지 않도록 할 필요가 있다.
또, 상기 실시 형태에서는 모두 패키지(10) 내부에는 전자 부품(16)만을 탑재하는 취지로 기재하고 있지만, 도 4에 도시하는 바와 같이 압전 진동편(36)을 탑재하여 압전 발진기로 한 것이어도 된다. 또, 실시 형태에서는 베이스(12) 내부에 전자 부품(16)을 실장할 때에 모두 와이어 본딩을 행하고 있지만, 도 4에 도시하는 바와 같이 플립칩 본딩을 사용해 전자 부품을 실장한 경우에도 동일한 구성을 채용하는 것이 가능하다. 또한, 도 4(a)는 패키지의 평면을, 상기 도면 (b)는 (a)에 있어서의 A-A 단면을, 상기 도면 (c)는 (a)에 있어서의 B-B 단면을 각각 도시하는 개략도이다.
또, 상기 실시 형태에서는 리드(14)를 실장용 단자 이외의 외부 단자로서 설명하고 있었지만, 실장 단자 이외의 외부 단자는 당연히, 리드(14) 이외로 설정해도 된다. 이러한 구성의 패키지여도, 본 발명에 따른 전자 디바이스용 패키지인 것에 변함은 없다.
이상 설명한 바와 같이, 본 발명에 의하면, 실장 단자 이외의 외부 단자를 구비하는 전자 디바이스용 패키지에 범용성을 갖게 할 수 있는 패키지를 얻는 동시에, 이 패키지를 유효하게 사용하는 전자 디바이스의 제조 방법을 얻을 수 있다.

Claims (6)

  1. 뚜껑체를 구비하는 전자 디바이스의 패키지로서,
    상기 뚜껑체와 전기적으로 접속된 제1 내부 단자와, 상기 제1 내부 단자와 선택적으로 접속되는 그라운드 접속용의 외부 실장 단자에 접속된 제2 내부 단자를 상기 패키지 내에 배치하고, 상기 제1 내부 단자와 상기 제2 내부 단자의 접속에 금속 와이어를 사용한 것을 특징으로 하는 전자 디바이스용 패키지.
  2. 삭제
  3. 뚜껑체를 구비하는 전자 디바이스의 패키지로서,
    상기 뚜껑체와 전기적으로 접속된 제1 내부 단자와, 그라운드 접속용의 외부 실장 단자에 접속된 제2 내부 단자로 선택적으로 분할되는 제3 내부 단자를 상기 패키지 내에 배치하고, 상기 전자 디바이스용 패키지는, 상기 뚜껑체로 봉지되는 패키지 베이스를 구비하고,
    상기 제1 및 제2 내부 단자는, 상기 패키지 베이스의 표면으로서 상기 뚜껑체에 의해 봉지되는 영역에 형성되어 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  4. 뚜껑체를 구비하는 전자 디바이스의 패키지로서,
    상기 뚜껑체와 전기적으로 접속된 제1 내부 단자와, 상기 제1 내부 단자와 선택적으로 접속되는 그라운드 접속용의 외부 실장 단자에 접속된 제2 내부 단자를 상기 패키지 내에 배치하고, 상기 전자 디바이스용 패키지는, 상기 뚜껑체로 봉지되는 패키지 베이스를 구비하고,
    상기 제1 및 제2 내부 단자는, 상기 패키지 베이스의 표면으로서 상기 뚜껑체에 의해 봉지되는 영역에 형성되어 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  5. 패키지 베이스와,
    상기 패키지 베이스의 하면에 형성된 복수의 외부 실장 단자와,
    상기 패키지 베이스를 봉지하는 뚜껑체와,
    상기 뚜껑체에 전기적으로 접속되고, 상기 패키지 베이스의 내부에 형성되는 제1 내부 단자와,
    상기 복수의 외부 실장 단자 중 어느 하나인 그라운드 접속용의 외부 실장 단자에 전기적으로 접속되고, 상기 패키지 베이스의 내부에 형성되는 제2 내부 단자를 구비하고,
    상기 제1 내부 단자 및 상기 제2 내부 단자는, 상기 패키지 베이스의 동일 평면 상에 형성되고, 또한 서로 금속 와이어로 선택적으로 접속되는 것을 특징으로 하는 전자 디바이스용 패키지.
  6. 청구항 1 및 청구항 3 내지 5 중 어느 한 항에 기재된 전자 디바이스용 패키지를 사용해 전자 디바이스를 제조하는 방법으로서,
    패키지 내부에 탑재하는 전자 부품의 사양에 따라,
    전자 부품과 상기 뚜껑체에 전기적으로 접속된 제1 내부 단자의 전기적 접속과, 상기 뚜껑체에 전기적으로 접속된 상기 제1 내부 단자와 상기 그라운드 접속용의 외부 실장 단자에 접속된 제2 내부 단자의 전기적 접속을, 선택적으로 실행하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
KR20060062256A 2005-07-04 2006-07-04 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법 KR100890074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005194646A JP5007494B2 (ja) 2005-07-04 2005-07-04 電子デバイスの製造方法
JPJP-P-2005-00194646 2005-07-04

Publications (2)

Publication Number Publication Date
KR20070004452A KR20070004452A (ko) 2007-01-09
KR100890074B1 true KR100890074B1 (ko) 2009-03-24

Family

ID=37588462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060062256A KR100890074B1 (ko) 2005-07-04 2006-07-04 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법

Country Status (4)

Country Link
US (1) US7317246B2 (ko)
JP (1) JP5007494B2 (ko)
KR (1) KR100890074B1 (ko)
CN (1) CN100464406C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326400B2 (ja) 2007-08-17 2013-10-30 セントラル硝子株式会社 光学活性α−フルオロカルボン酸エステルの精製方法
JP5747574B2 (ja) 2011-03-11 2015-07-15 セイコーエプソン株式会社 圧電デバイス及び電子機器
JP2014036081A (ja) * 2012-08-08 2014-02-24 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、電子機器、および移動体
JP2017022473A (ja) * 2015-07-08 2017-01-26 セイコーエプソン株式会社 振動子及びその製造方法、発振器、電子機器、並びに、移動体
WO2020218335A1 (ja) * 2019-04-22 2020-10-29 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318653A (ja) * 2002-04-24 2003-11-07 Daishinku Corp 圧電振動デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487414B2 (ja) * 1998-05-29 2004-01-19 富士通株式会社 弾性表面波フィルタ装置
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
JP3406846B2 (ja) 1998-08-31 2003-05-19 京セラ株式会社 温度補償型水晶発振器
JP4045181B2 (ja) * 2002-12-09 2008-02-13 沖電気工業株式会社 半導体装置
JP4251070B2 (ja) 2003-12-10 2009-04-08 エプソントヨコム株式会社 圧電発振器、電子部品、及び圧電発振器の製造方法
JP4244865B2 (ja) * 2004-06-03 2009-03-25 セイコーエプソン株式会社 圧電発振器および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318653A (ja) * 2002-04-24 2003-11-07 Daishinku Corp 圧電振動デバイス

Also Published As

Publication number Publication date
KR20070004452A (ko) 2007-01-09
CN100464406C (zh) 2009-02-25
US7317246B2 (en) 2008-01-08
US20070001288A1 (en) 2007-01-04
CN1893036A (zh) 2007-01-10
JP2007013020A (ja) 2007-01-18
JP5007494B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
EP1727275B1 (en) Piezo-oscillator and manufacturing method thereof
US6124636A (en) MMIC package
US7098580B2 (en) Piezoelectric oscillator
KR20010067344A (ko) 전자 부품 및 그 조립 방법
CN104639041A (zh) 温度补偿型水晶振荡器
KR100890074B1 (ko) 전자 디바이스용 패키지 및 전자 디바이스의 제조 방법
JP2006074736A (ja) 圧電発振器およびその製造方法
JP2010045201A (ja) 電子部品モジュール及びその製造方法
KR20100031775A (ko) 전자 부품
JP4724519B2 (ja) 圧電発振器
JP4868836B2 (ja) 圧電振動子収納用パッケージおよび圧電振動装置
JP5643040B2 (ja) 圧電発振器
JP4724518B2 (ja) 圧電発振器
JPH08307153A (ja) パッケージの構造
JP5097929B2 (ja) 電子部品の製造方法
JP4585908B2 (ja) 圧電デバイスの製造方法
US20030227339A1 (en) Surface-mount crystal oscillator
JP4685461B2 (ja) 圧電発振器及びその製造方法
JP4960080B2 (ja) 圧電発振器及びその製造方法
JP2008141413A (ja) 圧電発振器及びその製造方法
JP2007067135A (ja) ランドパターン形状を有する基板とそこに実装する圧電部品
JP4376148B2 (ja) 圧電発振器
KR100550873B1 (ko) 수정발진기
JP4585847B2 (ja) 水晶発振器及びその製造方法
JP5995388B2 (ja) 圧電発振器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 11