JP2000040784A - 半導体装置及び半導体装置ユニット及びその製造方法 - Google Patents

半導体装置及び半導体装置ユニット及びその製造方法

Info

Publication number
JP2000040784A
JP2000040784A JP10209732A JP20973298A JP2000040784A JP 2000040784 A JP2000040784 A JP 2000040784A JP 10209732 A JP10209732 A JP 10209732A JP 20973298 A JP20973298 A JP 20973298A JP 2000040784 A JP2000040784 A JP 2000040784A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
leads
resin package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10209732A
Other languages
English (en)
Other versions
JP3842444B2 (ja
Inventor
Sadatane Kato
禎胤 加藤
Mitsutaka Sato
光孝 佐藤
Koji Inoue
広司 井上
Tetsuya Fujisawa
哲也 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20973298A priority Critical patent/JP3842444B2/ja
Priority to US09/301,345 priority patent/US6433418B1/en
Publication of JP2000040784A publication Critical patent/JP2000040784A/ja
Application granted granted Critical
Publication of JP3842444B2 publication Critical patent/JP3842444B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】積層化することにより高密度実装を図る半導体
装置及び半導体装置ユニット及びその製造方法に関し、
製造工程及び製品管理の簡単化を図る。 【解決手段】半導体チップ２１と、インナーリード部２
４ａと樹脂パッケージ２７の外部に延出したアウターリ
ード部２４ｂとを有する複数のリード２４と、半導体チ
ップ２１とリード２４とを電気的に接続するワイヤ２５
を具備し、アウターリード部２４ｂを樹脂パッケージ２
７の外形に沿って折曲することにより第１乃至第３の端
子部２４ｂ-1〜２４ｂ-3を形成した半導体装置２０Ａを
スタックして半導体装置ユニット４０Ａを構成する。か
つ、半導体装置２０Ａに設けられた複数のリード或いは
ワイヤの内、少なくともひとつが切断され、半導体チッ
プ２１との電気的接続が断たれた構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置ユニット及びその製造方法に係り、特に積層化す
ることにより高密度実装を図る半導体装置及び半導体装
置ユニット及びその製造方法に関する。近年の電子機器
の小型化、高速化，更には高機能化に伴い、これに用い
られる半導体装置についても同様の要求がある。
【０００２】また、このような半導体装置自体に対する
要求に加え、半導体装置を実装基板に実装する時の実装
効率の改善も望まれている。そこで、リードを実装基板
の表面で接続する表面実装型の半導体装置が現在主流を
なしているが、更に実装効率の向上を図るため、複数個
の半導体装置を積層した構造の半導体装置ユニットが提
案されている。
【０００３】
【従来の技術】図１は従来における半導体装置１の斜視
図であり、図２は図１におけるＡ−Ａ線に沿う断面図で
ある。この半導体装置１は、本出願人が先に提案した半
導体装置であり、特開昭６３−１５４５３号公報、或い
は特開昭６３−１５４５１号公報に開示されたものであ
る。
【０００４】各図に示す半導体装置１は、半導体素子
（半導体チップ）２、この半導体チップ２を封止する樹
脂パッケージ３、夫々の一端部４ａが半導体チップ２と
ワイヤ５により接続されると共に他端側がパッケージ３
の底面３ａに露出して外部端子６を形成するリード４、
半導体チップ２が搭載されるステージ７等により構成さ
れている。即ち、半導体装置１では、リード４の外部端
子６を除く他の部分はパッケージ３内に封止された構成
とされている。
【０００５】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００６】しかるに上記従来の半導体装置１では、図
２に示されるように、半導体チップ２の側部にリード４
のワイヤ接続される端部４ａが位置する構成とされてい
たため、パッケージ３が大型化してしまい半導体装置１
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置１では、半導体チップ２に対
してパッケージ３の大きさが倍以上に大きくなってしま
う。
【０００７】そこで本出願人は先に、上記問題点を解決
しうる半導体装置として、特開平６−１３２４５３号
「半導体装置及びその製造方法」を提案した。図３は、
上記出願に係る半導体装置を示している。同図に示す半
導体装置１０Ａは、半導体チップ１１と、この半導体チ
ップ１１を封止する樹脂パッケージ１７と、夫々の内側
端部１４ａが半導体チップ１１と電気的に接続されると
共に、外側端部がパッケージ１７の底面１７ａに露出し
て外部端子１６を形成し、この外部端子１６を除く他の
部分はパッケージ１７に封止された構成の複数のリード
１４とを具備している。そして、上記複数のリード１４
をパッケージ１７内で高さ方向に対し、その一部或いは
全部が半導体チップ１１と重なり合う構成としたことを
特徴としている。
【０００８】半導体装置１０Ａを上記構成とすることに
より、複数のリード１４はパッケージ１７内で高さ方向
に対し、その一部或いは全部が半導体チップ１１と重な
り合った構成となるため、図１及び図２に示した半導体
装置１に比べて、この重なり合っている部分（図中、矢
印Ｌ１で示す）の面積だけ半導体装置１０Ａの小型化を
図ることができる。尚、図３において、１２はステージ
を、１３は電極パッドを、また１５はワイヤを夫々示し
ている。
【０００９】ところで、近年では更なる高密度実装を行
うために、半導体装置を上下方向に三次元的に積層（ス
タック）して実装することが行われるようになってきて
いる。しかるに、図３に示す半導体装置１０Ａでは、こ
れを上下方向に積層して実装することができず、更なる
高密度実装化（即ち三次元的実装）を行うことができな
いという問題点がある。
【００１０】そこで、本出願人は先に、特開平８−８３
８９号「半導体装置及び半導体装置ユニット」を提案し
た。図４は、上記出願に係る半導体装置を示している。
同図に示す半導体装置１０Ｂは、インナーリード部１８
ａ及びアウターリード部１８ｂよりなるリード１８を具
備しており、このアウターリード部１８ｂを樹脂パッケ
ージ１７の外側に延出させると共に、このアウターリー
ド部１８ｂを樹脂パッケージ１７の外形に沿って折曲す
ることにより、第１乃至第３の端子部１８ｂ-1〜１８ｂ
-3を形成したことを特徴とするものである。
【００１１】この構成とすることにより、第１の端子部
１８ｂ-1は樹脂パッケージ１７の上面に位置し、また第
２の端子部１８ｂ-2は樹脂パッケージ１７の下面に位置
する構成となる。よって、図５及び図６に示すように、
複数（図５に示す例では２個，図６に示す例では４個）
の半導体装置１０Ｂを積層（スタック）した構造の半導
体装置ユニット１９Ａ，１９Ｂを実現することができ
る。この半導体装置ユニット１９Ａ，１９Ｂによれば、
更なる高密度実装化を実現することができる。
【００１２】
【発明が解決しようとする課題】ところで、複数個の半
導体装置１０Ｂをスタックした構造の半導体装置ユニッ
ト１９Ａでは、全ての半導体装置１０を常に同時に動作
させることは少ない。特に半導体装置１０Ｂがメモリ装
置の場合には、スタックされた半導体装置１０Ｂを選択
的に動作させる必要が生じる。このため、半導体装置１
０Ｂには、チップセレクト端子が設けられており、この
チップセレクト端子にチップセレクト信号が入力された
際、当該半導体装置１０Ｂが動作するよう構成されてい
る。
【００１３】よって、半導体装置１０Ｂには、チップセ
レクト信号をチップセレクト端子に供給するためのリー
ド（以下、チップセレクト用リードという）が設けられ
ている。以下、従来のチップセレクト用リードの構成に
ついて、図７及び図８を用いて説明する。尚、図７及び
図８では、２個の半導体装置１０Ｃ，１０Ｄをスタック
する構成を例に挙げて説明する。
【００１４】図７は、スタックされる半導体装置１０
Ｃ，１０Ｄを示している。尚、図示の便宜上、樹脂パッ
ケージ１７は一点鎖線で示している。同図に示す半導体
装置１０Ｃ，１０Ｄは、夫々８本のリード１８を有して
おり、この内２本がチップセレクト用リードとして用い
られている。このチップセレクト用リードは、各半導体
装置に対し、積層数と同数配設される。
【００１５】図７（Ａ）に示す半導体装置１０Ｃでは、
符号１８Ａ-1，１８Ｂ-1で示すリードがチップセレクト
用リードであり、また図７（Ｂ）に示す半導体装置１０
Ｄでは符号１８Ａ-2，１８Ｂ-2がチップセレクト用リー
ドである。図８に示すように、半導体装置１０Ｃ，１０
Ｄがスタックされた状態で、半導体装置１０Ｃのチップ
セレクト用リード１８Ａ-1は半導体装置１０Ｄのチップ
セレクト用リード１８Ａ-2と接続され、また半導体装置
１０Ｃのチップセレクト用リード１８Ｂ-1は半導体装置
１０Ｄのチップセレクト用リード１８Ｂ-2と接続され
る。
【００１６】一方、半導体チップ１１には複数の電極パ
ッド１３が設けられているが、図７に示す例では、符号
１３Ａ-1，１３Ａ-2で示す電極パッドがチップセレクト
端子とされている。尚、以下の説明では、接続されたチ
ップセレクト用リード１８Ａ-1とチップセレクト用リー
ド１８Ａ-2を総称する時はチップセレクト用リード１８
Ａというものとし、接続されたチップセレクト用リード
１８Ｂ-1とチップセレクト用リード１８Ｂ-2を総称する
時はチップセレクト用リード１８Ｂというものとする。
【００１７】ここで、各半導体装置１０Ｃ，１０Ｄにお
ける電極パッド１３Ａ-1, １３Ａ-2と各チップセレクト
用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2との
接続構造に注目する。図７（Ａ）に示す半導体装置１０
Ｃは、ワイヤ１５によりチップセレクト端子１３Ａ-1と
チップセレクト用リード１８Ｂ-1とが接続されており、
チップセレクト用リード１８Ａ-1は何れの電極パッド１
３とも接続されないフリーな状態となっている。また、
図７（Ｂ）に示す半導体装置１０Ｄでは、ワイヤ１５に
よりチップセレクト端子１３Ａ-2とチップセレクト用リ
ード１８Ａ-2が接続されており、チップセレクト用リー
ド１８Ｂ-2は何れの電極パッド１３とも接続されないフ
リーな状態となっている。
【００１８】次に、上記構成とされた半導体装置１０
Ｃ，１０Ｄをスタックした半導体装置ユニット１９Ｃに
おいて、チップセレクト信号が各半導体チップ１１に供
給される構成について図８を用いて説明する。図８
（Ａ）はチップセレクト用リード１８Ａと半導体チップ
１１の接続構造を示しており、また図８（Ｂ）はチップ
セレクト用リード１８Ｂと半導体チップ１１の接続構造
を示している。
【００１９】先ず、図８（Ａ）に示されるチップセレク
ト用リード１８Ａと半導体チップ１１の接続構造に注目
すると、下部に位置する半導体装置１０Ｃのチップセレ
クト用リード１８Ａ-1は、前記のように何れの電極パッ
ド１３とも接続されないフリーな状態となっている。こ
のため、チップセレクト信号をチップセレクト用リード
１８Ａに供給した場合、チップセレクト信号は上部に位
置する半導体装置１０Ｄのチップセレクト端子１３Ａ-2
に供給され、よって上部に位置する半導体装置１０Ｄが
作動する。
【００２０】一方、図８（Ｂ）に示されるチップセレク
ト用リード１８Ｂと半導体チップ１１の接続構造に注目
すると、上部に位置する半導体装置１０Ｄのチップセレ
クト用リード１８Ｂ-2は、前記のように何れの電極パッ
ド１３とも接続されないフリーな状態となっている。こ
のため、チップセレクト信号をチップセレクト用リード
１８Ｂに供給した場合、チップセレクト信号は下部に位
置する半導体装置１０Ｃのチップセレクト端子１３Ａ-1
に供給され、よって下部に位置する半導体装置１０Ｃが
作動する。
【００２１】よって、チップセレクト信号をチップセレ
クト用リード１８Ａ或いはチップセレクト用リード１８
Ｂに選択的に供給することにより、半導体装置１０Ｃ，
１０Ｄを選択的に動作させることができる。ところが上
記の構成では、半導体装置１０Ｃ，１０Ｄを製造する段
階で、具体的にはワイヤ１５を配設するワイヤボンディ
ング工程において、予めワイヤ１５を所定のチップセレ
クト用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2
に選択的に接続しておく必要がある。
【００２２】このように従来の構成では、スタックされ
る半導体装置の製造段階において、異なる構成の半導体
装置１０Ｃ，１０Ｄを夫々別個に製造しておく必要が生
じ、よって半導体装置の製造が複雑となり、これに伴い
製品コストが上昇してしまうという問題点があった。ま
た、ワイヤ１５の接続構造によっては、スタック用とし
てしか使用できない半導体装置が発生し、生産性に無駄
が発生するという問題点もある。
【００２３】また、製造された状態において半導体装置
１０Ｃ，１０Ｄの構成が異なっているため、スタックを
行なうまで間、半導体装置１０Ｃと半導体装置１０Ｄと
を別個に製品管理する必要が生じ、この管理が面倒であ
るという問題点もあった。本発明は上記の点に鑑みてな
されたものであり、製造工程及び製品管理の簡単化を図
りうる半導体装置及び半導体装置ユニット及びその製造
方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明は、樹脂パッケージ内に封止された半導体チ
ップと、前記半導体チップに接続されるインナーリード
部と前記樹脂パッケージの外部に延出したアウターリー
ド部とを有する複数のリードと、前記半導体チップと前
記リードとを電気的に接続する接続手段とを具備し、前
記アウターリード部を前記樹脂パッケージの外形に沿っ
て折曲することにより前記アウターリード部を前記樹脂
パッケージの第１の面に引き出し、このアウターリード
部が前記樹脂パッケージの前記第１の面と対向する第２
の面に第１の端子部を形成すると共に前記樹脂パッケー
ジの第１の面に第２の端子部を形成するよう構成された
半導体装置であって、複数の前記リードの内少なくとも
ひとつが切断され、前記半導体チップとの電気的接続が
断たれた構成とされていることを特徴とするものであ
る。
【００２５】また、請求項２記載の発明は、樹脂パッケ
ージ内に封止された半導体チップと、前記半導体チップ
に接続されるインナーリード部と前記樹脂パッケージの
外部に延出したアウターリード部とを有する複数のリー
ドと、前記半導体チップと前記リードとを電気的に接続
する接続手段とを具備し、前記アウターリード部を前記
樹脂パッケージの外形に沿って折曲することにより前記
アウターリード部を前記樹脂パッケージの第１の面に引
き出し、このアウターリード部が前記樹脂パッケージの
前記第１の面と対向する第２の面に第１の端子部を形成
すると共に前記樹脂パッケージの第１の面に第２の端子
部を形成するよう構成された半導体装置であって、複数
配設される前記接続手段の内少なくともひとつが切断さ
れ、前記半導体チップとの電気的接続が断たれた構成と
されていることを特徴とするものである。
【００２６】また、請求項３記載の発明は、前記請求項
２記載の半導体装置において、前記接続手段としてワイ
ヤを用いたことを特徴とするものである。また、請求項
４記載の発明は、前記請求項１乃至３のいずれかに記載
の半導体装置において、前記切断された前記リード或い
は前記接続手段は、前記半導体チップのチップセレクト
端子と接続されていたものであることを特徴とするもの
である。
【００２７】また、請求項５記載の発明に係る半導体装
置ユニットは、前記請求項１乃至４のいずれかに記載の
半導体装置を複数個上下方向に積層した構造を有し、上
記複数個積層した状態にある一対の対向する半導体装置
の接合部において、一方の半導体装置の第１の端子部
が、他方の半導体装置の第２の端子部と接続される構成
としたことを特徴とするものである。
【００２８】また、請求項６記載の発明に係る半導体装
置ユニットの製造方法は、樹脂パッケージ内に封止され
た半導体チップと、この半導体チップに接続されるイン
ナーリード部と前記樹脂パッケージの外周に沿って延出
したアウターリード部とを有する複数のリードと、前記
半導体チップと前記リードとを電気的に接続する接続手
段とを具備する半導体装置に対し、前記リード或いは前
記接続手段の少なくとも一方を切断手段を用いて選択的
に切断する切断工程と、前記半導体装置の外部接続端子
として機能する部位に接合材を配設する接合材配設工程
と、前記接合材が配設された前記半導体装置を複数個積
層する積層工程と、前記接合材により隣接する前記各半
導体装置同志を電気的及び機械的に接合する接合工程と
を具備することを特徴とするものである。
【００２９】更に、請求項７記載の発明は、前記請求項
６記載の半導体装置ユニットの製造方法において、前記
切断手段としてレーザー装置を用いたことを特徴とする
ものである。上記の各手段は、下記のように作用する。
請求項１記載の発明によれば、上記の如く折曲された複
数のリードの内少なくともひとつを切断し、半導体チッ
プとの電気的接続が断たれた構成としたことにより、こ
の半導体装置をスタック（積層）した場合には、切断さ
れたリードは単に当該半導体装置の上下に配設される半
導体装置を電気的に接続する接続配線として機能するこ
ととなる。よって、切断位置を適宜選定しておくことに
より、複数の半導体装置をスタックした際、各リードを
介して任意の半導体装置の電極パッドに信号を供給する
ことが可能となる。
【００３０】また、請求項２及び請求項３記載の発明に
よれば、複数配設される接続手段（ワイヤ）の内少なく
ともひとつを切断し、半導体チップとの電気的接続が断
たれた構成としたことにより、この半導体装置をスタッ
ク（積層）した場合には、切断された接続手段と接続し
たリードは単に当該半導体装置の上下に配設される半導
体装置を電気的に接続する接続配線として機能すること
となる。よって、切断位置を適宜選定しておくことによ
り、複数の半導体装置をスタックした際、各リードを介
して任意の半導体装置の電極パッドに信号を供給するこ
とが可能となる。
【００３１】また、請求項４記載の発明によれば、切断
するリード或いは接続手段を半導体チップのチップセレ
クト端子と接続されていたものに選定したことにより、
複数の半導体装置をスタックした際に、任意の半導体装
置（半導体チップ）を選択的に動作させることが可能と
なる。また、請求項５記載の発明によれば、請求項１乃
至４のいずれかに記載の半導体装置を複数個上下方向に
積層（スタック）し、かつ複数個積層した状態にある一
対の対向する半導体装置の接合部において、一方の半導
体装置の第１の端子部が他方の半導体装置の第２の端子
部と接続される構成としたことにより、容易に半導体装
置の積層体を形成することができ、半導体装置の実装密
度を向上させることができる。
【００３２】また、スタックされる複数の半導体装置の
リード或いは接続手段は、所定位置で切断されているた
め、スタック時に上下に接続される各リードを介して任
意の半導体装置の電極パッドに信号を供給することが可
能となる。また、請求項６記載の発明によれば、切断工
程では、既に製造が完了している半導体装置に、切断手
段を用いてリード或いは接続手段を切断する処理を行な
う。よって、半導体装置を製造する工程においては、積
層される個々の半導体装置は同一構成であり、この切断
工程を実施することにより個々の半導体装置は積層可能
な構成に加工される。
【００３３】これにより、半導体装置の製造工程では、
スタックされる半導体装置を別個に製造する必要はなく
なり、製造工程の簡単化を図ることができる。また、半
導体装置の製造完了後、切断工程実施前までの半導体装
置の製品管理も、スタックされる半導体装置は全て同一
構成であるため別個に管理する必要はなく、製品管理の
簡単化を図ることができる。
【００３４】更に、請求項７記載の発明によれば、切断
手段としてレーザー装置を用いたことにより、製造され
た半導体装置に対して容易にリード或いは接続手段を切
断する処理を行なうことができる。また、レーザの波長
を適宜選定することにより、樹脂パッケージに損傷を与
えることなく、リード或いは接続手段のみを切断するこ
とができる。
【００３５】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図９は本発明の第１実施例である
半導体装置２０Ａの断面図である。同図において、２１
は半導体チップであり、ステージ２２に固着されてい
る。また、この半導体チップ２１に設けられている電極
パッド２３は、チップ上面の中央位置に長手方向に沿っ
て形成されており、その中にはチップセレクト端子２３
ａが含まれている。
【００３６】また、同図において２４は複数のリードで
あり、その内側に形成されたインナーリード部２４ａと
半導体チップ２１に形成された電極パッド２３とはワイ
ヤ２５により接続されている。またリード２４は、上記
のインナーリード部２４ａと一体的に連続してアウター
リード部２４ｂを形成しており、このアウターリード部
２４ｂは第１乃至第３の端子部２４ｂ-1〜２４ｂ-3から
構成されている。
【００３７】更に、同図において２７は樹脂パッケージ
であり、その内部に半導体チップ２１，ワイヤ２５，リ
ード２４のインナーリード部２４ａは封止され保護され
る。また、上記したリード２４の内、アウターリード部
２４ｂは樹脂パッケージ２７の外部に延出するよう構成
されている。また、樹脂パッケージ２７より延出したア
ウターリード部２４ｂは、２回折曲されることにより第
１の端子部２４ｂ-1，第２の端子部２４ｂ-2，及び第３
の端子部２４ｂ-3を形成している。
【００３８】第１の端子部２４ｂ-1は樹脂パッケージ２
７の上面（第２の面）に露出するよう形成されており、
また第２の端子部２４ｂ-2は樹脂パッケージ２７の下面
（第１の面）に対向するよう形成されており、更に第３
の端子部２４ｂ-3は樹脂パッケージ２７の側面に対向す
るよう上下方向に延出するよう形成されている。即ち、
アウターリード部２４ｂは樹脂パッケージ２７の外形に
沿って配設された構成とされている。
【００３９】上記のように、本実施例に係る半導体装置
２０Ａは、樹脂パッケージ２７の上面に第１の端子部２
４ｂ-1が形成されるのに加えて、樹脂パッケージ２７の
下面２７ｂに第２の端子部２４ｂ-2が配設された構成と
されている。従って、半導体装置２０Ａを複数個上下方
向に積層（スタック）して用いることが可能となる。図
１１は本発明の第１実施例である半導体装置ユニット４
０Ａを示しており、また図１２は半導体装置ユニット４
０Ａの変形例である半導体装置ユニット４０Ｂを示して
いる。
【００４０】図１１に示す半導体装置ユニット４０Ａ
は、図９に示した第１実施例に係る半導体装置２０Ａを
上下方向に２個スタックした構造とされている。また、
図１２に示す半導体装置ユニット４０Ｂは、第１実施例
に係る半導体装置２０Ａを上下方向に４個スタックした
構造とされている。従って、各半導体装置ユニット４０
Ａ，４０Ｂは半導体装置２０Ａをスタックした状態にお
いて、上部に位置する半導体装置２０Ａの第２の端子部
２４ｂ-2が、下部に配設された半導体装置２０Ａの第１
の端子部２４ｂ-1と接続される構成となっている。ま
た、第１の端子部２４ｂ-1と第２の端子部２４ｂ-2との
電気的及び機械的接続は、例えば半田付け、レーザ溶接
等により行なうことが考えられる。
【００４１】上記した半導体装置ユニット４０Ａ，４０
Ｂによれば、これを実装基板（図示せず）に実装する
際、１個の半導体装置２０Ａの実装面積に複数の半導体
装置２０Ａを実装することが可能となるため、実装効率
を向上させることができる。ここで、図９に示す半導体
装置２０Ａ、及び図１１及び図１２に示される各半導体
装置ユニット４０Ａ，４０Ｂを構成する半導体装置２０
Ａのワイヤ２５に注目すると、複数配設されるワイヤ２
５の内、所定のワイヤ２５は切断された構成とされてい
る（以下、切断されたワイヤ２５を切断ワイヤ２５Ａと
いう）。このように、切断ワイヤ２５Ａが形成されるこ
とにより、半導体チップ２１とリード２４とは電気的接
続が断たれた状態となる。
【００４２】よって、この切断ワイヤ２５Ａを有する半
導体装置２０Ａをスタックした場合、切断ワイヤ２５Ａ
と接続したリード２４は、単に上下の半導体装置２０Ａ
（或いは、実装基板）を電気的に接続する接続配線とし
てのみ機能することとなる。従って、複数の半導体装置
２０Ａをスタックする際、切断ワイヤ２５の配設箇所を
適宜選定しておくことにより、スタック時に上下に接続
される各リード２４を介して任意の半導体装置２１の電
極パッド２３に信号を供給することが可能となる。
【００４３】具体的には、半導体チップ２１のチップセ
レクト端子２３ａと接続されていたワイヤ２５を切断し
て切断ワイヤ２５Ａを形成すると、複数の半導体装置２
０Ａをスタックした際、任意の半導体装置２０Ａ（半導
体チップ２１）を選択的に動作させることが可能とな
る。例えば、図１１に示す半導体装置ユニット４０Ａの
場合には、下部に位置する半導体装置２０Ａの第２の端
子部２４ｂ-2にチップセレクト信号を供給すると、下部
に位置する半導体装置２０Ａのみが動作することとな
る。また、図１２に示す半導体装置ユニット４０Ｂの場
合には、下部に位置する半導体装置２０Ａの第２の端子
部２４ｂ-2にチップセレクト信号を供給すると、最下部
に位置する半導体装置２０Ａと、上から２番目の半導体
装置２０Ａが動作することとなる。
【００４４】このように、切断ワイヤ２５Ａの配設位置
を適宜選定することにより、半導体装置ユニット４０
Ａ，４０Ｂの任意の半導体装置２０Ａを選択的に動作さ
せる構成とすることができる。続いて、上記構成とされ
た半導体装置ユニット４０Ａ，４０Ｂの製造方法につい
て説明する。図１７は、半導体装置ユニット４０Ａ，４
０Ｂの製造工程を示す工程図である。
【００４５】半導体装置ユニット４０Ａ，４０Ｂを製造
するには、予めワイヤ２５が切断されていない状態の
（即ち、切断ワイヤ２５Ａが設けられていない）半導体
装置２０Ａを製造しておく（ステップ１０。尚、図では
ステップをＳと略称している））。ここで製造される半
導体装置２０Ａは、図７を用い説明した従来の半導体装
置１０Ｃ，１０Ｄと異なり、全て同一構成の装置であ
る。尚、ワイヤ２５が切断されていない半導体装置２０
Ａは、周知の半導体製造処理により製造することができ
るため、その説明は省略する。
【００４６】この半導体装置２０Ａをスタックし半導体
装置ユニット４０Ａ，４０Ｂを製造するには、先ず所定
のワイヤ２５を切断する切断工程を実施する（ステップ
１２）。本実実施例では、ワイヤ２５を切断する切断手
段として、図１０に示すようにレーザ装置３０を用いて
いる。そして、これレーザ装置３０によりレーザ光を切
断しようとするワイヤ２５に照射し、これを切断して切
断ワイヤ２５Ａを形成する。
【００４７】このように、切断手段としてレーザー装置
３０を用いることにより、レーザ光の照射のみでワイヤ
２５の切断が行なえるため、製造された半導体装置２０
Ａに対して容易にリード２４の切断処理を行なうことが
できる。また、この切断工程で使用されるレーザ装置３
０としては、気体レーザ（ＣＯ 2 レーザ等），固体レー
ザ（ルビーレーザ，ネオジウムレーザ等），液体レーザ
（ＹＡＧレーザ，ガラスレーザ等），半導体レーザ，科
学レーザ（Ｘ線レーザ等）の使用が考えられる。
【００４８】また、これらの各種レーザ装置は、いずれ
もレーザ光の波長（即ち、エネルギー）を調整すること
が可能である。よって、レーザの波長を適宜選定するこ
とにより、樹脂パッケージ２７に損傷を与えることな
く、リード２４のみを切断することが可能である。従っ
て、切断工程を実施することにより、樹脂パッケージ２
７の封止性が劣化することを防止することができる。
【００４９】上記した切断工程が終了すると、続いてス
テップ１４Ａにおいて半田ディップ処理を行なうか、或
いはステップ１４Ｂにおいて半田ペースト印刷処理を行
なうことにより、半導体装置２０Ａの第１或いは第２の
端子部１２ｂ-1, １２ｂ-2に接合材となる半田を配設す
る（接合材配設工程）。この接合材配設工程が終了する
と、続いてステップ１８において、半田が配設された半
導体装置２０Ａを複数個積層する（積層工程）。この積
層工程が終了すると、続いてステップ１８において、熱
処理（例えば、温風，赤外線リフロー等）が行なわれ、
半田を溶融することにより上下方向に隣接する各半導体
装置２０Ａ同志を電気的及び機械的に接合する（接合工
程）。
【００５０】以上の各工程を実施することにより、半導
体装置ユニット４０Ａ，４０Ｂが製造される。尚、上記
した実施例では、接合材として半田を用いた例を示した
が、他の接合材を用いることも可能である。また、レー
ザ装置等を用いることにより、第１及び第２の端子部１
２ｂ-1, １２ｂ-2を直接接合することも可能である。上
記した半導体装置ユニット４０Ａ，４０Ｂの製造方法に
よれば、切断工程では、既に製造が完了している半導体
装置２０Ａに対してレーザ装置３０を用いてリード２４
の切断処理が行なわれる。よって、半導体装置２０Ａを
製造する半導体装置製造工程Ｓ１０においては、同一の
半導体装置２０Ａが製造される。そして、切断工程Ｓ１
２を実施することにより、個々の半導体装置２０Ａは積
層可能な構成に加工される。
【００５１】従って、半導体装置製造工程Ｓ１０では、
スタックされる半導体装置２０Ａを別個に製造する必要
はなくなり、製造工程の簡単化を図ることができる。ま
た、半導体装置２０Ａの製造完了後、切断工程実施前ま
での半導体装置２０Ａの製品管理においても、管理され
る半導体装置２０Ａは全て同一構成であるため別個に管
理する必要はなく、製品管理の簡単化を図ることができ
る。
【００５２】続いて、本発明の第２実施例である半導体
装置について説明する。図１３は本発明の第２実施例で
ある半導体装置２０Ｂを示している。尚、図１３におい
て、図９に示した第１実施例に係る半導体装置２０Ａと
同一構成については同一符号を付してその説明を省略す
る。第１実施例に係る半導体装置２０Ａは、所定のワイ
ヤ２５を切断することにより切断ワイヤ２５Ａを形成
し、これにより任意の半導体チップ２１を選択的に動作
させる構成とした。これに対し、本実施例に係る半導体
装置２０Ｂは、リード２４に切断部２６を形成すること
により、リード２４の外部接続端子として機能する部位
（即ち、第１及び第２の端子部２４ｂ-1, ２４ｂ-1）と
半導体チップ２１との電気的接続が断たれるよう構成し
たことを特徴としている（以下、切断部２６が形成され
たリード２４を切断リード２４Ａという）。
【００５３】この切断部２６は、図１４に示すように、
レーザ装置３０を用いてリード２４を切断することによ
り形成される。この際、切断部２６の形成位置は、アウ
ターリード部２４ｂの第１の端子部２４ｂ-1とインナー
リード部２４ａとの境界部分に形成されている。これに
より、複数の半導体装置２０Ｂをスタックしても、切断
部２６が上部に位置する半導体装置の第２の端子部２４
ｂ-2により短絡してしまうことはない。
【００５４】図１５は本発明の第２実施例である半導体
装置ユニット４０Ｃを示しており、図１６は半導体装置
ユニット４０Ｃの変形例である半導体装置ユニット４０
Ｄを示している。半導体装置ユニット４０Ｃは半導体装
置２０Ｂを２個スタックした構成とされており、また半
導体装置ユニット４０Ｄは半導体装置２０Ｂを４個スタ
ックした構成とされている。
【００５５】また、切断部２６の形成位置は、先に図１
１及び図１２に示した半導体装置ユニット４０Ａ，４０
Ｂの切断ワイヤ２５Ａの形成位置と対応した位置に設定
している。よって、図１５及び図１６に示す半導体装置
ユニット４０Ｃ，４０Ｄは、図１１及び図１２に示した
半導体装置ユニット４０Ａ，４０Ｂと同一の動作を行な
うこととなる。よって、本実施例に係る半導体装置ユニ
ット４０Ｃ，４０Ｄにおいても、複数スタックされた半
導体装置２０Ｂの内、任意の半導体装置２０Ｂ（半導体
チップ２１）を選択的に動作させることが可能となる。
【００５６】尚、上記した各実施例において切断ワイヤ
２５Ａ，及び切断部２６を設ける際、１個の半導体装置
２０Ａ，２０Ｂ内の複数のリード２４及びワイヤ２５に
切断ワイヤ２５Ａ，及び切断部２６を設ける構成として
もよい。また、上記した実施例では、チップセレクト信
号が供給されるリード２４或いはワイヤ２５に切断ワイ
ヤ２５Ａ及び切断部２６を形成した構成を示したが、他
の信号が供給されるリード、或いは電源，グランド用の
リードに切断ワイヤ２５Ａ及び切断部２６を形成する構
成とてもよい。
【００５７】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１乃至３記載の
発明によれば、切断位置を適宜選定しておくことによ
り、複数の半導体装置をスタックした際、各リードを介
して任意の半導体装置の電極パッドに信号を供給するこ
とが可能となる。
【００５８】また、請求項４記載の発明によれば、切断
するリード或いは接続手段を半導体チップのチップセレ
クト端子と接続されていたものに選定したことにより、
複数の半導体装置をスタックした際に、任意の半導体装
置（半導体チップ）を選択的に動作させることが可能と
なる。また、請求項５記載の発明によれば、スタックさ
れる複数の半導体装置のリード或いは接続手段は所定位
置で切断されているため、スタック時に上下に接続され
る各リードを介して任意の半導体装置の電極パッドに信
号を供給することが可能となる。
【００５９】また、請求項６記載の発明によれば、半導
体装置の製造工程では、スタックされる半導体装置を別
個に製造する必要はなくなり製造工程の簡単化を図るこ
とができ、また半導体装置の製造完了後切断工程実施前
までの半導体装置の製品管理も、スタックされる半導体
装置は全て同一構成であるため別個に管理する必要はな
く、製品管理の簡単化を図ることができる。
【００６０】更に、請求項７記載の発明によれば、切断
手段としてレーザー装置を用いたことにより、製造され
た半導体装置に対して容易にリード或いは接続手段を切
断する処理を行なうことができる。また、レーザの波長
を適宜選定することにより、樹脂パッケージに損傷を与
えることなく、リード或いは接続手段のみを切断するこ
とができる。
【図面の簡単な説明】
【図１】従来の半導体装置の一例を説明するための図で
ある（その１）。
【図２】従来の半導体装置の一例を説明するための図で
ある（その２）。
【図３】従来の半導体装置の一例を説明するための図で
ある（その３）。
【図４】従来の半導体装置の一例を説明するための図で
ある（その４）。
【図５】従来の半導体装置ユニットの一例を説明するた
めの図である（その１）。
【図６】従来の半導体装置ユニットの一例を説明するた
めの図である（その２）。
【図７】従来のチップセレクト用リードの接続構造を説
明するための図である（その１）。
【図８】従来のチップセレクト用リードの接続構造を説
明するための図である（その２）。
【図９】本発明の第１実施例である半導体装置を示す図
である。
【図１０】本発明の第１実施例である半導体装置ユニッ
トの製造方法の内、切断工程を説明するための図であ
る。
【図１１】本発明の第１実施例である半導体装置ユニッ
トを示す図である。
【図１２】本発明の第１実施例である半導体装置ユニッ
トの変形例を示す図である。
【図１３】本発明の第２実施例である半導体装置を示す
図である。
【図１４】本発明の第２実施例である半導体装置ユニッ
トの製造方法の内、切断工程を説明するための図であ
る。
【図１５】本発明の第２実施例である半導体装置ユニッ
トを示す図である。
【図１６】本発明の第２実施例である半導体装置ユニッ
トの変形例を示す図である。
【図１７】本発明の一実施例である半導体装置ユニット
の製造方法の工程図である。
【符号の説明】
２０Ａ，２０Ｂ 半導体装置 ２１ 半導体チップ ２３ 電極パッド ２３ａ チップセレクト端子 ２４ リード ２４Ａ 切断リード ２４ａ インナーリード部 ２４ｂ アウターリード部 ２４ｂ-1 第１の端子部 ２４ｂ-2 第２の端子部 ２４ｂ-3 第３の端子部 ２５ ワイヤ ２５Ａ 切断ワイヤ ２６ 切断部 ２７ 樹脂パッケージ ３０ レーザ装置 ４０Ａ〜４０Ｄ 半導体装置ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 26/00 ３２０ Ｂ２３Ｋ 26/00 ３２０Ａ Ｈ０１Ｌ 23/28 Ｈ０１Ｌ 23/28 Ａ 23/52 23/52 Ｃ (72)発明者 井上 広司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 藤沢 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4E068 AE01 DA09 4M109 AA01 BA01 CA21 DA04 DA09 DA10 FA04 5F067 AA02 AB02 AB04 BC13 BC14 CB04 CB05 CD02 DD01 DF16 DF17

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 樹脂パッケージ内に封止された半導体チ
    ップと、 前記半導体チップに接続されるインナーリード部と前記
    樹脂パッケージの外部に延出したアウターリード部とを
    有する複数のリードと、 前記半導体チップと前記リードとを電気的に接続する接
    続手段とを具備し、 前記アウターリード部を前記樹脂パッケージの外形に沿
    って折曲することにより前記アウターリード部を前記樹
    脂パッケージの第１の面に引き出し、該アウターリード
    部が前記樹脂パッケージの前記第１の面と対向する第２
    の面に第１の端子部を形成すると共に前記樹脂パッケー
    ジの第１の面に第２の端子部を形成するよう構成された
    半導体装置であって、 複数の前記リードの内少なくともひとつが切断され、前
    記半導体チップとの電気的接続が断たれた構成とされて
    いることを特徴とする半導体装置。
  2. 【請求項２】 樹脂パッケージ内に封止された半導体チ
    ップと、 前記半導体チップに接続されるインナーリード部と前記
    樹脂パッケージの外部に延出したアウターリード部とを
    有する複数のリードと、 前記半導体チップと前記リードとを電気的に接続する接
    続手段とを具備し、 前記アウターリード部を前記樹脂パッケージの外形に沿
    って折曲することにより前記アウターリード部を前記樹
    脂パッケージの第１の面に引き出し、該アウターリード
    部が前記樹脂パッケージの前記第１の面と対向する第２
    の面に第１の端子部を形成すると共に前記樹脂パッケー
    ジの第１の面に第２の端子部を形成するよう構成された
    半導体装置であって、 複数配設される前記接続手段の内少なくともひとつが切
    断され、前記半導体チップとの電気的接続が断たれた構
    成とされていることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記接続手段としてワイヤを用いたことを特徴とする半
    導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記切断された前記リード或いは前記接続手段は、前記
    半導体チップのチップセレクト端子と接続されていたも
    のであることを特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置を複数個上下方向に積層した構造を有し、 上記複数個積層した状態にある一対の対向する半導体装
    置の接合部において、一方の半導体装置の第１の端子部
    が、他方の半導体装置の第２の端子部と接続される構成
    としたことを特徴とする半導体装置ユニット。
  6. 【請求項６】 樹脂パッケージ内に封止された半導体チ
    ップと、該半導体チップに接続されるインナーリード部
    と前記樹脂パッケージの外部に延出したアウターリード
    部とを有する複数のリードと、前記半導体チップと前記
    リードとを電気的に接続する接続手段とを具備する半導
    体装置に対し、前記リード或いは前記接続手段の少なく
    とも一方を切断手段を用いて選択的に切断する切断工程
    と、 前記リード或いは前記接続手段を切断された前記半導体
    装置を複数個積層する積層工程と、 前記各半導体装置同志を電気的及び機械的に接合する接
    合工程とを具備することを特徴とする半導体装置ユニッ
    トの製造方法。
  7. 【請求項７】 請求項６記載の半導体装置ユニットの製
    造方法において、 前記切断手段としてレーザー装置を用いたことを特徴と
    する半導体装置ユニットの製造方法。
JP20973298A 1998-07-24 1998-07-24 半導体装置の製造方法 Expired - Fee Related JP3842444B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20973298A JP3842444B2 (ja) 1998-07-24 1998-07-24 半導体装置の製造方法
US09/301,345 US6433418B1 (en) 1998-07-24 1999-04-29 Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20973298A JP3842444B2 (ja) 1998-07-24 1998-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000040784A true JP2000040784A (ja) 2000-02-08
JP3842444B2 JP3842444B2 (ja) 2006-11-08

Family

ID=16577729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20973298A Expired - Fee Related JP3842444B2 (ja) 1998-07-24 1998-07-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6433418B1 (ja)
JP (1) JP3842444B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010094409A (ko) * 2000-03-30 2001-11-01 마이클 디. 오브라이언 반도체 패키지와 그 제조방법
JP2007013020A (ja) * 2005-07-04 2007-01-18 Seiko Epson Corp 電子デバイス用パッケージ及び電子デバイスの製造方法
CN105904099A (zh) * 2016-05-09 2016-08-31 环维电子(上海)有限公司 一种 sip 模组的制造方法、银胶沟槽的切割方法及系统

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
JP2002222903A (ja) * 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体パッケージ及び半導体装置
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6927497B2 (en) * 2002-08-22 2005-08-09 Intel Corporation Multi-die semiconductor package
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
TWI297938B (en) * 2003-07-15 2008-06-11 Advanced Semiconductor Eng Semiconductor package
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050285254A1 (en) * 2004-06-23 2005-12-29 Buot Joan R V Semiconducting device having stacked dice
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
EP1655778A1 (en) * 2004-11-09 2006-05-10 Optimum Care International Tech. Inc. Chip package structure
CN2779618Y (zh) * 2005-01-21 2006-05-10 资重兴 可层叠的封装芯片结构改良
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
JP4857791B2 (ja) * 2006-02-01 2012-01-18 日亜化学工業株式会社 半導体装置の製造方法
US8471374B2 (en) * 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
KR100833183B1 (ko) * 2006-09-21 2008-05-28 삼성전자주식회사 적층형 반도체 패키지
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
TWI411139B (zh) 2009-07-16 2013-10-01 Cheng Kung Capital Llc 上下電極ｌｅｄ封裝
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
US8692377B2 (en) * 2011-03-23 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
EP3331007A1 (en) * 2016-12-05 2018-06-06 Melexis Technologies SA Integrated circuit package comprising lead frame
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
JP2021174954A (ja) * 2020-04-30 2021-11-01 Tdk株式会社 電子部品、電子部品の製造方法、電子部品パッケージ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627959Y2 (ja) * 1988-10-20 1994-07-27 ローム株式会社 ダイオード
JPH0325410Y2 (ja) 1985-08-10 1991-06-03
JPS6298759A (ja) 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
JPS6441252A (en) 1987-08-06 1989-02-13 Nec Corp Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH0289355A (ja) 1988-09-27 1990-03-29 Matsushita Electron Corp 半導体装置
JPH02163957A (ja) 1988-12-16 1990-06-25 Nec Corp 半導体集積回路の樹脂封止パッケージ
JPH02181960A (ja) 1989-01-09 1990-07-16 Nec Corp 樹脂封止型半導体装置
KR910008832A (ko) 1989-10-20 1991-05-31 다니이 아끼오 면실장형 네트워어크 전자부품
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
JP2881932B2 (ja) 1990-03-29 1999-04-12 日本電気株式会社 半導体装置
JPH03280566A (ja) 1990-03-29 1991-12-11 Nec Corp 表面実装型半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JPH04144264A (ja) 1990-10-05 1992-05-18 Nec Corp 半導体装置
JPH05102245A (ja) 1991-10-11 1993-04-23 Nippon Steel Corp 半導体装置およびその製造方法
JP3117828B2 (ja) * 1992-12-28 2000-12-18 ローム株式会社 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JPH06334099A (ja) 1993-05-19 1994-12-02 Miyazaki Oki Electric Co Ltd パッケージｉｃのｊベンドリード構造
JP2560974B2 (ja) 1993-06-04 1996-12-04 日本電気株式会社 半導体装置
JP3238803B2 (ja) 1993-08-24 2001-12-17 ローム株式会社 面実装型有極性電子部品の基板実装構造
JPH0766325A (ja) * 1993-08-26 1995-03-10 Rohm Co Ltd 合成樹脂パッケージ型電子部品の構造
JPH07263609A (ja) 1994-03-17 1995-10-13 Kawasaki Steel Corp 半導体パッケージ
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
JPH088389A (ja) 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JP3417095B2 (ja) 1994-11-21 2003-06-16 富士通株式会社 半導体装置
DE4446566A1 (de) 1994-12-24 1996-06-27 Telefunken Microelectron Mehrpoliges, oberflächenmontierbares, elektronisches Bauelement
KR100214463B1 (ko) 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US5877561A (en) * 1995-07-28 1999-03-02 Lg Semicon Co., Ltd. Plate and column type semiconductor package having heat sink
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5818107A (en) 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP2000133761A (ja) * 1998-08-20 2000-05-12 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010094409A (ko) * 2000-03-30 2001-11-01 마이클 디. 오브라이언 반도체 패키지와 그 제조방법
JP2007013020A (ja) * 2005-07-04 2007-01-18 Seiko Epson Corp 電子デバイス用パッケージ及び電子デバイスの製造方法
CN105904099A (zh) * 2016-05-09 2016-08-31 环维电子(上海)有限公司 一种 sip 模组的制造方法、银胶沟槽的切割方法及系统

Also Published As

Publication number Publication date
JP3842444B2 (ja) 2006-11-08
US6433418B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
JP2000040784A (ja) 半導体装置及び半導体装置ユニット及びその製造方法
US4835120A (en) Method of making a multilayer molded plastic IC package
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
CN101395715B (zh) 电子器件封装、模块以及电子器件
EP0265927B1 (en) Wire stacked bonding method
WO1991014282A1 (en) Semiconductor device having a plurality of chips
EP0304263A2 (en) Semiconductor chip assembly
JP2007207802A (ja) 電子回路モジュールとその製造方法
JPH1012812A (ja) 電力用半導体装置
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JP2004172211A (ja) パワーモジュール
JPH02177466A (ja) ３次元パッケージの方法と機構
WO2020066948A1 (en) Method of manufacturing thermoelectric module, thermoelectric element, and thermoelectric module
JPH10135267A (ja) 実装基板の構造及びその製造方法
JPH05121644A (ja) 電子回路デバイス
US5310701A (en) Method for fixing semiconductor bodies on a substrate using wires
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
CN103794595B (zh) Pop封装结构及其封装方法
JP2008270303A (ja) 積層型半導体装置
JPH08162599A (ja) 半導体装置の製造方法
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP2001036224A (ja) 樹脂製配線基板及びその製造方法
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JPH02134859A (ja) マルチチップ半導体装置とその製造方法
JPS5996759A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees