JP2005514671A - 薄膜トランジスタ基板及びその製造方法 - Google Patents

薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
JP2005514671A
JP2005514671A JP2003558934A JP2003558934A JP2005514671A JP 2005514671 A JP2005514671 A JP 2005514671A JP 2003558934 A JP2003558934 A JP 2003558934A JP 2003558934 A JP2003558934 A JP 2003558934A JP 2005514671 A JP2005514671 A JP 2005514671A
Authority
JP
Japan
Prior art keywords
gate
thin film
line
film transistor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003558934A
Other languages
English (en)
Other versions
JP4368200B2 (ja
Inventor
リ，ジェ−ガブ
カン，ボン−ジョ
チョ，ボム−ソク
ジョン，チャン−オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005514671A publication Critical patent/JP2005514671A/ja
Application granted granted Critical
Publication of JP4368200B2 publication Critical patent/JP4368200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

絶縁基板上に、ゲート配線が形成されており、ゲート絶縁膜がゲート配線を覆い、ゲート絶縁膜上に半導体パターンが形成されている。半導体パターン及びゲート絶縁膜上には、ソース電極及びドレーン電極とデータ線を含むデータ配線が形成されており、データ配線上には、保護膜が形成されている。保護膜上には、接触孔を通じてドレーン電極と連結される画素電極が形成されている。この時、ゲート配線及びデータ配線は、AgにZn、In、Sn、及びCrのうちのいずれか一つ以上が混合されたAg合金からなっている。

Description

本発明は、薄膜トランジスタ基板及びその製造方法に関する
薄膜トランジスタ基板は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等で各画素を独立的に駆動するための回路基板として用いられる。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線、またはゲート配線と画像信号を伝達する画像信号線、またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜、及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などからなる。薄膜トランジスタは、ゲート配線の一部であるゲート電極及びチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレーン電極、及びゲート絶縁膜と保護膜などからなる。薄膜トランジスタは、ゲート配線を通じて伝えられる走査信号によってデータ配線を通じて伝えられる画像信号を画素電極に伝達または遮断するスイッチング素子である。
このような薄膜トランジスタ基板を使用する代表的な装置として液晶表示装置があるが、液晶表示装置が次第に大型化、高精細化するにつれてゲート配線及びデータ配線などの長さが大きく増加し、反対に幅は次第に減少している。これにより配線の抵抗及び各種寄生容量の増加による信号歪曲問題が深刻化している。このため、従来の配線材料として一般に用いられるアルミニウム合金に比べて、低い比抵抗を有しながら、非晶質シリコン層との良好な接触特性を有する銀（Ag）を利用して配線を形成する方法が注目されている。
しかし、銀はガラス基板やケイ素層などに対する接着力が弱いという問題がある。接着力が弱いと洗浄などの後続工程で薄膜が浮いてしまったり、剥がれてしまい、配線が切断されるなどの不良が頻繁に発生する。また、銀は窒化ケイ素などからなる絶縁膜をエッチングする過程で、乾式エッチングによって損傷しやすいという問題点も有している。
本発明が目的とする技術的課題は、銀を利用する低抵抗配線構造を提供することにある。
本発明の他の技術的課題は、銀を利用した低抵抗配線構造を有する薄膜トランジスタ基板の信頼性を向上させることにある。
前記のような課題を解決するために、本発明では、Agに酸化傾向の高い物質を添加して蒸着し、これを熱処理して配線を形成する。
具体的には、絶縁基板、前記絶縁基板上に形成されている第１信号線、前記第１信号線上に形成されている第１絶縁膜、前記第１絶縁膜上に形成され、前記第１信号線と交差している第２信号線、前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタ、前記薄膜トランジスタ上に形成され、前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜、前記第２絶縁膜上に形成され、前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている画素電極を含み、前記第１及び第２信号線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上が混合されたAg合金からなっている薄膜トランジスタ基板を提供する。
この時、前記第１及び第２信号線のうちの前記Ag合金からなる信号線の表面及び界面に、前記添加物の酸化物からなる膜が形成されているのが好ましい。
または、絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線、ゲート配線を覆っているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体パターン、前記半導体パターン上に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されて前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線、前記ドレーン電極を露出する第１接触孔を有する保護膜、前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極を含み、前記ゲート配線及び前記データ配線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrのうちのいずれか１つ以上の物質が混合されたAg合金からなっている薄膜トランジスタ基板を提供する。
または、絶縁基板、前記基板上に形成され、ゲート線、ゲート電極及びゲートパッドを含むゲート配線、前記ゲート配線上に形成され、少なくとも前記ゲートパッドを露出する接触孔を有するゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層パターン、前記半導体層パターン上に形成されている接触層パターン、前記接触層パターン上に形成され、前記接触層パターンと実質的に同一な形態を有してソース電極、ドレーン電極、データ線及びデータパッドを含むデータ配線、前記データ配線上に形成され、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を露出する接触孔を有する保護膜、露出されている前記ゲートパッド、データパッド、及びドレーン電極と各々電気的に連結される透明電極層パターンを含み、前記ゲート配線及び前記データ配線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上が混合されたAg合金からなっている薄膜トランジスタ基板を提供する。
以上、前記ゲート配線及び前記データ配線のうち前記Ag合金からなる配線の表面及び界面に、前記添加物の酸化物からなる膜が形成されているのが好ましい。
このような構造の薄膜トランジスタ基板は、絶縁基板上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、ゲート絶縁膜を形成する段階、半導体層を形成する段階、導電物質を積層してパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結され、前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、保護膜を形成する段階、前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド、及び前記ドレーン電極を各々露出する接触孔を形成する段階、透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド、及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド、及び画素電極を形成する段階を含み、前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも１つは、Zn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上とAgとを共にスパッタリングしてAg合金層を形成する段階、前記Ag合金層をパターニングする段階、及び前記Ag合金層を熱処理する段階からなる薄膜トランジスタ基板の製造方法によって製造する。
または、絶縁基板上に、ゲート線及びこれと連結されたゲート電極を含むゲート配線を形成する段階、前記ゲート配線を覆うゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に半導体パターンを形成する段階、前記ゲート絶縁膜上部に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されたデータ線を含むデータ配線を形成する段階、前記基板上に赤、緑、青の顔料を含む感光性物質を利用して前記データ配線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレーン電極を露出する第１開口部を形成する段階、前記赤、緑、青のカラーフィルターを覆う保護膜を積層する段階、前記保護膜をパターニングして前記ドレーン電極を露出する第１接触孔を前記第１開口部内側に形成する段階、前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階を含み、前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも１つは、Zn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上とAgとを共にスパッタリングしてAg合金層を形成する段階、前記Ag合金層をパターニングする段階、及び前記Ag合金層を熱処理する段階からなる薄膜トランジスタ基板の製造方法によって製造する。
本発明のAg（Zn）合金は、酸化性向が高いZnを添加して熱処理工程を通じてZn元素を表面及び界面に拡散させることによってZnO膜を形成して、酸化防止と接着力の増加、そして乾式エッチング剤に対する耐性を向上させることができる。また、熱処理を通じて薄膜の内側に存在するZn元素が拡散していくことによって、薄膜の内部は、純粋Agに近い低い比抵抗を有するようになる。また、ZnOは伝導性を有する酸化膜で、既存の合金工程の問題であるn+非晶質シリコン層及びＩＺＯなどの透明導電膜との高い接触抵抗問題を解決することができる。
以下、添付した図面を参考にして、本発明の実施例による低抵抗配線の構造を適用した薄膜トランジスタ基板及びその製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板であり、図２は図１に示した薄膜トランジスタ基板のII-II'線による断面図である。
絶縁基板１０上に、AgにZｎが添加されているAg（Zn）合金からなるゲート配線２２、２４、２６が形成されている。この時、ゲート配線２２、２４、２６の表面及び界面には、添加物のZｎが酸化されてなるZnOx膜が形成されている。ZnOx膜は、ゲート配線２２、２４、２６とその下部の基板１０との接着力を増加させ、後の工程でCF４+O２プラズマなどの乾式エッチングからゲート配線２２、２４、２６を保護する役割をする。ZnOx膜は、Ag（Zn）合金からなるゲート配線２２、２４、２６を熱処理することによってZｎが表面と界面に拡散され、表面及び界面に拡散されたZｎが先に酸化して酸化膜を形成したものである。ZnOx膜は、伝導性を有しているために、後のゲートパッド２４に外部回路を連結しても深刻に接触抵抗が高くならない。
一方、本実施例では、Agに添加する物質としてZnを挙げているが、Znの他にもIn、Sn、及びCrなどの元素が添加物質として用いられる。これらの添加物質は、全て酸化性向が強く、その酸化物が伝導性を有するものである。
ゲート配線２２、２４、２６は、横方向にのびているゲート線２２、ゲート線２２の端部に連結されて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４、及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
ゲート電極２４のゲート絶縁膜３０上部には、非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる抵抗性接触層５５、５６が各々形成されている。
抵抗性接触層５５、５６及びゲート絶縁膜３０上には、ゲート配線２２、２４、２６と同様に、AgにZｎが添加されたAg（Zn）合金からなるデータ配線６２、６５、６６、６８が形成されている。この時、データ配線６２、６５、６６、６８の表面及び界面には、添加物のZｎが酸化されてなるZnOx膜が形成されている。ZnOx膜は、データ配線６２、６５、６６、６８とその下部のゲート絶縁膜３０、及び抵抗性接触層５５、５６との接着力を増加させ、後の工程で保護膜７０に接触孔７４、７６、７８を形成する時に用いるCF４+O２プラズマなどの乾式エッチングからデータ配線６２、６５、６６、６８を保護する役割をする。ZnOx膜は、Ag（Zn）合金からなるデータ配線６２、６５、６６、６８を熱処理することによってZｎが表面及び界面に拡散され、表面及び界面に拡散されたZｎが先に酸化して酸化膜を形成したものである。ZnOx膜は、伝導性を有しているので、ソース及びドレーン電極６５、６６とその下部の接触層５５、５６との間の接触抵抗が深刻に高くなることはない。
データ配線６２、６５、６６、６８は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり抵抗性接触層５４の上部までのびているソース電極６５、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されてゲート電極２６を中心にしてソース電極６５の反対側抵抗性接触層５６上部に形成されているドレーン電極６６を含む。
データ配線６２、６５、６６、６８及びこれらによって覆われない半導体層４０上部には、窒化ケイ素（SiNx）、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）、及びアクリル系有機絶縁膜などからなる保護膜７０が形成されている。ＰＥＣＶＤ法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、誘電定数が４以下（誘電定数は２から４の間の値を有する。）で誘電率が非常に低い。したがって、厚さが薄くても寄生容量の問題が発生しない。また、他の膜との接着性及びステップカバレッジ（step coverage）が優れている。そして、無機質ＣＶＤ膜であるため耐熱性が有機絶縁膜に比べて優れている。同時に、ＰＥＣＶＤ法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、蒸着速度やエッチング速度が窒化シリコン膜に比べて４〜１０倍速いので工程時間の面でも非常に有利である。
保護膜７０には、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、パッド２４、６８を露出する接触孔７４、７８は、角のある模様や円形など様々な模様に形成することができ、形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であるのが好ましい。
保護膜７０上には、接触孔７６を通じてドレーン電極６６と電気的に連結されて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上には、接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲートパッド８６及び補助データパッド８６は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）からなる。
ここで、画素電極８２は、図１及び図２のように、ゲート線２２と重なって維持蓄電器をなしており、保持容量が不足した場合には、ゲート配線２２、２４、２６と同一層に保持容量用配線を追加することもできる。
また、画素電極８２は、データ線６２とも重なるように形成して、開口率を極大化することができる。このように、開口率を極大化するために、画素電極８２をデータ線６２と重畳させて形成しても、保護膜７０の低誘電率ＣＶＤ膜などで形成すれば、これらの間に形成される寄生容量は問題にならないほど小さく維持することができる。
以下、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図１及び図２、図３a〜図７bを参照して詳細に説明する。
まず、図３a及び３bに示すように、基板１０上に、Ag（Zn）薄膜を蒸着し写真エッチングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。この時、Ag（Zn）薄膜は、Ag及びZnを直流マグネトロンスパッタリング（DC magnetron sputtering）などの方法でコーデポジション（Co-deposition）して形成する。次いで、約３００℃程度の温度で熱処理してZnを拡散させて、ゲート配線２２、２４、２６の表面及び界面にZnOx膜を形成する。
次に、図４a及び図４bのように、窒化ケイ素からなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を連続して積層し、半導体層４０及びドーピングされた非晶質シリコン層５０を写真エッチングして、ゲート電極２４上部のゲート絶縁膜３０上に半導体層４０及び抵抗性接触層５０を形成する。
次に、図５a〜図５bのように、Ag（Zn）薄膜を蒸着し写真エッチングして、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上部までのびているソース電極６５、データ線６２は一端に連結されているデータパッド６８及びソース電極６４と分離されてゲート電極２６を中心にしてソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。この時、Ag（Zn）薄膜は、AgとZnを直流マグネトロンスパッタリング（DC magnetron sputtering）などの方法でコーデパシジョン（Co-deposition）して形成する。次いで、約３００℃程度の温度で熱処理しZnを拡散させて、ゲート配線２２、２４、２６の表面及び界面にZnOx膜を形成する。
次に、データ配線６２、６５、６６、６８によって覆われないドーピングされた非晶質シリコン層パターン５０をエッチングしてゲート電極２６を中心にして両側に分離させる一方、両側のドーピングされた非晶質シリコン層５５、５６間の半導体層パターン４０を露出する。次いで、露出された半導体層４０の表面を安定化させるために酸素プラズマ処理を実施するのが好ましい。
次に、図６a及び図６bのように、窒化シリコン膜、a-Si:C:O膜、またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
次に、写真エッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８は、角のある模様や円形模様に形成することもでき、パッド２４、６８を露出する接触孔７４、７８の形状寸法は、２mm×６０μmを超えず、０．５mm×１５μm以上であるのが好ましい。
最後に、図１及び２のように、ＩＴＯまたはＩＺＯ膜を蒸着し写真エッチングして、第１接触孔７６を通じてドレーン電極６６と連結される画素電極８２と、第２接触孔７４及び第３接触孔７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８を形成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては、窒素を利用するのが好ましい。これは、接触孔７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に、金属酸化膜が形成されるのを防止するためである。
前記のように、ゲート配線及びデータ配線をAg（Zn）などの銀合金で形成して熱処理することにより、低抵抗配線を実現すると同時に、配線の信頼性を確保する。
一方、本発明の第１実施例では、ゲート配線及びデータ配線の全てをAg（Zn）などの合金で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか一つだけをAg（Zn）などの合金で形成することもできる。
このような方法は、前記したように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法にも同様に適用することができる。これについて図面を参照して詳細に説明する。
図７〜図９を参照して、本発明の実施例による４枚のマスクを利用して完成した液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
図７は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図８及び図９は、各々図７に示した薄膜トランジスタ基板のVIII-VIII'線及びIX-IX'線による断面図である。
まず、絶縁基板１０上に、第１実施例と同様に、AgにZｎが添加されているAg（Zn）合金からなるゲート配線２２、２４、２６が形成されている。この時、ゲート配線２２、２４、２６の表面及び界面には、添加物であるZｎが酸化されてなるZnOx膜が形成されている。ゲート配線は、ゲート線２２、ゲートパッド２４、及びゲート電極２６を含む。
基板１０上には、ゲート線２２と平行に維持電極線２８が形成されている。維持電極線２８も、AgにZｎが添加されているAg（Zn）合金からなる。この時、維持電極線２８の表面及び界面にも、添加物であるZｎが酸化されてなるZnOx膜が形成されている。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なって、画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極８２とゲート線２２との重畳で発生する保持容量が十分な場合には、形成しないこともできる。維持電極線２８には、上部基板の共通電極と同一な電圧が印加されるのが普通である。
ゲート配線２２、２４、２６及び維持電極線２８上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート配線２２、２４、２６及び維持電極線２８を覆っている。
ゲート絶縁膜３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上には、リン（P）などのn型不純物が高濃度にドーピングされている非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン５５、５６、５８が形成されている。
抵抗性接触層パターン５５、５６、５８上には、AgにZｎが添加されているAg（Zn）合金からなるデータ配線６２、６４、６５、６６、６８が形成されている。この時、データ配線６２、６４、６５、６６、６８の表面及び界面には、添加物であるZｎが酸化されてなるZnOx膜が形成されている。データ配線６２、６４、６５、６６、６８は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部６２、６８、６５を含み、また、データ線部６２、６８、６５と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６及び維持電極線２８の上に位置している維持蓄電器用導電体パターン６４も包含する。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン６４も形成しない。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８及びその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と同一であり、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同一である。
一方、半導体パターン４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な形態を有する。具体的には、維持蓄電器用半導体パターン４８、維持蓄電器用導電体パターン６４、及び維持蓄電器用接触層パターン５８は同一な形態であるが、薄膜トランジスタ用半導体パターン４２は、データ配線及び接触層パターンの他の部分と多少異なる。つまり、薄膜トランジスタのチャンネル部（C）において、データ線部６２、６８、６５、特にソース電極６５及びドレーン電極６６が分離されており、データ線部中間層５５及びドレーン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れず連結されて、薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６、６８上には、窒化ケイ素やＰＥＣＶＤ法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）または有機絶縁膜からなる保護膜７０が形成されている。保護膜７０は、ドレーン電極６６、データパッド６４、及び維持蓄電器用導電体パターン６８を露出する接触孔７６、７８、７２を有し、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２は、また、隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて、導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８の上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割を果するものであって、これらの適用は必須ではなく選択的である。
以下、図７〜図９の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを利用して製造する方法について、図８〜図１０、図１０a〜図１７cを参照して詳細に説明する。
まず、図１０a〜１０cのように、第１実施例と同様に、基板１０上に、Ag（Zn）薄膜を蒸着し写真エッチングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含む、横方向にのびているゲート配線２２、２４、２６及び維持電極線２８を形成する。この時、Ag（Zn）薄膜は、Ag及びZnを直流マグネトロンスパッタリング（DC magnetron sputtering）などの方法でコーデポジション（Co-deposition）して形成する。次に、約３００℃程度の温度で熱処理してZnを拡散し、ゲート配線２２、２４、２６の表面及び界面にZnOx膜を形成する。
次に、図１１a及び１１bにのように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して、各々１５００Å乃至５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さで連続蒸着し、次いで、データ配線を形成するための導電体層６０を形成した後、その上に、感光膜１１０を１μm〜２μmの厚さで塗布する。この時導電体層６０は、Ag及びZnを直流マグネトロンスパッタリングなどの方法でコーデポジションしてAg（Zn）合金膜で形成する。
その後、マスクを通じて感光膜１１０に光を照射した後、現像して、図１２b及び１２cのように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち、薄膜トランジスタのチャンネル部（C）、つまりソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（A）、つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さと、データ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程における工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４０００Å以下であるのが良い。
このように、位置によって感光膜の厚さを異ならせる方法としては様々な方法があるが、A領域の光透過量を調節するために、主にスリットや格子形態のパターンを形成したり半透明膜を使用する。
この時、スリット間に位置したパターンの線幅やパターン間の間隔、つまり、スリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり異なる厚さの薄膜を利用することができる。
このように、マスクを通じて感光膜に光を照射すれば、光に直接露出された部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は不完全分解の状態となり、遮光膜で覆われた部分では高分子がほとんど分解されない。次に、感光膜を現像すれば、分子が分解されなかった高分子部分だけが残り、照射光が少なかった中央部分には、光に全く照射されなかった部分より厚さの薄い感光膜が残る。この時、露光時間を長くすると、全ての分子が分解されてしまうため、そうならないように注意が必要である。
このような厚さの薄い感光膜１１４は、リフローが可能な物質からなる感光膜を利用して、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留しない部分へ感光膜の一部が流れるようにして形成することもできる。
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを進める。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には、半導体層だけが残される必要があり、その他の部分（B）には、前記３つの層６０、５０、４０が全て除去されて、ゲート絶縁膜３０が露出されなければならない。
まず、図１３a及び１３bのように、その他の部分（B）の露出している導電体層６０を除去して、その下部の中間層５０を露出させる。この過程では、乾式エッチング法または湿式エッチングの全てを使用可能である。この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合よりも第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて下の導電体層６０が露出されることがないように注意する。
このようにすれば、図１３a及び図１３bのように、チャンネル部（C）及びデータ配線部（B）の導電体層、つまり、ソース/ドレーン用導電体パターン６７及び維持蓄電器用導電体パターン６８だけが残り、その他の部分（B）の導電体層６０は全て除去されて、その下部の中間層５０が露出される。この時に残った導電体パターン６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８の形態と同じである。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
次に、図１４a及び１４bのように、その他の部分（B）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層及び中間層はエッチング選択性がほとんどない）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行う必要があり、特に、感光膜パターン１１２、１１４及び半導体層４０に対するエッチング比がほぼ同一な条件でエッチングするのが好ましい。例えば、SF６とHClの混合気体や、SF６とO２の混合気体を使用すれば、ほぼ同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４及び半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは、半導体層４０及び中間層５０の厚さを合せたもの同じであるか、それより小さい必要がある。
このようにすれば、図１４a及び１４bのように、チャンネル部（C）の第１部分１１４が除去されてソース/ドレーン用導電体パターン６７が露出し、その他の部分（B）の中間層５０及び半導体層４０が除去されて、その下のゲート絶縁膜３０が露出する。一方、データ配線部（A）の第２部分１１２もエッチングされるため厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成される。図面符号５７及び５８は、各々ソース/ドレーン用導電体パターン６７下部の中間層パターン及び維持蓄電器用導電体パターン６４下部の中間層パターンを示す。
次に、アッシング（ashing）を通じてチャンネル部（C）のソース/ドレーン用導電体パターン６７の表面に残っている感光膜の残留物を除去する。
次に、図１５a及び１５bのように、チャンネル部（C）のソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース/ドレーン用導電体パターン６７及び中間層パターン５７の全てに対して乾式エッチングだけで進めることもできる。そして、ソース/ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合、ソース/ドレーン用導電体パターン６７及び中間層パターン５７のエッチング選択比の大きい条件下でエッチングを行うことが好ましく、これは、エッチング選択比が大きくない場合、エッチング終了点を見つけ難くく、チャンネル部（C）に残る半導体パターン４２の厚さを調節することが容易ではないためである。湿式エッチング及び乾式エッチングを入れ替えて行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７はほとんどエッチングされないので階段形態に形成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチング気体の例としては、CF４とHClの混合気体やCF４とO２の混合気体があり、CF４とO２を使用すれば半導体パターン４２を均一な厚さに残すことができる。この時、図１５bのように、半導体パターン４２の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第２部分１１２もこの時ある程度の厚さがエッチングされる。この時のエッチングは、ゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされて、その下のデータ配線６２、６４、６５、６６、６８が露出することがないように感光膜パターンが厚いのが好ましい。
このようにすれば、ソース電極６５及びドレーン電極６６が分離しながら、データ配線６２、６４、６５、６６、６８及びその下の接触層パターン５５、５６、５８を完成する。
最後に、データ配線部（A）に残っている感光膜の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行っても良い。
前記の説明のように、湿式エッチング及び乾式エッチングを入れ替えて行ったり、乾式エッチングだけを使用することができる。後者の場合には、一種類のエッチングだけを使用するので工程が比較的に簡便であるが、適当なエッチング条件を見つけることが難しい。反面、前者の場合には、エッチング条件を見つけることは比較的に簡単であるが、工程が後者に比べて面倒な点がある。
次に、約３００℃程度の温度でデータ配線６２、６４、６５、６６、６８を熱処理してZnを拡散して、データ配線６２、６４、６５、６６、６８の表面及び界面にZnOx膜を形成する。このような熱処理工程は、データ配線６２、６４、６５、６６、６８をパターニングした直後に進めることもできる。つまり、図１３a及び図１３bの段階から図１４a及び図１４bの段階に移る前の段階で進めることもできる。
次に、図１６a及び図１６bのように、窒化ケイ素やa-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
次に、図１７a〜図１７cのように、保護膜７０をゲート絶縁膜３０と共に写真エッチングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン６４を各々露出する接触孔７６、７４、７８、７２を形成する。この時、パッド２４、６８を露出する接触孔７４、７８の形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であるのが好ましい。
最後に、図８〜図１０のように、４００Å〜５００Åの厚さのＩＴＯ層またはＩＺＯ層を蒸着し写真エッチングして、ドレーン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８６、及びデータパッド６８と連結された補助データパッド８８を形成する。
一方、ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては窒素を用いるのが好ましい。これは、接触孔７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に金属酸化膜が形成されるのを防止するためである。
このような本発明の第２実施例では、第１実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８と、その下部の接触層パターン５５、５６、５８、及び半導体パターン４２、４８を１つのマスクを利用して形成し、この過程でソース電極６５及びドレーン電極６６を分離することによって製造工程を単純化することができる。
一方、本発明の第２実施例でもゲート配線及びデータ配線の全てをAg（Zn）で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか１つだけをAg（Zn）で形成することもできる。
以下、前記実施例で適用したAg（Zn）配線の形成過程及びその物性についてより具体的に説明する。
図１８は、本発明の実施例による薄膜トランジスタ基板に適用された配線の形成過程を示す模式図である。図１８は、n+非晶質シリコン層上にAg（Zn）を蒸着して配線を形成する場合を示している。
n+非晶質シリコン層上に、Ag及びZnを直流マグネトロンスパッタリング法を通じて共に蒸着し、これを写真エッチングして配線パターンを形成する。
次に、配線パターンを熱処理して、Znを配線パターンの表面及び界面に拡散させる。
拡散されたZnは、配線の表面及び界面に露出されながら酸化されて、配線の表面及び界面にZnOx膜を形成する。この時、空気中に露出されている表面に比べてn+非晶質シリコン層と接している界面に酸素量が少ないため、空気中に露出された部分に比べてZnOx膜の厚さが薄く形成される。このように形成されたZnOx膜は、n+非晶質シリコン層との接着力を向上させると同時に、配線層の酸化防止膜及び物理化学的保護膜の役割をする。
図１９aは、Ag（Zn）からなる薄膜を熱処理するによる比抵抗値の変化を示すグラフである。
図１９aの測定に用いられたAg（Zn）薄膜は、交流マグネトロンスパッタリング法によって作製されており、AgにZｎが５at％添加される条件で、１９００Åの厚さで蒸着した。
図１９aのように、蒸着の直後（as-dep）には比抵抗が４．９μΩ/cmであり、これを熱処理するによって比抵抗は引き続き減少し、５００℃では約２μΩ/ｃｍ程度まで低くなる。この時、熱処理は２．０×１０-５Torrの真空度で３０分間実施した。
図１９bは、Ag（Zn）からなる薄膜を３５０℃で真空熱処理した後、測定したＡＥＳ（Auger Electron Spectrometry）のdepth profileである。つまり、図１９bは、Ag（Zn）の合金薄膜を３５０℃で真空熱処理した試片をスパッタリングを通じて掘っていきながら成分比を測定したものである。
図１９bによれば、薄膜表面にZnOが集中しており、スパッタリングを通じて２分程掘っていった位置からはZｎがほとんど存在しない分布を示している。これは、熱処理を通じて薄膜内部のZｎが表面と界面に拡散して炉の中に存在する酸素と反応してZnOを形成するためであり、界面には酸素の存在が微小でZnOの形成が少ない。
図１９cは、n+非晶質シリコン層上に形成したAg（Zn）薄膜を熱処理する前と後のn+非晶質シリコン層との接触抵抗変化を示すグラフである。
蒸着の直後（As-depの状態）、つまり、熱処理以前の状態では、接触抵抗が２．３×１０７Ω程度で測定され、３００℃で熱処理した薄膜の接触抵抗は５×１０７Ωの値で測定された。これにより、Ag（Zn）合金薄膜の界面にZnOが形成されても、ZnOが伝導性を有しているので接触抵抗を大きく増加させないことが確認できる。
図２０aは、Ag（Zn）の合金薄膜を熱処理する前と後のスクラッチテストの結果を示す写真である。
図２０aは、Ag（Zn）の接着力を測定するためのスクラッチテストの結果である。スクラッチテストは、一定の半径のダイアモンドチップ（tip）を薄膜の表面に垂直に位置させた後、一定の長さを進めながら力を増加させて、薄膜が基板と剥離する時点の接着力を測定する分析方法である。図２０aから、熱処理を通じて接着力が向上されたことが確認できる。これは、熱処理を通じて界面に拡散したZn元素の界面反応によって接着力が向上されたものと判断される。
図２０bは、純粋Ag薄膜及びAg（Zn）薄膜を３００℃で熱処理して、CF４＋O２プラズマに露出した後で撮影したＳＥＭ写真である。
図２０bは、Ag（Zn）の乾式エッチング剤に対する耐化学性実験の結果である。データ配線金属は、保護膜蒸着の後に接触孔を形成するためにCF４＋O２やSF６＋O２のプラズマエッチングを実施する。このような条件における本発明の効果を検証するために、純粋Ag及び３００℃で熱処理したAg（Zn）を次のようなプラズマ条件に露出した。CF４：O２＝２０：５の成分比、１３０mTorr、１５０Wの電力、露出時間は５分である。
図２０bから分かるように、純粋Agは、プラズマガスと反応して表面粗度の変化及び体積膨脹が起こったが、熱処理されて表面にZnOを形成したAg（Zn）合金は表面の変化がそれほど現れなかった。
前記のように、Ag（Zn）合金は、酸化性向が高いZnを添加し、熱処理工程を通じて、Zn元素を表面及び界面に拡散させることによってZnO膜を形成して、酸化防止と接着力の増加、そして乾式エッチング剤に対する耐性の向上を図ることができる。また、熱処理を通じて薄膜の内側に存在するZn元素が拡散されていくことによって薄膜内部は純粋Agに近い低い比抵抗を有するようになる。また、ZnOは、伝導性を有する酸化膜であるため、既存の合金工程の問題であったn+非晶質シリコン層及びＩＺＯなどの透明導電膜との高い接触抵抗の問題を解決することができる。
一方、前記では、Agに添加する物質としてZnを挙げているが、Znの他にもIn、Sn、及びCrなどの元素を添加物質として用いることができる。これらの添加物質は全て酸化性向が強く、その酸化物が伝導性を有するものである。
以下、このような配線構造を利用する薄膜トランジスタ基板の他の実施例について説明する。
図２１〜図２２を参照して、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図２１は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２２は、図２１に示した薄膜トランジスタ基板のXXII-XXII'線による断面図である。
まず、絶縁基板１０上に、AgにZｎが添加されているAg（Zn）合金からなっているゲート配線２２、２４、２６が形成されている。この時、ゲート配線２２、２４、２６の表面及び界面には、添加物であるZｎが酸化されてなるZnOx膜が形成されている。ゲート配線は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端部に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４、及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。ゲート線２２の突出部は、後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重なって画素の電荷保存能力を向上させる維持蓄電器をなす。
ゲート配線２２、２４、２６及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート電極２４はゲート絶縁膜３０で覆われている。
ゲート絶縁膜パターン３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン４０が形成されており、半導体パターン４０上には、リン（P）などのn型不純物で高濃度にドーピングされている非晶質シリコンなどからなる抵抗性接触層５５、５６が形成されている。
抵抗性接触層５５、５６上には、薄膜トランジスタのソース電極６５及びドレーン電極６６が各々形成されている。データ配線は、縦方向に形成され、ソース電極６５と連結されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、及びゲート線２２の突出部と重なっている維持蓄電器用導電体パターン６４も含む。この時、データ配線６２、６４、６５、６６、６８は、AgにZｎが添加されているAg（Zn）合金からなる。この時、データ配線６２、６４、６５、６６、６８の表面及び界面には、添加物であるZｎが酸化されてなるZnOx膜が形成されている。
抵抗性接触層５５、５６は、その下部の半導体パターン４０及びその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割をする。
図示されていないが、データ配線６２、６４、６５、６６、６８及びデータ配線６２、６４、６５、６６、６８によって覆われない半導体パターン４０上部には、酸化ケイ素または窒化ケイ素などの絶縁物質からなる層間絶縁膜が形成されることができる。
ゲート絶縁膜３０上部の画素領域には、ドレーン電極６５及び維持蓄電器用導電体パターン６４を露出する開口部（C１、C２）を有する赤、緑、青のカラーフィルター（R、G、B）が縦方向に形成されている。ここで、赤、緑、青のカラーフィルター（R、G、B）の境界は、データ線６２上部で一致して図示されているが、データ線６２上部で互いに重なって画素領域の間から漏れる光を遮断する機能を有することができ、ゲート及びデータパッド２４、６８が形成されているパッド部には形成されていない。
青、緑、青のカラーフィルター８１、８２、８３上部には、平坦化特性が優れて誘電率が低いアクリル系の有機絶縁物質、または、Si:O:CまたはSi:O:Fなどのように化学気相蒸着法によって形成されて４．０以下の低い誘電率を有する低誘電率絶縁物質からなる保護膜７０が形成されている。このような保護膜９０は、ゲート絶縁膜３０と共にゲートパッド２４、データパッド６８、ドレーン電極６６、及び維持蓄電器用導電体パターン６４を露出する接触孔７４、７８、７６、７２を有している。この時、ドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２の内側に位置し、前述したように、カラーフィルター（R、G、B）の下部に層間絶縁膜が追加された場合には、層間絶縁膜と同一なパターンを有する。
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２は、ゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするものであって、これらの適用は必須ではなく選択的である。
以下、本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について、図２３a〜図２７b、図２１と図２２を参照して詳細に説明する。
図２３a〜図２３bに示すように、Ag（Zn）薄膜を積層し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上にゲート線２２、ゲートパッド２４、及びゲート電極２６を含むゲート配線を形成する。この時、Ag（Zn）薄膜は、Ag及びZnを直流マグネトロンスパッタリング（DC magnetron sputtering）などの方法でコーデポジション（Co-deposition）して形成する。次に、約３００℃程度の温度で熱処理してZnを拡散し、ゲート配線２２、２４、２６の表面及び界面にZnOx膜を形成する。
次に、図２４a及び図２４bのように、ゲート絶縁膜３０、水素化非晶質シリコンなどの半導体とリン（P）などのn型不純物で高濃度にドーピングされている非晶質シリコンを化学気相蒸着法を利用して、各々１５００Å〜５０００Å、５００Å乃至２０００Å、３００Å〜６００Åの厚さで連続蒸着し、マスクを利用した写真エッチング工程でパターニングして、非晶質シリコン層とドーピングされた非晶質シリコン層を順にパターニングして、半導体パターン４０及び抵抗性接触層５０を形成する。
次に、図２５a及び図２５bのように、Ag（Zn）合金層を蒸着した後、マスクを利用した写真エッチング工程でパターニングして、データ線６２、ソース電極６５、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン６４を含むデータ配線を形成する。この時、Ag（Zn）薄膜は、Ag及びZnを直流マグネトロンスパッタリング（DC magnetronsputtering）などの方法でコーデポジション（Co-deposition）して形成する。次に、約３００℃程度の温度で熱処理してZnを拡散して、データ配線６２、６４、６５、６６、６８の表面及び界面にZnOx膜を形成する。
次に、ソース電極６５及びドレーン電極６６によって覆われない抵抗性接触層５０をエッチングして、ソース電極６５とドレーン電極６６との間の半導体層４０を露出して、抵抗性接触層５５、５６を二つの部分に分離する。
次いで、窒化ケイ素または酸化ケイ素を積層して層間絶縁膜（図示せず）を形成することができる。
次に、データ配線６２、６４、６５、６６、６８及び層間絶縁膜（図示せず）を形成した後、図２６a〜図２６bのように、赤、緑、青の顔料を含む感光性有機物質を各々順に塗布し、写真工程によって赤、緑、青のカラーフィルター（R、G、B）を順に形成する。この時、写真工程で赤、緑、青のカラーフィルター（R、G、B）を形成する時に、ドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する開口部（C１、C２も共に形成する。これは、後に保護膜７０にドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔を形成する時に、プロファイルを良好に形成するためである。
次に、図２７a及び図２７bのように、基板１０に低い誘電率を有して平坦化が優れた有機絶縁物質を塗布したり、または４．０以下の低誘電率を有するSi:O:F、Si:O:Cなどのような低誘電率絶縁物質を化学気相蒸着で積層して保護膜７０を形成し、マスクを利用した写真エッチング工程でゲート絶縁膜３０と共にパターニングして、接触孔７２、７４、７６、７８を形成する。この時、ドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７４は、カラーフィルター（R、G、B）に形成されている開口部（C１、C２）の内側に形成する。このように、本発明では、カラーフィルター（R、G、B）に予め開口部（C１、C２）を形成した後に、保護膜７０をパターニングしてドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７４を形成することによって、接触孔７６、７４のプロファイルを良好に形成することができる。
最後に、図２１〜図２３のように、４００Å〜５００Åの厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを用いた写真エッチング工程でエッチングして、画素電極８２、補助ゲートパッド８４、及び補助データパッド８８を形成する。
このような方法は、前記のように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同様に適用することができる。これについて図面を参照して詳細に説明する。
まず、図２８〜図３０を参照して、本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
図２８は、本発明の実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２９及び図３０は、各々図２８に示した薄膜トランジスタ基板のXXIX-XXIX'線及びXXX-XXX'線による断面図である。
まず、絶縁基板１０上に、AgにZｎが添加されているAg（Zn）合金からなっているゲート配線２２、２４、２６が形成されている。この時、ゲート配線２２、２４、２６の表面及び界面には、添加物であるZｎが酸化されてなるZnOx膜が形成されている。ゲート配線は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端部に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。また、ゲート配線は、ゲート線２２と平行に形成されて、上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受ける維持電極線２８を含む。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重なって画素の電荷保存能力を向上させる維持蓄電器をなす。
ゲート配線２２、２４、２６、２８及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されている。
ゲート絶縁膜３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上には、リン（P）などのn型不純物で高濃度にドーピングされている非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン５５、５６、５８が形成されている。
接触層パターン５５、５６、５８上には、ゲート配線と同様に、AgにZｎが添加されているAg（Zn）合金からなっているデータ配線及び維持蓄電器用導電体パターンが形成されている。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含み、また、データ線部６２、６４、６５と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６を含む。また、データ配線は、ドレーン電極６６と連結されており、維持電極線２８と重なって維持蓄電器を構成する維持蓄電器用導電体パターン６４を含む。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン６４も形成しない。
この時、データ配線６２、６４、６５、６６、６８の表面及び界面には、添加物のZｎが酸化されてなるZnOx膜が形成されている。
接触層パターン５２、５５、５６は、その下部の半導体パターン４２、４８と、その上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一で、ドレーン電極用中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同一である。
一方、半導体パターン４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び接触層パターン５５、５６、５８と同一な形態を有する。つまり、薄膜トランジスタのチャンネル部（C）において、データ線部６２、６８、６５、特に、ソース電極６５とドレーン電極６６が分離され、データ線部中間層５５とドレーン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れず連結されて薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６、６８及びこれらによって覆われないゲート絶縁膜３０上には、赤、緑、青のカラーフィルター（R、G、B）が形成されており、このようなカラーフィルター（R、G、B）は、第１実施例と同様に、ドレーン電極６６及び維持蓄電器用導電体パターン６８を露出する開口部（C１、C２）を有している。
赤、緑、青のカラーフィルター（R、G、B）は、平坦化された感光性有機絶縁膜または低誘電率絶縁物質からなる保護膜７０によって覆われており、保護膜７０には、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン６４を露出する接触孔７２、７６、７８を有し、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時にも、第１実施例と同様に、ドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成されている。
保護膜８０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。そして、画素電極８２は、隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて、導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするものであって、これらの適用は必須ではなく選択的である。
以下、本発明の実施例による液晶表示装置用基板の製造方法について図３１a〜図３８c、図２８〜図３０を参照して詳細に説明する。
図３１a〜３１cに示すように、Ag（Zn）合金層を１０００Å〜３０００Åの厚さで蒸着し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上にゲート電極２６を有するゲート線２２、ゲートパッド２４、及び維持電極線２８を含むゲート配線を形成する。この時、Ag（Zn）薄膜は、Ag及びZnを直流マグネトロンスパッタリング（DC magnetronsputtering）などの方法でコーデポジション（Co-deposition）して形成する。次に、約３００℃程度の温度で熱処理してZnを拡散してゲート配線２２、２４、２６の表面及び界面にZnOx膜を形成する。
次に、図３２a及び図３２bにのように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して、各々１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さで連続蒸着し、次いで、Ag（Zn）からなるデータ用導電層６０をスパッタリングなどの方法で１５００Å〜３０００Åの厚さで蒸着した後、その上に感光膜１１０を１μm〜２μmの厚さで塗布する。
その後、第２マスクを通じて感光膜１１０に光を照射した後、現像して、図３３b及び図３３cのように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち薄膜トランジスタのチャンネル部（C）、つまり、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（A）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２よりも薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程での工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
このように、位置によって感光膜の厚さを異ならせる方法としては様々な方法があり、A領域の光透過量を調節するために主にスリットや格子形態のパターンを形成したり、半透明膜を使用する。
この時、スリット間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり、異なる厚さの薄膜を利用することができる。
このように、マスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は不完全分解の状態となり、遮光膜で覆われた部分は高分子がほとんど分解されない。次いで、感光膜を現像すれば、分子が分解されなかった高分子部分だけが残り、照射光が少ない中央部分には光に全く照射されなかった部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると、全ての分子が分解されてしまうため、そうならないように注意が必要である。
このような厚さの薄い感光膜１１４は、リフローが可能な物質からなる感光膜を利用して、光が完全に透過できる部分及び光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留しない部分へ感光膜の一部が流れるようにして形成することもできる。
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを実施する。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には、半導体層だけが残る必要があり、その他の部分（B）には、前記三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０を露出しなければならない。
まず、図３４a及び図３４bのように、その他の部分（B）の露出している導電体層６０を除去してその下部の中間層５０を露出させる。この過程では、乾式エッチングまたは湿式エッチング法を全て使用することができ、この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいため、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合よりも第１部分１１４の厚さを厚くして、この過程で第１部分１１４が除去されて下部の導電体層６０が露出されることがないように注意する必要がある。
このようにすれば、図３４a及び図３４bのように、チャンネル部（C）及びデータ配線部（B）の導電体層、つまり、ソース/ドレーン用導電体パターン６７及び維持蓄電器用導電体パターン６４だけが残り、その他の部分（B）の導電体層６０は全て除去されて、その下部の中間層５０が露出する。この時、残った導電体パターン６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８の形態と同じである。また、乾式エッチングを使用した場合には、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
次に、図３５a及び図３５bのように、その他の部分（B）の露出した中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４及び中間層５０、半導体層４０（半導体層と中間層はエッチング選択性がほとんど無い）が順にエッチングされるが、露出されたゲート絶縁膜３０はエッチングされない条件下で行う必要がある。この時、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは、半導体層４０と中間層５０の厚さを合せたもの同一でるか、それより小さい必要がある。
このようにすれば、図３５a及び図３５bのように、チャンネル部（C）の第１部分１１４が除去されてソース/ドレーン用導電体パターン６７が露出し、その他の部分（B）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出する。一方、データ配線部（A）の第２部分１１２もエッチングされて厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成される。図面符号５７、５８は、各々ソース/ドレーン用導電体パターン６７下部の中間層パターン及び維持蓄電器用導電体パターン６４下部の中間層パターンを示す。
次に、アッシング（ashing）を通じてチャンネル部（C）のソース/ドレーン用導電体パターン６７の表面に残っている感光膜残留物を除去する。
次に、約３００℃程度の温度でデータ配線６２、６４、６５、６６、６８を熱処理してZnを拡散し、データ配線６２、６４、６５、６６、６８の表面及び界面にZnOx膜を形成する。このような熱処理工程は、データ配線６２、６４、６５、６６、６８をパターニングした直後に実施することもできる。つまり、図３４a及び図３４bの段階から図３５a及び図３５bの段階に移る前の段階で実施することができる。
次に、図３６a及び図３６bのように、チャンネル部（C）のソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。
このようにすれば、ソース電極６５とドレーン電極６６が分離されながら、データ配線６２、６４、６５、６６、６８及びその下部の接触層パターン５５、５６、５８が完成される。
最後に、データ配線部（A）に残っている感光膜の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に実施することもできる。
前記のように、湿式エッチングと乾式エッチングを入れ替えて実施したり、乾式エッチングだけを使用ことができる。後者の場合には、一種類のエッチングだけを使用するため工程が比較的に簡便であるが、適当なエッチング条件を見つけることが難しい。反面、前者の場合には、エッチング条件を見つけることは比較的に簡単であるが、工程が後者に比べて面倒な点がある。
このようにして、データ配線６２、６４、６５、６６、６８、抵抗接触層パターン５５、５６、５８、及び半導体パターン４２、４８を完成した後、図３７a乃至３７cのように、赤、緑、青の顔料を含む感光性物質を塗布して露光及び現象工程による写真工程でパターニングして、赤、緑、青のカラーフィルター（R、G、B）を順に形成すると同時に、赤、緑、青のカラーフィルター（R、G、B）にドレーン電極６６及び維持蓄電器用導電体パターン６４を露出する開口部（C１、C２）も共に形成する。
この時、薄膜トランジスタのチャンネル部（C）上部に、赤または緑のカラーフィルターからなる光遮断層を形成することができる。これは、薄膜トランジスタのチャンネル部（C）に入射する短波長の可視光線をより完全に遮断したり、吸収するためのものである。
次に、基板１０上に、赤、緑、青のカラーフィルター（R、G、B）を覆う保護膜７０をアクリル系の有機物質で塗布したり、４．０以下の低誘電率絶縁物質を化学気相蒸着で積層し、マスクを利用した写真エッチング工程で保護膜７０をゲート絶縁膜３０と共にパターニングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン６４を各々露出する接触孔７２、７４、７８、７６を形成する。この時、第３実施例と同様に、データパッド６８及び維持蓄電器用導電体パターン６４を各々露出する接触孔７２、７６は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成して、接触孔７２、７６のプロファイルを良好に形成する。このような本発明では、第１実施例と同様に、カラーフィルター（R、G、B）に開口部（C１、C２）を形成した後に、データパッド６８及び維持蓄電器用導電体パターン６４を各々露出する接触孔７２、７６を形成することによって、接触孔７２、７６のプロファイルを良好に形成することができ、接触孔７２、７６のプロファイルを良好に形成するための別途の工程を追加しないため製造工程を単純化することができる。
最後に、図２８〜図３０のように、４００Å〜５００Åの厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを使用して写真エッチング工程でエッチングして、画素電極９２、補助ゲートパッド９４、及び補助データパッド９６を形成する。
本発明の第４実施例でも、赤、緑、青のカラーフィルター（R、G、B）を形成する前に薄膜トランジスタのチャンネル部（C）が顔料を含む感光性物質でよって汚染されることを防止するために、窒化ケイ素などからなる絶縁膜を追加して形成することができる。
このような本発明の第４実施例では、第３実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８、及び半導体パターン４２、４８を一つのマスクを利用して形成し、この過程でソース電極６５とドレーン電極６６が分離されて製造工程を単純化することができる。
このような薄膜トランジスタ基板は、この他にも様々な変形された形態及び方法で製造することができる。
本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を示すものである。 図１のII-II線による断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図３aのIIIb-IIIb'線による断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図４aのIVb-IVb'線による断面図で、図３bの次の段階を示すものである。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図５aのVb-Vb'線による断面図で、図４bの次の段階を示すものである。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図６aのVIb-VIb'線による断面図で、図６の次の段階を示すものである。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図７のVII-VII'線による断面図である。 図７のIX-IX'線による断面図である。 本発明の第２実施例によって製造する第１段階の薄膜トランジスタ基板の配置図である。 図１０aのXb-Xb'線による断面図である。 図１０aのXc-Xc'線による断面図である。 図１０aのXb-Xb'線による断面図で、図１０bの次の段階を示すものである。 図１０aのXc-Xc'線による断面図で、図１０cの次の段階を示すものである。 図１１a及び図１１bの次の段階の薄膜トランジスタ基板の配置図である。 図１２aのXIIb-XIIb'線による断面図である。 図１２aのXIIc-XIIc'線による断面図である。 図１２aのXIIb-XIIb'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１２aのXIIc-XIIc'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１２aのXIIb-XIIb'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１２aのXIIc-XIIc'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１２aのXIIb-XIIb'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１２aのXIIc-XIIc'線による断面図で、図１２b及び１２cの次の段階を工程順によって示したものである。 図１５aの次の段階の薄膜トランジスタ基板の断面図である。 図１５bの次の段階の薄膜トランジスタ基板の断面図である。 図１６a及び図１６bの次の段階の薄膜トランジスタ基板の配置図である。 図１７aのXVIIb-XVIIb'線による断面図である。 図１７aのXVIIc-XVIIc'線による断面図である。 本発明の実施例による薄膜トランジスタ基板に適用された配線の形成過程を示す模式図である。 Ag（Zn）からなる薄膜を熱処理することによる比抵抗値の変化を示すグラフである。 Ag（Zn）からなる薄膜を３５０℃で真空熱処理した後に測定したＡＥＳ（Auger Electron Spectrometry）のdepth profileである。 n+非晶質シリコン層上に形成したAg（Zn）薄膜を熱処理する前と後のn+非晶質シリコン層との接触抵抗変化を示すグラフである。 Ag（Zn）合金薄膜を熱処理する前と後のスクラッチテストの結果を示す写真である。 純粋Ag薄膜及びAg（Zn）薄膜を３００℃で熱処理してCF４+O２プラズマに露出した後に撮影したＳＥＭ写真である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図２１に示した薄膜トランジスタ基板のXXII-XXII'線による断面図である。 本発明の第３実施例により製造する第１段階の薄膜トランジスタ基板の配置図である。 図２３aのXXIIIb-XXIIIb'線による断面図である。 本発明の第３実施例により製造する第２段階の薄膜トランジスタ基板の配置図である。 図２４aのXXIVb-XXIVb'線による断面図である。 本発明の第３実施例により製造する第３段階の薄膜トランジスタ基板の配置図である。 図２５aのXXVb-XXVb'線による断面図である。 本発明の第３実施例により製造する第４段階の薄膜トランジスタ基板の配置図である。 図２６aのXXVIb-XXVIb'線による断面図である。 本発明の第３実施例により製造する第５段階の薄膜トランジスタ基板の配置図である。 図２７aのXXVIIb-XXVIIb'線による断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図２８に示した薄膜トランジスタ基板のXXVIII-XXVIII'線による断面図である。 図２８に示した薄膜トランジスタ基板のXXIX-XXIX'線による断面図である。 本発明の実施例により製造する第１段階の薄膜トランジスタ基板の配置図である。 図３１aのXXXIb-XXXIb'線による断面図である。 図３１aのXXXIc-XXXIc'線による断面図である。 図３１aのXXXIb-XXXIb'線による断面図で、図３１bの次の段階を示すものである。 図３１aのXXXIc-XXXIc'線による断面図で、図３１cの次の段階を示すものである。 図３２a及び図３２bの次の段階での薄膜トランジスタ基板の配置図である。 図３３aのXXXIIIb-XXXIIIb'線による断面図である。 図３３aのXXXIIIc-XXXIIIc'線による断面図である。 図３３aのXXXIIIb-XXXIIIb'線による断面図で、図３３bの次の段階を工程順によって示すものである。 図３３aのXXXIIIc-XXXIIIc'線による断面図で、図３３cの次の段階を工程順によって示すものである。 図３３aのXXXIIIb-XXXIIIb'線による断面図で、図３３bの次の段階を工程順によって示すものである。 図３３aのXXXIIIc-XXXIIIc'線による断面図で、図３３cの次の段階を工程順によって示すものである。 図３３aのXXXIIIb-XXXIIIb'線による断面図で、図３３bの次の段階を工程順によって示すものである。 図３３aのXXXIIIc-XXXIIIc'線による断面図で、図３３cの次の段階を工程順によって示すものである。 図３６a及び図３６bの次の段階での薄膜トランジスタ基板の配置図である。 図３７aのXXXVIIb-XXXVIIb'線による断面図である。 図３７aのXXXVIIc-XXXVIIc'線による断面図である。 図３７a〜図３７cの次の段階の薄膜トランジスタ基板の配置図である。 図３８aのXXXVIIIb-XXXVIIIb'線による断面図である。 図３８aのXXXVIIIc-XXXVIIIc'線による断面図である。

Claims (21)

  1. 絶縁基板と、
    前記絶縁基板上に形成されている第１信号線と、
    前記第１信号線上に形成されている第１絶縁膜と、
    前記第１絶縁膜上に形成され、前記第１信号線と交差している第２信号線と、
    前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタと、
    前記薄膜トランジスタ上に形成され、前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜と、
    前記第２絶縁膜上に形成され、前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている画素電極と、
    を含み、前記第１及び第２信号線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上が混合されたAg合金からなっている薄膜トランジスタ基板。
  2. 前記第１及び第２信号線のうちの前記Ag合金からなる信号線の表面及び界面に、前記添加物の酸化物からなる膜が形成されている、請求項１に記載の薄膜トランジスタ基板。
  3. 前記第１信号線及び前記第２信号線が交差して定義する画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記第２絶縁膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項２に記載の薄膜トランジスタ基板。
  4. 絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線と、
    ゲート配線を覆っているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されている半導体パターンと、
    前記半導体パターン上に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されて前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線と、
    前記ドレーン電極を露出する第１接触孔を有する保護膜と、
    前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極と、
    を含み、前記ゲート配線及び前記データ配線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrのうちのいずれか１つ以上の物質が混合されたAg合金からなっている薄膜トランジスタ基板。
  5. 前記ゲート配線及び前記データ配線のうちの前記Ag合金からなる配線の表面及び界面に、前記添加物の酸化物からなる膜が形成されている、請求項４に記載の薄膜トランジスタ基板。
  6. 前記データ配線は、前記ゲート線または前記ゲート線と同一層に形成されている維持電極線と重なって維持蓄電器を形成する維持蓄電器用導電体パターンをさらに含む、請求項５に記載の薄膜トランジスタ基板。
  7. 前記維持蓄電器用導電体パターンは、前記ドレーン電極と連結されている、請求項６に記載の薄膜トランジスタ基板。
  8. 前記保護膜は、アクリル系の有機物質または４．０以下の誘電率を有する化学気相蒸着膜からなる、請求項４に記載の薄膜トランジスタ基板。
  9. 前記チャンネル部を除いた前記半導体パターンは、前記データ配線と同一な形態で形成されている、請求項４に記載の薄膜トランジスタ基板の製造方法。
  10. 前記画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記保護膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項４に記載の薄膜トランジスタ基板。
  11. 絶縁基板と、
    前記基板上に形成され、ゲート線、ゲート電極、及びゲートパッドを含むゲート配線と、
    前記ゲート配線上に形成され、少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されている半導体層パターンと、
    前記半導体層パターン上に形成されている接触層パターンと、
    前記接触層パターン上に形成され、前記接触層パターンと実質的に同一な形態を有しているソース電極、ドレーン電極、データ線、及びデータパッドを含むデータ配線と、
    前記データ配線上に形成され、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を露出させる接触孔を有する保護膜と、
    露出されている前記ゲートパッド、データパッド、及びドレーン電極と各々電気的に連結される透明電極層パターンと、
    を含み、前記ゲート配線及び前記データ配線のうちの少なくとも１つは、AgにZn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上が混合されたAg合金からなっている薄膜トランジスタ基板。
  12. 前記ゲート配線及び前記データ配線のうちの、前記Ag合金からなる配線の表面及び界面に、前記添加物の酸化物からなる膜が形成されている、請求項１１に記載の薄膜トランジスタ基板。
  13. 前記絶縁基板上の前記ゲート配線と同一な層に形成されている保持容量線と、
    前記保持容量と重畳し、前記半導体パターンと同一層に形成されている維持蓄電器用半導体パターンと、
    前記維持蓄電器用半導体パターン上に形成され、前記維持蓄電器用半導体パターンと同一な平面的形状を有する維持蓄電器用接触層パターン、及び
    前記維持蓄電器用接触層パターン上に形成され、前記維持蓄電器用半導体パターンと同一な平面的形状を有する維持軸電気用導電体パターンをさらに含み、
    前記維持蓄電器用導電体パターンは、前記透明電極パターンの一部と連結されている、請求項１２に記載の薄膜トランジスタ基板。
  14. 絶縁基板上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、
    ゲート絶縁膜を形成する段階と、
    半導体層を形成する段階と、
    導電物質を積層しパターニングして、前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結され、前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階と、
    保護膜を形成する段階と、
    前記ゲート絶縁膜と共に前記保護膜をパターニングして、前記ゲートパッド、前記データパッド及び前記ドレーン電極を各々露出する接触孔を形成する段階と、
    透明導電膜を積層しパターニングして、前記接触孔を通じて前記ゲートパッド、前記データパッド及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階と、
    を含み、前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも１つは、Zn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上とAgを共にスパッタリングしてAg合金層を形成する段階、前記Ag合金層をパターニングする段階、及び前記Ag合金層を熱処理する段階からなる薄膜トランジスタ基板の製造方法。
  15. 前記Ag合金層の熱処理は、２００℃から４００℃の間の温度で実施される、請求項１４に記載の薄膜トランジスタ基板の製造方法。
  16. 前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚い厚さの第２部分、前記第１部分より薄い厚さの第３部分を有する感光膜パターンを利用する写真エッチング工程で共に形成する、請求項１４に記載の薄膜トランジスタ基板の製造方法。
  17. 前記写真エッチング工程において、前記第１部分は前記ソース電極と前記ドレーン電極との間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成する、請求項１６に記載の薄膜トランジスタ基板の製造方法。
  18. 絶縁基板上にゲート線及びこれと連結されたゲート電極を含むゲート配線を形成する段階と、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に半導体パターンを形成する段階と、
    前記ゲート絶縁膜上部に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されたデータ線とを含むデータ配線を形成する段階と、
    前記基板上に、赤、緑、青の顔料を含む感光性物質を利用して前記データ配線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレーン電極を露出する第１開口部を形成する段階と、
    前記赤、緑、青のカラーフィルターを覆う保護膜を積層する段階と、
    前記保護膜をパターニングして、前記ドレーン電極を露出する第１接触孔を前記第１開口部の内側に形成する段階と、
    前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
    を含み、前記ゲート配線を形成する段階及び前記データ配線を形成する段階のうちの少なくとも１つは、Zn、In、Sn、及びCrからなる添加物のうちのいずれか１つ以上とAgを共にスパッタリングしてAg合金層を形成する段階、前記Ag合金層をパターニングする段階、及び前記Ag合金層を熱処理する段階からなる、薄膜トランジスタ基板の製造方法。
  19. 前記データ配線は、前記ゲート線または前記ゲート線と同一層に形成されている維持電極線と重なって維持蓄電器をなす維持蓄電器用導電体パターンをさらに含み、
    前記赤、緑、青のカラーフィルターは、前記維持蓄電器用導電体パターンを露出する第２開口部を有し、
    前記保護膜は、前記第２開口部の内側に形成され、前記維持蓄電器用導電体パターンを露出する第２接触孔を有する、請求項１８に記載の薄膜トランジスタ基板の製造方法。
  20. 前記カラーフィルター形成段階の以前に、窒化ケイ素または酸化ケイ素を利用して層間絶縁膜を形成する段階をさらに含む、請求項１８に記載の表示装置用薄膜トランジスタ基板の製造方法。
  21. 前記ソース及びドレーン電極の分離は、感光膜パターンを利用した写真エッチング工程によって実行され、前記感光膜パターンは、前記ソース電極及びドレーン電極との間に位置し、第１の厚さを有する第１部分と、前記第１の厚さより厚い第２の厚さを有する第２部分、及び前記第１及び第２の厚さより薄い第３部分を含む、請求項１８に記載の薄膜トランジスタ基板の製造方法。
JP2003558934A 2002-01-08 2002-07-02 薄膜トランジスタ基板及びその製造方法 Expired - Fee Related JP4368200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020000907A KR100825102B1 (ko) 2002-01-08 2002-01-08 박막 트랜지스터 기판 및 그 제조 방법
PCT/KR2002/001252 WO2003058724A1 (en) 2002-01-08 2002-07-02 A thin film transistor array panel and a method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2005514671A true JP2005514671A (ja) 2005-05-19
JP4368200B2 JP4368200B2 (ja) 2009-11-18

Family

ID=19718256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003558934A Expired - Fee Related JP4368200B2 (ja) 2002-01-08 2002-07-02 薄膜トランジスタ基板及びその製造方法

Country Status (7)

Country Link
US (2) US7375373B2 (ja)
JP (1) JP4368200B2 (ja)
KR (1) KR100825102B1 (ja)
CN (1) CN100420025C (ja)
AU (1) AU2002367339A1 (ja)
TW (1) TW571444B (ja)
WO (1) WO2003058724A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163367A (ja) * 2004-12-07 2006-06-22 Samsung Electronics Co Ltd 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2007164197A (ja) * 2005-12-14 2007-06-28 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2019207876A (ja) * 2010-04-16 2019-12-05 株式会社半導体エネルギー研究所 表示装置
JP2022017385A (ja) * 2013-09-06 2022-01-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
TWI319776B (en) * 2003-07-23 2010-01-21 Silver alloy material, circuit substrate, electronic device, and method for manufacturing circuit substrate
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
WO2006069469A1 (en) * 2004-12-27 2006-07-06 Sae Magnetics (H.K.) Ltd. Method of nano thin film thickness measurement by auger electron spectrscopy
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR20080030798A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100959109B1 (ko) * 2007-12-24 2010-05-26 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
KR200449534Y1 (ko) * 2008-01-03 2010-07-16 김상섭 사무의자 다리용 오발구조체
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
JP5074625B2 (ja) * 2009-07-24 2012-11-14 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102037514B1 (ko) * 2011-12-21 2019-10-29 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102294480B1 (ko) 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
KR20160106798A (ko) * 2015-03-02 2016-09-13 삼성디스플레이 주식회사 표시 장치
CN110890386B (zh) * 2018-09-11 2023-08-25 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0655479B2 (ja) 1986-07-28 1994-07-27 住友化学工業株式会社 光選択透過性フイルムまたはシ−ト
US5078810A (en) * 1990-02-08 1992-01-07 Seiichi Tanaka Method of making Ag-SnO contact materials by high pressure internal oxidation
US5607522A (en) * 1991-12-19 1997-03-04 Texas Instruments Incorporated Method of making electrical contact material
US6066599A (en) * 1992-05-12 2000-05-23 American Superconductor Corporation High pressure oxidation of precursor alloys
JP3191704B2 (ja) 1995-03-22 2001-07-23 凸版印刷株式会社 多層導電膜の形成方法
EP0733931B1 (en) * 1995-03-22 2003-08-27 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP2985763B2 (ja) 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
TW385375B (en) * 1996-07-26 2000-03-21 Asahi Glass Co Ltd Transparent conductive film and forming method for transparent electrode
JPH1170610A (ja) 1996-07-26 1999-03-16 Asahi Glass Co Ltd 透明導電膜、および透明電極の形成方法
KR100441839B1 (ko) * 1996-11-18 2004-11-06 삼성전자주식회사 Tft기판
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
KR19980036499U (ko) * 1996-12-14 1998-09-15 오상수 차량의 전조등 제어장치
JPH10282907A (ja) 1997-04-10 1998-10-23 Toppan Printing Co Ltd 電極基板
JP3267224B2 (ja) * 1997-12-26 2002-03-18 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3085530B2 (ja) 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
TW517095B (en) * 1999-04-23 2003-01-11 Tanaka Precious Metal Ind Co L Method for producing Ag-ZnO electric contact material and electric contact material produced thereby
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP3804357B2 (ja) 1999-09-30 2006-08-02 三菱電機株式会社 無線装置及び無線通信システム
JP2001230418A (ja) * 2000-02-17 2001-08-24 Kobelco Kaken:Kk ポリシリコンｔｆｔ液晶ディスプレイのゲート電極及びポリシリコンｔｆｔ液晶ディスプレイのゲート電極形成用スパッタリングターゲット
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163367A (ja) * 2004-12-07 2006-06-22 Samsung Electronics Co Ltd 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
US8507303B2 (en) 2004-12-07 2013-08-13 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2007164197A (ja) * 2005-12-14 2007-06-28 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016153900A (ja) * 2009-03-05 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
JP2020038965A (ja) * 2009-03-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置
JP2019207876A (ja) * 2010-04-16 2019-12-05 株式会社半導体エネルギー研究所 表示装置
JP2022017385A (ja) * 2013-09-06 2022-01-25 株式会社半導体エネルギー研究所 半導体装置
JP7247303B2 (ja) 2013-09-06 2023-03-28 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20080227245A1 (en) 2008-09-18
CN1613152A (zh) 2005-05-04
CN100420025C (zh) 2008-09-17
JP4368200B2 (ja) 2009-11-18
TW571444B (en) 2004-01-11
US7608494B2 (en) 2009-10-27
WO2003058724A1 (en) 2003-07-17
KR100825102B1 (ko) 2008-04-25
KR20030060282A (ko) 2003-07-16
US20040238886A1 (en) 2004-12-02
AU2002367339A1 (en) 2003-07-24
US7375373B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
JP4368200B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP4373789B2 (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20070019458A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20020079155A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP2006506682A (ja) Ｌｃｄのｔｆｔ基板及びその製造方法
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
JP2005506712A (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
JP6469959B2 (ja) 薄膜トランジスタ表示板およびその製造方法
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370