JP2006163367A - 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 - Google Patents

表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006163367A
JP2006163367A JP2005302481A JP2005302481A JP2006163367A JP 2006163367 A JP2006163367 A JP 2006163367A JP 2005302481 A JP2005302481 A JP 2005302481A JP 2005302481 A JP2005302481 A JP 2005302481A JP 2006163367 A JP2006163367 A JP 2006163367A
Authority
JP
Japan
Prior art keywords
conductive layer
conductive
thin film
conductive oxide
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005302481A
Other languages
English (en)
Other versions
JP4977352B2 (ja
Inventor
Koshoku Boku
弘 植 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006163367A publication Critical patent/JP2006163367A/ja
Application granted granted Critical
Publication of JP4977352B2 publication Critical patent/JP4977352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes

Abstract

【課題】配線の低抵抗特性及び信頼性を同時に確保する。
【解決手段】導電性酸化物を含有する第1導電層及び銀を含有する第2導電層を有する表示装置用配線と、基板110、該基板110上に形成されているゲート線、ゲート線上に形成されているゲート絶縁膜140、ゲート絶縁膜140上に形成されているソース電極173を含むデータ線171及びソース電極173と対向しているドレイン電極175、及びドレイン電極175と接続されている画素電極190を有している。ゲート線とデータ線171及びドレイン電極175の少なくとも一方とは、導電性酸化物を含有する第1導電層及び銀を含有する第2導電層を有する。これにより、配線の密着性が向上するので剥離を防止することができ、信頼性が向上する。
【選択図】図2

Description

本発明は、薄膜トランジスタ液晶表示装置(TFT-LCD)又は能動型有機発光表示素子(AM-OLED)等に用いられる表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く使われている平板表示装置の一つであって、電極が形成されている二枚の基板と、その間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって、透過する光の量を調節する表示装置である。
液晶表示装置の中で、電界生成電極が二つの表示板にそれぞれ具備されている形態のものが現在主に利用されている。この中でも、一方の表示板には複数の画素電極が行列(マトリクス)状に配列され、もう一方の表示板には一つの共通電極が表示板の全面を覆っている構造が主流である。このような液晶表示装置において、画像表示は、各画素電極に電圧を個別に印加することによって行われる。そのために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線とを表示板にそれぞれ形成する。薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によって、データ線を通じて伝えられる画像信号を画素電極に伝達若しくは遮断するスイッチング素子としての役割をする。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子(AM-OLED)においても、各発光素子を個別的に制御するスイッチング素子としての役割をする。
一方、液晶表示装置又は有機発光表示素子を用いた表示装置の面積が益々大型化するにつれて、薄膜トランジスタと接続されるゲート線及びデータ線も長くなり、配線の抵抗も増加する。よって、抵抗の増加による信号遅延などの問題を解決するためには、ゲート線及びデータ線を最も低い抵抗値を有する材料にて形成する必要がある。
配線材料のうち最も低い抵抗値を有する物質は銀(Ag)である。実際に、銀(Ag)からなるゲート線及びデータ線を含む場合、信号遅延などの問題を解決することができる。
ところが、銀(Ag)は、ガラス基板、無機膜又は有機膜などからなる下部層との接着性が悪く、配線が剥げたり、剥離する現象が生じ易い。また、銀(Ag)は耐酸化性が低く、他の金属材料と一括エッチングすることが難しい。
本発明は、前記した問題点を解決するためのものであって、その目的は、配線の低抵抗特性及び信頼性を同時に確保できる表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法を提供することである。
本発明による表示装置用配線は、150℃以下の温度で形成された導電性酸化物を含有する第1導電層、及び前記第1導電層の形成前又は形成後に連続的に形成された、すなわち、前記第1導電層に隣接するように形成された銀(Ag)を含有する第2導電層を有する。
また、本発明による薄膜トランジスタ表示板は、基板、前記基板上に形成されているゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されているソース電極を含むデータ線及び前記ソース電極と対向しているドレイン電極、及び前記ドレイン電極と接続されている画素電極を有し、前記ゲート線と前記データ線及びドレイン電極の少なくとも一方とは、150℃以下の温度で形成された導電性酸化物を含有する第1導電層、及び前記第1導電層の形成前又は形成後に連続的に形成された銀(Ag)を含有する第2導電層を有する。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成するステップ、前記ゲート線上にゲート絶縁膜及び半導体層を順次に形成するステップ、前記ゲート絶縁膜及び半導体層上にソース電極を含むデータ線及び前記ソース電極と所定間隔を置いて対向しているドレイン電極を形成するステップ、及び前記ドレイン電極と接続される画素電極を形成するステップを有し、前記ゲート線を形成するステップと前記データ線及びドレイン電極を形成するステップの少なくとも一方は、150℃以下の温度で導電性酸化膜を形成するステップ及び前記導電性酸化膜の形成前又は形成後に連続的に銀(Ag)を含有する導電層を形成するステップを含む。
銀(Ag)導電層の上部及び/又は下部に非晶質形態から形成された導電性酸化膜を形成することによって、下部及び/又は上部層との接着性が著しく向上され、大面積の表示装置において低抵抗値の配線として適用できる他、同一エッチング条件で一括してエッチングすることができるので、追加ステップを必要とせずに良好なプロファイルを有する配線を得ることができる。
以下、添付した図面を参照して、本発明の実施例を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
以下、本発明の一実施例による薄膜トランジスタ表示板の製造方法について図面を参照して詳細に説明する。
まず、図1及び図2を参照して、本発明の一実施例による薄膜トランジスタ表示板の構造について詳細に説明する。
図1は、本発明の一実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図2は、図1に示す薄膜トランジスタ表示板のII-II´線に沿った断面図である。
絶縁基板110上には、ゲート信号を伝達する複数のゲート線121が形成されている。ゲート線121は横方向にのびており、各ゲート線121の一部は複数のゲート電極124をなす。また、各ゲート線121の一部は、下方向(図1の紙面で下方)に突出して複数の拡張部127をなしている。
ゲート線121は、ITO又はIZOのような導電性酸化物からなる導電層124p、127p、129p(以下、下部導電性酸化膜と言う)、銀(Ag)又は銀合金(Ag-alloy)からなる導電層124q、127q、129q(以下、銀(Ag)導電層と言う)、及びITO又はIZOのような導電性酸化物からなる導電層124r、127r、129r(以下、上部導電性酸化膜と言う)で形成されている。
前記のように、銀(Ag)導電層124q、127q、129qの下部にITOなどからなる下部導電性酸化膜124p、127p、129pが形成される場合、基板110との接着性が向上され、配線が剥げたり剥離する現象を防止することができる。
特に、下部導電性酸化膜が非晶質形態から形成されたITOからなる場合、基板110及び銀(Ag)導電層124q、127q、129qの間で接着性をさらに向上させることができる。
非晶質ITOは、表面粗度が極めて大きい物質であって、表面に微細な凹凸部(凹凸)を多く含む。このような凹凸部によって、下部の基板110及び上部の銀(Ag)導電層124q、127q、129qとの接触面積が増加し、接着性が著しく向上する。なお、非晶質ITOは、後続ステップであるゲート絶縁膜140及び半導体層151の形成ステップにおいて、約200〜400℃の高温に露出するが、この時、非晶質形態のITOが結晶化し、上部の銀(Ag)導電層124q、127q、129q及び下部の基板110との接着性が一層向上される。
これにより、基板110、非晶質ITOからなる下部導電性酸化膜124p、127p、129p及び銀(Ag)導電層124q、127q、129qが互いに密着し、配線が剥げたり剥離する現象を防止することができる。
また、銀(Ag)導電層124q、127q、129qの上には、ITO又はIZOのような導電性酸化物からなる上部導電性酸化膜124r、127r、129rが形成されている。銀(Ag)は一般に酸化性が大きい物質であって、他の物質と接触して拡散し易い傾向がある。したがって、銀(Ag)導電層124q、127q、129qの上に、導電性酸化物からなる上部導電性酸化膜124r、127r、129rを形成することによって、銀(Ag)がゲート絶縁膜140に直接拡散されることを防止することができる。
また、銀(Ag)及び非晶質ITOは、同一条件で一括エッチングできるというメリットがある。銀(Ag)は一般に極めて速いエッチング速度を有しており、弱酸の条件でエッチングをする必要がある。しかし、既存の二重層又は三重層の積層構造において、下部層に一般に利用されるクロム(Cr)、モリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングすることができない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンド(dangling bond)を有し、反応性が高いため、銀(Ag)と同様に弱酸の条件でエッチングを行うことができる。したがって、銀(Ag)導電層と非晶質ITO層を同一エッチング液で一括エッチングしたとき、良好なプロファイルを有する配線を形成することができる。
図23Aは非晶質ITOからなる導電層、銀(Ag)導電層及び非晶質ITOからなる導電層が一括エッチングされ形成されたゲートパターンを示す断面写真である。この断面写真から、銀(Ag)導電層及び非晶質ITOからなる導電層を一括エッチングする場合も、良好なプロファイルを有することが確認できた。
更に、非晶質形態のITOは、窒素雰囲気に露出させて窒化性ITO(ITON)に形成することもできる。この場合、銀(Ag)導電層とITOの接触領域で銀(Ag)の酸化を防止し、抵抗の急激な増加を防止することができる。
下部導電性酸化膜124p、127p、129p、銀(Ag)導電層124q、127q、129q及び上部導電性酸化膜124r、127r、129rの側面は、約30度〜80度の傾斜角を有する。
ゲート線121上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140の上部には、水素化非晶質シリコンなどからなる複数の線状半導体層151が形成されている。線状半導体層151は、縦方向にのびており、ここから複数の突出部154がゲート電極124に向けてのびている。また、線状半導体層151は、ゲート線121と出会う地点の付近で幅が大きくなり、ゲート線121の広い面積を覆っている。
半導体層151上には、シリサイド(silicide)又はn型不純物が高濃度にドーピングされているn+水素化非晶質ケイ素などの物質からなる複数の線状オーミックコンタクト層161及び複数の島状オーミックコンタクト層163、165が形成されている。島状オーミックコンタクト層163、165は、対をなして半導体層151の突出部154上に位置している。半導体層151とオーミックコンタクト層161、163、165の側面も傾斜しており、その傾斜角は、基板110に対して40度〜80度である。
オーミックコンタクト層161、163、165及びゲート絶縁膜140の上には、それぞれソース電極173を含む複数のデータ線171、複数のドレイン電極175及び複数の保持容量(ストレージキャパシタ)用導電体177が形成されている。
データ線171は、縦方向にのびてゲート線121と交差し、データ電圧を伝達する。各データ線171からドレイン電極175に向けてのびた複数の分岐がソース電極173をなす。一対のソース電極173とドレイン電極175は、互いに分離され、ゲート電極124に対し互いに反対側に位置している。
ソース電極173を含むデータ線171及びドレイン電極175は、ITOのような導電性酸化物からなる導電層171p、173p、175p、177p、179p(以下、下部導電性酸化膜と言う)、銀(Ag)又は銀合金(Ag-alloy)からなる導電層171q、173q、175q、177q、179q(以下、銀(Ag)導電層と言う)、及びITOのような導電性酸化物からなる導電層171r、173r、175r、177r、179r(以下、上部導電性酸化膜と言う)の三重層で形成されている。
下部導電性酸化膜及び上部導電性酸化膜は、例えばITOで形成される。下部導電性酸化膜及び上部導電性酸化膜は、銀(Ag)導電層171q、173q、175q、177q、179qの下部及び/又は上部に形成され、半導体層151及び/又は画素電極190に銀(Ag)が拡散することを防止する。
特に、非晶質形態のITOから形成された導電性酸化膜の場合、銀(Ag)と同一エッチング条件でエッチングすることができる。
銀(Ag)は一般に極めて速いエッチング速度を有しており、弱酸性の条件でエッチングをする必要がある。しかし、既存の二重層又は三重層の積層構造で下部層に一般に利用されるクロム(Cr)、モリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングすることができない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンドを有し、反応性が高いため、銀(Ag)と同様に弱酸性の条件でエッチングを行うことができる。したがって、銀(Ag)導電層と非晶質ITO層を同一エッチング液で一括エッチングする場合、良好なプロファイルを有する配線を形成できる。
また、非晶質形態のITOは、窒素雰囲気に露出させて窒化性ITO(ITON)に形成することもできる。この場合、銀(Ag)と導電性酸化物の接触領域で銀(Ag)の酸化を防ぎ、抵抗の急激な増加を防止することができる。
三重層を一括エッチングすることによって、ITOのような下部導電性酸化膜171p、173p、175p、177p、179p、銀(Ag)導電層171q、173q、175q、177q、179q、及び上部導電性酸化膜171r、173r、175r、177r、179rからなるデータ線171、ドレイン電極175及び保持容量用導電体177が形成される。
データ線171、ドレイン電極175及び保持容量用導電体177もゲート線121と同様に、その側面が基板110に対して約30度〜80度の傾斜角をそれぞれ有する。
ゲート電極124、ソース電極173及びドレイン電極175は、半導体151の突出部154と共に薄膜トランジスタ(TFT)をなし、薄膜トランジスタのチャネルは、ソース電極173とドレイン電極175の間の突出部154に形成される。保持容量用導電体177は、ゲート線121の拡張部127と重なっている。
島状オーミックコンタクト層163、165は、その下部の半導体層154とその上部のソース電極173及びドレイン電極175の間に存在し、接触抵抗を低減する役割をする。線状半導体層151は、ソース電極173とドレイン電極175の間を始めとして、データ線171及びドレイン電極175で覆われずに露出した部分を有し、殆どの領域で線状半導体層151の幅がデータ線171の幅よりも小さいが、前記のように、ゲート線121と出会う部分で幅が大きくなり、ゲート線121とデータ線171の間の絶縁を強化する。
データ線171、ドレイン電極175、保持容量用導電体177及び露出した半導体層151の上には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)法で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、又は無機物質である窒化ケイ素(SiNx)などからなる保護膜180が形成されている。また、保護膜180を有機物質で形成する場合には、ソース電極173とドレイン電極175の間の半導体層154が露出した部分で保護膜180の有機物質が接触することを防止するために、有機膜の下部に窒化ケイ素(SiNx)又は酸化ケイ素(SiO)からなる絶縁膜(図示せず)をさらに形成することもできる。
保護膜180には、ゲート線の端部129、ドレイン電極175、保持容量用導電体177及びデータ線の端部179をそれぞれ露出する複数の接触孔181、185、187、182が形成されている。
保護膜180上には、ITO又はIZOからなる複数の画素電極190及び複数の接触補助部材81、82が形成されている。
画素電極190は、接触孔185、187を通じて、ドレイン電極175及び保持容量用導電体177とそれぞれ物理的・電気的に接続され、ドレイン電極175からデータ電圧の印加を受け、保持容量用導電体177にデータ電圧を伝達する。
データ電圧が印加された画素電極190は、共通電圧の印加を受ける別の表示板(図示せず)の共通電極(図示せず)と共に電場を生成することによって、液晶層の液晶分子を再配列する。
なお、画素電極190と対向表示板に形成されている共通電極(図示せず)は、液晶容量を構成して、薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶容量と並列に接続された別の容量を設ける。これを保持容量という。保持容量は、画素電極190及びこれと隣接する前段のゲート線121(これを前段ゲート線と言う)の重畳などで形成され、保持容量の容量値を増やすために、ゲート線121を拡張した拡張部127を設けて重畳面積を大きくする一方、画素電極190と接続され拡張部127と重畳する保持容量用導電体177を保護膜180下に設けて、両者間の距離を短くする。
接触補助部材81、82は、接触孔181、182を通じてゲート線の端部129とデータ線の端部179にそれぞれ接続される。接触補助部材81、82は、ゲート線の端部129又はデータ線の端部179と駆動集積回路のような外部装置の接着性を補完し、これらを保護する。
以下、図1及び図2に示される薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図3A〜図6B、図1及び図2を参照して詳細に説明する。
まず、図3A及び図3Bに示すように、絶縁基板110上にITO又はIZOのような導電性酸化物からなる導電層(以下、導電性酸化膜と言う)と、銀(Ag)を含有する導電層(以下、銀(Ag)導電層と言う)を順次に積層する。
ここで、導電性酸化膜及び銀(Ag)導電層は、コ-スパッタリング(Co-sputtering)で形成する。
本実施例では、コ-スパッタリングのターゲットとして、ITO及び銀(Ag)を使用した。コ-スパッタリングは、初期に、銀(Ag)ターゲットにはパワーを印加せず、ITOターゲットにのみパワーを印加し、基板上にITOからなる導電性酸化膜を形成する。導電性酸化膜は、約30Å〜300Åの厚さで形成する。この場合、スパッタリングは、約150℃以下、好ましくは室温で実施する。温度範囲は、ITOを含有する導電性酸化物が結晶化できない温度、即ち非晶質形態に形成される範囲である。この時、好ましくは、水素気体(H)又は水蒸気(H0)を共に供給する。前記のような条件でITOを蒸着する場合、非晶質形態のITOが形成される。そして、スパッタリングの際に、窒素気体(N)を共に供給して窒化性ITO(ITON)に形成することもできる。
次に、ITOターゲットに印加されるパワーをオフした後、銀(Ag)に印加されるパワーを印加して、銀(Ag)導電層を形成する。銀(Ag)導電層は、約1000Å〜3000Åの厚さで形成する。
次に、銀(Ag)ターゲットのパワーをオフした後、ITOターゲットに再びパワーを印加して、銀(Ag)導電層上にITOからなる導電性酸化膜を形成する。導電性酸化膜は、約30Å〜300Åの厚さで形成する。この場合も前記と同様に、約150℃以下、好ましくは、室温でスパッタリングを実施する。温度範囲は、ITOを含有する導電性酸化物が結晶化できない温度、つまり非晶質形態に形成される範囲である。この時、好ましくは、水素気体(H)又は水蒸気(H0)を共に供給する。前記のような条件で蒸着する場合、非晶質形態のITOが形成される。また、前記のように、窒素気体(N)を共に供給して窒化性ITO(ITON)に形成することもできる。
前記のように、銀(Ag)導電層の下部にITOなどからなる導電性酸化膜を形成する場合、基板との接着性が向上され、配線が剥げたり剥離する現象を防止することができる。
特に、前記のように、約150℃以下、好ましくは室温で導電性酸化物を形成する場合、基板110及び第2導電層124q、127q、129qの間に結晶化しない導電性酸化物が介在して接着性をさらに向上させることができる。非晶質の導電性酸化物は、表面粗度が極めて大きい物質で、表面に微細な凹凸部(凹凸)を多く含む。このような凹凸部によって、下部の基板110と導電性酸化膜124p、127p、129pの間、及び導電性酸化膜124p、127p、129p及び上部の銀(Ag)導電層124q、127q、129qの間に接触面積が増加し、接着性を著しく向上させる。
また、非晶質ITOは、後続ステップであるゲート絶縁膜140及び半導体層151の形成ステップにおいて約200℃〜400℃の高温に露出されるが、この時、非晶質形態のITOが結晶化し、上部の銀(Ag)導電層124q、127q、129q及び下部の基板110との接着性を一層向上させることができる。
これにより、基板110、導電性酸化膜124p、127p、129p及び銀(Ag)導電層124q、127q、129qは互いに密着し、配線が剥げたり剥離する現象を防止することができる。
また、銀(Ag)導電層124q、127q、129qの上に、ITO又はIZOのような導電性酸化膜124r、127r、129rをさらに形成することによって、銀(Ag)が酸化して上部のゲート絶縁膜140に拡散することを防止する。
また、前記のように、非晶質形態のITO形成の際に、例えば窒素気体(N)、アンモニア(NH)、亜酸化窒素(NO)のような窒素供給気体に露出させて窒化性ITO(ITON)を形成することによって、銀(Ag)とITOの接触領域で銀(Ag)の酸化を防止することができる。これにより、配線の抵抗が急速に増加することを防止することができる。
次に、三重膜を同一エッチング液を利用した湿式エッチングで、一度にエッチングする。この時、エッチング液には、過酸化水素(HO)エッチング液、又はリン酸(HPO)、硝酸(HNO)、酢酸(CHCOOH)及び脱塩水が適正な割合で混合されている統合エッチング液を利用する。
銀(Ag)は、一般に極めて速いエッチング速度を有しており、弱酸性の条件でエッチングする必要がある。しかし、既存の二重層又は三重層の積層構造で下部層に主に利用されるクロム(Cr)又はモリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングすることができない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンドが存在し、反応性が高いため、銀(Ag)と同様に弱酸性の条件でエッチングを行うことができる。したがって、銀(Ag)導電層と非晶質ITO層を同一エッチング液で一括してエッチングする場合、良好なプロファイルを有する配線を形成することができる(図23A〜図23C参照)。
銀(Ag)導電層124q、127q、129qの下部及び/又は上部に形成される導電性酸化膜は、約30Å〜300Åの厚さで形成される。30Å未満の場合には、薄過ぎて下部の基板110と上部の銀(Ag)導電層が部分的に接触するため、基板110との接着性を確保されず、300Åを超える場合には、接触抵抗の不良が生ずることがある。
これにより、図3A及び図3Bのように、ゲート電極124、複数の拡張部127及びゲート線の端部129を含むゲート線121が形成される。
次に、図4A及び図4Bに示すように、ゲート線121及びゲート電極124を覆うように窒化ケイ素(SiNx)又は酸化ケイ素(SiO)を蒸着して、ゲート絶縁膜140を形成する。ゲート絶縁膜140の積層温度は、約250℃〜500℃、厚さは1000Å〜3000Å程度とする。
次に、ゲート絶縁膜140上に真性非晶質シリコン層、不純物がドーピングされた非晶質シリコン層を連続して積層し、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、複数の突出部154と複数の不純物半導体パターン164をそれぞれ含む線状真性半導体層151及び不純物がドーピングされた非晶質シリコン層161を形成する。ゲート絶縁膜140、真性非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層を形成するステップは、約200℃以上の高温で実施されるため、ゲート線をなす非晶質形態のITOが結晶質ITOに変化する。これにより、導電性酸化膜と銀(Ag)導電層との接着性が一層増加する。
図23Bは、ゲート絶縁膜140、真性非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層を形成するステップの完了後の断面写真である。この断面写真から、形成されたゲート線のプロファイルをそのまま維持しながら、配線が剥げたり、剥離することなく、優れたパターンが形成されることが確認できる。
次に、不純物がドーピングされた非晶質シリコン層161上に、スパッタリングなどの方法で、ITOなどからなる導電性酸化膜、銀(Ag)導電層及びITOなどからなる導電性酸化膜を順次に積層する。ここでも、前記と同様に、コ-スパッタリング法で行い、導電性酸化膜は、約30Å〜300Åの厚さで形成し、銀(Ag)導電層は、約1000Å〜3000Åの厚さで形成する。
前記のように、銀(Ag)層の下部及び/又は上部に導電性酸化膜を形成することによって、銀(Ag)が酸化して下部の半導体層150及び上部の画素電極190に拡散することを防止することができる。
特に、ITOを積層する場合、約150℃以下、好ましくは、室温で実施することができる。この温度範囲は、ITOが結晶化できない温度、つまり非晶質形態に形成される範囲である。この場合、好ましくは、水素気体(H)又は水蒸気(H0)を共に供給してスパッタリングを行うことができる。前記のように、低温で形成された非晶質形態のITOは、複数のダングリングボンドを有し、高い反応性を示しており、弱酸性でもエッチングし易い。したがって、非晶質形態のITO及び銀(Ag)は、同一エッチング条件で一括してエッチングすることができる。
また、前記のように、非晶質形態のIT形成の際に、窒素気体又はアンモニア気体などのような窒素供給気体に露出させて窒化性ITO(ITON)を形成することもできる。この場合、銀(Ag)とITOの接触領域で銀(Ag)の酸化を防止することができ、配線の抵抗が急激に増加することを防止することができる。
銀(Ag)導電層173q、175q、177q、179qの下部及び/又は上部に形成される導電性酸化膜は、好ましくは、約30Å〜300Åの厚さで形成する。30Å未満の場合には、薄過ぎて下部層との接触不良を起こしたり、300Åを超える場合には、接触抵抗の不良が生ずることがある。
これにより、図5A及び図5Bに示すように、三重層のソース電極173、ドレイン電極175、保持容量用導電体177及びデータ線の端部179が形成される。
次に、ソース電極173、ドレイン電極175及び保持容量用導電体177に覆われず露出した不純物半導体層161、165部分を除去することによって、複数の突出部163をそれぞれ含む複数の線状オーミックコンタクト層161及び複数の島状オーミックコンタクト層165を完成し、それと共に、その下の真性半導体154部分を露出させる。この場合、露出した真性半導体154部分の表面を安定化するために、酸素プラズマ処理を実施する。
次に、図6A及び図6Bに示すように、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)法で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、又は無機物質である窒化ケイ素(SiNx)などを単一層又は複数層に形成して保護膜180を形成する。本ステップは、約200℃以上の高温で実施されるため、データ線171をなしている非晶質形態のITOが結晶質ITOに変化する。
図23Cは、保護膜180を形成するステップの完了後の断面写真である。この写真から、前記で形成されたデータ線のプロファイルをそのまま維持しながら、配線が剥げたり剥離することなく、優れたパターンが形成されることが確認できる。
次に、保護膜180上に感光膜を塗布した後、光マスクを通じて感光膜に光を照射した後、現像して、複数の接触孔181、185、187、182を形成する。この時、感光性を有する有機膜である場合には、フォトステップのみで接触孔を形成することができ、ゲート絶縁膜140及び保護膜180に対して、ほぼ同一エッチング条件で実施することが好ましい。
次に、保護膜180上にITO又はIZOなどの透明金属層190をスパッタリング法で積層した後、パターニングする。この時、透明金属層190は、約400Å〜1500Åの厚さで形成する。
本実施例では、ゲート線及びデータ線の全てに対して、導電性酸化膜、銀(Ag)導電層及び導電性酸化膜からなる三重膜で形成したが、ゲート線及びデータ線のいずれか一つのみを三重膜で形成することもできる。更に、本実施例では、ゲート線及びデータ線に対して、導電性酸化膜、銀(Ag)導電層及び導電性酸化膜からなる三重膜で示されているが、導電性酸化膜は、銀(Ag)導電層の上部及び下部のいずれか一方にのみ形成されることもできる。
次に、本発明の一実施例による能動型有機発光表示装置(AM-OLED)用の薄膜トランジスタ表示板について説明する。
図7は、本発明の一実施例による有機発光表示装置用薄膜トランジスタ表示板の配置図であり、図8A及び図8Bはそれぞれ、図7に示す薄膜トランジスタ表示板のVIIIA-XVIIIA´線及びVIIIB-XVIIIB´線による断面図である。
図7及び図8A及び図8Bに示すように、絶縁基板110上にゲート信号を伝達する複数のゲート線121が形成されている。ゲート線121は、横方向にのびており、各ゲート線121の一部は突出して複数の第1ゲート電極124aをなす。また、ゲート線121と同一層で第2ゲート電極124bが形成されており、第2ゲート電極124bには、縦方向にのびた維持電極133が接続されている。
ゲート線121、第1ゲート電極124a及び第2ゲート電極124b及び保持電極133は、ITO又はIZOのような導電性酸化物からなる導電層124ap、124bp、133p(以下、下部導電性酸化膜と言う)、銀(Ag)又は銀合金(Ag-alloy)からなる導電層124aq、124bq、133q(以下、銀(Ag)導電層と言う)、及びITO又はIZOのような導電性酸化物からなる導電層124ar、124br、133r(以下、上部導電性酸化膜と言う)からなる。
前記のように、銀(Ag)導電層124aq、124bq、133qの下部にITOなどからなる導電性酸化膜124ap、124bp、133pが形成される場合、基板110との接着性が向上し、配線が剥げたり剥離する現象を防止することができる。
特に、下部導電性酸化膜が約150℃以下の温度で形成される場合、非晶質形態に形成され、基板110及び前記銀(Ag)導電層124aq、124bp、133qの間で接着性を一層向上させることができる。非晶質形態の導電性酸化膜は、表面粗度が極めて大きい物質であって、表面に微細な凹凸を多く含む。このような凹凸部によって、下部の基板110及び上部の銀(Ag)導電層124aq、124bq、133qとの接触面積が増加し、接着性が著しく向上する。また、非晶質導電性酸化膜は、後続ステップであるゲート絶縁膜140及び半導体層151の形成ステップで、約200〜400℃の高温に露出するが、この時、非晶質形態の導電性酸化膜が結晶化し、上部の第2導電層124aq、124bq、133q及び下部の基板110との接着性が一層向上される。
そして、ITOの代わりに窒化性ITO(ITON)に形成する場合、銀(Ag)とITOの接触領域で銀(Ag)の酸化を防止することができる。これにより、配線の抵抗が急速に増加することを防止することができる。その結果、基板110、ITO又はIZOのような導電性酸化物からなる下部導電性酸化膜124ap、124bp、133p及び銀(Ag)導電層124aq、124bq、133qが互いに密着して、配線が剥げたり剥離する現象を防止することができる。
また、銀(Ag)導電層124aq、124bq、133qの上部には、ITOのような導電性酸化物からなる上部導電性酸化膜124ar、124br、133rが形成されている。銀(Ag)は一般に酸化性が大きい物質であって、他の物質と接触して容易に拡散する傾向がある。したがって、銀(Ag)がゲート絶縁膜140に直接拡散することを防止するために、銀(Ag)導電層124aq、124bq、133qの上部に、導電性酸化膜124ar、124ar、133rが形成されている。
また、銀(Ag)及び非晶質ITOは、同一条件でエッチングすることができるメリットがある。銀(Ag)は一般に極めて速いエッチング速度を有しており、弱酸性の条件でエッチングを行う必要がある。しかし、既存の二重層又は三重層の積層構造で下部層に一般に利用されるクロム(Cr)又はモリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングすることができない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンドを有し、反応性が高いため、銀(Ag)と同様に弱酸性の条件でエッチングを行うことができる。したがって、銀(Ag)導電層及び非晶質ITO層を同一エッチング液で一括エッチングする場合、良好なプロファイルを有する配線を形成することができる。
図23Aは、非晶質ITOからなる導電性酸化膜と、銀(Ag)導電層及び非晶質ITOからなる導電性酸化膜が一括エッチングされたゲートパターンを示す断面写真である。この断面写真から、銀(Ag)導電層及び非晶質ITOからなる導電性酸化膜を一括エッチングしても、良好なプロファイルを得られることが確認できる。
下部導電性酸化膜124ap、124bp、133p、銀(Ag)導電層124aq、124bq、133q及び上部導電性酸化膜124ar、124br、133rの側面は、約30度〜80度の傾斜角を有する。
ゲート線121上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140上には、水素化非晶質シリコンなどからなる複数の線状半導体151と島状半導体154bが形成されている。線状半導体151は、縦方向にのびており、ここから複数の突出部が第1ゲート電極124aに向けてのびて、第1ゲート電極124aと重なる第1チャンネル部154aをなしている。また、線状半導体151は、ゲート線121と出会う地点の付近で幅が拡張されている。島状半導体154bは、第2ゲート電極124bと交差する第2チャンネル部を含み、保持電極133と重なる保持電極部157を有する。
線状半導体151及び島状半導体154bの上には、シリサイド又はn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線状及び島状オーミックコンタクト層161、165a、163b、165bが形成されている。線状接触層161は、複数の突出部163aを有し、この突出部163aと島状接触層165aは対をなして線状半導体151の突出部154a上に位置している。また、島状接触層163b、165bは、第2ゲート電極124bを中心に対向して対をなし、島状半導体154b上に位置する。
半導体151、154bとオーミックコンタクト層161、165a、163b、165bの側面も傾斜しており、その傾斜角は30度〜80度である。
オーミックコンタクト層161、165a、163b、165b及びゲート絶縁膜140の上には、それぞれ複数のデータ線171と複数の第1ドレイン電極175a、複数の電源線172及び第2ドレイン電極175bが形成されている。
データ線171及び電源線172は、縦方向にのびてゲート線121と交差し、データ電圧及び電源電圧をそれぞれ伝達する。各データ線171から第1ドレイン電極175aに向けてのびた複数の分岐が第1ソース電極173aをなし、各電源線172から第2ドレイン電極175bに向けてのびた複数の分岐が第2ソース電極173bをなす。一対の第1及び第2ソース電極173a、173bと第1及び第2ドレイン電極175a、175bは、互いに分離され、それぞれ第1及び第2ゲート電極124a、124bに対して互いに反対側に位置している。
データ線171、第1及び第2ドレイン電極175a、175b及び電源線172は、ITO又はIZOのような導電性酸化物からなる導電層171p、173ap、173bp、175ap、175bp、172p(以下、下部導電性酸化膜と言う)、銀(Ag)又は銀合金(Ag-alloy)からなる導電層171q、173aq、173bq、175aq、175bq、172q(以下、銀(Ag)導電層と言う)、及びITO又はIZOのような導電性酸化物からなる導電層171r、173ar、173br、175ar、175br、172r(以下、上部導電性酸化膜と言う)の三重膜で形成されている。
下部及び上部導電性酸化膜は、例えばITOで形成されることができる。下部及び上部導電性酸化膜は、銀(Ag)導電層171q、173aq、173bq、175aq、175bq、172qの下部及び/又は上部に形成され、半導体層151及び/又は画素電極190に銀(Ag)が拡散することを防止する。
特に、導電性酸化膜には非晶質形態のITOが望ましい。非晶質形態のITOは、銀(Ag)と同一条件で一括エッチングを行うことができる。銀(Ag)は一般に極めて速いエッチング速度を有しており、弱酸性の条件でエッチングをする必要がある。しかし、既存の二重層又は三重層の積層構造で下部層に一般に利用されるクロム(Cr)、モリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングすることができない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンドを有し、反応性が高いため、銀(Ag)と同様に弱酸性の条件でエッチングを行うことができる。したがって、銀(Ag)導電層と非晶質ITO層を同一エッチング液で一括エッチングする場合、良好なプロファイルを有する配線を形成することができる。
また、ITOの代わりに、窒化性ITO(ITON)に形成する場合、銀(Ag)とITOの接触領域で銀(Ag)の酸化を防止することができる。これにより、配線の抵抗が急激に増加することを防止することができる。
データ線171、第1及び第2ドレイン電極175a、175b及び電源線172もその側面が基板110に対し約30度〜80度の傾斜角を有する。
第1ゲート電極124a、第1ソース電極173a及び第1ドレイン電極175aは、線状半導体151の突出部154aと共にスイッチング用薄膜トランジスタをなし、第2ゲート電極124b、第2ソース電極173b及び第2ドレイン電極175bは、島状半導体154bと共に駆動用薄膜トランジスタを構成する。この時、電源線172は、島状半導体154bの保持電極部157と重畳している。
オーミックコンタクト層161、163b、165a、165bは、その下部の線状半導体151及び島状半導体154bと、その上部のデータ線171、第1ドレイン電極175a、175b、電源線172との間に存在し、接触抵抗を低減する役割をする。線状半導体151は、第1ソース電極173aと第1ドレイン電極175aとの間、データ線171及び第1ドレイン電極175aで覆われず露出した部分を有し、殆どの領域で線状半導体151の幅がデータ線171の幅よりも小さいが、前記したように、ゲート線121と出会う部分で幅が大きくなり、ゲート線121による段差部分でデータ線171が断線することを防止する。
データ線171、第1及び第2ドレイン電極175a、175b及び電源線172と露出した半導体151、154b部分の上には、平坦化特性が優れて感光性を有する有機物質又はプラズマ化学気相蒸着(PECVD)法で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質などからなる保護膜180が形成されている。
保護膜180を有機物質で形成する場合、線状半導体151及び島状導体154bが露出した部分に有機物質が直接接触することを防止するために、有機膜の下部に窒化ケイ素(SiNx)又は酸化ケイ素(SiO)からなる無機絶縁膜をさらに形成することができる。
保護膜180には、第1ドレイン電極175a、第2ドレイン電極175b、第2ゲート電極124b、ゲート線の端部129及びデータ線の端部分179をそれぞれ露出する複数の接触孔185、183、181、182が形成されている。
ここで、保護膜180に形成されているゲート線の端部129及びデータ線の端部179をそれぞれ露出させる接触孔181、182は、外部の駆動回路出力端とゲート線の端部129及びデータ線の端部179を接続するためのものである。この時、駆動回路出力端とゲート線の端部129及びデータ線の端部179の間には、異方性導電フィルムが配設され、物理的接着及び電気的接続を図る。基板110上に駆動回路を直接形成する場合には、ゲート線121及びデータ線171が駆動回路の出力端と接続された状態で形成されるため、接触孔は不要である。場合によっては、ゲート駆動回路は、基板110に直接形成し、データ駆動回路は別のチップ状に配設することもできる。この場合には、データ線の端部179を露出する接触孔182のみを形成する。
保護膜180上には、複数の画素電極190、複数の接続部材192及び複数の接触補助部材81、82が形成されている。
画素電極190は、接触孔185を通じて第2ドレイン電極175bとそれぞれ物理的、電気的に接続されており、接続部材192は、接触孔181、183を通じて、第1ドレイン電極175aと第2ゲート電極124bを接続する。接触補助部材81、82は、接触孔181、182を通じてゲート線の端部129及びデータ線の端部179にそれぞれ接続されている。
画素電極190、接続部材192及び接触補助部材81、82は、ITO又はIZOからなる。
保護膜180上には、有機絶縁物質又は無機絶縁物質からなり、有機発光セルを分離させるための隔壁803が形成されている。隔壁803は、画素電極190の周縁を囲って有機発光層70が充填される領域を画定する。
隔壁803で囲まれた画素電極190上の領域には、有機発光層70が形成されている。有機発光層70は、赤色(R)、緑色(G)、青色(B)ののいずれか一つを発光する有機物質からなり、赤色(R)、緑色(G)及び青色(B)の有機発光層70が順に反復的に配置されている。
隔壁803上には、隔壁803と同一模様のパターンで形成され、低い抵抗特性を有する導電物質からなる補助電極272が形成されている。補助電極272は、後に形成される共通電極270と接触して、共通電極270の抵抗を低減する役割をする。
隔壁803、有機発光層70及び補助電極272の上には、共通電極270が形成されている。共通電極270は、アルミニウムなどの低い抵抗特性を有する金属からなる。ここでは、背面発光型の有機発光表示装置を例示しているが、前面発光型の有機発光表示装置又は両面発光型の有機発光表示装置の場合には、共通電極270をITO又はIZOなどの透明な導電物質で形成する。
以下、図7〜図8Bに示される有機発光表示装置用の薄膜トランジスタ表示板を製造する方法について、図9A〜図22B及び図7〜図8Bを参照して詳細に説明する。
図9、図11、図13、図15、図17、図19及び図21は、図7〜図8Bに示す薄膜トランジスタ表示板の製造方法を順次に示した配置図であり、図10A及び図10Bは、図9に示す薄膜トランジスタ表示板のXA-XA´線及びXB-XB´線による断面図であり、図12A及び図12Bは、図11に示す薄膜トランジスタ表示板のXIIA-XIIA´線及びXIIB-XIIB´線による断面図であり、図14A及び図14Bは、図13に示す薄膜トランジスタ表示板のXIVA-XIVA´線及びXIVB-XIVB´線による断面図であり、図16A及び図16Bは、図15に示す薄膜トランジスタ表示板のXVIA-XVIA´線及びXVIB-XVIB´線による断面図であり、図18A及び図18Bは、図17に示す薄膜トランジスタ表示板のXVIIIA-XVIIIA´線及びXVIIIB-XVIIIB´線による断面図であり、図20A及び図20Bは、図19に示す薄膜トランジスタ表示板のXXA-XXA´線及びXXB-XXB´線による断面図であり、図22A及び図22Bは、図21に示す薄膜トランジスタ表示板をXXIIA-XXIIA´線及びXXIIB-XXIIB´線による断面図である。
まず、図9〜図10Bに示すように、透明ガラスなどからなる絶縁基板110上にゲート用導電層を積層する。導電層は、コ-スパッタリングで形成するが、本実施例ではコ-スパッタリングのターゲットにITO及び銀(Ag)を使用する。
コ-スパッタリングは、初期に銀(Ag)ターゲットにはパワーを印加せず、ITOターゲットにのみパワーを印加して、基板上にITOからなる導電性酸化膜を形成する。導電性酸化膜は、約30Å〜300Åの厚さで形成する。この場合、スパッタリングは、約150℃以下、好ましくは室温で実施する。この時、好ましくは、水素気体(H)又は水蒸気(H0)を共に供給する。前記のような条件でITOを蒸着する場合、非晶質形態のITOが形成される。
又は、ITO形成の際に、窒素気体(N)のような窒素供給気体に露出させて窒化性ITO(ITON)を形成することもできる。この場合、銀(Ag)と導電性酸化物の接触領域で銀(Ag)の酸化を防止することができ、抵抗の急激な増加を防止することができる。
次に、ITOターゲットに印加されるパワーをオフした後、銀(Ag)に印加されるパワーを印加して銀(Ag)導電層を形成する。この場合、銀(Ag)導電層は、約1000Å〜3000Åの厚さで形成される。
次に、銀(Ag)ターゲットのパワーをオフした後、ITOターゲットに再びパワーを印加して、銀(Ag)導電層上にITOからなる導電性酸化膜を形成する。導電性酸化膜は、約30Å〜300Åの厚さで形成される。この場合も前記と同様に、約150℃以下、好ましくは室温でスパッタリングを実施する。この時、好ましくは、水素気体(H)又は水蒸気(H0)を共に供給する。前記のような条件でITOを蒸着する場合、非晶質形態のITOが形成される。
又は、前記と同様に、ITO形成の際に、窒素気体(N)に露出させて窒化性ITO(ITON)を形成することもできる。この場合、銀(Ag)と導電性酸化膜の接触領域で銀(Ag)の酸化を防止することができ、抵抗の急激な増加を防止することができる。
次に、三重膜を同一エッチング液を利用した湿式エッチング法で一度にエッチングする。この場合、エッチング液には、過酸化水素(HO)エッチング液、又はリン酸(HPO)、硝酸(HNO)及び酢酸(CHCOOH)が適正割合で混合されている統合エッチング液を利用する。
前記のように、銀(Ag)導電層の下部にITOなどからなる導電性酸化膜を形成する場合、基板110との接着性が向上され、配線が剥げたり剥離する現象を防止することができる。
特に、約150℃以下、好ましくは室温で形成する場合、非晶質形態のITOが形成され、基板110及び銀(Ag)導電層124aq、124bq、133qの間の接着性をさらに向上させることができる。非晶質ITOは、表面粗度が極めて大きい物質であって、表面に微細な凹凸部を多く含む。このような凹凸部によって、下部の基板110と導電性酸化膜124ap、124bp、133pの間、及び導電性酸化膜124ap、124bp、133p及び上部の銀(Ag)導電層124aq、124bq、133qの間に接触面積が増加し、このため接着性が著しく向上する。また、非晶質ITOは、後続ステップであるゲート絶縁膜140及び半導体層151の形成ステップで約200℃〜400℃の高温に露出するが、この時、非晶質形態のITOが結晶化し、上部の銀(Ag)導電層124aq、124bq、133q及び下部の基板110との接着性が一層向上される。
これにより、基板110、ITOなどからなる導電性酸化膜124ap、124bp、133p及び銀(Ag)導電層124aq、124bqq、133qは、互いに密着し、配線が剥げたり剥離する現象を防止することができる。
また、銀(Ag)導電層124aq、124bqq、133qの上に、導電性酸化膜124ar、124br、129rを形成することによって、銀(Ag)が酸化して上部のゲート絶縁膜140に拡散することを防止する。
なお、銀(Ag)及び非晶質ITOは、同一条件でエッチングすることができるメリットがある。銀(Ag)は一般に極めて速いエッチング速度を有しており、弱酸性の条件でエッチングを行う必要がある。ところが、既存の二重層又は三重層の積層構造で下部層に主に利用されるクロム(Cr)又はモリブデン(Mo)等は、銀(Ag)に比べて極めて遅いエッチング速度を有するので、同一条件でエッチングできない。これに対し、非晶質ITOは、非晶質特性によって、複数のダングリングボンドを有し、反応性が高いため、銀(Ag)と同様に弱酸性の条件でエッチングを行うことができる。したがって、銀(Ag)導電層と非晶質ITO層を同一エッチング液で一括エッチングする場合、良好なプロファイルを有する配線を形成することができる(図23A〜図23C参照)。
このように、三重膜を同一エッチング液で一度にエッチングして、複数のゲート電極124a、124bを含むゲート線121と、第2ゲート電極124b及び保持電極133を形成する。この場合、エッチング液には、過酸化水素(HO)エッチング液、又はリン酸(HPO)、硝酸(HNO)及び酢酸(CHCOOH)が適正割合で混合されている統合エッチング液を利用する。
銀(Ag)導電層124q、127q、129qの下部及び/又は上部に形成される導電性酸化膜は、好ましくは約30Å〜300Åの厚さで形成される。30Å未満で形成される場合には、薄過ぎて下部の基板110と上部の銀(Ag)導電層が部分的に接触して基板110との接着性を確保できず、300Åを超える場合には、接触抵抗の不良が生ずることがある。
これにより、ゲート電極124a、124bを含むゲート線121は、銀(Ag)導電層の上部及び下部に非晶質ITOが形成されている三重膜形態で形成される。
次に、図11〜図12Bに示すように、窒化ケイ素(SiNx)からなるゲート絶縁膜140、真性非晶質シリコン層、不純物非晶質シリコン層の3層膜を連続して積層し、不純物非晶質シリコン層及び真性非晶質シリコン層をフォトエッチングして、複数の線状不純物半導体164と複数の突出部154aをそれぞれ含む線状半導体151及び島状半導体154bを形成する。このステップは、約200℃以上の高温で実施されるため、ゲート線121をなす非晶質形態のITOが結晶化する。これで、接着性が一層向上される。
図23Bは、ゲート絶縁膜140、真性非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層を形成するステップの完了後の断面写真である。この写真から、形成されたゲートパターンのプロファイルをそのまま維持しながら、配線が剥げたり剥離することなく、優れたパターンが形成されたことを確認できる。
次に、不純物がドーピングされた非晶質シリコン層161上に、スパッタリングなどの方法で、ITOなどからなる導電性酸化膜、銀(Ag)導電層及びITOなどからなる導電性酸化膜を順次に積層する。この場合、導電性酸化膜は、約30Å〜300Å、銀(Ag)導電層は、約1000Å〜3000Åの厚さで形成される。
前記したように、銀(Ag)層の下部及び/又は上部に導電性酸化膜を形成することによって、銀(Ag)が酸化して下部の半導体層150及び上部の画素電極190に拡散することを防止することができる。
特に、ITOを積層する場合、約150℃以下、好ましくは室温で形成し、好ましくは水素気体(H)又は水蒸気(H0)を共に供給する。この場合、非晶質形態のITOが形成される。前記温度範囲で形成されたITOは、複数のダングリングボンドを有し、高い反応性を示すため、弱酸性でも容易にエッチングを行うことができる。このため、高い酸化性を有する銀(Ag)と非晶質形態のITOを弱酸性の同一エッチング液を利用して一括エッチングすることができる。
又は、ITO形成の際に、窒素気体(N)のような窒素供給気体に露出させて窒化性ITO(ITON)を形成することもできる。この場合、銀(Ag)と導電性酸化物の接触領域で銀(Ag)の酸化を防ぎ、抵抗の急激な増加を防止することができる。
銀(Ag)導電層171q、173aq、173bq、175aq、175bq、172qの下部及び/又は上部に形成される導電性酸化膜は、約30Å〜300Åの厚さで形成される。30Å未満で形成される場合には、薄過ぎて下部膜と上部の銀(Ag)導電層が部分的に接触し、下部膜との接着性が確保できず、300Åを超える場合には、接触抵抗の不良が生ずることがある。
これにより、図13及び図14Bに示すように、三重層の複数の第1ソース電極173aを有する複数のデータ線171、複数の第1及び第2ドレイン電極175a、175b及び複数の第2ソース電極173bを有する電源線172が形成される。
次に、データ線171、電源線172及び第1及び第2ドレイン電極175a、175bの上の感光膜を除去するか、或いはそのままにした状態で、露出した不純物半導体164部分を除去することにより、複数の突出部163aをそれぞれ含む複数の線状オーミックコンタクト部材161と、複数の島状オーミックコンタクト層165a、165b、163bを完成する。それと共に、その下の線状真性半導体151及び島状真性半導体154bの一部分を露出させる。
次に、真性半導体151、154bの露出した表面を安定化するために、酸素プラズマ処理を連続的に実施する。
次に、図15〜図16Bのように、有機絶縁物質又は無機絶縁物質を塗布して保護膜180を形成する。このステップは、約200℃以上の高温で実施されるため、データ線171、電源線172及び第1及び第2ドレイン電極175a、175bをなしている非晶質形態のITOが結晶化する。
図23Cは、保護膜180を形成するステップ後の断面写真である。この写真から、前記で形成されたデータ線のプロファイルをそのまま維持しながら、配線が剥げたり剥離することなく、優れたパターンが形成されることが確認できる。
次に、保護膜180をフォトエッチングして複数の接触孔185、183、181、182を形成する。接触孔181、185、183、182は、第1及び第2ドレイン電極175a、175b、第2ゲート電極124bの一部、ゲート線の端部129及びデータ線の端部179を露出させる。
次に、図17〜図18Bに示すように、画素電極190、接続部材192及び接触補助部材81、82を、ITO又はIZOで形成する。
次に、図19〜20Bに示すように、一つのマスクを用いるフォトエッチング工程で隔壁803及び補助電極272を形成し、図21〜図22Bに示すように、有機発光層70及び共通電極270を形成する。
本実施例では、ゲート線及びデータ線の全てに対して三重膜で形成することが図示されているが、ゲート線及びデータ線のいずれか一方のみ三重膜で形成することもできる。また、本実施例では、前記ゲート線及びデータ線に対して、導電性酸化膜、銀(Ag)導電層及び導電性酸化膜からなる三重膜で示したが、銀(Ag)導電層の上部及び下部のいずれか一方にのみ形成されることもできる。
前記したように、銀(Ag)導電層の上部及び/又は下部に非晶質形態から形成された導電性酸化膜を形成することによって、下部及び/又は上部層との接着性が著しく向上され、大面積表示装置において低抵抗の配線として適用できるほか、同一エッチング条件で一括エッチングすることができるので、追加ステップなく良好なプロファイルを有する配線を得ることができる。
以上、本発明の好ましい実施例に対して詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の一実施例による薄膜トランジスタ表示板の構造を示した配置図である。 図1に示す薄膜トランジスタ表示板のII-II´線による断面図である。 図1及び図2に示す薄膜トランジスタ表示板を、本発明の一実施例によって製造するステップを説明するための薄膜トランジスタ表示板の配置図である。 図3Aに示すIIIB-IIIB´線による断面図である。 図3Aに示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図4Aに示すIVB-IVB´線による断面図である。 図4Aに示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図5Aに示すVB-VB´線による断面図である。 図5Aに示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図6Aに示すVIB-VIB´線による断面図である。 本発明の他の一実施例による薄膜トランジスタ表示板の配置図である。 図7に示すVIIIA-VIIIA´線による断面図である。 図7に示すVIIIB-VIIIB´線による断面図である。 図7〜図8Bに示す薄膜トランジスタ表示板の製造方法を説明するための薄膜トランジスタ表示板の配置図である。 図9に示す薄膜トランジスタ表示板のXA-XA´線による断面図である。 図9に示す薄膜トランジスタ表示板のXB-XB´線による断面図である。 図9に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図11に示す薄膜トランジスタ表示板のXIIA-XIIA´線による断面図である。 図11に示す薄膜トランジスタ表示板のXIIB-XIIB´線による断面図である。 図11に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図13に示す薄膜トランジスタ表示板のXIVA-XIVA´線による断面図である。 図13に示す薄膜トランジスタ表示板のXIVB-XIVB´線による断面図である。 図13に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図15に示す薄膜トランジスタ表示板のXVIA-XVIA´線による断面図である。 図15に示す薄膜トランジスタ表示板のXVIB-XVIB´線による断面図である。 図15に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図17に示す薄膜トランジスタ表示板のXVIIIA-XVIIIA´線による断面図である。 図17に示す薄膜トランジスタ表示板のXVIIIB-XVIIIB´線による断面図である。 図17に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図19に示す薄膜トランジスタ表示板のXXA-XXA´線による断面図である。 図19に示す薄膜トランジスタ表示板のXXB-XXB´線による断面図である。 図19に示した薄膜トランジスタ表示板に後続のステップを実施した状態の薄膜トランジスタ表示板の配置図である。 図21に示す薄膜トランジスタ表示板のXXIIA-XXIIA´線による断面図である。 図21に示す薄膜トランジスタ表示板のXXIIB-XXIIB´線による断面図である。 A〜Cは、非晶質ITOからなる導電層、銀(Ag)からなる導電層、及び非晶質ITOからなる導電層のプロファイルを示す断面写真である。
符号の説明
110 絶縁基板 121 ゲート線 124 ゲート電極
131 保持電極線 140 ゲート絶縁膜
150 真性非晶質シリコン層 160 不純物非晶質シリコン層
171 データ線 173 ソース電極 175 ドレイン電極
177 保持容量用導電体 180 保護膜
181、182、185、187 接触孔 190 画素電極
81、82 接触補助部材

Claims (26)

  1. 150℃以下の温度で形成された導電性酸化物を含有する第1導電層、及び前記第1導電層に隣接するように形成された銀(Ag)を含有する第2導電層を有することを特徴とする表示装置用配線。
  2. 前記導電性酸化物は、室温で形成されることを特徴とする請求項1に記載の表示装置用配線。
  3. 前記第1導電層は、インジウム酸化物を含有することを特徴とする請求項1に記載の表示装置用配線。
  4. 前記インジウム酸化物は、ITO又はIZOであることを特徴とする請求項3に記載の表示装置用配線。
  5. 前記導電性酸化物は、非晶質形態から形成されることを特徴とする請求項1に記載の表示装置用配線。
  6. 前記導電性酸化物は、第2導電層が形成された後に結晶化されることを特徴とする請求項1に記載の表示装置用配線。
  7. 窒化性を有する導電性酸化物を含有する第1導電層及び前記第1導電層に隣接するように形成された銀(Ag)を含有する第2導電層を有することを特徴とする表示装置用配線。
  8. 基板、
    前記基板上に形成されているゲート線、
    前記ゲート線上に形成されているゲート絶縁膜、
    前記ゲート絶縁膜上に形成されているソース電極を含むデータ線及び前記ソース電極と対向しているドレイン電極、及び
    前記ドレイン電極と接続されている画素電極
    を有し、
    前記ゲート線と前記データ線及びドレイン電極の少なくとも一方とは、150℃以下の温度で形成された導電性酸化物を含有する第1導電層及び前記第1導電層に隣接するように形成された銀(Ag)を含有する第2導電層を有する
    ことを特徴とする薄膜トランジスタ表示板。
  9. 前記導電性酸化物は、室温で形成されることを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  10. 前記第1導電層は、インジウム酸化物を含有することを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  11. 前記インジウム酸化物は、ITO又はIZOであることを特徴とする請求項10に記載の薄膜トランジスタ表示板。
  12. 前記ITOは、窒化性ITOであることを特徴とする請求項11に記載の薄膜トランジスタ表示板。
  13. 前記導電性酸化物は、非晶質形態から形成されることを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  14. 前記第1導電層は、前記第2導電層の下部又は上部の少なくとも一方に形成されていることを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  15. 前記第2導電層は、前記第1導電層よりも厚いことを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  16. 前記導電性酸化膜は、30Å〜300Åの厚さで形成されていることを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  17. 前記銀(Ag)を含有する第2導電層は、1000Å〜3000Åの厚さで形成されていることを特徴とする請求項8に記載の薄膜トランジスタ表示板。
  18. 基板上にゲート線を形成するステップ、
    前記ゲート線上に、ゲート絶縁膜及び半導体層を順次に形成するステップ、
    前記ゲート絶縁膜及び半導体層上に、ソース電極を含むデータ線及び前記ソース電極と所定間隔を置いて対向しているドレイン電極を形成するステップ、及び
    前記ドレイン電極と接続される画素電極を形成するステップ
    を有し、
    前記ゲート線を形成するステップと前記データ線及びドレイン電極を形成するステップの少なくとも一方とは、150℃以下の温度で導電性酸化膜を形成するステップ及び前記導電性酸化膜の形成前又は形成後に連続的に銀(Ag)を含有する導電層を形成するステップを含む
    ことを特徴とする薄膜トランジスタ表示板の製造方法。
  19. 前記導電性酸化膜は、インジウム酸化物で形成されることを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記インジウム酸化物は、ITO又はIZOであることを特徴とする請求項19に記載の薄膜トランジスタ表示板の製造方法。
  21. 前記導電性酸化膜を形成するステップは、室温で行われることを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  22. 前記導電性酸化膜を形成するステップは、前記導電性酸化膜を水素気体(H)及び水蒸気(H0)の少なくとも一方に露出させるステップを含むことを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  23. 前記導電性酸化膜を形成するステップは、前記導電性酸化膜を窒素供給気体に露出させるステップを含むことを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  24. 前記導電性酸化膜は、30Å〜300Åの厚さで形成されることを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  25. 前記銀(Ag)を含有する導電層は、1000Å〜3000Åの厚さで形成されることを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
  26. 前記ゲート線を形成するステップと前記データ線及びドレイン電極を形成するステップは、1度のエッチングで前記導電性酸化膜及び銀(Ag)を含有する導電層を同時にエッチングすることを特徴とする請求項18に記載の薄膜トランジスタ表示板の製造方法。
JP2005302481A 2004-12-07 2005-10-18 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 Active JP4977352B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0102374 2004-12-07
KR1020040102374A KR101282397B1 (ko) 2004-12-07 2004-12-07 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006163367A true JP2006163367A (ja) 2006-06-22
JP4977352B2 JP4977352B2 (ja) 2012-07-18

Family

ID=36573176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302481A Active JP4977352B2 (ja) 2004-12-07 2005-10-18 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (2) US7821009B2 (ja)
JP (1) JP4977352B2 (ja)
KR (1) KR101282397B1 (ja)
CN (1) CN1808710B (ja)
TW (1) TWI394279B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332674A (ja) * 2005-05-27 2006-12-07 Samsung Electronics Co Ltd 表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法
JP2008090309A (ja) * 2006-10-02 2008-04-17 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008205013A (ja) * 2007-02-16 2008-09-04 Oki Electric Ind Co Ltd 強誘電体メモリセルおよび強誘電体メモリセルの製造方法
JP2018018102A (ja) * 2010-02-26 2018-02-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2018195836A (ja) * 2009-03-05 2018-12-06 株式会社半導体エネルギー研究所 表示装置
JP2021064799A (ja) * 2009-08-07 2021-04-22 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100399559C (zh) * 2006-02-16 2008-07-02 上海交通大学 微电极防短路隔离胶结构
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
JP2008192477A (ja) * 2007-02-06 2008-08-21 Seiko Epson Corp 有機el装置、有機el装置の製造方法、及び電子機器
KR100882907B1 (ko) 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Okiセミコンダクタ株式会社 半導体装置
WO2009069020A1 (en) * 2007-11-27 2009-06-04 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP4156021B1 (ja) * 2008-01-29 2008-09-24 Fcm株式会社 電極基板
KR100927585B1 (ko) * 2008-03-05 2009-11-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8709265B2 (en) * 2009-11-26 2014-04-29 Sharp Kabushiki Kaisha Method for manufacturing touch panel and method for manufacturing display device provided with touch panel
KR101692409B1 (ko) * 2010-03-29 2017-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120015674A (ko) * 2010-08-12 2012-02-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판과 이의 제조 방법
JP5752504B2 (ja) * 2011-06-30 2015-07-22 株式会社トクヤマ 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液
JP5827088B2 (ja) * 2011-09-27 2015-12-02 セイコーインスツル株式会社 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計
KR102000642B1 (ko) * 2012-12-12 2019-07-17 엘지디스플레이 주식회사 고 휘도 유기발광 다이오드 표시장치
KR102192592B1 (ko) * 2013-07-22 2020-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103454798B (zh) * 2013-08-30 2017-01-25 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103996657B (zh) * 2014-05-13 2016-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制作方法和液晶显示器
CN104217994B (zh) * 2014-08-29 2017-10-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
KR102505879B1 (ko) 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
CN106941111A (zh) * 2017-03-14 2017-07-11 合肥鑫晟光电科技有限公司 阵列基板、阵列基板的制造方法以及显示装置
KR102441681B1 (ko) * 2017-12-05 2022-09-07 엘지디스플레이 주식회사 조명 장치용 oled 패널 및 그 제조 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158071A (ja) * 1991-12-09 1993-06-25 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ito導電膜およびその製造方法
JPH0959787A (ja) * 1995-08-21 1997-03-04 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JPH09304787A (ja) * 1996-05-14 1997-11-28 Toppan Printing Co Ltd 表示装置用電極基板
JPH1091084A (ja) * 1996-09-12 1998-04-10 Asahi Glass Co Ltd 透明導電膜のパターニング方法と透明電極付き基体
JP2000008184A (ja) * 1998-06-24 2000-01-11 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
JP2002237596A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005514671A (ja) * 2002-01-08 2005-05-19 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
JPH08248442A (ja) 1995-03-13 1996-09-27 Toshiba Corp 液晶表示装置
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP2002250936A (ja) 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
KR100750922B1 (ko) 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4620298B2 (ja) 2001-07-23 2011-01-26 パイオニア株式会社 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
KR100777706B1 (ko) 2001-09-17 2007-11-21 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
TWI242053B (en) * 2002-03-01 2005-10-21 Ind Tech Res Inst Low temperature method for producing ultra-planar indium tin oxide (ITO)
KR100859512B1 (ko) 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
CN1662946A (zh) * 2002-04-26 2005-08-31 东芝松下显示技术有限公司 El显示设备的驱动方法
JP2003323131A (ja) 2002-05-08 2003-11-14 Sharp Corp 表示用電極基板および表示装置
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
JP3896933B2 (ja) 2002-09-18 2007-03-22 セイコーエプソン株式会社 電気光学装置および電子機器
JP2004145095A (ja) 2002-10-25 2004-05-20 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR100808790B1 (ko) * 2003-05-23 2008-03-03 주식회사 엘지화학 질소 플라즈마 처리된 ito 필름 및 이를 양극으로사용한 유기 발광 소자

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158071A (ja) * 1991-12-09 1993-06-25 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ito導電膜およびその製造方法
JPH0959787A (ja) * 1995-08-21 1997-03-04 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JPH09304787A (ja) * 1996-05-14 1997-11-28 Toppan Printing Co Ltd 表示装置用電極基板
JPH1091084A (ja) * 1996-09-12 1998-04-10 Asahi Glass Co Ltd 透明導電膜のパターニング方法と透明電極付き基体
JP2000008184A (ja) * 1998-06-24 2000-01-11 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
JP2002237596A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005514671A (ja) * 2002-01-08 2005-05-19 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332674A (ja) * 2005-05-27 2006-12-07 Samsung Electronics Co Ltd 表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法
JP2008090309A (ja) * 2006-10-02 2008-04-17 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008205013A (ja) * 2007-02-16 2008-09-04 Oki Electric Ind Co Ltd 強誘電体メモリセルおよび強誘電体メモリセルの製造方法
JP2018195836A (ja) * 2009-03-05 2018-12-06 株式会社半導体エネルギー研究所 表示装置
JP2022050404A (ja) * 2009-03-05 2022-03-30 株式会社半導体エネルギー研究所 表示装置
JP2021064799A (ja) * 2009-08-07 2021-04-22 株式会社半導体エネルギー研究所 表示装置
JP2018018102A (ja) * 2010-02-26 2018-02-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2019191599A (ja) * 2010-02-26 2019-10-31 株式会社半導体エネルギー研究所 液晶表示装置
US10539845B2 (en) 2010-02-26 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
US10983407B2 (en) 2010-02-26 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor
US11927862B2 (en) 2010-02-26 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor

Also Published As

Publication number Publication date
US20060118788A1 (en) 2006-06-08
TW200629562A (en) 2006-08-16
US20100144076A1 (en) 2010-06-10
US8507303B2 (en) 2013-08-13
KR101282397B1 (ko) 2013-07-04
US7821009B2 (en) 2010-10-26
CN1808710B (zh) 2011-06-01
TWI394279B (zh) 2013-04-21
CN1808710A (zh) 2006-07-26
KR20060063254A (ko) 2006-06-12
JP4977352B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP4977352B2 (ja) 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4748473B2 (ja) 導電体用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
JP5230909B2 (ja) 薄膜トランジスタ表示板の製造方法
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
JP2005197727A (ja) 多結晶シリコン半導体素子及びその製造方法
JP4723800B2 (ja) アレイ基板の製造方法
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250