KR20060063254A - 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 - Google Patents
표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060063254A KR20060063254A KR1020040102374A KR20040102374A KR20060063254A KR 20060063254 A KR20060063254 A KR 20060063254A KR 1020040102374 A KR1020040102374 A KR 1020040102374A KR 20040102374 A KR20040102374 A KR 20040102374A KR 20060063254 A KR20060063254 A KR 20060063254A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- layer
- silver
- conductive oxide
- ito
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 155
- 229910052709 silver Inorganic materials 0.000 claims abstract description 155
- 239000004332 silver Substances 0.000 claims abstract description 155
- 239000010408 film Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims description 59
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 3
- 229910003437 indium oxide Inorganic materials 0.000 claims 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims 6
- 239000010410 layer Substances 0.000 description 252
- 241000408495 Iton Species 0.000 description 126
- 229910021417 amorphous silicon Inorganic materials 0.000 description 29
- 238000002161 passivation Methods 0.000 description 18
- 238000003860 storage Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 16
- 239000002253 acid Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000011651 chromium Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 229910001316 Ag alloy Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은, 도전성 산화물을 포함하는 제1 도전층 및 은을 포함하는 제2 도전층을 포함하는 표시 장치용 배선과, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 도전성 산화물을 포함하는 제1 도전층 및 은(Ag)을 포함하는 제2 도전층을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
박막 트랜지스터, 은(Ag), 도전성 산화막, ITO, 비저항, 식각
Description
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 도시한 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선에 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선에 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선에 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선에 따라 자른 단면도이고,
도 7은 본 발명의 또 다른 일실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 8a 및 도 8b는 각각 도 7의 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선에 따라 자른 단면도이고,
도 9, 도 11, 도 13, 도 15, 도 17, 도 19 및 도 21은 도 7 내지 도 8b의 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도이고,
도 10a 및 도 10b는 각각 도 9의 박막 트랜지스터 표시판을 Xa-Xa'선 및 Xb-Xb'선에 따라 자른 단면도이고,
도 12a 및 도 12b는 각각 도 11의 박막 트랜지스터 표시판을 XIIa-XIIa'선 및 XIIb-XIIb'선에 따라 자른 단면도이고,
도 14a 및 도 14b는 각각 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa'선 및 XIVb-XIVb'선에 따라 자른 단면도이고,
도 16a 및 도 16b는 각각 도 15의 박막 트랜지스터 표시판을 XVIa-XVIa'선 및 XVIb-XVIb'선에 따라 자른 단면도이고,
도 18a 및 도 18b는 각각 도 17의 박막 트랜지스터 표시판을 XVIIIa-XVIIIa'선 및 XVIIIb-XVIIIb'선에 따라 자른 단면도이고,
도 20a 및 도 20b는 각각 도 19의 박막 트랜지스터 표시판을 XXa-XXa'선 및 XXb-XXb'선에 따라 자른 단면도이고,
도 22a 및 도 22b는 각각 도 21의 박막 트랜지스터 표시판을 XXIIa-XXIIa' 선 및 XXIIb-XXIIb' 선에 따라 자른 단면도이고,
도 23은 비정질 ITO로 이루어진 도전층, 은(Ag)으로 이루어진 도전층 및 비정질 ITO로 이루어진 도전층의 프로파일을 보여주는 단면 사진이다.
*도면의 주요부분에 대한 부호의 설명
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 182, 185, 187: 접촉구 190: 화소 전극
81, 82: 접촉 보조 부재
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 능동형 유기 발광 표시 소자(AM-OLED) 등에서 사용되는 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표 시판에 각각 구비되어 있는 형태이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬(matrix)의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 각각 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭(switching) 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
한편, 액정 표시 장치 또는 유기 발광 표시 소자 등과 같은 표시 장치의 면적이 점점 대형화됨에 따라, 상기 박막 트랜지스터와 연결되는 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가에 의한 신호 지연 등의 문제를 해결하기 위해서는, 상기 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
배선 재료 중 가장 낮은 비저항을 가지는 물질은 은(Ag)이다. 따라서, 실제 공정에서 은(Ag)으로 이루어진 게이트선 및 데이터선을 포함하는 경우, 신호 지연 등의 문제를 해결할 수 있다.
그러나, 은(Ag)은 유리 기판, 무기막 또는 유기막 등으로 이루어진 하부층과의 접착성(adhesion)이 극히 불량하여 배선의 들뜸(lifting) 또는 벗겨짐(peeling)을 쉽게 유발한다. 또한, 은(Ag)은 내산화성이 약하기 때문에 다른 금속 재료와 일괄 식각하는 것이 곤란하다.
따라서, 은(Ag)을 실제 공정에 적용하기에는 신뢰성이 취약한 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 배선의 저저항성 및 신뢰성을 동시에 확보할 수 있는 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 표시 장치용 배선은, 150℃ 이하에서 형성된 도전성 산화물을 포함하는 제1 도전층 및 상기 제1 도전층의 형성 전 또는 후에 연속적으로 형성된 은(Ag)을 포함하는 제2 도전층을 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 150℃ 이하에서 형성된 도전성 산화물을 포함하는 제1 도전층 및 상기 제1 도전 층의 형성 전 또는 후에 연속적으로 형성된 은(Ag)을 포함하는 제2 도전층을 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 150℃ 이하에서 도전성 산화막을 형성하는 단계 및 상기 도전성 산화막의 형성 전 또는 후에 연속적으로 은(Ag)을 포함하는 도전층을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은, ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(124p, 127p, 129p)(이하, '하부 도전성 산화막'이라 함), 은(Ag) 또는 은 합금(Ag-alloy)으로 이루어진 도전층(124q, 127q, 129q)(이하, '은(Ag) 도전층'이라 함), 및 ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(124r, 127r, 129r)(이하, '상부 도전성 산화막'이라 함)으로 형성되어 있다.
상기와 같이 은(Ag) 도전층(124q, 127q, 129q)의 하부에 ITO 등으로 이루어 지는 하부 도전성 산화막(124p, 127p, 129p)이 형성되는 경우, 기판(110)과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
특히, 상기 하부 도전성 산화막이 비정질(amorphous) 형태로부터 형성된 ITO로 이루어지는 경우, 상기 기판(110) 및 상기 은(Ag) 도전층(124q, 127q, 129q) 사이에서 접착성을 더욱 향상시킬 수 있다.
비정질 ITO는 표면 거칠기(surface roughness)가 매우 큰 물질로, 표면에 미세한 요철부(凹凸)를 다량 포함한다. 이러한 요철부에 의하여, 하부의 기판(110) 및 상부의 은(Ag) 도전층(124q, 127q, 129q)과의 접촉 면적이 증가하게 되어 접착성이 현저하게 향상된다. 또한, 상기 비정질 ITO는 후속 공정인 게이트 절연막(140) 및 반도체층(151) 형성 단계에서 약 200 내지 400℃의 고온에 노출되는데, 이 때 비정질 형태의 ITO가 결정화(crystallization)되면서 상부의 은(Ag)도전층(124q, 127q, 129q) 및 하부의 기판(110)과의 접착성이 더욱 향상된다.
이로써, 기판(110), 비정질 ITO로 이루어진 하부 도전성 산화막(124p, 127p, 129p) 및 은(Ag) 도전층(124q, 127q, 129q)이 서로 밀착되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 은(Ag) 도전층(124q, 127q, 129q)의 상부에는 ITO 또는 IZO와 같은 도전성 산화물로 이루어지는 상부 도전성 산화막(124r, 127r, 129r)이 형성되어 있다. 은(Ag)은 일반적으로 산화성이 큰 물질로, 다른 물질과 접촉하여 쉽게 확산(diffusion)되는 경향이 있다. 따라서, 은(Ag) 도전층(124q, 127q, 129q)의 상부에 도전성 산화물로 이루어지는 상부 도전성 산화막(124r, 127r, 129r)이 형성됨으로써, 은(Ag)이 게이트 절연막(140)으로 직접 확산되는 것을 방지할 수 있다.
또한, 은(Ag)과 비정질 ITO는 동일한 조건에서 일괄 식각할 수 있는 이점이 있다. 은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각을 하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 일반적으로 이용되는 크롬(Cr), 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내지 때문에, 동일한 조건에서 식각할 수 없다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선이 형성될 수 있다.
도 23의 (a)는 비정질 ITO로 이루어진 도전층, 은(Ag) 도전층 및 비정질 ITO로 이루어진 도전층이 일괄 식각되어 형성된 게이트 패턴을 보여주는 단면 사진이다. 상기 단면 사진으로부터, 은(Ag) 도전층 및 비정질 ITO로 이루어진 도전층이 일괄 식각되는 경우에도 양호한 프로파일을 나타냄을 확인할 수 있다.
또한, 상기 비정질 형태의 ITO는 질소 분위기에 노출되어 질화성 ITO(ITON)로 형성될 수도 있다. 이 경우, 은(Ag) 도전층과 ITO의 접촉 영역에서 은(Ag)의 산화를 방지하여 저항의 급속한 증가를 방지할 수 있다.
상기 하부 도전성 산화막(124p, 127p, 129p), 은(Ag) 도전층(124q, 127q, 129q) 및 상부 도전성 산화막(124r, 127r, 129r)의 측면은 약 30 내지 80도의 경사 각으로 형성되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 복수의 선형 저항성 접촉층(ohmic contact)(161) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151)과 저항성 접촉층(161, 163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 40 내지 80°이다.
저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 각각 소스 전극(source electrode)(173)을 포함하는 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압 (data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 ITO와 같은 도전성 산화물로 이루어진 도전층(171p, 173p, 175p, 177p, 179p)(이하, '하부 도전성 산화막'이라 함), 은(Ag) 또는 은 합금(Ag-alloy)으로 이루어진 도전층(171q, 173q, 175q, 177q, 179q)(이하, '은(Ag) 도전층'이라 함), 및 ITO와 같은 도전성 산화물로 이루어진 도전층(171r, 173r, 175r, 177r, 179r)(이하, '상부 도전성 산화막'이라 함)의 삼중층으로 형성되어 있다.
상기 하부 및 상부 도전성 산화막은, 예컨대 ITO로 형성될 수 있다. 상기 하부 및 상부 도전성 산화막은 은(Ag) 도전층(171q, 173q, 175q, 177q, 179q)의 하부 및/또는 상부에 형성되어 반도체층(151) 및/또는 화소 전극(190)으로 은(Ag)이 확산되는 것을 방지한다.
특히, 비정질 형태의 ITO로부터 형성된 도전성 산화막의 경우, 은(Ag)과 동일한 식각 조건에서 식각할 수 있다.
은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각을 하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 일반적으로 이용되는 크롬(Cr), 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내지 때문에, 동일한 조건에서 식각할 수 없 다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선이 형성될 수 있다.
또한, 상기 비정질 형태의 ITO는 질소 분위기에 노출되어 질화성 ITO(ITON)로 형성될 수도 있다. 이 경우, 은(Ag)과 도전성 산화물의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있어 저항의 급속한 증가를 방지할 수 있다.
상기 삼중층을 일괄 식각함으로써, ITO와 같은 하부 도전성 산화막(171p, 173p, 175p, 177p, 179p), 은(Ag) 도전층(171q, 173q, 175q, 177q, 179q), 및 상부 도전성 산화막(171r, 173r, 175r, 177r, 179r)으로 이루어지는 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)가 형성된다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
섬형 저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 상기 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한, 화소 전극(190)과 대향 표시판에 형성되어 있는 공통 전극(도시하지 않음)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선의 끝부분 (129)과 데이터선의 끝부분(179)에 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 또는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완하고 이들을 보호한다.
이하에서는, 도 1 및 도 2에 도시한 상기 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에서 보는 바와 같이, 절연 기판(110) 위에 ITO 또는 IZO와 같은 도전성 산화물로 이루어지는 도전층(이하, '도전성 산화막'이라 함)과 은(Ag)을 포함하는 도전층(이하, '은(Ag) 도전층'이라 함)을 순차적으로 적층한다.
여기서, 상기 도전성 산화막 및 은(Ag) 도전층은 공동 스퍼터링(Co-sputtering)으로 형성한다.
본 실시예에서는 공동 스퍼터링의 타겟으로 ITO와 은(Ag)을 사용하였다. 상기 공동 스퍼터링은, 초기에 은(Ag) 타겟에는 파워를 인가하지 않으며 ITO 타겟에만 파워를 인가하여 기판 위에 ITO로 이루어지는 도전성 산화막을 형성한다. 상기 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 이 경우, 상기 스퍼터링은 약 150℃ 이하, 바람직하게는 실온(room temperature)에서 수행한다. 상기 온도 범위는 ITO를 포함한 도전성 산화물이 결정화를 이루지 못하는 온도, 즉 비정질 형태로 형성될 수 있는 범위이다. 이 때, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급한다. 상기와 같은 조건에서 ITO를 증착하는 경우, 비정질(amorphous) 형태의 ITO가 형성된다. 또한, 상기 스퍼터링시 질소 기체(N2)를 함께 공급하여 질화성 ITO(ITON)로 형성할 수도 있다.
그 다음, 상기 ITO 타겟에 인가되는 파워를 오프(off)한 후, 은(Ag)에 인가되는 파워를 인가하여 은(Ag) 도전층을 형성한다. 상기 은(Ag) 도전층은 약 1000 내지 3000Å의 두께로 형성한다.
그 다음, 상기 은(Ag) 타겟의 파워를 오프(off)한 후, ITO 타겟에 다시 파워를 인가하여 은(Ag) 도전층 위에 ITO로 이루어지는 도전성 산화막을 형성한다. 상기 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 이 경우도 상기와 마찬가지로, 약 150℃ 이하, 바람직하게는 실온에서 스퍼터링을 수행한다. 상기 온도 범위는 ITO를 포함한 도전성 산화물이 결정화를 이루지 못하는 온도, 즉 비정질 형태로 형성될 수 있는 범위이다. 이 때, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급한다. 상기와 같은 조건에서 증착하는 경우, 비정질(amorphous) 형태의 ITO가 형성된다. 또한, 상기와 같이 질소 기체(N2)를 함께 공급하여 질화성 ITO(ITON)로 형성할 수도 있다.
상기와 같이 은(Ag) 도전층의 하부에 ITO 등으로 이루어지는 도전성 산화막을 형성하는 경우, 기판과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
특히, 상기와 같이 약 150℃ 이하, 바람직하게는 실온에서 도전성 산화물을 형성하는 경우, 상기 기판(110) 및 상기 제2 도전층(124q, 127q, 129q) 사이에 결 정화를 이루지 못한 도전성 산화물이 개재되어 접착성을 더욱 향상시킬 수 있다. 비정질의 도전성 산화물은 표면 거칠기(surface roughness)가 매우 큰 물질로, 표면에 미세한 요철부(凹凸)를 다량 포함한다. 이러한 요철부에 의하여, 하부의 기판(110)과 도전성 산화막(124p, 127p, 129p) 사이, 및 상기 도전성 산화막(124p, 127p, 129p) 및 상부의 은(Ag) 도전층(124q, 127q, 129q) 사이에 접촉 면적이 증가하게 되어 접착성을 현저하게 향상시킨다.
또한, 비정질 ITO는 후속 공정인 게이트 절연막(140) 및 반도체층(151) 형성 단계에서 약 200 내지 400℃의 고온에 노출되는데, 이 때 비정질 형태의 ITO가 결정화(crystallization)되어 상부의 은(Ag) 도전층(124q, 127q, 129q) 및 하부의 기판(110)과의 접착성을 더욱 향상시킬 수 있다.
이로써, 기판(110), 도전성 산화막(124p, 127p, 129p) 및 은(Ag) 도전층(124q, 127q, 129q)은 서로 밀착되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 은(Ag) 도전층(124q, 127q, 129q) 위에 ITO 또는 IZO와 같은 도전성 산화막(124r, 127r, 129r)을 더 형성함으로써, 은(Ag)이 산화되어 상부의 게이트 절연막(140)으로 확산(diffusion)되는 것을 방지한다.
또한, 상기와 같이 비정질 형태의 ITO 형성시, 예컨대 질소 기체(N2), 암모니아(NH3), 아산화질소(N2O)와 같은 질소 공급 기체에 노출시켜 질화성 ITO(ITON)를 형성함으로써, 은(Ag)과 ITO의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있다. 이 로써, 배선의 저항이 급속하게 증가하는 것을 방지할 수 있다.
그 다음, 상기 삼중막을 동일한 식각액을 이용한 습식 식각(wet etching)으로 한번에 식각한다. 이 경우, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 탈염수(deionized water)가 적정 비율로 혼합되어 있는 통합 식각액을 이용한다.
은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 주로 이용되는 크롬(Cr) 또는 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내기 때문에 동일한 조건에서 식각할 수 없다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선을 형성할 수 있다(도 23 참조).
상기 은(Ag) 도전층(124q, 127q, 129q)의 하부 및/또는 상부에 형성되는 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 30Å 미만으로 형성하는 경우에는 지나치게 얇아서 하부의 기판(110)과 상부의 은(Ag) 도전층이 부분적으로 접촉하게 되어 기판(110)과의 접착성을 확보할 수 없으며, 300Å을 초과하는 경우에는 접촉 저항(ohmic contact)의 불량을 일으킬 수 있다.
이로써, 도 3a 및 도 3b에서 보는 바와 같이, 게이트 전극(124), 복수의 확 장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된다.
그 다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 1,000 내지 3,000Å 정도로 한다.
그 다음, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다. 상기 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon) 및 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 형성하는 단계는 약 200℃ 이상의 고온에서 수행하기 때문에, 상기 게이트선을 이루는 비정질 형태의 ITO가 결정질 ITO로 변한다. 이로써, 도전성 산화막과 은(Ag) 도전층과의 접착성이 더욱 증가한다.
도 23의 (b)는 상기 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon) 및 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 형성하는 단계 완료 후의 단면 사진이다. 상기 사진으로부터, 상기에서 형성된 게이트선의 프로파일을 그대로 유지하면서 배선의 들뜸(lifting) 또는 벗겨 짐(peelig) 없이 우수한 패턴이 형성된 것을 확인할 수 있다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 ITO 등으로 이루어진 도전성 산화막, 은(Ag) 도전층 및 ITO 등으로 이루어진 도전성 산화막을 차례로 적층한다. 여기서도, 상기와 마찬가지로 공동 스퍼터링으로 수행하며, 상기 도전성 산화막은 약 30 내지 300Å의 두께로 형성하고, 은(Ag) 도전층은 약 1000 내지 3000Å의 두께로 형성한다.
상기와 같이, 은(Ag)층의 하부 및/또는 상부에 도전성 산화막을 형성함으로써, 은(Ag)이 산화되어 하부의 반도체층(150) 및 상부의 화소 전극(190)으로 확산되는 것을 방지할 수 있다.
특히, ITO를 적층하는 경우, 약 150℃ 이하, 바람직하게는 실온에서 수행할 수 있다. 이 온도 범위는 ITO가 결정화를 이루지 못하는 온도, 즉 비정질 형태로 형성되는 범위이다. 이 경우, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급하면서 스퍼터링을 수행할 수 있다. 상기와 같이 저온에서 형성된 비정질 형태의 ITO는 다수의 댕글링 결합(dangling bond)을 포함하여 높은 반응성을 나타내기 때문에 약산에서도 손쉽게 식각할 수 있다. 따라서, 비정질 형태의 ITO와 은(Ag)은 동일한 식각 조건 하에서 일괄 식각할 수 있다.
또한, 상기와 같이 비정질 형태의 ITO 형성시 질소 기체 또는 암모니아 기체 등과 같은 질소 공급 기체에 노출시켜 질화성 ITO(ITON)를 형성할 수도 있다. 이 경우, 은(Ag)과 ITO의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있어서, 배선의 저항이 급속하게 증가하는 것을 방지할 수 있다.
상기 은(Ag) 도전층(173q, 175q, 177q, 179q)의 하부 및/또는 상부에 형성되는 도전성 산화막은 바람직하게는 약 30 내지 300Å의 두께로 형성한다. 30Å 미만으로 형성하는 경우에는 지나치게 얇아서 하부층과의 접촉(adhesion) 불량을 일으킬 수 있으며, 300Å을 초과하는 경우에는 접촉 저항(ohmic contact)의 불량을 일으킬 수 있다.
이로써, 도 5a 및 도 5b에 도시된 바와 같이, 삼중층의 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)이 형성된다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시한다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보 호막(passivation layer)(180)을 형성한다. 본 단계는 약 200℃ 이상의 고온에서 수행하기 때문에, 상기 데이터선(171)을 이루는 비정질 형태의 ITO가 결정질 ITO로 변한다.
도 23의 (c)는 상기 보호막(180)을 형성하는 단계 완료 후의 단면 사진이다. 상기 사진으로부터, 상기에서 형성된 데이터선의 프로파일을 그대로 유지하면서 배선의 들뜸(lifting) 또는 벗겨짐(peelig) 없이 우수한 패턴이 형성된 것을 확인할 수 있다.
그 다음, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 상기 보호막(180) 위에 ITO 또는 IZO 등의 투명 금속층을 스퍼터링 방법으로 적층한 후 패터닝한다. 이 때, 상기 투명 금속층은 약 400 내지 1500Å의 두께로 형성한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 도전성 산화막, 은(Ag) 도전층 및 도전성 산화막으로 이루어지는 삼중막으로 형성하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성할 수도 있다. 또한, 본 실시예에서는 상기 게이트선 및 데이터선에 대하여, 도전성 산화막, 은(Ag) 도전층 및 도전성 산화막으로 이루어지는 삼중막으로 도시하였지만, 상기 도전성 산화막은 은(Ag) 도전 층의 상부 및 하부 중 어느 하나에만 형성될 수도 있다.
[실시예 2]
본 실시예에서는 본 발명의 일실시예에 따른 능동형 유기 발광 표시 장치(AM-OLED)용 박막 트랜지스터 표시판에 대하여 설명한다.
도 7은 본 발명의 일실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8a 및 도 8b는 각각 도 7의 박막 트랜지스터 표시판에서 VIIIa-XVIIIa' 선 및 VIIIb-XVIIIb' 선을 따라 자른 단면도이다.
도 7 및 도 8에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출되어 복수의 제1 게이트 전극(124a)을 이룬다. 또한 게이트선(121)과 동일한 층으로 제2 게이트 전극(124b)이 형성되어 있으며, 제2 게이트 전극(124b)에는 세로 방향으로 뻗은 유지 전극(133)이 연결되어 있다.
게이트선(121), 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)은, ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(124ap, 124bp, 133p)(이하, '하부 도전성 산화막'이라 함), 은(Ag) 또는 은 합금(Ag-alloy)으로 이루어진 도전층(124aq, 124bq, 133q)(이하, 은(Ag) 도전층'이라 함), 및 ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(124ar, 124br, 133r)(이하, '상부 도전성 산화막'이라 함)으로 이루어져 있다.
상기와 같이 은(Ag) 도전층(124aq, 124bq, 133q)의 하부에 ITO 등으로 이루 어지는 도전성 산화막(124ap, 124bp, 133p)이 형성되는 경우, 기판(110)과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
특히, 하부 도전성 산화막이 약 150℃ 이하의 온도에서 형성되는 경우, 비정질(amorphous) 형태로 형성되어 상기 기판(110) 및 상기 은(Ag) 도전층(124aq, 124bp, 133q) 사이에서 접착성을 더욱 향상시킬 수 있다. 비정질 형태의 도전성 산화막은 표면 거칠기(surface roughness)가 매우 큰 물질로, 표면에 미세한 요철부(凹凸)를 다량 포함한다. 이러한 요철부에 의하여, 하부의 기판(110) 및 상부의 은(Ag) 도전층(124aq, 124bq, 133q)과의 접촉 면적이 증가하게 되어 접착성이 현저하게 향상된다. 또한, 비정질 도전성 산화막은 후속 공정인 게이트 절연막(140) 및 반도체층(151) 형성 단계에서 약 200 내지 400℃의 고온에 노출되는데, 이 때 비정질 형태의 도전성 산화막이 결정화(crystallization)되어 상부의 제2 도전층(124aq, 124bq, 133q) 및 하부의 기판(110)과의 접착성을 더욱 향상시킨다.
또한, 상기 ITO 대신 질화성 ITO(ITON)로 형성되는 경우, 은(Ag)과 ITO의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있다. 이로써, 배선의 저항이 급속하게 증가하는 것을 방지할 수 있다.
이로써, 기판(110), ITO 또는 IZO와 같은 도전성 산화물로 이루어진 하부 도전성 산화막(124ap, 124bp, 133p) 및 은(Ag) 도전층(124aq, 124bq, 133q)이 서로 밀착되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 은(Ag) 도전층(124aq, 124bq, 133q)의 상부에는 ITO와 같은 도전성 산화물로 이루어지는 상부 도전성 산화막(124ar, 124br, 133r)이 형성되어 있다. 은(Ag)은 일반적으로 산화성이 큰 물질로, 다른 물질과 접촉하여 쉽게 확산(diffusion)되는 경향이 있다. 따라서, 은(Ag)이 게이트 절연막(140)으로 직접 확산되는 것을 방지하기 위하여, 은(Ag) 도전층(124aq, 124bq, 133q)의 상부에 도전성 산화막(124ar, 124ar, 133r)이 형성되어 있다.
또한, 은(Ag)과 비정질 ITO는 동일한 조건에서 식각할 수 있는 이점이 있다. 은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각을 하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 일반적으로 이용되는 크롬(Cr) 또는 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내지 때문에, 동일한 조건에서 식각할 수 없다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선이 형성될 수 있다.
도 23의 (a)는 비정질 ITO로 이루어진 도전성 산화막, 은(Ag) 도전층 및 비정질 ITO로 이루어진 도전성 산화막이 일괄 식각된 게이트 패턴을 보여주는 단면 사진이다. 상기 단면 사진으로부터, 은(Ag) 도전층 및 비정질 ITO로 이루어진 도전성 산화막이 일괄 식각되는 경우에도 양호한 프로파일을 나타냄을 확인할 수 있다.
상기 하부 도전성 산화막(124ap, 124bp, 133p), 은(Ag) 도전층(124aq, 124bq, 133q) 및 상부 도전성 산화막(124ar, 124br, 133r)의 측면은 약 30 내지 80 도의 경사각으로 형성되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체(151)와 섬형 반도체(154b)가 형성되어 있다. 선형 반도체(151)는 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)가 제1 게이트 전극(124a)을 향하여 뻗어 나와 제1 게이트 전극(124a)과 중첩하는 제1 채널부(154a)를 이루고 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 확장되어 있다. 섬형 반도체(154b)는 제2 게이트 전극(124b)과 교차하는 제2 채널부를 포함하고, 유지 전극(133)과 중첩하는 유지 전극부(157)를 가진다.
선형 반도체(151) 및 섬형 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 복수의 선형 및 섬형 저항성 접촉층(161, 165a, 163b, 165b)이 형성되어 있다. 선형 접촉층(161)은 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉층(165a)은 쌍을 이루어 선형 반도체(151)의 돌출부(154a) 위에 위치되어 있다. 또한, 섬형 접촉층(163b, 165b)은 제2 게이트 전극(124b)을 중심으로 마주하여 쌍을 이루며 섬형 반도체(154b) 상부에 위치한다.
반도체(151, 154b)와 저항성 접촉층(161, 165a, 163b, 165b)의 측면 역시 경사져 있으며 경사각은 30 내지 80도이다.
저항성 접촉층(161, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 전원선(172) 및 제2 드레인 전극(175b)이 형성되어 있다.
데이터선(171) 및 전원선(172)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압과 전원 전압을 각각 전달한다. 각 데이터선(171)에서 제1 드레인 전극(175a)을 향하여 뻗은 복수의 가지가 제1 소스 전극(173a)을 이루며 각 전원선(172)에서 제2 드레인 전극(175b)을 향하여 뻗은 복수의 가지가 제2 소스 전극(173b)을 이룬다. 한 쌍의 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있으며 각각 제1 및 제2 게이트 전극(124a, 124b)에 대하여 서로 반대쪽에 위치되어 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)은 ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(171p, 173ap, 173bp, 175ap, 175bp, 172p)(이하, '하부 도전성 산화막'이라 함), 은(Ag) 또는 은 합금(Ag-alloy)으로 이루어진 도전층(171q, 173aq, 173bq, 175aq, 175bq, 172q)(이하, '은(Ag) 도전층'이라 함), 및 ITO 또는 IZO와 같은 도전성 산화물로 이루어진 도전층(171r, 173ar, 173br, 175ar, 175br, 172r)(이하, '상부 도전성 산화막'이라 함)의 삼중막으로 형성되어 있다.
하부 및 상부 도전성 산화막은, 예컨대 ITO로 형성될 수 있다. 상기 하부 및 상부 도전성 산화막은 은(Ag) 도전층(171q, 173aq, 173bq, 175aq, 175bq, 172q)의 하부 및/또는 상부에 형성되어 반도체층(151) 및/또는 화소 전극(190)으로 은(Ag)이 확산되는 것을 방지한다.
특히, 상기 도전성 산화막으로서 비정질 형태의 ITO가 바람직하다. 비정질 형태의 ITO는 은(Ag)과 동일한 조건에서 일괄 식각할 수 있다. 은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각을 하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 일반적으로 이용되는 크롬(Cr), 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내지 때문에, 동일한 조건에서 식각할 수 없다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선이 형성될 수 있다.
또한, 상기 ITO 대신 질화성 ITO(ITON)로 형성되는 경우, 은(Ag)과 ITO의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있다. 이로써, 배선의 저항이 급속하게 증가하는 것을 방지할 수 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)도 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 선형 반도체(151)의 돌출부(154a)와 함께 스위칭(switching)용 박막 트랜지스터를 이루며, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 섬형 반도체(154b)와 함께 구동(driving)용 박막 트랜지스터를 이룬다. 이 때, 전원선(172)은 섬형 반도체(154b)의 유지 전극부(157)와 중첩한다.
저항성 접촉층(161, 163b, 165a, 165b)은 그 하부의 선형 반도체(151) 및 섬형 반도체(154b)와 그 상부의 데이터선(171), 제1 드레인 전극(175a, 175b), 전원선(172) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이, 데이터선(171) 및 제1 드레인 전극(175a)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만, 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)으로 인한 단차 부분에서 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)과 노출된 반도체(151, 154b) 부분의 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 또는 플라즈마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)을 유기 물질로 형성하는 경우에는 선형 반도체(151) 및 섬형 반도체(154b)가 노출된 부분에 유기 물질이 직접 접촉하는 것을 방지하기 위하여 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 무기 절연막을 추가로 형성할 수 있다.
보호막(180)에는 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제2 게이트 전극(124b), 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)을 각각 드러내 는 복수의 접촉구(185, 183, 181. 182)가 형성되어 있다.
여기서 보호막(180)에 형성되어 있는 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)을 각각 노출시키는 접촉구(181, 182)는 외부의 구동 회로 출력단과 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)을 연결하기 위한 것이다. 이 때, 구동회로 출력단과 게이트선의 끝부분(129) 및 데이터선의 끝부분(179) 사이에는 이방성 도전필름이 놓여 물리적 접착과 전기적 연결을 도모한다. 그러나, 기판(110)의 상부에 구동 회로를 직접 형성하는 경우에는 게이트선(121)과 데이터선(171)은 구동회로의 출력단과 연결된 상태로 형성되므로 별도의 접촉구는 불필요하다. 경우에 따라서는, 게이트 구동회로는 기판(110)에 직접 형성하고 데이터 구동 회로는 별도 칩 형태로 실장할 수도 있는데, 이 경우에는 데이터선의 끝부분(179)을 노출하는 접촉구(182)만 형성한다.
보호막(180) 위에는 복수의 화소 전극(190), 복수의 연결부재(192) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 제2 드레인 전극(175b)과 각각 물리적·전기적으로 연결되어 있으며, 연결 부재(192)는 접촉구(181, 183)를 통하여 제1 드레인 전극(175a)과 제2 게이트 전극(124b)을 연결한다. 접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)에 각각 연결되어 있다.
화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO로 이루어져 있다.
보호막(180) 상부에는, 유기 절연 물질 또는 무기 절연 물질로 이루어져 있으며 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 가장자리 주변을 둘러싸서 유기 발광층(70)이 충진될 영역을 한정한다.
격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색(R), 녹색(G), 청색(B) 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색(R), 녹색(G) 및 청색(B)의 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
격벽(803) 위에는, 격벽(803)과 동일한 모양의 패턴으로 이루어져 있으며 낮은 비저항을 가지는 도전 물질로 이루어진 보조 전극(272)이 형성되어 있다. 보조 전극(272)은 이후에 형성되는 공통 전극(270)과 접촉하여 공통 전극(270)의 저항을 감소시키는 역할을 한다.
격벽(803), 유기 발광층(70) 및 보조 전극(272) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 알루미늄 등의 낮은 저항성을 가지는 금속으로 이루어져 있다. 여기서는 배면 발광형 유기 발광 표시 장치를 예시하고 있으나, 전면 발광형 유기 발광 표시 장치 또는 양면 발광형 유기 발광 표시 장치의 경우에는 공통 전극(270)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성한다.
이하, 도 7 내지 도 8b에 도시한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 9a 내지 도 22b 및 도 7 내지 도 8b를 참조하여 상세히 설명한다.
도 9, 도 11, 도 13, 도 15, 도 17, 도 19 및 도 21은 도 7 내지 도 8b의 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도이고, 도 10a 및 도 10b는 각각 도 9의 박막 트랜지스터 표시판을 Xa-Xa'선 및 Xb-Xb'선에 따라 자른 단면도이고, 도 12a 및 도 12b는 각각 도 11의 박막 트랜지스터 표시판을 XIIa-XIIa'선 및 XIIb-XIIb'선에 따라 자른 단면도이고, 도 14a 및 도 14b는 각각 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa'선 및 XIVb-XIVb'선에 따라 자른 단면도이고, 도 16a 및 도 16b는 각각 도 15의 박막 트랜지스터 표시판을 XVIa-XVIa'선 및 XVIb-XVIb'선에 따라 자른 단면도이고, 도 18a 및 도 18b는 각각 도 17의 박막 트랜지스터 표시판을 XVIIIa-XVIIIa'선 및 XVIIIb-XVIIIb'선에 따라 자른 단면도이고, 도 20a 및 도 20b는 각각 도 19의 박막 트랜지스터 표시판을 XXa-XXa'선 및 XXb-XXb'선에 따라 자른 단면도이고, 도 22a 및 도 22b는 각각 도 21의 박막 트랜지스터 표시판을 XXIIa-XXIIa' 선 및 XXIIb-XXIIb' 선에 따라 자른 단면도이다.
먼저, 도 9 내지 도 10b에서 보는 바와 같이, 투명 유리 등으로 이루어진 절연 기판(110) 위에 게이트용 도전층을 적층한다. 상기 도전층은 공동 스퍼터링(co-sputtering)으로 형성하는데, 본 실시예에서 공동 스퍼터링의 타겟으로 ITO와 은(Ag)을 사용한다.
상기 공동 스퍼터링은, 초기에 은(Ag) 타겟에는 파워를 인가하지 않으며 ITO 타겟에만 파워를 인가하여 기판 위에 ITO로 이루어지는 도전성 산화막을 형성한다. 상기 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 이 경우, 상기 스퍼터링은 약 150℃ 이하, 바람직하게는 실온에서 수행한다. 이 때, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급한다. 상기와 같은 조건에서 ITO를 증착하는 경우, 비정질(amorphous) 형태의 ITO가 형성된다.
또는, 상기 ITO 형성시, 질소 기체(N2)와 같은 질소 공급 기체에 노출시켜 질화성 ITO(ITON)를 형성할 수도 있다. 이 경우, 은(Ag)과 도전성 산화물의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있어 저항의 급속한 증가를 방지할 수 있다.
그 다음, 상기 ITO 타겟에 인가되는 파워를 오프(off)한 후, 은(Ag)에 인가되는 파워를 인가하여 은(Ag) 도전층을 형성한다. 이 경우, 상기 은(Ag) 도전층은 약 1000 내지 3000Å의 두께로 형성한다.
그 다음, 상기 은(Ag) 타겟의 파워를 오프(off)한 후, ITO 타겟에 다시 파워를 인가하여 은(Ag) 도전층 위에 ITO로 이루어지는 도전성 산화막을 형성한다. 상기 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 이 경우도 상기와 마찬가지로, 약 150℃이하, 바람직하게는 실온에서 스퍼터링을 수행한다. 이 때, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급한다. 상기와 같은 조건에서 ITO를 증착하는 경우, 비정질(amorphous) 형태의 ITO가 형성된다.
또는, 상기와 마찬가지로, ITO 형성시 질소 기체(N2)에 노출시켜 질화성 ITO(ITON)을 형성할 수도 있다. 이 경우, 은(Ag)과 도전성 산화막의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있어 저항의 급속한 증가를 방지할 수 있다.
그 다음, 상기 삼중막을 동일한 식각액을 이용한 습식 식각(wet etching)으 로 한번에 식각한다. 이 경우, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H2PO3), 질산(HNO3) 및 아세트산(CH3COOH)이 적정 비율로 혼합되어 있는 통합 식각액을 이용한다.
상기와 같이 은(Ag) 도전층의 하부에 ITO 등으로 이루어진 도전성 산화막을 형성하는 경우, 기판(110)과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
특히, 약 150℃ 이하, 바람직하게는 실온에서 형성하는 경우, 비정질(amorphous) 형태의 ITO가 형성되어 기판(110) 및 상기 은(Ag) 도전층(124aq, 124bq, 133q) 사이의 접착성을 더욱 향상시킬 수 있다. 비정질 ITO는 표면 거칠기(surface roughness)가 매우 큰 물질로, 표면에 미세한 요철부(凹凸)를 다량 포함한다. 이러한 요철부에 의하여, 하부의 기판(110)과 도전성 산화막(124ap, 124bp, 133p) 사이, 및 상기 도전성 산화막(124ap, 124bp, 133p) 및 상부의 은(Ag) 도전층(124aq, 124bq, 133q) 사이에 접촉 면적이 증가하고 그에 따라 접착성이 현저하게 향상된다. 또한, 상기 비정질 ITO는 후속 공정인 게이트 절연막(140) 및 반도체층(151) 형성 단계에서 약 200 내지 400℃의 고온에 노출되는데, 이 때 비정질 형태의 ITO가 결정화(crystallization)되어 상부의 은(Ag) 도전층(124aq, 124bq, 133q) 및 하부의 기판(110)과의 접착성을 더욱 향상시킬 수 있다.
이로써, 기판(110), ITO 등으로 이루어진 도전성 산화막(124ap, 124bp, 133p) 및 은(Ag) 도전층(124aq, 124bqq, 133q)은 서로 밀착되어 배선의 벗겨짐 (peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다.
또한, 은(Ag) 도전층(124aq, 124bqq, 133q) 위에 도전성 산화막(124ar, 124br, 129r)을 형성함으로써, 은(Ag)이 산화되어 상부의 게이트 절연막(140)으로 확산(diffusion)되는 것을 방지한다.
또한, 은(Ag)과 비정질 ITO는 동일한 조건에서 식각할 수 있는 이점이 있다. 은(Ag)은 일반적으로 매우 빠른 식각 속도를 나타내기 때문에 약산(weak acid)의 조건에서 식각을 하여야 한다. 그런데, 기존에 이중층 또는 삼중층의 적층 구조에서 하부층으로 주로 이용되는 크롬(Cr) 또는 몰리브덴(Mo) 등은 은(Ag)에 비하여 현저히 느린 식각 속도를 나타내기 때문에 동일한 조건에서 식각할 수 없다. 이에 반해, 비정질 ITO는 비정질 특성으로 인하여 다수의 댕글링 결합(dangling bond)이 존재하여 반응성이 크기 때문에, 은(Ag)과 마찬가지로 약산의 조건에서 식각을 할 수 있다. 따라서, 은(Ag) 도전층과 비정질 ITO층을 동일한 식각액으로 일괄 식각하는 경우, 양호한 프로파일을 가진 배선을 형성할 수 있다(도 23 참조).
이와 같이, 상기 삼중막을 동일한 식각액으로 한번에 식각하여 복수의 게이트 전극(124a, 124b)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다. 이 경우, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H2PO3), 질산(HNO3) 및 아세트산(CH3COOH)이 적정 비율로 혼합되어 있는 통합 식각액을 이용한다.
상기 은(Ag) 도전층(124q, 127q, 129q)의 하부 및/또는 상부에 형성되는 도 전성 산화막은 바람직하게는 약 30 내지 300Å의 두께로 형성한다. 30Å 미만으로 형성되는 경우에는 지나치게 얇아서 하부의 기판(110)과 상부의 은(Ag) 도전층이 부분적으로 접촉하여 기판(110)과의 접착성을 확보할 수 없으며, 300Å를 초과하는 경우에는 접촉 저항(ohmic contact)의 불량을 일으킬 수 있다.
이로써, 게이트 전극(124a, 124b)을 포함하는 게이트선(121)은 은(Ag) 도전층의 상부 및 하부에 비정질 ITO가 형성되어 있는 삼중막 형태로 형성된다.
다음, 도 11 내지 도 12b에 도시한 바와 같이, 질화규소(SiNx)로 이루어지는 게이트 절연막(140), 진성 비정질 규소층, 불순물 비정질 규소층의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154a)를 각각 포함하는 선형 반도체(151) 및 섬형 반도체(154b)를 형성한다. 상기 단계는 약 200℃ 이상의 고온에서 수행하기 때문에, 상기 게이트선(121)을 이루는 비정질 형태의 ITO가 결정화(crystallization)된다. 이로써, 접착성(adhesion)이 보다 향상된다.
도 23의 (b)는 상기 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon) 및 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 형성하는 단계 완료 후의 단면 사진이다. 상기 사진으로부터, 상기에서 형성된 게이트 패턴의 프로파일을 그대로 유지하면서 배선의 들뜸(lifting) 또는 벗겨짐(peelig) 없이 우수한 패턴이 형성된 것을 확인할 수 있다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 ITO 등으로 이루어진 도전성 산화막, 은(Ag) 도전층 및 ITO 등으로 이루어진 도전 성 산화막을 차례로 적층한다. 이 경우, 상기 도전성 산화막은 약 30 내지 300Å, 은(Ag) 도전층은 약 1000 내지 3000Å의 두께로 형성한다.
상기와 같이, 은(Ag)층의 하부 및/또는 상부에 도전성 산화막을 형성함으로써, 은(Ag)이 산화되어 하부의 반도체층(150) 및 상부의 화소 전극(190)으로 확산되는 것을 방지할 수 있다.
특히, ITO를 적층하는 경우, 약 150℃ 이하, 바람직하게는 실온에서 형성하며, 바람직하게는 수소 기체(H2) 또는 수증기(H20)를 함께 공급한다. 이 경우, 비정질 형태의 ITO가 형성된다. 상기 온도 범위에서 형성된 ITO는 다수의 댕글링 결합(dangling bond)을 포함하여 높은 반응성을 나타내기 때문에 약산에서도 손쉽게 식각할 수 있다. 따라서, 높은 산화성을 가지는 은(Ag)과 비정질 형태의 ITO를 약산의 동일한 식각액을 이용하여 일괄 식각할 수 있다.
또는, ITO 형성시, 질소 기체(N2)와 같은 질소 공급 기체에 노출시켜 질화성 ITO(ITON)을 형성할 수도 있다. 이 경우, 은(Ag)과 도전성 산화물의 접촉 영역에서 은(Ag)의 산화를 방지할 수 있어 저항의 급속한 증가를 방지할 수 있다.
상기 은(Ag) 도전층(171q, 173aq, 173bq, 175aq, 175bq, 172q)의 하부 및/또는 상부에 형성되는 도전성 산화막은 약 30 내지 300Å의 두께로 형성한다. 30Å 미만으로 형성되는 경우에는 지나치게 얇아서 하부막과 상부의 은(Ag) 도전층이 부분적으로 접촉하여 하부막과의 접착성을 확보할 수 없으며, 300Å를 초과하는 경우에는 접촉 저항(ohmic contact)의 불량을 일으킬 수 있다.
이로써, 도 13 및 도 14b에 도시된 바와 같이, 삼중층의 복수의 제1 소스 전극(173a)을 가지는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 복수의 제2 소스 전극(173b)을 가지는 전원선(172)이 형성된다.
이어, 데이터선(171), 전원선(172) 및 제1 및 제2 드레인 전극(175a, 175b) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉층(165a, 165b, 163b)을 완성하는 한편, 그 아래의 선형 진성 반도체(151) 및 섬형 진성 반도체(154b) 일부분을 노출시킨다.
이어, 진성 반도체(151, 154b)의 노출된 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 연속적으로 실시한다.
다음으로, 도 15 내지 도 16b에서 보는 바와 같이, 유기 절연 물질 또는 무기 절연 물질을 도포하여 보호막(180)을 형성한다. 본 단계는 약 200℃ 이상의 고온에서 수행하기 때문에, 상기 데이터선(171), 전원선(172) 및 제1 및 제2 드레인 전극(175a, 175b)을 이루는 비정질 형태의 ITO가 결정화된다.
도 23의 (c)는 상기 보호막(180)을 형성하는 단계 후의 단면 사진이다. 상기 사진으로부터, 상기에서 형성된 데이터선의 프로파일을 그대로 유지하면서 배선의 들뜸(lifting) 또는 벗겨짐(peeling) 없이 우수한 패턴이 형성된 것을 확인할 수 있다.
그 다음, 상기 보호막(180)을 사진 식각하여 복수의 접촉구(185, 183, 181, 182)를 형성한다. 접촉구(181, 185, 183, 182)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b)의 일부, 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)을 노출시킨다.
다음, 도 17 내지 도 18b에 도시한 바와 같이, 화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(81, 82)를 ITO 또는 IZO로 형성한다.
이어, 도 19 내지 20b에서 보는 바와 같이, 하나의 마스크를 이용한 사진 식각 공정으로 격벽(803)과 보조 전극(272)을 형성하고, 도 21 내지 도 22b에 도시한 바와 같이 유기 발광층(70)과 공통 전극(270)을 형성한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 삼중막으로 형성하는 것으로 도시하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성할 수도 있다. 또한, 본 실시예에서는 상기 게이트선 및 데이터선에 대하여, 도전성 산화막, 은(Ag) 도전층 및 도전성 산화막으로 이루어지는 삼중막으로 도시하였지만, 은(Ag) 도전층의 상부 및 하부 중 어느 하나에만 형성될 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 은(Ag) 도전층의 상부 및/또는 하부에 비정질 형태로부터 형성된 도전성 산화막을 형성함으로써, 하부 및/또는 상부층과의 접착성(sdhesion)을 현저하게 향상시켜 대면적 표시 장치에서 저저항 배선으로 적용가능할 뿐만 아니라, 동일한 식각 조건에서 일괄 식각할 수 있으므로 추가적인 공정없이 양호한 프로파일을 가진 배선을 얻을 수 있다.
Claims (26)
150℃ 이하에서 형성된 도전성 산화물을 포함하는 제1 도전층 및 상기 제1 도전층의 형성 전 또는 후에 연속적으로 형성된 은(Ag)을 포함하는 제2 도전층을 포함하는 표시 장치용 배선.
제1항에서, 상기 도전성 산화물은 실온(room temperature)에서 형성되는 표시 장치용 배선.
제1항에서, 상기 제1 도전층은 인듐 산화물을 포함하는 표시 장치용 배선.
제3항에서, 상기 인듐 산화물은 ITO 또는 IZO인 표시 장치용 배선.
제1항에서, 상기 도전성 산화물은 비정질 형태로부터 형성되는 표시 장치용 배선.
제1항에서, 상기 도전성 산화물은 제2 도전층이 형성된 후 결정화되는 표시 장치용 배선.
질화성을 가지는 도전성 산화물을 포함하는 제1 도전층 및 상기 제1 도전 층의 형성 전 또는 후에 연속적으로 형성된 은(Ag)을 포함하는 제2 도전층을 포함하는 표시 장치용 배선.
기판,
상기 기판 위에 형성되어 있는 게이트선,
상기 게이트선 위에 형성되어 있는 게이트 절연막,
상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및
상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 150℃ 이하에서 형성된 도전성 산화물을 포함하는 제1 도전층 및 상기 제1 도전층의 형성 전 또는 후에 연속적으로 형성된 은(Ag)을 포함하는 제2 도전층을 포함하는 박막 트랜지스터 표시판.
제8항에서, 상기 도전성 산화물은 실온에서 형성되는 박막 트랜지스터 표시판.
제8항에서, 상기 제1 도전층은 인듐 산화물을 포함하는 박막 트랜지스터 표시판.
제10항에서, 상기 인듐 산화물은 ITO 또는 IZO인 박막 트랜지스터 표시판.
제11항에서, 상기 ITO는 질화성 ITO인 박막 트랜지스터 표시판.
제8항에서, 상기 도전성 산화물은 비정질 형태로부터 형성되는 박막 트랜지스터 표시판.
제8항에서, 상기 제1 도전층은 상기 제2 도전층의 하부 또는 상부 중 적어도 하나에 형성되어 있는 박막 트랜지스터 표시판.
제8항에서, 상기 제2 도전층은 상기 제1 도전층보다 두꺼운 박막 트랜지스터 표시판.
제8항에서, 상기 도전성 산화막은 30 내지 300Å의 두께로 형성되어 있는 박막 트랜지스터 표시판.
제8항에서, 상기 은(Ag)을 포함하는 제2 도전층은 1000 내지 3000Å의 두께로 형성되어 있는 박막 트랜지스터 표시판.
기판 위에 게이트선을 형성하는 단계,
상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계,
상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및
상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 150℃ 이하에서 도전성 산화막을 형성하는 단계 및 상기 도전성 산화막의 형성 전 또는 후에 연속적으로 은(Ag)을 포함하는 도전층을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 도전성 산화막은 인듐 산화물로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제19항에서, 상기 인듐 산화물은 ITO 또는 IZO인 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 도전성 산화막을 형성하는 단계는 실온에서 형성하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 도전성 산화막을 형성하는 단계는 상기 도전성 산화막을 수소 기체(H2) 및 수증기(H20) 중 적어도 어느 하나에 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 도전성 산화막을 형성하는 단계는 상기 도전성 산화막을 질소 공급 기체에 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 도전성 산화막은 30 내지 300Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 은(Ag)을 포함하는 도전층은 1000 내지 3000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제18항에서, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계는 한번의 식각으로 상기 도전성 산화막 및 은(Ag)을 포함하는 도전층을 동시에 식각하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102374A KR101282397B1 (ko) | 2004-12-07 | 2004-12-07 | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 |
| US11/239,795 US7821009B2 (en) | 2004-12-07 | 2005-09-29 | Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same |
| TW094135410A TWI394279B (zh) | 2004-12-07 | 2005-10-11 | 薄膜電晶體陣列面板及其製造方法 |
| JP2005302481A JP4977352B2 (ja) | 2004-12-07 | 2005-10-18 | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
| CN2005101276414A CN1808710B (zh) | 2004-12-07 | 2005-12-06 | 薄膜晶体管阵列面板及其制造方法 |
| US12/699,764 US8507303B2 (en) | 2004-12-07 | 2010-02-03 | Thin film transistor array panel and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102374A KR101282397B1 (ko) | 2004-12-07 | 2004-12-07 | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060063254A true KR20060063254A (ko) | 2006-06-12 |
| KR101282397B1 KR101282397B1 (ko) | 2013-07-04 |
Family
ID=36573176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040102374A KR101282397B1 (ko) | 2004-12-07 | 2004-12-07 | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7821009B2 (ko) |
| JP (1) | JP4977352B2 (ko) |
| KR (1) | KR101282397B1 (ko) |
| CN (1) | CN1808710B (ko) |
| TW (1) | TWI394279B (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923823B1 (ko) * | 2008-01-29 | 2009-10-27 | 에프씨엠 가부시끼가이샤 | 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판 |
| US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
| US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
| KR20160141178A (ko) * | 2015-05-28 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20160141317A (ko) * | 2015-05-29 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20160141175A (ko) * | 2015-05-28 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101219038B1 (ko) * | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101152127B1 (ko) * | 2005-05-27 | 2012-06-15 | 삼성전자주식회사 | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 |
| CN100399559C (zh) * | 2006-02-16 | 2008-07-02 | 上海交通大学 | 微电极防短路隔离胶结构 |
| WO2008018490A1 (en) * | 2006-08-10 | 2008-02-14 | Ulvac, Inc. | Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor |
| KR101293573B1 (ko) * | 2006-10-02 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2008192477A (ja) * | 2007-02-06 | 2008-08-21 | Seiko Epson Corp | 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器 |
| JP4845126B2 (ja) * | 2007-02-16 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 強誘電体メモリセルおよび強誘電体メモリセルの製造方法 |
| JP4540697B2 (ja) * | 2007-08-31 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| CN101874301B (zh) * | 2007-11-27 | 2012-05-09 | Nxp股份有限公司 | 电路基板的接触结构以及包括该接触结构的电路 |
| KR100927585B1 (ko) * | 2008-03-05 | 2009-11-23 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US20100224880A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2284891B1 (en) * | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| KR101065317B1 (ko) * | 2009-11-13 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| EP2492780B1 (en) * | 2009-11-26 | 2014-07-02 | Sharp Kabushiki Kaisha | A touch panel manufacturing method, and a method for manufacturing a display device provided with a touch panel |
| CN107045235A (zh) | 2010-02-26 | 2017-08-15 | 株式会社半导体能源研究所 | 液晶显示装置 |
| KR101692409B1 (ko) * | 2010-03-29 | 2017-01-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120015674A (ko) * | 2010-08-12 | 2012-02-22 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 기판과 이의 제조 방법 |
| JP5752504B2 (ja) * | 2011-06-30 | 2015-07-22 | 株式会社トクヤマ | 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液 |
| JP5827088B2 (ja) * | 2011-09-27 | 2015-12-02 | セイコーインスツル株式会社 | 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計 |
| KR102000642B1 (ko) * | 2012-12-12 | 2019-07-17 | 엘지디스플레이 주식회사 | 고 휘도 유기발광 다이오드 표시장치 |
| KR102192592B1 (ko) | 2013-07-22 | 2020-12-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN103454798B (zh) * | 2013-08-30 | 2017-01-25 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103996657B (zh) * | 2014-05-13 | 2016-06-22 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管基板及其制作方法和液晶显示器 |
| CN104217994B (zh) * | 2014-08-29 | 2017-10-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105161523B (zh) * | 2015-08-13 | 2018-09-25 | 京东方科技集团股份有限公司 | 一种电极、薄膜晶体管、阵列基板及显示设备 |
| US10361385B2 (en) | 2016-02-12 | 2019-07-23 | Samsung Display Co., Ltd. | Display device |
| KR102505879B1 (ko) | 2016-03-24 | 2023-03-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN106941111A (zh) * | 2017-03-14 | 2017-07-11 | 合肥鑫晟光电科技有限公司 | 阵列基板、阵列基板的制造方法以及显示装置 |
| KR102441681B1 (ko) * | 2017-12-05 | 2022-09-07 | 엘지디스플레이 주식회사 | 조명 장치용 oled 패널 및 그 제조 방법 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685086B2 (ja) * | 1991-12-09 | 1997-12-03 | 沖電気工業株式会社 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
| JPH06139844A (ja) * | 1992-10-23 | 1994-05-20 | Sharp Corp | Ｉｔｏ導電膜およびその製造方法 |
| JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH08248442A (ja) | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
| JPH0959787A (ja) * | 1995-08-21 | 1997-03-04 | Toppan Printing Co Ltd | 多層導電膜のエッチング方法 |
| JP2871592B2 (ja) * | 1996-05-14 | 1999-03-17 | 凸版印刷株式会社 | 表示装置用電極基板 |
| JP3711650B2 (ja) * | 1996-09-12 | 2005-11-02 | 旭硝子株式会社 | 透明導電膜のパターニング方法と透明電極付き基体 |
| JP2000008184A (ja) * | 1998-06-24 | 2000-01-11 | Toppan Printing Co Ltd | 多層導電膜のエッチング方法 |
| JP2001077366A (ja) * | 1999-08-20 | 2001-03-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法 |
| JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| JP3701832B2 (ja) * | 2000-02-04 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| JP2001339072A (ja) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | 液晶表示装置 |
| JP2002038262A (ja) * | 2000-07-24 | 2002-02-06 | Toshiba Corp | 透明導電性膜の形成方法、アレイ基板および液晶表示装置 |
| KR100778835B1 (ko) * | 2000-12-28 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP4127462B2 (ja) * | 2001-02-08 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002250936A (ja) | 2001-02-27 | 2002-09-06 | Hitachi Ltd | 液晶表示装置 |
| KR100750922B1 (ko) | 2001-04-13 | 2007-08-22 | 삼성전자주식회사 | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 |
| JP4620298B2 (ja) | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| KR100777706B1 (ko) | 2001-09-17 | 2007-11-21 | 삼성전자주식회사 | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 |
| KR100980008B1 (ko) | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100825102B1 (ko) * | 2002-01-08 | 2008-04-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI242053B (en) * | 2002-03-01 | 2005-10-21 | Ind Tech Res Inst | Low temperature method for producing ultra-planar indium tin oxide (ITO) |
| KR100859512B1 (ko) | 2002-04-25 | 2008-09-22 | 삼성전자주식회사 | 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법 |
| WO2003091979A1 (fr) * | 2002-04-26 | 2003-11-06 | Toshiba Matsushita Display Technology Co., Ltd. | Procede de commande d'un dispositif d'affichage el |
| JP2003323131A (ja) | 2002-05-08 | 2003-11-14 | Sharp Corp | 表示用電極基板および表示装置 |
| KR100859524B1 (ko) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| JP3896933B2 (ja) | 2002-09-18 | 2007-03-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP2004145095A (ja) | 2002-10-25 | 2004-05-20 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR100935670B1 (ko) * | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR100808790B1 (ko) * | 2003-05-23 | 2008-03-03 | 주식회사 엘지화학 | 질소 플라즈마 처리된 ｉｔｏ 필름 및 이를 양극으로사용한 유기 발광 소자 |
-
2004
- 2004-12-07 KR KR1020040102374A patent/KR101282397B1/ko active IP Right Grant
-
2005
- 2005-09-29 US US11/239,795 patent/US7821009B2/en active Active
- 2005-10-11 TW TW094135410A patent/TWI394279B/zh active
- 2005-10-18 JP JP2005302481A patent/JP4977352B2/ja active Active
- 2005-12-06 CN CN2005101276414A patent/CN1808710B/zh active Active
-
2010
- 2010-02-03 US US12/699,764 patent/US8507303B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
| US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
| KR100923823B1 (ko) * | 2008-01-29 | 2009-10-27 | 에프씨엠 가부시끼가이샤 | 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판 |
| KR20160141178A (ko) * | 2015-05-28 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20160141175A (ko) * | 2015-05-28 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20160141317A (ko) * | 2015-05-29 | 2016-12-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4977352B2 (ja) | 2012-07-18 |
| KR101282397B1 (ko) | 2013-07-04 |
| JP2006163367A (ja) | 2006-06-22 |
| TW200629562A (en) | 2006-08-16 |
| US8507303B2 (en) | 2013-08-13 |
| US7821009B2 (en) | 2010-10-26 |
| CN1808710B (zh) | 2011-06-01 |
| US20060118788A1 (en) | 2006-06-08 |
| US20100144076A1 (en) | 2010-06-10 |
| CN1808710A (zh) | 2006-07-26 |
| TWI394279B (zh) | 2013-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101282397B1 (ko) | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR101054344B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4748473B2 (ja) | 導電体用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法 | |
| JP5230909B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20060090523A (ko) | 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판 | |
| KR101160829B1 (ko) | 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060064264A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060062913A (ko) | 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR20060042425A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060070334A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060064263A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060036634A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060064262A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060067334A (ko) | 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 | |
| KR20060079706A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060122234A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| N231 | Notification of change of applicant | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111228 Effective date: 20130410 Free format text: TRIAL NUMBER: 2011101010412; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111228 Effective date: 20130410 |
|
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 7 |