CN100420025C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100420025C
CN100420025C CNB028269101A CN02826910A CN100420025C CN 100420025 C CN100420025 C CN 100420025C CN B028269101 A CNB028269101 A CN B028269101A CN 02826910 A CN02826910 A CN 02826910A CN 100420025 C CN100420025 C CN 100420025C
Authority
CN
China
Prior art keywords
layer
film transistor
thin
forms
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028269101A
Other languages
English (en)
Other versions
CN1613152A (zh
Inventor
李在甲
姜奉周
赵范锡
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1613152A publication Critical patent/CN1613152A/zh
Application granted granted Critical
Publication of CN100420025C publication Critical patent/CN100420025C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种薄膜晶体管阵列面板，包括：绝缘基片、形成于该绝缘基片上的栅极布线。该栅极绝缘层覆盖栅极布线。在栅极绝缘层上形成半导体图案。在栅极绝缘层和半导体图案上形成具有源极、漏极、和数据线的数据布线。在数据布线上形成钝化层。在钝化层上形成通过接触孔与漏极连接的像素电极。栅极布线及数据布线由含有Ag和包括选自Zn、In、Sn、及Cr中至少一种的添加剂的银合金组成。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
通常，将用于液晶显示器(“LCD”)或电致发光(“EL”)显示器的薄膜晶体管(“TFT”)阵列面板用作电路板用于独立驱动相应的像素。该薄膜晶体管阵列面板包括：传送扫描信号的扫描信号布线或栅极布线、传送图像信号的图像信号线或数据布线、与栅极布线和数据布线连接的薄膜晶体管、与薄膜晶体管连接的像素电极、覆盖用于绝缘的栅极布线绝缘的栅极绝缘层、以及覆盖薄膜晶体管和用于绝缘的数据布线的钝化层。薄膜晶体管包括栅极布线一部分的栅极、形成通道的半导体层、数据布线一部分的源极和漏极、栅极绝缘层、以及钝化层。薄膜晶体管是一种用于根据来自栅极布线的扫描信号将来自数据布线的图像信号传送至像素电极的开关元件。
这种薄膜晶体管阵列面板已经广泛地用于液晶显示器。随着开发出大型化高分辨率的液晶显示器，大大增加了栅极布线及数据布线的长度，但逐渐减小了宽度。因此，随之出现了由布线电阻及各种寄生电容的增加导致的信号失真等严重问题。在这种连接中，与起传统使用的铝合金布线相比，具有低电阻率且具有与非晶硅层良好接触特性的银(Ag)布线开始引起人们关注。
然而，银对于玻璃基片或硅层粘合性弱。在洗涤等后续工序中弱粘合性频繁引起诸如银薄膜的松散和脱落这样的缺陷，其可导致布线断开。此外，通过氮化硅绝缘层的干蚀刻银可能易于损坏。
发明内容
本发明目的是提供一种低电阻率银布线。
本发明的另一目的是提供一种薄膜晶体管阵列面板，具有低电阻率银布线同时具有改良的可靠性。
这些和其它目的可以通过沉积易氧化的Ag和添加剂和进行热处理以形成布线来实现。
根据本发明的一个方面，一种薄膜晶体管阵列面板包括：绝缘基片；第一信号线，在绝缘基片上形成；第一绝缘层，在第一信号线上形成；第二信号线，在第一绝缘层上形成并与第一信号线交叉；薄膜晶体管，与第一信号线及第二信号线连接；第二绝缘层，在薄膜晶体管上形成并具有露出薄膜晶体管的电极的第一接触孔；像素电极，在第二绝缘层上形成并通过第一接触孔与薄膜晶体管的电极连接，其中第一信号线和第二信号线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成。
优选地，在由银合金组成的第一信号线和第二信号线中至少一个的表面上形成添加剂的氧化物。
根据本发明的另一实施例的薄膜晶体管阵列面板包括：栅极布线，在绝缘基片上形成并包含栅极线及与栅极线连接的栅极；栅极绝缘层，覆盖栅极布线；半导体图案，在栅极绝缘层上形成；数据布线，包括在半导体图案上相互分离并在同一层形成的源极及漏极和与源极连接并与栅极线交叉、限定像素区域的数据线；钝化层，具有露出漏极的第一接触孔；像素电极，在钝化层上形成并通过第一接触孔与漏极连接，其中栅极布线及数据布线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成。
根据本发明的另一实施例的薄膜晶体管阵列面板包括：绝缘基片；栅极布线，在绝缘基片上形成且包含栅极线、栅极、及栅极衬垫；栅极绝缘层，在栅极布线上形成且至少具有露出栅极衬垫的接触孔；半导体层图案，在栅极绝缘层上形成；欧姆接触图案，在半导体图案上形成；数据布线，在接触层上形成，与欧姆接触图案基本上具有相同形态，并且包含源极、漏极、数据线、以及数据衬垫；钝化层，在数据布线上形成且具有露出数据衬垫及漏极的接触孔；透明电极图案，与露出的栅极衬垫、数据衬垫、及漏极分别电连接，其中栅极布线及数据布线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成。
优选地，在由银合金组成的栅极布线及数据布线中至少一个的表面上形成添加剂的氧化物。
根据本发明实施例的制造薄膜晶体管阵列面板的方法包括以下工序：在绝缘基片上形成栅极布线，栅极布线包括栅极线、与该栅极线连接的栅极、及与栅极线连接的栅极衬垫；形成栅极绝缘层；形成半导体层；沉积导电材料并制作布线图案形成包括与栅极线交叉的数据线、与数据线连接的数据衬垫、与数据线连接并与栅极邻接的源极、及对于栅极位于源极对面的漏极的数据布线；形成钝化层；对钝化层与栅极绝缘层一起制作布线图案，形成分别露出栅极衬垫、数据衬垫、及漏极的接触孔；沉积透明导电层并制作布线图案形成通过接触孔分别与栅极衬垫、数据衬垫、及漏极连接的辅助衬垫、辅助数据衬垫和像素电极，其中栅极布线的形成和数据布线的形成中至少一个包括以下工序：通过溅射Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂形成银合金层；对Ag合金层制作布线图案；以及对银合金层进行热处理。
根据本发明实施例的制造薄膜晶体管阵列面板的方法包括以下工序：在绝缘基片上形成栅极布线，栅极布线包括栅极线及与栅极线连接的栅极；形成覆盖栅极布线的栅极绝缘层；在栅极绝缘层上形成半导体图案；形成包括在栅极绝缘层上部相互分离并由同一层形成的源极及漏极和与源极连接的数据线的数据布线；形成利用包含红、绿、蓝颜料的感光性材料覆盖数据布线的红、绿、蓝滤色器，同时形成露出漏极的第一开口部；形成覆盖红、绿、蓝滤色器的钝化层；对钝化层制作布线图案，在第一开口部内侧形成露出漏极的第一接触孔；通过第一接触孔形成与漏极连接的像素电极，其中栅极布线的形成和数据布线的形成中至少一个包括以下工序：通过溅射Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂形成银合金层；对Ag合金层制作布线图案；以及对银合金层进行热处理。
附图说明
图1示出了根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板；
图2是沿着图1所示的线II-II的薄膜晶体管阵列面板截面图；
图3A、4A、5A、及6A按其工序图示了制造本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板的中间过程的薄膜晶体管阵列面板布局图；
图3B是沿着图3A所示的线IIIb-IIIb′的薄膜晶体管阵列面板截面图；
图4B是沿着图4A所示的线IVb-IVb′的薄膜晶体管阵列面板截面图，是图3B下一工序截面图；
图5B是沿着图5A所示的线Vb-Vb′的薄膜晶体管阵列面板截面图，是图4B下一工序截面图；
图6B是沿着图6A所示的线VIb-VIb′的薄膜晶体管阵列面板截面图，是图5B下一工序截面图；
图7是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图8及图9是分别沿着图7所示的线VII-VII′及线IX-IX′的薄膜晶体管阵列面板截面图；
图10A是如图7所示的根据本发明第二实施例制造的第一工序中的薄膜晶体管阵列面板布局图；
图10B及图10C分别是沿着图10A所示的线Xb-Xb′及线Xc-Xc′线的薄膜晶体管阵列面板截面图；
图11A及图11B分别是沿着图10A所示的线Xb-Xb′及线Xc-Xc′的薄膜晶体管阵列面板截面图，是图10B及图10C下一工序截面图；
图12A是图11A及图11B下一工序的薄膜晶体管阵列面板布局图；
图12B及图12C分别是沿着图12A所示的线XIIb-XIIb′及线XIIc-XIIc′的截面图；
图13A、14A、15A和图13B、14B、15B分别是沿着图12A所示的线XIIb-XIIb′及线XIIc-XIIc′的截面图，是图12B及图12C下一工序截面图；
图16A及图16B是图15A及图15B下一工序的薄膜晶体管阵列面板布局图；
图17A及图16A和图16B下一工序的薄膜晶体管阵列面板布局图；
图17B和图17C是分别沿着图17C所示的线XVIIb-XVIIb′及线XVIIc-XVIIc′的薄膜晶体管阵列面板截面图；
图18示意性说明根据本发明实施例的薄膜晶体管阵列面板的布线形成机理；
图19A显示热处理Ag(Zn)薄膜时相应电阻率值随热处理温度变化曲线图；
图19B是在真空大气压下在350℃热处理Ag(Zn)薄膜后通过俄歇电子能谱学(“AES”)测定Ag(Zn)薄膜的深度剖析(depth profile)；
图19C是在Ag(Zn)薄膜热处理前后Ag(Zn)薄膜和下面的n+非晶硅层之间的接触电阻的变化曲线图；
图20A是在Ag(Zn)合金薄膜热处理前后的划痕试验结果照片；
图20B是在300℃下热处理且暴露在CF4+O2等离子体后的纯Ag薄膜和Ag(Zn)薄膜的SEM照片；
图21是根据本发明第三实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图22是沿着图21所示的线XXII-XXII′的薄膜晶体管阵列面板截面图；
图23A是根据本发明第三实施例制造的第一工序中的薄膜晶体管阵列面板布局图；
图23B是沿着图23A所示的线XXIIIb-XXIIIb′的薄膜晶体管阵列面板截面图；
图24A是根据本发明第三实施例制造的第二工序中的薄膜晶体管阵列面板布局图；
图24B是沿着图24A所示的线XXIVb-XXIVb′的薄膜晶体管阵列面板截面图；
图25A是根据本发明第三实施例制造的第三工序中的薄膜晶体管阵列面板布局图；
图25B是沿着图25A所示的线XXVb-XXVb′的薄膜晶体管阵列面板截面图；
图26A是根据本发明第三实施例制造的第四工序中的薄膜晶体管阵列面板布局图；
图26B是沿着图26A所示的线XXVIb-XXVIb′的薄膜晶体管阵列面板截面图；
图27A是根据本发明第三实施例制造的第五工序中的薄膜晶体管阵列面板布局图；
图27B是沿着图27A所示的线XXVIIb-XXVIIb′的薄膜晶体管阵列面板截面图；
图28是根据本发明第四实施例制造的薄膜晶体管阵列面板布局图；
图29及图30是沿着图28所示的线XXIX-XXIX′和线XXX-XXX′的薄膜晶体管阵列面板截面图；
图31A是根据本发明实施例制造的第一工序中的薄膜晶体管阵列面板布局图；
图31B及图31C是分别沿着图31A所示的线XXXIb-XXXIb′和线XXXIc-XXXIc′的薄膜晶体管阵列面板截面图；
图32A和图32B是分别沿着图31A所示的线XXXIb-XXXIb′和线XXXIc-XXXIc′的薄膜晶体管阵列面板截面图，是图31A的下一工序截面图；
图33A是图32A及32B的下一工序薄膜晶体管阵列面板布局图；
图33B及图33C是分别沿着图33A所示的线XXXIIIb-XXXIIIb′及线XXXIIIc-XXXIIIc′的薄膜晶体管阵列面板截面图；
图34A、35A、36A和图34B、35B、36B是分别沿着图33A所示的线XXXIIIb-XXXIIIb′及线XXXIIIc-XXXIIIc′的薄膜晶体管阵列面板截面图；
图37A是图36A和36B的下一工序薄膜晶体管阵列面板布局图；
图37B和37C是分别沿着图37A所示的线XXXVIIb-XXXVIIb′和线XXXVIIc-XXXVIIc′的薄膜晶体管阵列面板截面图；
图38A是图37A-37C的下一工序薄膜晶体管阵列面板布局图；以及
图38B和38C是沿着图38A所示的线XXXVIIIb-XXXVIIIb′线和线XXXVIIIc-XXXVIIIc′的薄膜晶体管阵列面板截面图。
具体实施方式
那么，为了使本领域技术人员能够容易实施本发明，参照附图详细说明适用本发明实施例的低电阻率布线结构的薄膜晶体管阵列面板及其制造方法。
首先，参照图1及图2详细说明根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板结构。
图1示出了根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图2是沿着图1所示线II-II的薄膜晶体管阵列面板截面图。
在绝缘基片10上形成向Ag添加Zn的Ag(Zn)合金组成的栅极布线22、24、26。这时，在栅极布线22、24、26表面及边界面形成由添加剂Zn氧化形成的ZnOx层。ZnOx层可以增加栅极布线22、24、26和其下部基片10的粘合力，在后续工序中可以从CF4+O2等离子等干蚀刻中保护栅极布线22、24、26。ZnOx层是通过热处理Ag(Zn)组成的栅极布线22、24、26时，其中的Zn向表面和边界面扩散，向表面和边界面扩散的Zn首先被氧化所形成的氧化层。ZnOx层具有导电性，所以之后即使向栅极衬垫24连接外部电路，其接触电阻也不会明显提高。
另外，本实施例中向Ag添加的材料列举了Zn，但除了Zn之外也可以用In、Sn及Cr等元素替代Zn作为添加剂适用。
栅极布线22、24、26包括横向延伸的栅极线22、与栅极线22末端连接且接收来自外部装置的栅极信号并向栅极线传送的栅极衬垫24及与栅极线22连接的薄膜晶体管栅极26。
优选地，在基片10上由氮化硅类(SiNx)组成的栅极绝缘层10覆盖栅极布线22、24、26。
优选地，在栅极24对面的栅极绝缘层30上形成由非晶硅等半导体组成的半导体层40。优选地，在半导体层40上分别形成由重掺杂n型杂质的硅化物或n+氢化非晶硅组成的欧姆接触层55、56。
在欧姆接触层55、56及栅极绝缘层30上如同栅极布线22、24、26，形成向Ag添加Zn的Ag(Zn)合金组成的数据布线62、65、66、68。这时，在数据布线62、65、66、68的表面及边界面形成添加物Zn氧化形成的ZnOx层。ZnOx层可以增加数据布线62、65、66、68和其下部的栅极绝缘层30及欧姆接触层55、56粘合力，在后续工序中，在钝化层70形成接触孔74、76、78时使用的CF4+O2等离子等干蚀刻中保护栅极布线62、65、66、68。ZnOx层是通过热处理Ag(Zn)组成的数据布线62、65、66、68，Zn向表面和边界面扩散，向表面和边界面扩散的Zn首先被氧化所形成的氧化层。ZnOx层具有导电性，所以源极及漏极65、66和其下部接触层55、56之间的接触电阻不会显著提高。
数据布线62、65、66、68包括：多条数据线62，沿着纵向延伸且与栅极线22交叉以形成多个像素；多个源极65，从数据线62分枝且延伸到欧姆接触层的一部分55；多个数据衬垫68，与数据线62的一个端部连接以接收来自外部装置的图像信号；多个漏极66，在欧姆接触层的另一部分上形成，该部分以栅极26为中心位于源极65的对面且与源极65分离。
在数据布线62、65、66、68且未被数据布线62、65、66、68覆盖的半导体层40上形成钝化层70。优选地，钝化层70由氮化硅层、通过等离子增强化学淀积(“PECVD”)沉积的a-Si:C:O层或a-Si:O:F层(将其称之为低电容率CVD层)、或丙烯酸系有机绝缘层等组成。通过PECVD沉积的a-Si:C:O层和a-Si:O:F层(低电容率CVD层)电容率(介电常数)为4以下(电容率为2-4之间)，其电容率是很低的。因此，即使其厚度薄也不发生寄生电容的问题。而且低电容率CVD层与另一层的粘合性能极佳且阶梯覆盖性良好。由于低电容率CVD层是无机绝缘CVD层，因此耐热性比有机绝缘层优秀。而且，通过PECVD沉积的a-Si:C:O层和a-Si:O:F层(低电容率CVD层)比氮化硅(SiNx)沉积速度或蚀刻速度快4-10倍。因此，工序时间方面也非常有利。
在钝化层70上形成分别露出漏极66及数据衬垫68的接触孔76、78，与栅极绝缘层30一起形成露出栅极衬垫24的接触孔74。优选地，露出衬垫24、68的接触孔74、78可以由角状或圆形等多种形态形成。优选地，接触孔74、78的面积等于或大于0.5mm×15μm，而不超过2mm×60μm。
多个像素电极82形成于钝化层70上且位于像素区域。像素电极82通过接触孔76与漏极66电连接。而且，在钝化层70上形成多个辅助栅极衬垫86及辅助数据衬垫88。辅助栅极衬垫86及辅助数据衬垫88通过接触孔74、78分别与栅极衬垫24及数据衬垫68连接。优选地，像素电极82和辅助栅极衬垫86及辅助数据衬垫86由氧化铟锡(“ITO”)或氧化锌锡(“IZO”)组成。
如图1及图2所示，像素电极82与栅极线22重叠以形成多个存储电容器。当存储电容不足时，在与栅极布线22、24、26同一层可以追设存储电容布线。
可以使像素电极82与数据线62重叠形成以使纵横比最大。像这样，为了最大化纵横比，即使像素电极82与数据线62重叠形成，若用钝化层70的低电容率CVD层等形成的话，则它们之间形成的寄生电容可以忽略而不足以构成问题。
参照图1及图2和图3A至图7B详细说明根据本发明第一实施例的制造薄膜晶体管阵列面板的方法。
首先，如图3A及图3B所示，在基片上沉积Ag(Zn)薄膜，进行光学蚀刻形成包括栅极线22、栅极26、及栅极衬垫24的横向延伸的栅极布线22、24、26。Ag(Zn)薄膜通过用直流磁控管溅射等方法转换沉积形成。接着，在约300℃下进行热处理，扩散Zn，在栅极布线22、24、26表面及边界面形成ZnOx层。
如图4A及图4B所示，连续沉积由氮化硅组成的栅极绝缘层30、由非晶硅组成的半导体层40、掺杂的非晶硅层50的三层膜，光学蚀刻半导体层40和掺杂的非晶硅层，在栅极24上的栅极绝缘层30上形成半导体层40和欧姆接触层50。
接着，如图5A至图5B所示，沉积并光学蚀刻Ag(Zn)薄膜，形成包括与栅极线22交叉的数据线62、与数据线连接且延长到栅极26上的源极65、与数据线62一末端连接的数据衬垫68及与源极64分离并以栅极26为中心与源极65面对的漏极66的数据布线26。Ag(Zn)薄膜通过用直流磁控管溅射等方法转换沉积Ag和Zn形成。接着，在约300℃下进行热处理，扩散Zn，在栅极布线22、24、26表面及边界面形成ZnOx层。
接着，蚀刻未被数据布线62、65、66、68遮挡的掺杂非晶硅层图案50，以栅极26为中心向两侧分离，同时露出两侧掺杂的非晶硅层55、56之间的半导体层图案40。接着，为了稳定露出的半导体层40表面优选实施氧等离子处理。
如图6A及图6B所示，通过氮化硅、a-Si:C:O、或a-Si:O:F的化学汽相沉积(CVD)或涂布有机绝缘材料形成钝化层70。
用光学蚀刻工序与栅极绝缘层30一起对钝化层70制作布线图案，形成露出栅极衬垫24、漏极66及数据衬垫68的接触孔74、76、78。接触孔74、76、78以角状或圆形形成。优选地，接触孔74、78的面积等于或大于0.5mm×15μm，而不超过2mm×60μm。
最后，如图1及图2所示，沉积并光学蚀刻ITO或IZO层，形成通过第一接触孔76与漏极66连接的像素电极82和通过第二及第三接触孔74、78分别与栅极衬垫24及数据衬垫68连接的辅助栅极衬垫86及辅助数据衬垫88。优选地，在沉积ITO或IZO之前的预热工序中使用的气体为氮气体。这是为了防止在通过接触孔74、76、78露出的金属层24、66、68上形成金属氧化层。
如上所述，用Ag(Zn)等银合金形成栅极布线和数据布线，并进行热处理，以形成低电阻布线，同时确保布线可靠性。
在本发明第一实施例中，栅极布线和数据布线均由Ag(Zn)等合金形成。可选地，根据需要用Ag(Zn)等合金只形成栅极布线和数据布线中的某一个。
这种方法如上所述，可以适用于用五枚掩膜的制造方法中。然而，也可以同样适用于用四枚掩膜的用于液晶显示器的薄膜晶体管阵列面板制造方法中。对此参照图详细说明。
首先，参照图7至图9详细说明根据本发明实施例的用四枚掩膜完成的用于液晶显示器的薄膜晶体管阵列面板的单位像素结构。
图7是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图8及图9是分别沿着图7的线VIII-VIII′及线IX-IX′的薄膜晶体管阵列面板截面图。
首先，与第一实施例一样，在绝缘基片10上形成向Ag添加Zn的Ag(Zn)合金组成的栅极布线22、24、26。这时，在栅极布线22、24、26的表面及边界面上形成添加剂Zn氧化形成的ZnOx层。栅极布线包括栅极线22、栅极衬垫24、及栅极26。
在基片10上形成与栅极线22平行的存储电极线28。存储电极线28也由向Ag添加Zn的Ag(Zn)合金组成。这时，在存储电极线28表面及边界面上也形成添加剂Zn氧化形成的ZnOx层。存储电极线28与将要后述的像素电极82连接的存储电容器导体图案64重叠形成提高像素电荷保存能力的存储电容器，当将要后述的电极82和栅极线22重叠发生的存储电容充分时，也可以不形成。通常向存储电极线28施加与上部基片共同电极相同的电压。
优选地，在栅极布线22、24、26及存储电极线28上形成由氮化硅类组成的栅极绝缘层30，以覆盖栅极布线22、24、26及存储电极线28。
优选地，在栅极绝缘层30上形成由氢化非晶硅类半导体组成的半导体图案42、48，在半导体图案42、48上形成重掺杂磷类n型杂质的非晶硅类组成的欧姆接触图案(或中间层图案)55、56、58。
在欧姆接触层图案55、56、58上形成向Ag添加Zn的Ag(Zn)合金组成的数据布线62、64、65、66、68。在数据布线62、64、65、66、68的表面及边界面上形成添加物Zn氧化形成的ZnOx层。数据布线62、64、65、66、68包括横向形成的数据线62、与数据线62一末端连接且接收来自外部图像信号的数据衬垫68、由数据62分枝的薄膜晶体管源极65组成的数据线部62、68、65。而且，还包括与数据线部62、68、65分离并对于栅极26及薄膜晶体管通道部C位于源极65对面的薄膜晶体管漏极66和位于存储电极线28上的存储电容器导体64。当不形成存储电极线28时也不形成存储电容器导体64。
欧姆接触图案55、56、58具有降低其下部半导体图案42、48和其上部数据布线62、64、65、66、68接触电阻的作用，并具有与数据布线62、64、65、66、68完全相同的形态。即，数据线部中间层图案55与数据线部62、68、65相同，漏极中间层图案56与漏极66相同，存储电容器中间层图案58与存储电容器导体64相同。
另外，半导体图案42、48除了薄膜晶体管通道部C，具有与数据布线62、64、65、66、68及欧姆接触图案55、56、58相同形态。具体地说，存储电容器半导体48和存储电容器导体64及存储电容器欧姆接触层58具有同一形态，但薄膜晶体管半导体42与数据布线及欧姆接触图案的剩余部分稍微不同。即，在薄膜晶体管通道部C中数据线部62、68、65，特别是分离了源极65和漏极66，也分离了数据线部中间层55和漏极欧姆接触层56，然而，薄膜晶体管半导体42在此处并未断开，而连接产生薄膜晶体管通道部。
在数据布线62、64、65、66、68上形成由氮化硅或PECVD方法沉积的a-Si:C:O层或a-Si:O:F层(低电容率CVD)或有机绝缘材料组成的钝化层70。钝化层70具有露出漏极66、数据衬垫68及存储电容器导体64的接触孔76、78、72，还具有与栅极绝缘层30一起露出栅极衬垫24的接触孔74。
在钝化层70上形成接收来自薄膜晶体管的图像信号且与上板电极一起产生电场的像素电极82。像素电极82由ITO或IZO类透明导电材料组成，通过接触孔76与漏极物理、电连接且接收图像信号。像素电极82与相邻的栅极线22及数据线62重叠提高纵横比，但也可以不重叠。而且，像素电极82通过接触孔72与存储电容器导体64连接且接收来自导体64的图像信号。
另外，在栅极衬垫24及数据衬垫68上形成通过接触孔74、78与它们连接的辅助栅极衬垫68及辅助数据衬垫88，它们具有补充衬垫24、68和外部电路装置之间的粘合性并保护衬垫的作用，但并非必需，适用与否是有选择性的。
参照图8、9及图10A-17C说明利用四枚掩膜制造具有图7-9所示结构的用于液晶显示器的薄膜晶体管阵列面板的方法。
首先，如图10A至图10C所示，如同第一实施例，在基片10上沉积Ag(Zn)薄膜，并进行光学蚀刻形成包括栅极线22、栅极26、及栅极衬垫24的横向延伸的栅极布线22、24、26和存储电极线28。Ag(Zn)薄膜通过直流磁控管等方法转换沉积形成。接着，在约300℃下进行热处理，扩散Zn，在栅极布线22、24、26表面及边界面形成ZnOx层。
如图11A及11B所示，通过化学汽相沉积分别以1,500-5,000
Figure C0282691000241
500-2,000
Figure C0282691000242
300-600
Figure C0282691000243
厚度连续沉积由氮化硅组成的栅极绝缘层30、半导体层40、中间层50。接着，形成数据布线导体层60，在其上面以1-2微米厚度涂布感光层110。该导体层60是用直流磁控管等方法转换沉积Ag和Zn形成的Ag(Zn)合金层。
然后，通过掩膜向感光层110照射光后显像，如图12B及图12C所示，形成感光层图案112、114。这时，使感光层图案112、114中位于薄膜晶体管通道部C即位于源极65和漏极66之间的第一部分114的厚度比位于数据布线部A即位于将要形成数据布线62、64、65、66、68的第二部分112厚度小，再除去其它部分B感光层。这时，剩于通道部C的感光层114厚度和剩于数据布线部A的感光层112厚度之比根据后述的蚀刻工序条件有所不同，优选地，第一部分114厚度在第二部分112厚度的1/2以下，如在4,000以下。
像这样，根据位置使感光层112和114具有不同厚度的方法可以有多种。为了调节C区域光透射量，主要形成狭缝或晶格状图案或使用半透明层。
优选地，位于狭缝之间的图案的宽度或图案之间距离即狭缝宽度应比曝光时使用的曝光机分解能小。当利用半透明层时，制造掩膜时为了调节透射比，可以利用具有不同透射比的薄膜或厚度不同的薄膜。
通过这种掩膜向感光层110照射光，直接露于光的部分完全分解高分子，形成狭缝或半透明层部分的高分子因光照射量小，所以处于不完全分解状态。由遮光层遮挡的部分几乎完全不分解高分子。接着，显像感光层110，只剩下高分子未分解的部分，在光照射少的中央部分上可以剩下比完全未照射光的部分薄的感光层110。这时，若延长曝光时间，所有分子都会被分解，所以应防止发生该种现象。
感光图案112和114的第一部分114可以通过回流获得。即，感光层100由可回流材料组成并通过普通具有不透明或半透明部分的普通掩膜曝光。然后，将感光层110进行显像并进行回流，以便部分感光层110向下流到没有光致刻蚀剂的区域，从而形成薄的部分114。
接着，对感光层图案114及其下部层，即导体层60、中间层50及半导体层40进行蚀刻。在数据布线部A上原封不动地剩下数据布线及其下部层，在通道部C上应只剩下半导体层，剩余部分B上应全部除去上面三个层60、50、40，露出栅极绝缘层30。
首先，如图13A及图13B所示，除去其它部分B露出的导体层60，露出其下部中间层50。在该过程中干蚀刻和湿蚀刻都可以使用，优选地，在蚀刻导体层60、几乎不蚀刻感光层112、114的条件下进行。然而，干蚀刻时，很难找到只蚀刻导体层60而不蚀刻感光层图案112、114的条件，所以可以在同样蚀刻感光层图案112、114的条件下进行。此时，使第一部分114厚度比湿蚀刻厚度厚，以防止出现在该过程中除去第一部分114露出其下部导体层60的现象。
结果，如图13A及图13B所示，剩下通道部C及数据布线部B导体层，即只剩下源/漏极(“S/D”)导体67和存储电容器导体64，全部除去其它部分B的导体层，以露出其下部中间层50。剩余的导体67、64除了源极及漏极65、66未分离而连接的状况之外，与数据布线62、64、65、66、68具有相同形态。而且，当使用干蚀刻时，感光层图案112、114也有一定厚度的蚀刻。
接着，如图14A及14B所示，用干蚀刻法同时除去其它部分B露出的中间层50及其下部半导体层40和感光层第一部分114。这时须在同时蚀刻感光层图案112、114和中间层50及半导体层40(半导体层和中间层几乎无蚀刻选择性)，而不蚀刻感光层绝缘层30的条件下进行，特别是，优选地，在对感光层图案112、114和半导体层40的蚀刻比几乎相同的条件下进行蚀刻。例如，若使用SF6和HCl混合气体或SF6和O2混合气体，可以几乎相同的厚度进行蚀刻。当感光层图案112、114和半导体层40的蚀刻比相同时，第一部分114厚度应与半导体层40和中间层50厚度相加之和相等或比它小。
因此，如图14A及14B所示，除去通道部C的第一部分114露出源/漏极(S/D)导体67，除去其它部分B中间层50及半导体层40，露出其下部栅极绝缘层30。另外，数据布线部A的第二部分112也被蚀刻，其厚度变薄。而且，在该工序中完成半导体图案42、48。附图标号57和58分别表示源/漏极导体67下部中间层图案和存储电容器导体64下部的中间层图案。
接着，通过抛光除去通道部C的源/漏极导体层67表面剩下的感光层残渣。
接着，如图15A及15B所示，蚀刻通道部C的源/漏极导体67及其下部源/漏极欧姆接触层57，并除去。可以对所有源/漏极导体67和源/漏极欧姆层57只用干蚀刻，也可以对源/漏极导体67用湿蚀刻、对源/漏极欧姆层57用干蚀刻。属于前者时，优选地，在源/漏极导体67和源/漏极欧姆层57的蚀刻选择比大的条件下进行蚀刻，这是因为当蚀刻选择比不大时很难找蚀刻终点，不易调节通道部C上剩余的半导体图案42的厚度。当依次进行干蚀刻和湿蚀刻的后者时，湿蚀刻只蚀刻源/漏极导体67侧面，但干蚀刻的源/漏极欧姆层57几乎不被蚀刻，所以形成阶梯。蚀刻源/漏极欧姆层57及半导体图案42时使用的蚀刻气体，可以举例的有CF4和HCl的混合气体或CF4和O2的混合气体，若使用CF4和O2，可以剩下均匀厚度的半导体图案42。如图15B所示，半导体图案42的一部分可能被除去，厚度变小，感光层图案的第二部分112也有一定程度的蚀刻。优选地，这时的蚀刻应在不蚀刻栅极绝缘层30的蚀刻条件下进行，且使感光层具有足够厚度，以防止发生蚀刻第二部分112露出其下部数据布线62、64、65、66、68的现象。
因此，分离源极65和漏极66的同时完成数据布线62、64、65、66、68和其下部欧姆接触图案55、56、58。
最后，除去数据布线A上剩余的感光层图案112的第二部分112。可选地，第二部分的除去可以在除去通道部C源/漏极导体67后，在除去其下面欧姆接触层57之前进行。
如上所述，可以交替进行干蚀刻和湿蚀刻或只使用干蚀刻。属于后者时使用一种蚀刻，所以工续比较简单，但很难找蚀刻条件。相反属于前者时，比较容易找蚀刻条件，但工续比后者复杂。
在约300℃下对数据布线62、64、65、66、68进行热处理，并扩散Zn，在数据布线62、64、65、66、68表面及边界面形成ZnOx层。这种热处理工序可以在对数据布线62、64、65、66、68进行制作布线图案之后进行。即，在从图13A及图13B工序进入到14A及图14B工序之前的工序中进行。
如图16A及图16B所示，通过化学汽相沉积(CVD)形成氮化硅、a-Si:C:O、或a-Si:O:F，或涂布有机绝缘材料形成钝化层70。
如图17A至图17C所示，对钝化层70与栅极绝缘层30一起进行光学蚀刻，形成分别露出漏极66、栅极衬垫24、数据衬垫68及存储电容器导电体图案64的接触孔76、74、78、72。这时，露出衬垫24、68的接触孔74、78面积等于或大于0.5mm×15μm，而不超过2mm×60μm。
最后，如图8至图10所示，沉积400-500
Figure C0282691000281
厚度的ITO层或IZO，并进行光学蚀刻，形成与漏极66及存储电容器导电体图案64连接的像素电极82、与栅极衬垫24连接的辅助栅极衬垫68及与数据衬垫68连接的辅助数据衬垫88。
另外，沉积ITO或IZO之前的预热工序中使用的气体优选使用氮，这是为了防止通过接触孔72、74、76、78露出的金属层24、64、66、68上形成金属氧化层。
本发明的第二实施例中不仅具有根据第一实施例的效果，还可以通过用一个掩膜形成数据布线62、64、65、66、68和其下部欧姆接触层图案55、56、58及半导体图案42、48，并在其工序中分离源极65和漏极66，以简化制造工序。
在本发明的第一实施例中，栅极布线和数据布线均用Ag(Zn)形成。可选地，根据需要可以用Ag(Zn)只形成栅极布线和数据布线中某一个。
那么，更进一步地具体说明在以上实施例中适用的Ag(Zn)布线的形成机理和性能。
图18示意说明根据根据本发明实施例的薄膜晶体管阵列面板的布线形成机理，其在n+非晶硅层上通过沉积Ag(Zn)形成布线。
用直流磁控管溅射方法将Ag和Zn一起沉积，进行光学蚀刻形成布线图案。
接着，热处理布线图案，向布线图案表面及边界面扩散Zn。
扩散的Zn布线露于布线表面及边界面，在布线表面及边界面形成ZnOx层。与暴露于空气中的表面相比，在与n+非晶硅层接触的边界面上的氧气量少，所以ZnOx层厚度比暴露于空气中的部分薄。如此形成的ZnOx层提高与n+非晶硅层粘合力的同时还具有布线层的氧化防止层及物理化学钝化层的作用。
图19A显示随着热处理Ag(Zn)组成的薄膜时相应电阻率值变化曲线图。
使用的Ag(Zn)薄膜通过交流磁控管溅射法制作，向Ag添加5at(分子)％Zn，以1,900厚度沉积。
如图19A所示，沉积之后电阻率为4.9μΩ/cm，随着热处理电阻率继续降低，在500℃下约降到2μΩ/cm左右。热处理在2.0×10-5托(Torr)真空状态下进行30分钟。
图19B是在真空大气压下在350℃热处理Ag(Zn)薄膜后通过俄歇电子能谱学(“AES”)测定Ag(Zn)薄膜的深度剖析(depth profile)。在真空大气压下在350℃下进行加热处理的Ag(Zn)合金薄膜样本通过溅射钻孔以测量其组成比。
根据图19B所示，ZnO集中在薄膜表面，通过溅射两分钟钻孔去后的位置显示Zn几乎不存在。这是因为通过热处理，薄膜内部Zn向表面和边界面扩散，与炉内氧气产生反应、形成ZnO的缘故。边界面的氧气少很少形成ZnO。
图19C是在Ag(Zn)薄膜热处理前后Ag(Zn)薄膜和下面的n+非晶硅层之间的接触电阻的变化曲线图。
沉积之后(As-dep状态)，即热处理之前的状态下测定电阻为2.3×107Ω，在300℃下热处理的薄膜接触电阻为5×107Ω。通过它虽然在Ag(Zn)合金薄膜边界面形成ZnO，但因ZnO具有导电性，所以可以确认接触电阻不会增加很多。
图20A是在Ag(Zn)合金薄膜热处理前后的划痕试验结果照片。
图20A是测定Ag(Zn)粘合力的划痕试验结果。划痕试验(scratch test)是将一定半径金刚石端头在薄膜表面垂直放置之后，前进一定距离的同时增加力度，测定薄膜与基片开始剥离点的粘合力分析法。如图20A所示，可以确认通过热处理提高粘合力，这可以判断为由热处理向边界面扩散的Zn元素边界面反应所致。
图20B是在300℃下热处理且暴露在CF4+O2等离子体后的纯Ag薄膜和Ag(Zn)薄膜的SEM照片。
图20B是Ag(Zn)对干蚀刻剂的耐化学性试验结果。数据布线金属沉积钝化层后为了形成接触孔进行CF4+O2或SF6+O2等离子蚀刻。为了检测在这种条件下的本发明效果，在下面的等离子条件下暴露纯Ag和300℃下进行热处理的Ag(Zn)。以CF4∶O2＝20∶5组分比，压力为130mTorr，电功率为150W，该工序的时间为5分钟。
如图20B所示，纯Ag与等离子气体反应发生表面粗糙变化和体积膨胀，但通过热处理在表面形成ZnO的Ag(Zn)合金表面无明显变化。
如上所述，Ag(Zn)合金添加氧化性能高的Zn，通过热处理工序向表面和边界面扩散Zn元素，形成ZnO层且防止氧化和增加粘合力，还可以寻求对干蚀刻的耐性提高。而且，通过热处理在薄膜内侧存在的Zn元素向外扩散，这样薄膜内部就具有接近纯Ag的低电阻率。而且，ZnO为具有导电性的氧化层，所以可以解决传统合金工序难点的与n+非晶硅层及IZO等透明导电层的高接触电阻问题。
另外，如上所述，作为Ag的添加剂举了Zn的例子，但除了Zn之外还可以将In、Sn及Cr等元素作为添加剂使用。它们的添加剂都具有强氧化倾向，其氧化物具有导电性。
下面，将具有根据另外实施例的这种布线的薄膜晶体管阵列面板进行描述。
首先，参照图21至图22，详细说明根据本发明第三实施例的用于液晶显示器的薄膜晶体管阵列面板结构。
图21是根据本发明第三实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图22是沿着图21所示的线XXII-XXII′的薄膜晶体管阵列面板截面图。
在绝缘基片10上形成向Ag添加Zn的Ag(Zn)合金组成的栅极布线22、24、26。这时，在栅极布线22、24、26表面及边界面上形成由添加剂Zn氧化形成的ZnOx层。栅极布线包括横向延伸的扫描线或栅极线22、与栅极线22末端连接并从外部信号线接收扫描信号且向栅极线22传送的栅极衬垫24及栅极线22一部分的薄膜晶体管栅极26。栅极线22突起部与将要描述的像素电极82连接的存储电容器导体64重叠，以形成用于提高像素电荷的电荷存储能力的存储电容器。
优选由氮化硅类组成的栅极绝缘层10在基片10和栅极布线22、24、26上形成。栅极24被栅极绝缘层30覆盖。
优选地，在栅极绝缘层图案30上形成由氢化非晶硅类半导体组成的半导体图案40。优选地，在半导体图案40上形成由重掺杂磷类n型杂质的非晶硅类组成的欧姆接触图案55、56。
欧姆接触层55、56上分别形成薄膜晶体管源极65和漏极66。数据布线还包括横向形成并与源极65连接的数据线62、与数据线62一末端连接且接收来自外部装置的图像信号的数据衬垫68及与栅极线22突起部重叠的存储电容器导体64。这时，数据布线62、64、65、66、68由向Ag添加Zn的Ag(Zn)合金组成。这时，在数据布线62、64、65、66、68表面及边界面上形成由添加剂Zn氧化形成的ZnOx层。
欧姆接触层55、56具有降低其下部半导体图案40和其上部数据布线62、64、65、66、68接触电阻的作用。
虽然在图中未示出，在数据布线62、64、65、66、68和未被数据布线62、64、65、66、68遮挡的半导体上可以形成由氧化硅或氮化硅等绝缘材料组成的层间绝缘层。
在栅极绝缘层30上部像素区域上纵向形成露出漏极65和存储电容器导体64的开口部C1、C2的红、绿、蓝滤色器R、G、B。在这里，可以看出，红、绿、蓝滤色器R、G、B边界数据线62上部相一致，但也可以具有在数据线62上部相互重叠、遮挡像素区域之间泄露光的功能，在形成栅极及数据衬垫24、68的衬垫部上未形成。
在红、绿、蓝滤色器上形成平坦化特性优秀并低电容率的丙烯酸系有机绝缘材料或如同Si:O:C或Si:O:F等用化学汽相沉积形成的、具有4.0以下电容率的低电容率绝缘材料组成的钝化层70。这种钝化层70具有与栅极绝缘层30一起露出栅极衬垫24、数据衬垫68、漏极66及存储电容器导体64的接触孔74、78、76、72。这时，露出漏极66及存储电容器导体64的接触孔76、72位于滤色器R、G、B开口部C1、C2内侧，如上所述在滤色器R、G、B下部追设层间绝缘层时，与层间绝缘层具有同一图案。
在钝化层70上形成从薄膜晶体管接收图像信号且与上板电极一起产生电场的像素电极82。像素电极82由ITO或IZO等透明导电材料组成，通过接触孔76与漏极物理、电连接且接收图像信像素电极82与栅极线22及数据线62重叠提高纵横比，但也可以不重叠。而且，像素电极通过接触孔72与存储电容器导体64连接并向导体64传送图像信号。
另外，栅极衬垫24及数据衬垫68上形成通过接触孔74、78分别与它们连接的辅助栅极衬垫86及辅助数据衬垫88，它们起到补充衬垫24、68和外部电路装置的粘合力并保护衬垫的作用，但它并非必需，是否适用它具有选择性。
参照图23A至图27B和前面的图21及图22，详细说明根据本发明第三实施例的制造用于液晶显示器的薄膜晶体管阵列面板的方法。
首先，如图23A至图23B所示，沉积Ag(Zn)薄膜并用掩膜的第一光学蚀刻工序进行干蚀刻或湿蚀刻，在基片10上形成包括栅极线22、栅极衬垫24、及栅极26的栅极布线。Ag(Zn)薄膜用直流磁控管溅射等方法转换沉积Ag和Zn形成。接着，在约300℃下进行热处理，扩散Zn，在栅极布线22、24、26表面及边界面形成ZnOx层。
如图24A及24B所示，用化学汽相沉积法分别以1,500-5,000
Figure C0282691000341
500-2,000300-600
Figure C0282691000343
厚度连续沉积栅极绝缘层30、氢化非晶硅类半导体和重掺杂磷类n型杂质的非晶硅，用掩膜的光学蚀刻工序制作布线图案，对非晶硅层和掺杂的非晶硅层顺次制作布线图案，形成半导体图案40和欧姆接触层50。
如图25A及图25B所示，沉积Ag(Zn)合金层之后，用掩膜的光学蚀刻工序制作布线图案，形成包括数据线62、源极65、漏极66、数据衬垫68、及存储电容器导体64的数据布线。Ag(Zn)薄膜用直流磁控管溅射等方法转换沉积Ag和Zn形成。在约300℃下进行热处理，扩散Zn，在数据布线62、64、65、66、68表面及边界面形成ZnOx层。
接着，蚀刻未被源极65和漏极66遮挡的欧姆接触层50，露出源极65和漏极66之间半导体层40，将欧姆接触层55、56分为两部分。继续沉积氮化硅或氧化硅，可以形成层间绝缘层(未示出)。
形成数据布线62、64、65、66、68和层间绝缘层(未示出)之后，如图26A至图26B所示，分别顺次涂布包括红、绿、蓝颜料的感光性有机材料，通过光学蚀刻工序顺次形成红、绿、蓝滤色器R、G、B。在工序中形成红、绿、蓝滤色器R、G、B时也一同形成露出漏极66和存储电容器导体64的开口部C1、C2。这是为了以后在钝化层70上将漏极66和存储电容器导体64作为接触孔形成时很好地形成剖面的缘故。
如图27A及图27B所示，涂布具有基片10的低电容率，并平坦化特性优秀的有机绝缘材料或用化学汽相沉积沉积具有4.0以下低电容率的Si:O:F，Si:O:C等低电容率绝缘材料，以形成钝化层70，用掩膜的光学蚀刻工序与栅极绝缘层30一起制作布线图案形成接触孔72、74、76、78。这时，露出漏极66和存储电容器导体64的接触孔76、74在滤色器R、G、B的开口部C1、C2内侧形成。如此，本发明中，在滤色器R、G、B上预先形成开口部C1、C2之后，对钝化层70制作布线图案，形成露出漏极66和存储电容器导体64的接触孔76、74，以便可以良好地形成剖面。
最后，如图21至图23所示，沉积400-500
Figure C0282691000351
厚度ITO或IZO层，用掩膜的光学蚀刻工序进行蚀刻，形成像素电极82、辅助栅极衬垫84、及辅助数据衬垫88。
这种方法如上所述，可以在用五枚掩膜的制造方法中适用，但用四枚掩膜的用于液晶显示器的薄膜晶体管阵列面板制造方法中也可以同样适用。对此将参照图详细说明。
首先，参照图28至图30，详细说明根据本发明实施例的用于液晶显示器的薄膜晶体管阵列面板结构。
图28是根据本发明实施例的用于液晶显示器的薄膜晶体管阵列布局图，而图29及图30是分别沿着图28的线XXIX-XXIX′及线XXX-XXX′的薄膜晶体管阵列面板截面图。
在绝缘基片10上形成向Ag添加Zn的Ag(Zn)合金组成的栅极布线22、24、26。在栅极布线22、24、26表面及边界面上形成由添加剂Zn氧化形成的ZnOx层。栅极布线包括横向延伸的扫描信号线或栅极线22、与栅极线22一末端连接接收来自外部装置的扫描信号向栅极线22传送的栅极衬垫24及栅极线22一部分的薄膜晶体管栅极26。而且，栅极布线包括与栅极线22平行形成、接收来自外部装置的输入到上板共同电极的共同电极类电压的存储电极线28。存储电极线28与将要描述的像素电极82连接的存储电容器导体64重叠，组成用于提高像素电荷存储能力的存储电容器。
优选地，栅极布线22、24、26、28及基片10上形成氮化硅类组成的栅极绝缘层30。
在栅极绝缘层30上形成由氢化非晶硅类半导体组成的半导体图案42、48，在半导体图案42、48上由重掺杂磷类n型杂质的非晶硅类组成的欧姆接触层图案(或中间层图案)55、56、58。
接触层图案55、56、58上形成如同栅极布线向Ag添加Zn的Ag(Zn)合金组成的数据布线和存储电容器导体图案。数据布线包括纵向形成的数据线62、与数据线62一末端连接接收来自外部装置的图像信号的数据衬垫68、由数据线62分枝的薄膜晶体管源极组成的数据线部，而且，包括与数据线部62、64、65相分离并对于栅极26或薄膜晶体管通道部C位于源极65对面的薄膜晶体管漏极66。而且，数据布线包括与漏极66连接并与存储电极线28重叠组成存储电容器的存储电容器导体64。当不形成存储电极线28时，也不形成存储电容器导体64。
在数据布线62、64、65、66、68的表面及边界面上形成由添加剂Zn氧化形成的ZnOx层。
欧姆接触图案55、56、58具有降低其下部半导体图案42、48和其上部数据布线62、64、65、66、68接触电阻的作用，并与数据布线62、64、65、66、68具有完全相同的形态。即数据线部中间层图案55与数据线部62、68、65相同，漏极的中间层图案56与漏极66相同，存储电容器欧姆层58与存储电容器导体64相同。
另外，半导体图案42、48除了薄膜晶体管通道部C之外与数据布线62、64、65、66、68及欧姆接触图案55、56、58具有相同形态。即，在薄膜晶体管通道部C中数据线部62、68、65，特别是源极65和漏极66相分离，数据线部欧姆接触层55和漏极欧姆接触层56也相分离。然而，薄膜晶体管半导体42在此并未断开而连接产生薄膜晶体管通道。
在数据布线62、64、65、66、68和未被它们遮挡的栅极绝缘层30上形成红、绿、蓝滤色器R、G、B，这种滤色器R、G、B与第一实施例相同，具有露出漏极66及存储电容器导体64的多个开口部C1、C2。
红、绿、蓝滤色器R、G、B由平坦的感光性有机绝缘层或低电容率绝缘材料组成的钝化层70覆盖，钝化层70具有露出漏极66、数据衬垫68及存储电容器导体64的接触孔72、76、78，与栅极绝缘层30一起形成露出栅极衬垫24的接触孔74。这时也如同第一实施例，露出漏极66及存储电容器导体64的接触孔76、72在滤色器R、G、B开口部C1、C2内侧形成。
在钝化层70上形成从薄膜晶体管接收图像信号与上板电极产生电场的像素电极82。像素电极82由ITO或IZO类透明导电材料形成，并通过接触孔76与漏极66物理、电连接且接收图像信号。像素电极82与相邻的栅极线22及数据线62重叠提高开口率，但也可以不重叠。而且，像素电极82通过接触孔72与存储电容器导体64连接，并向导体64传送图像信号。
另外，在栅极衬垫24及数据衬垫68上形成通过接触孔74、78分别与它们连接的辅助栅极衬垫84及辅助数据衬垫88，它们具有补充与外部电路装置的粘合力并保护衬垫的作用，但并非必需，适用与否具有选择性。
下面，将参照图31A至图38C和前面图28至图30，详细说明根据本发明实施例的制造用于液晶显示器的薄膜晶体管阵列面板的方法。
首先，如图31A至31C所示，以1,000-3,000
Figure C0282691000381
厚度沉积Ag(Zn)合金层，用掩膜的第一光学蚀刻工序进行干蚀刻或湿蚀刻，在基片10上形成包括具有栅极26的栅极线22、栅极衬垫24及存储电极线28的栅极布线。Ag(Zn)薄膜用直流磁控管溅射等方法转换沉积Ag和Zn形成。接着，在约300℃下进行热处理，扩散Zn，在栅极布线22、24、26表面及边界面形成ZnOx层。
如图32A和图32B所示，在基片10上通过化学汽相沉积以1,500-5,000
Figure C0282691000382
500-2,000
Figure C0282691000383
300-600
Figure C0282691000384
厚度连续沉积栅极绝缘层30、半导体层40、中间层50。在中间层50形成由Ag(Zn)组成的数据导电层60，在其上面以1-2微米厚度涂布感光层110。
然后，通过第二掩膜向感光层110照射光后显像，如图33B及33C所示，形成感光层图案112、114。这时，使感光层图案112、114中位于薄膜晶体管通道部C，即位于源极65和漏极66之间的第一部分114厚度比位于数据布线部A，即位于将形成数据布线62、64、65、66、68部分的第二部分112厚度小，其它部分B的感光层则全部除去。这时，在通道部C上剩下的感光层114厚度和在数据布线部A上剩下的感光层112厚度之比应根据以后所述的蚀刻工序条件而有所不同，优选地，使第一部分114厚度在第二部分厚度1/2以下，例如，4,000
Figure C0282691000391
以下。
像这样，根据位置使感光层112和114具有不同厚度的方法可以有多种。为了调节C区域光透射量，主要形成狭缝或晶格状图案或使用半透明层。
优选地，位于狭缝之间的图案线宽或图案之间的距离，即狭缝宽度比曝光时使用的曝光机的分解能小，当利用半透明层时，制造掩膜时为了调节透射比利用具有不同透射比的薄膜或厚度不同的薄膜。
若通过这种掩膜向感光层110照射光，直接露于光的部分完全分解高分子，在形成狭缝图案或半透明层的部分中，因为光照射量少，所以分解高分子处在不完全分解的状态，被遮光层遮挡的部分中高分子几乎不分解。若接着显像感光层110，只剩下高分子未分解的部分，在照射光的中央部分中可以剩下比完全未照射光的部分薄的感光层110。这时，若延长曝光时间，高分子可能被完全分解，所以应防止这种事情的发生。
感光图案112和114的第一部分114可以通过回流获得。即，感光层100由可回流材料组成并通过普通具有不透明或半透明部分的普通掩膜曝光。然后，将感光层110进行显像并进行回流，以便部分感光层110向下流到没有光致刻蚀剂的区域，从而形成薄的部分114。
接着，对感光层图案114及其下部层，即对导体层60、中间层50及半导体层40进行蚀刻。这时，在数据布线部A上原封不动地剩下原来数据布线及其下部层，在通道部C上只剩下半导体层，在其余部分B上应全部除去上面三个层60、50、40，露出栅极绝缘层30。
首先，如图34A及图34B所示，除去其它部分B露出的导体层60，露出其下部中间层50。在该过程中干蚀刻或湿蚀刻都可以使用，这时，优选是在蚀刻导体层60而几乎不蚀刻感光层图案112、114的条件下进行。然而，干蚀刻时，很难找到只蚀刻导体层60而不蚀刻感光层图案112、114的蚀刻条件，所以可以在感光层图案112、114也一起被蚀刻的条件下进行。这时，使第一部分114厚度比湿蚀刻更厚，以防止在此过程中除去第一部分114而露出下部导体层60的现象的出现。
因此，如图34A及图34B所示，只剩下通道部C及数据布线部B的导体层即源/漏极导体67和存储电容器导体64，除去其它部分B的导体层60，露出其下部中间层50。这时，剩下的导体67、64除了未分离源极及漏极65、66而连接之外与数据布线62、64、65、66、68具有相同形态。而且，当使用干蚀刻时，感光层图案112、114也一定程度的被蚀刻。
接着，如图35A及图35B所示，用干蚀刻方法与感光层第一部分114同时除去其它部分B露出的中间层50及其下部半导体层40。此时的蚀刻按蚀刻感光层图案112、114和中间层50、半导体层40(半导体层和中间层几乎无蚀刻条件)的顺序进行，但不能蚀刻露出的栅极绝缘层30。这时，当感光层图案112、114和半导体层40的蚀刻比相同时，第一部分114厚度等于半导体层40和中间层50厚度相加之和或比其小。
结果，如图35A及35B所示，除去通道部C第一部分114，露出源/漏极导体67，除去其它部分B中间层50及半导体层40，露出其下部栅极绝缘层30。另外，也蚀刻数据布线部A第二部分112，所以其厚度也变薄。而且，在该工序中完成半导体图案42、48。附图标号57和58分别表示源/漏极导体图案67下部中间层图案和存储电容器导体64下部中间层图案。
接着，通过抛光除去留在通道部C的源/漏极导体图案67表面的感光层残渣。
接着，在300℃下对数据布线62、64、65、66、68进行热处理，扩散Zn，在数据布线62、64、65、66、68表面及边界面形成ZnOx层。这种热处理工序可以在对数据布线62、64、65、66、68制作布线图案之后进行。即，可以在从图34A及图34B工序到未进入图35A及图35B工序之前进行。
下面，如图36A及图36B所示，进行蚀刻除去通道部C源/漏极导体67及其下部源/漏极欧姆层57。
因此，分离源极65和漏极66的同时完成数据布线62、64、65、66、68和其下部的欧姆接触图案55、56、58。
最后，除去留在数据布线部A的感光层第二部分112。可选地，除去第二部分112的工序可以在除去通道部C源/漏极导体67之后、除去其下部源/漏极接触层57之前进行。
如上所述，交替进行干蚀刻和湿蚀刻或只使用干蚀刻。属于后者时，因为只使用一种蚀刻，所以工序比较简单，但很难找到适合的蚀刻条件。相反，属于前者时，比较容易找到蚀刻条件，但工序比后者复杂。
像这样，完成数据布线62、64、65、66、68、欧姆接触图案55、56、58及半导体图案42、48之后。如图37A至37C所示，涂布包括红、绿、蓝颜料的感光性材料，通过曝光及显像的光学工序制作布线图案，顺次形成红、绿、蓝滤色器R、G、B，同时在红、绿、蓝滤色器R、G、B形成露出漏极66及存储电容器导体64的开口部C1、C2。
在薄膜晶体管通道部C上可以形成红或绿滤色器组成的光遮挡层，这是为了比较干净地遮挡或吸收入射到通道部C的短波长的可视光线。
接着，在基片10上部用丙烯酸系有机材料涂布覆盖红、绿、蓝滤色器R、G、B的钝化层70或用化学汽相沉积沉积4.0以下低电容率绝缘材料，用掩膜的光学蚀刻工序对钝化层70和绝缘层30一起制作布线图案，形成分别露出漏极66、栅极衬垫24、数据衬垫68、及存储电容器导体64的接触孔72、74、78、76。这时，如同第三实施例，分别露出数据衬垫68及存储电容器导体64的接触孔72、76在滤色器R、G、B开口部C1、C2内侧形成，并良好地形成接触孔72、76的剖面。这种本发明中与第一实施例相同，在滤色器R、G、B形成开口部C1、C2之后，形成分别露出数据衬垫68及存储电容器导体64的接触孔72、76，可以良好地形成接触孔72、76的剖面，因此不用追加良好形成剖面的单独工序，所以可以简化制造工序。
最后，如图28至图30所示，沉积400-500
Figure C0282691000421
厚度的ITO或IZO，用掩膜的光学蚀刻工序进行蚀刻，形成多个像素电极82、辅助栅极衬垫84及辅助数据衬垫88。
本发明的第四实施例中，形成红、绿、蓝滤色器R、G、B之前为了防止包含颜料的感光性材料污染薄膜晶体管通道部C，也可以追设由氮化硅等组成的绝缘层。
这种本发明的第四实施例中不仅具有第三实施例效果，还可以用一个掩膜形成数据布线62、64、65、66、68和其下部欧姆接触图案55、56、58及半导体图案42、48，并在该过程中分离源极65和漏极66，简化了制造工序。
上述薄膜晶体管阵列面板可以用各种方法进行制造。
如上所述，Ag(Zn)合金添加氧化性能高的Zn，通过热处理向表面和边界面扩散Zn元素，以形成ZnO层，可以寻求防止氧化和增加粘合力、而且提高对干蚀刻剂的耐性。而且，通过热处理位于薄膜内侧的Zn元素扩散出去，薄膜内部就具有了接近纯Ag的低电阻率。而且，ZnO是具有导电性的氧化层，可以解决传统合金工序问题的n+非晶硅层及ITO等透明导电层的高接触电阻问题。

Claims (21)

1. 一种薄膜晶体管阵列面板，包括：
绝缘基片；
第一信号线，在所述绝缘基片上形成；
第一绝缘层，在所述第一信号线上形成；
第二信号线，在所述第一绝缘层上形成并与所述第一信号线交叉；
薄膜晶体管，与所述第一信号线及所述第二信号线连接；
第二绝缘层，在所述薄膜晶体管上形成并具有露出所述薄膜晶体管的电极的第一接触孔；
像素电极，在所述第二绝缘层上形成并通过所述第一接触孔与所述薄膜晶体管的电极连接，
其中所述第一信号线和所述第二信号线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成，
在由银合金组成的所述第一信号线和所述第二信号线中至少一个的表面上形成所述添加剂的氧化物，
所述添加剂的氧化物是导电的，并且
其中在所述第一信号线和所述第二信号线中至少一个的表面上的所述添加剂的第一浓度大于在所述第一信号线和所述第二信号线中至少一个的内部的所述添加剂的第二浓度。
2. 根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述添加剂的氧化物通过对由银合金组成的所述第一信号线和所述第二信号线中至少一个进行热处理形成。
3. 根据权利要求2所述的薄膜晶体管阵列面板，其特征在于，还包括分别在所述第一信号线和所述第二信号线交叉限定的像素区域形成，由包含红、绿、蓝颜料的感光性材料组成，且被所述第二绝缘层覆盖的红、绿、和蓝滤色器。
4. 一种薄膜晶体管阵列面板，包括：
栅极布线，在绝缘基片上形成并包含栅极线及与所述栅极线连接的栅极；
栅极绝缘层，覆盖所述栅极布线；
半导体图案，在所述栅极绝缘层上形成；
数据布线，包括在所述半导体图案上相互分离并在同一层形成的源极及漏极和与所述源极连接并与所述栅极线交叉、限定像素区域的数据线；
钝化层，具有露出所述漏极的第一接触孔；
像素电极，在所述钝化层上形成并通过所述第一接触孔与所述漏极连接，
其中所述栅极布线及所述数据布线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成，
在由银合金组成的所述栅极布线及所述数据布线中至少一个的表面上形成所述添加剂的氧化物，
所述添加剂的氧化物是导电的，并且
其中在所述栅极布线和所述数据布线中至少一个的表面上的所述添加剂的第一浓度大于在所述栅极布线和所述数据布线中至少一个的内部的所述添加剂的第二浓度。
5. 根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，所述添加剂的氧化物通过对由银合金组成的所述栅极布线及所述数据布线中至少一个进行热处理形成。
6. 根据权利要求5所述的薄膜晶体管阵列面板，其特征在于，所述数据布线还包括与所述栅极线或存储电极线重叠以形成存储电容器的存储电容器导体，所述存储电极线与所述栅极线同一层形成。
7. 根据权利要求6所述的薄膜晶体管阵列面板，其特征在于，所述存储电容器导体图案与所述漏极连接。
8. 根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，所述钝化层由丙烯酸基有机材料或具有等于或小于4.0电容率的化学汽相沉积层组成。
9. 根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，除了位于所述源极和漏极之间的通道部之外的所述半导体图案与所述数据布线同一形态形成。
10. 根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，还包括分别在所述像素区域形成，并由包括红、绿、蓝颜料的感光性材料组成，被所述钝化层覆盖的红、绿、蓝滤色器。
11. 一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，在所述绝缘基片上形成且包含栅极线、栅极、及栅极衬垫；
栅极绝缘层，在所述栅极布线上形成且至少具有露出所述栅极衬垫的接触孔；
半导体图案，在所述栅极绝缘层上形成；
欧姆接触图案，在所述半导体图案上形成；
数据布线，在所述欧姆接触图案上形成，与所述欧姆接触图案具有相同形态，并且包含源极、漏极、数据线、以及数据衬垫；
钝化层，在所述数据布线上形成且具有露出所述数据衬垫及所述漏极的接触孔；
透明电极图案，与露出的所述栅极衬垫、数据衬垫、及漏极分别电连接，
其中所述栅极布线及所述数据布线中至少一个由含有Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂的银合金组成。
12. 根据权利要求11所述的薄膜晶体管阵列面板，其特征在于，在由银合金组成的所述栅极布线及所述数据布线中至少一个的表面上形成所述添加剂的氧化物。
13. 根据权利要求12所述的薄膜晶体管阵列面板，其特征在于，还包括：
存储电容线，与所述绝缘基片上的所述栅极布线同一层形成；
存储电容器半导体，与所述存储电容线重叠并与所述半导体图案同一层形成；
存储电容器欧姆接触层，在所述存储电容器半导体上形成并与所述存储电容器半导体具有同一平面形态；以及
存储电容器导体，在所述存储电容器欧姆接触层上形成且与所述存储电容器半导体具有同一平面形态，
其中将所述存储电容器导体与所述透明电极图案进行部分连接。
14. 一种制造薄膜晶体管阵列面板的方法，所述方法包括以下工序：
在绝缘基片上形成栅极布线，所述栅极布线包括栅极线、与所述栅极线连接的栅极、及与所述栅极线连接的栅极衬垫；
形成栅极绝缘层；
形成半导体层；
沉积导电材料并制作布线图案形成包括与所述栅极线交叉的数据线、与所述数据线连接的数据衬垫、与所述数据线连接并与所述栅极邻接的源极、及对于所述栅极位于所述源极对面的漏极的数据布线；
形成钝化层；
对所述钝化层与所述栅极绝缘层一起制作布线图案，形成分别露出所述栅极衬垫、所述数据衬垫、及所述漏极的接触孔；
沉积透明导电层并制作布线图案形成通过所述接触孔分别与所述栅极衬垫、所述数据衬垫、及所述漏极连接的辅助衬垫、辅助数据衬垫和像素电极，
其中所述栅极布线的形成和所述数据布线的形成中至少一个包括以下工序：
通过溅射Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种添加剂形成银合金层；
对所述银合金层制作布线图案；以及
对所述银合金层进行热处理。
15. 根据权利要求14所述的方法，其特征在于，对所述银合金层的热处理在300℃下进行。
16. 根据权利要求14所述的方法，其特征在于，所述数据布线及所述半导体层利用具有第一部分、比所述第一部分厚的第二部分、和比所述第一部分薄的第三部分的感光层图案的光学蚀刻工序一起形成。
17. 根据权利要求16所述的方法，其特征在于，在所述光学蚀刻工序中使所述第一部分位于所述源极和所述漏极之间，使所述第二部分位于所述数据布线上部。
18. 一种制造薄膜晶体管阵列面板的方法，包括以下工序：
在绝缘基片上形成栅极布线，所述栅极布线包括栅极线及与所述栅极线连接的栅极；
形成覆盖所述栅极布线的栅极绝缘层；
在所述栅极绝缘层上形成半导体图案；
形成包括在所述栅极绝缘层上部相互分离并由同一层形成的源极及漏极和与所述源极连接的数据线的数据布线；
形成利用包含红、绿、蓝颜料的感光性材料覆盖所述数据布线的红、绿、蓝滤色器，同时形成露出所述漏极的第一开口部；
形成覆盖所述红、绿、蓝滤色器的钝化层；
对所述钝化层制作布线图案，在所述第一开口部内侧形成露出所述漏极的第一接触孔；
通过所述第一接触孔形成与所述漏极连接的像素电极，
其中所述栅极布线的形成和所述数据布线的形成中至少一个包括以下工序：
通过溅射Ag和包括选自由Zn、In、Sn、及Cr组成的组中至少一种的添加剂形成银合金层；
对所述银合金层制作布线图案；以及
对所述银合金层进行热处理。
19. 根据权利要求18所述的方法，其特征在于，
所述数据布线还包括与所述栅极线或存储电极线重叠以形成存储电容器的存储电容器导体，所述存储电极线与所述栅极线同一层形成；
所述红、绿、蓝滤色器具有露出所述存储电容器导体的第二开口部；以及
所述钝化层具有位于所述第二开口部内侧且露出所述存储电容器导体的第二接触孔。
20. 根据权利要求18所述的方法，其特征在于，还包括以下工序：
在形成所述滤色器之前利用氮化硅或氧化硅形成层间绝缘层。
21. 根据权利要求18所述的方法，其特征在于，所述源极及所述漏极的分离通过光学蚀刻工序形成，感光层图案包括位于所述源极及所述漏极之间并具有第一厚度的第一部分、具有比所述第一厚度厚的第二厚度的第二部分、及比所述第一厚度和所述第二厚度薄的第三部分。
CNB028269101A 2002-01-08 2002-07-02 薄膜晶体管阵列面板及其制造方法 Expired - Fee Related CN100420025C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR2002907 2002-01-08
KR2002-907 2002-01-08
KR1020020000907A KR100825102B1 (ko) 2002-01-08 2002-01-08 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1613152A CN1613152A (zh) 2005-05-04
CN100420025C true CN100420025C (zh) 2008-09-17

Family

ID=19718256

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028269101A Expired - Fee Related CN100420025C (zh) 2002-01-08 2002-07-02 薄膜晶体管阵列面板及其制造方法

Country Status (7)

Country Link
US (2) US7375373B2 (zh)
JP (1) JP4368200B2 (zh)
KR (1) KR100825102B1 (zh)
CN (1) CN100420025C (zh)
AU (1) AU2002367339A1 (zh)
TW (1) TW571444B (zh)
WO (1) WO2003058724A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100677805B1 (ko) * 2003-07-23 2007-02-02 샤프 가부시키가이샤 은 합금 재료, 회로 기판, 전자 장치 및 회로 기판의 제조방법
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
CN101091101A (zh) * 2004-12-27 2007-12-19 新科实业有限公司 通过俄歇电子能谱测量纳米薄膜厚度的方法
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR20080030798A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100959109B1 (ko) * 2007-12-24 2010-05-26 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
KR200449534Y1 (ko) * 2008-01-03 2010-07-16 김상섭 사무의자 다리용 오발구조체
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2458577B1 (en) * 2009-07-24 2017-03-01 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
KR102037514B1 (ko) * 2011-12-21 2019-10-29 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102294480B1 (ko) * 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
KR20160106798A (ko) * 2015-03-02 2016-09-13 삼성디스플레이 주식회사 표시 장치
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5078810A (en) * 1990-02-08 1992-01-07 Seiichi Tanaka Method of making Ag-SnO contact materials by high pressure internal oxidation
CN1280387A (zh) * 1999-07-12 2001-01-17 索尼株式会社 用于电子部件的金属材料,电子部件,电子设备,以及金属材料的处理方法
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
JP2001230418A (ja) * 2000-02-17 2001-08-24 Kobelco Kaken:Kk ポリシリコンｔｆｔ液晶ディスプレイのゲート電極及びポリシリコンｔｆｔ液晶ディスプレイのゲート電極形成用スパッタリングターゲット
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
US6335276B1 (en) * 1998-11-26 2002-01-01 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
KR100441839B1 (ko) * 1996-11-18 2004-11-06 삼성전자주식회사 Tft기판

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0655479B2 (ja) 1986-07-28 1994-07-27 住友化学工業株式会社 光選択透過性フイルムまたはシ−ト
US5607522A (en) * 1991-12-19 1997-03-04 Texas Instruments Incorporated Method of making electrical contact material
US6066599A (en) * 1992-05-12 2000-05-23 American Superconductor Corporation High pressure oxidation of precursor alloys
JP2985763B2 (ja) 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
US5667853A (en) * 1995-03-22 1997-09-16 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP3191704B2 (ja) 1995-03-22 2001-07-23 凸版印刷株式会社 多層導電膜の形成方法
TW385375B (en) * 1996-07-26 2000-03-21 Asahi Glass Co Ltd Transparent conductive film and forming method for transparent electrode
JPH1170610A (ja) 1996-07-26 1999-03-16 Asahi Glass Co Ltd 透明導電膜、および透明電極の形成方法
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
KR19980036499U (ko) * 1996-12-14 1998-09-15 오상수 차량의 전조등 제어장치
JPH10282907A (ja) 1997-04-10 1998-10-23 Toppan Printing Co Ltd 電極基板
JP3267224B2 (ja) * 1997-12-26 2002-03-18 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3085530B2 (ja) 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
TW517095B (en) * 1999-04-23 2003-01-11 Tanaka Precious Metal Ind Co L Method for producing Ag-ZnO electric contact material and electric contact material produced thereby
JP3804357B2 (ja) 1999-09-30 2006-08-02 三菱電機株式会社 無線装置及び無線通信システム
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5078810A (en) * 1990-02-08 1992-01-07 Seiichi Tanaka Method of making Ag-SnO contact materials by high pressure internal oxidation
KR100441839B1 (ko) * 1996-11-18 2004-11-06 삼성전자주식회사 Tft기판
US6335276B1 (en) * 1998-11-26 2002-01-01 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
CN1280387A (zh) * 1999-07-12 2001-01-17 索尼株式会社 用于电子部件的金属材料,电子部件,电子设备,以及金属材料的处理方法
JP2001230418A (ja) * 2000-02-17 2001-08-24 Kobelco Kaken:Kk ポリシリコンｔｆｔ液晶ディスプレイのゲート電極及びポリシリコンｔｆｔ液晶ディスプレイのゲート電極形成用スパッタリングターゲット
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor

Also Published As

Publication number Publication date
AU2002367339A1 (en) 2003-07-24
WO2003058724A1 (en) 2003-07-17
CN1613152A (zh) 2005-05-04
JP2005514671A (ja) 2005-05-19
KR100825102B1 (ko) 2008-04-25
US20080227245A1 (en) 2008-09-18
KR20030060282A (ko) 2003-07-16
US7608494B2 (en) 2009-10-27
US20040238886A1 (en) 2004-12-02
JP4368200B2 (ja) 2009-11-18
TW571444B (en) 2004-01-11
US7375373B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
CN100420025C (zh) 薄膜晶体管阵列面板及其制造方法
CN100371810C (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
CN100480420C (zh) 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法
CN106972025B (zh) 薄膜晶体管阵列基板
TWI423445B (zh) 薄膜導體及製造方法
CN101097928B (zh) 薄膜晶体管阵列基板及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN103765597B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN104620389B (zh) 半导体装置及其制造方法
CN107004718A (zh) 半导体装置及其制造方法
CN102033343A (zh) 阵列基板及其制造方法
CN104205341A (zh) 半导体器件及其制造方法
CN107516471A (zh) 发光面板
CN108028202A (zh) 半导体装置及其制造方法
CN104285286A (zh) 半导体装置及其制造方法
CN107004720A (zh) 半导体装置及其制造方法
CN101908478B (zh) 铜电极结构的制造方法及其应用
CN100367103C (zh) 基片、具有该基片的液晶显示器及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
CN102142396B (zh) 一种边缘电场型液晶显示器阵列基板及其制造方法
CN104538353B (zh) 低温多晶硅(ltps)产品结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121227

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121227

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20120702