JP2005025898A - 半導体記憶装置及びデータ書き込み方法。 - Google Patents

半導体記憶装置及びデータ書き込み方法。 Download PDF

Info

Publication number
JP2005025898A
JP2005025898A JP2003192496A JP2003192496A JP2005025898A JP 2005025898 A JP2005025898 A JP 2005025898A JP 2003192496 A JP2003192496 A JP 2003192496A JP 2003192496 A JP2003192496 A JP 2003192496A JP 2005025898 A JP2005025898 A JP 2005025898A
Authority
JP
Japan
Prior art keywords
memory cell
column
data
storage column
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003192496A
Other languages
English (en)
Other versions
JP4005000B2 (ja
Inventor
Makoto Sakuma
誠 佐久間
Fumitaka Arai
史隆 荒井
Riichiro Shirata
理一郎 白田
Yasuhiko Matsunaga
泰彦 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003192496A priority Critical patent/JP4005000B2/ja
Priority to US10/865,937 priority patent/US7027329B2/en
Priority to KR1020040051894A priority patent/KR100548089B1/ko
Publication of JP2005025898A publication Critical patent/JP2005025898A/ja
Priority to US11/337,653 priority patent/US7149116B2/en
Application granted granted Critical
Publication of JP4005000B2 publication Critical patent/JP4005000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止した半導体記憶装置を提供する。
【解決手段】第一ラッチ12、第二ラッチ13、比較回路11、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6により先書き込み手段、後書き込み手段及びしきい値電圧制御手段を構成する。「先書き込み手段」は、メモリセルカラムC2j−1,C2j,C2j+1,・・・・・から選択された先記憶カラムにデータを書き込む。「後書き込み手段」は、先記憶カラムの書き込み後に、先記憶カラムに隣接する後記憶カラムにデータを書き込む。「しきい値電圧制御手段」は、先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を制御する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体記憶装置に係り、特に不揮発性半導体記憶装置及びそのデータ書き込み方法に関する。
【0002】
【従来の技術】
半導体記憶装置は、高集積/微細化によってセル間の距離が年率約30%で縮小している。不揮発性半導体記憶装置では、浮遊状態にされた導電層(多結晶シリコン)中に電荷を保持することでセルに情報を記憶することを可能にしている。微細な不揮発性半導体記憶装置のワード線に沿った方向での切断面を検討すれば理解できるように、浮遊ゲート電極である第一導電層がSTI等の素子分離絶縁膜を介して対向しており、この互いに対向する第一導電層間の対向側面間容量により、第一導電層間で所謂「近接セル間干渉効果」が発生する。
【0003】
不揮発性半導体記憶装置が微細化されると、第一導電層(浮遊ゲート電極)と第二導電層(制御ゲート電極)の対向面積が小さくなるが、第一導電層と第二導電層の導電層間絶縁膜を介した容量は一定の値を確保する必要がある。即ち、セル間の距離が縮小する結果として3次元的な構造での面積増大させることが不可能となり、従来よりも誘電率の高い絶縁膜を導電層間絶縁膜として用いることが必要になる。しかし、高誘電体を導電層間絶縁膜に適用すると、他の近接効果も問題なる。例えば、高誘電体を導電層間絶縁膜に用いた場合の問題として、導電層間絶縁膜を伝って、第一導電層中の電荷による電界が隣接セルに影響を与えることによる近接セル間の干渉もあり、この近接セル間干渉を抑制する構造が提案されている(特許文献1参照。)。
【0004】
更に、高誘電体を導電層間絶縁膜を介した第一導電層(浮遊ゲート電極)間の容量結合も大きくなるので、近接セル間干渉効果が顕著になる。
【0005】
【特許文献1】
特開2001−168306号公報
【0006】
【発明が解決しようとする課題】
このように、微細な不揮発性半導体記憶装置では、セル間の距離が減少するのに伴って、電荷を保持している“書き込みセル”と電荷を保持していない“消去セル”の間で、近接セル間干渉効果が急激に増大することになる。例えば、図23(a)に示すように、先ず初めに偶数カラムに対しプログラム(書き込み)、ベリファイをした後、図24(b)に示すように奇数カラムに対し同様のプログラム(書き込み)、ベリファイを行えば、図24(a)に示すように、最初に行った偶数カラムのセルのしきい値電圧は、セル間の近接効果によって高く変動してしまい、最終的に必要とされるしきい値分布を超えてしまい、誤書き込みの原因となるという不具合がある。
【0007】
上記問題点を鑑み、本発明は、微細化された半導体記憶装置において、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することが可能な半導体記憶装置、及びこの半導体記憶装置へのデータの書き込み方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の特徴は、複数個のメモリセルトランジスタとこのメモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、メモリセルトランジスタ及び選択トランジスタを駆動し、メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置に関する。即ち、本発明の第1の特徴に係る半導体記憶装置は周辺回路が、先書き込み手段、後書き込み手段及びしきい値電圧制御手段とを備えることを要旨とする。ここで、先書き込み手段は、複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。後書き込み手段は、先記憶カラムの書き込み後に、先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。そして、しきい値電圧制御手段は、先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を制御する。
【0009】
本発明の第2の特徴は、複数個のメモリセルトランジスタとこのメモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、メモリセルトランジスタ及び選択トランジスタを駆動し、メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置のデータ書き込み方法に関する。即ち、本発明の第2の特徴に係る半導体記憶装置のデータ書き込み方法は、以下の各ステップを含むことを要旨とする:
(イ)複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタに書き込む予定の先書き込みデータをラッチするステップ;
(ロ)先記憶カラムの書き込み後に、先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタに書き込む予定の後書き込みデータをラッチするステップ;
(ハ)先書き込みデータと後書き込みデータとを比較し、先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を決定するステップ;
(ニ)この決定に従い、先記憶カラムに属するメモリセルトランジスタにデータを書き込むステップ;
(ホ)先記憶カラムに属するメモリセルトランジスタにデータを書き込んだ後、後記憶カラムに属するメモリセルトランジスタに後書き込みデータを書き込むステップ。
【0010】
本発明の第3の特徴は複数個のメモリセルトランジスタとこのメモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、メモリセルトランジスタ及び選択トランジスタを駆動し、メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置のデータ書き込み方法に関する。即ち、本発明の第3の特徴に係る半導体記憶装置のデータ書き込み方法は、以下の各ステップを含むことを要旨とする:
(イ)複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタに、最終的に必要となるしきい値より低くなる電荷量でデータを書き込むステップ;
(ロ)先記憶カラムの書き込み後に、先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタにデータを書き込むステップ;
(ハ)先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動した後の電圧を測定するステップ;
(ニ)測定に従い、先記憶カラムに属するメモリセルトランジスタに不足分の電荷量を書き込み、最終的に必要となるしきい値を得るステップ。
【0011】
【発明の実施の形態】
次に、図面を参照して、本発明の第1乃至第3の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0012】
又、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【0013】
(第1の実施の形態)
図1に示すように、第1の実施の形態に係る半導体記憶装置は、複数のメモリセルカラムC2j−1,C2j,C2j+1,・・・・・から構成されたメモリセルアレイ1aに、ワード線駆動回路4及びビット線駆動回路2が接続されたNAND型フラッシュメモリ(NAND型EEPROM)である。メモリセルアレイ1aは、行方向に配列される複数のワード線WL1,WL2,・・・・・,WL32と、このワード線WL1,WL2,・・・・・,WL32と直交する列方向に配列される複数のビット線BL2j−1,BL2j,BL2j+1,・・・・・を備えている。そして、メモリセルアレイ1aの列方向には、複数のワード線WL1,WL2,・・・・・,WL32のいずれかにより、それぞれ電荷蓄積状態を制御される電荷蓄積層を有するメモリセルトランジスタが配列されている。
【0014】
図1に示すメモリセルアレイ1aは、列方向に32個のメモリセルトランジスタが配列されてメモリセルカラムC2j−1,C2j,C2j+1,・・・・・を構成した場合を示している。このメモリセルカラムC2j−1,C2j,C2j+1,・・・・・の配列の両端には、列方向に隣接して配置され、メモリセルカラムC2j−1,C2j,C2j+1,・・・・・に配列された一群のメモリセルトランジスタを選択する一対の選択トランジスタが配置されている。この一対の選択トランジスタのそれぞれのゲートには、一対の選択ゲート配線SGD,SGSが接続されている。
【0015】
ビット線駆動回路2は、メモリセルアレイ1aのビット線BL2j−1,BL2j,BL2j+1,・・・・・に接続され、データ書き込み(プログラム)と、読み出しと、再書き込み(再プログラム)と、ベリファイ読み出しを行う。ワード線駆動回路4は、
ワード線WL1,WL2,・・・・・,WL32及び選択ゲート配線SGD,SGSに接続され、メモリセルトランジスタの制御ゲート電極及び選択トランジスタのゲート電極の電位を制御する。
【0016】
メモリセルアレイ1aの奇数番のメモリセルカラム(以下において「奇数カラム」という。)C2j−1,C2j+1,・・・・・に書き込まれるデータは、第一ラッチ12にラッチされ、偶数番のメモリセルカラム(以下において「偶数カラム」という。)C2j,C2j+2,・・・・・・に書き込まれるデータは第二ラッチ13にラッチされる(逆に、奇数カラムC2j−1,C2j+1,・・・・・のデータが、第二ラッチ13にラッチされ、偶数カラムC2j,C2j+2,・・・・・・のデータが第一ラッチ12にラッチされるようにしても良い。)。即ち、メモリセルアレイ1aに書き込まれるデータ(入出力データ)が、入出力データバッファ7を介して、第一ラッチ12又は第二ラッチ13に入力される。
【0017】
第一ラッチ12及び第二ラッチ13には、比較回路11が接続され、比較回路11は、第一ラッチ12及び第二ラッチ13にラッチされているデータを比較してメモリセルアレイ1aに書き込む状態を設定する。第一ラッチ12及び第二ラッチ13は、メモリセルに書き込みを行うための書き込みデータのラッチの他に、再書き込みデータのラッチを行うことも可能である。
【0018】
図1に示すように、比較回路11は、ビット線駆動回路2及びワード線駆動回路4に接続されている。ビット線駆動回路2には、カラムデコーダ3が接続され、ワード制御回路4にはロウデコーダ4が接続されている。そして、カラムデコーダ3及びロウデコーダ4には、アドレスバッファ6が接続されている。アドレスバッファ6からのアドレス信号は、カラムデコーダ3を介してビット線駆動回路2に入力され、更に、ロウデコーダ4を介してワード制御回路4に入力される。
【0019】
ビット線駆動回路2は、主にCMOSフリップフロップ(FF)からなるセンスアンプを備え、センスアンプはメモリセルアレイ1aのビット線BL2j−1,BL2j,BL2j+1,・・・・・の電位を検知するためのセンス動作、書き込み後のベリファイ読み出しのためのセンス動作を行う。
【0020】
図1に示した第一ラッチ12、第二ラッチ13、比較回路11、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6等の周辺回路により第1の実施の形態に係る半導体記憶装置の先書き込み手段、後書き込み手段及びしきい値電圧制御手段を構成している。ここで、「先書き込み手段」は、図1に示した複数本のメモリセルカラムC2j−1,C2j,C2j+1,・・・・・から1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。「後書き込み手段」は、先記憶カラムの書き込み後に、先記憶カラムに対しインターディジタルに(交差指状に交互に)それぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。そして、「しきい値電圧制御手段」は、先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を制御する。
【0021】
図1に示した第一ラッチ12、第二ラッチ13、比較回路11、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6等の周辺回路のすべては、メモリセルアレイ1aと同一半導体チップにモノリシックに集積化されても良く、第一ラッチ12、第二ラッチ13、比較回路11、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6の内のいくつかが他の半導体チップに集積化されたハイブリッド集積回路の構成でも良い。
【0022】
図3は、第1の実施の形態に係る半導体記憶装置における近接効果の距離依存性を示す。隣接メモリセルトランジスタとの距離をLとしている。先記憶カラムである偶数カラムC2j,C2j+2,・・・・・に先に書き込み、次に隣接した後記憶カラム奇数カラムC2j−1,C2j+1,・・・・・に書き込みをした場合、偶数カラムC2j,C2j+2,・・・・・のメモリセルトランジスタの制御ゲート電極の電位変化ΔVcgは、隣接メモリセルトランジスタとの距離Lが大きくなるほど、小さくなることを示している。即ち、先記憶カラムの偶数カラムC2j,C2j+2,・・・・・の制御ゲート電極の電位変化ΔVcgは1/Lに比例する。
【0023】
第1の実施の形態に係る半導体記憶装置によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することができる。
次に、図1に示す第1の実施の形態に係る半導体記憶装置(NAND型EEPROM)の基本動作について説明する。以下の説明を分かり易くするため、メモリセルトランジスタには、データ”0”、”1”が記憶されるものとし、メモリセルトランジスタのしきい値電圧が低い状態、例えばしきい値電圧が負の状態を”0”状態とし、メモリセルトランジスタのしきい値電圧が高い状態、例えばしきい値電圧が正の状態を”1”状態とする。又、メモリセルトランジスタに関しては、”0”状態を「消去状態」とし、”1”状態を「書き込み状態」とする。「書き込み」というときは、「”0”書き込み」と「”1”書き込み」を含むものとし、「”0”書き込み」とは、消去状態(”0”状態)を維持することをいい、「”1”書き込み」とは、”0”状態から”1”状態に変化させることをいうものとする。
【0024】
[書き込み動作]
書き込み動作では、ビット線BL2j−1,BL2j,BL2j+1,・・・・・の電位は、そのビット線BL2j−1,BL2j,BL2j+1,・・・・・に繋がる選択されたメモリセルトランジスタに対する書き込みデータに応じた値に設定される。例えば、書き込みデータが”1”の場合(”1”書き込みの場合)には、接地電位(0V)Vssに設定され、書き込みデータが”0”の場合(”0”書き込みの場合)には、電源電位Vccに設定される。又、選択ゲート線SGDの電位は、電源電位Vccに設定され、接地電位側の選択ゲート線SGSの電位は、接地電位(0V)Vssに設定される。”1”書き込みの場合、選択されたメモリセルトランジスタのチャネルには、接地電位(0V)Vssが伝達される。一方、”0”書き込みの場合、選択されたメモリセルトランジスタのチャネルの電位は、Vcc−Vthsg(Vthsgは選択トランジスタのしきい値電圧)になる。この後、ビット線BL2j−1,BL2j,BL2j+1,・・・・・側の選択トランジスタはカットオフするため、選択されたメモリセルトランジスタのチャネルは、Vcc−Vthsgの電位を維持しつつ、フローティング状態になる。
【0025】
なお、選択されたメモリセルトランジスタが最も選択トランジスタに近いメモリセルトランジスタではなく、且つ、選択されたメモリセルトランジスタよりも選択トランジスタ側に位置するメモリセルトランジスタ(選択されたメモリセルトランジスタよりも選択トランジスタ側に複数のメモリセルトランジスタが存在する場合は、その内の少なくとも1つのメモリセルトランジスタ)のしきい値電圧が正の電圧Vthcellである場合には、選択されたメモリセルトランジスタのチャネルは、Vcc−Vthcellの電位を維持しつつ、フローティング状態になる。
【0026】
この後、選択されたワード線、即ち、選択されたメモリセルトランジスタの制御ゲート電極には、書き込み電位Vpp、例えば約20Vが印加され、非選択のワード線、即ち、非選択のメモリセルトランジスタの制御ゲート電極には、中間電位Vpass、例えば約10Vが印加される。このとき、”1”書き込みの対象となる選択されたメモリセルトランジスタについては、チャネル電位が接地電位(0V)Vssであるため、浮遊ゲート電極とチャネルとの間に”1”書き込みに必要な高電圧がかかり、F−Nトンネル効果により、チャネルから浮遊ゲート電極へ電子が移動する。その結果、選択されたメモリセルトランジスタのしきい値電圧は上昇し、例えば負から正へ移動する。
【0027】
一方、”0”書き込みの対象となる選択されたメモリセルトランジスタについては、チャネル電位がVcc−Vthsg又はVcc−Vthcellであり、且つ、チャネルがフローティング状態になっている。このため、ワード線にVpp又はVpassが印加されると、制御ゲート電極とチャネルの間の容量カップリングにより、チャネルの電位が上昇する。その結果、浮遊ゲート電極とチャネルとの間に”1”書き込みに必要な高電圧は印加されず、選択されたメモリセルトランジスタのしきい値電圧は現状を維持する、つまり消去状態を維持する。
【0028】
[消去動作]
データ消去は、すべてのワード線(制御ゲート電極)WL1,WL2,・・・・・,WL32を0Vに設定し、且つ、選択ゲート線SGD、SGSを初期電位Vに設定した後、フローティング状態にする。この後、メモリセルトランジスタが形成されているウエル領域に、消去のための高電位VppE、例えば約20Vを印加する。このとき、ワード線(制御ゲート電極)の電位が0V、ウエル領域の電位がVppEであるため、制御ゲート電極とウエル領域との間には、消去を行うために十分な高電圧が印加される。従って、すべてのメモリセルトランジスタでは、F−Nトンネル効果により、浮遊ゲート電極内の電子がウエル領域に移動し、メモリセルトランジスタのしきい値電圧が低下して、例えば負となる。
【0029】
[読み出し動作]
データ読み出しは、ビット線BL2j−1,BL2j,BL2j+1,・・・・・の電位をメモリセルトランジスタのデータに応じて変化させ、この変化を検出することにより行う。先ず、データ読み出しの対象となるメモリセルトランジスタが接続されるビット線(すべてのビット線又はビット線シールド方式などを採用する場合には一部のビット線)BL2j−1,BL2j,BL2j+1,・・・・・をプリチャージし、このビット線BL2j−1,BL2j,BL2j+1,・・・・・を、プリチャージ電位、例えば電源電位Vccに設定した後、フローティング状態にする。
【0030】
この後、選択されたワード線、即ち、選択されたメモリセルトランジスタの制御ゲート電極を0Vに設定し、非選択のワード線(非選択のメモリセルトランジスタの制御ゲート電極)及び選択ゲート配線SGDを電源電位Vcc、例えば約3Vに設定する。このとき、選択されたメモリセルトランジスタのデータが”1”の場合、つまりメモリセルトランジスタのしきい値電圧Vthが0より大の場合、選択されたメモリセルトランジスタは、オフ状態になるため、このメモリセルトランジスタが接続されるビット線BL2j−1,BL2j,BL2j+1,・・・・・は、プリチャージ電位を維持する。
【0031】
一方、選択されたメモリセルトランジスタのデータが”0”の場合、つまりメモリセルトランジスタのしきい値電圧Vthが0より小の場合、選択されたメモリセルトランジスタは、オン状態になる。その結果、選択されたメモリセルトランジスタが接続されるビット線BL2j−1,BL2j,BL2j+1,・・・・・の電荷はディスチャージされ、そのビット線の電位はプリチャージ電位からΔVだけ下がる。
【0032】
このように、メモリセルトランジスタのデータに応じてビット線BL2j−1,BL2j,BL2j+1,・・・・・の電位が変化するため、この電位変化をビット線駆動回路2のセンスアンプによって検出すれば、メモリセルトランジスタのデータを読み出すことができる。
【0033】
図6を用いて第1の実施の形態に係る半導体記憶装置の書き込み方法におけるしきい値電圧の設定方法を説明する。ここでは、偶数カラムC2j,C2j+2,・・・・・のデータが第一ラッチ12にラッチされ、且つ先に書き込まれる先記憶カラムとなり、奇数カラムC2j−1,C2j+1,・・・・・のデータが第二ラッチ13にラッチされ、且つ後から書き込まれる後記憶カラムとなる場合について説明する。
【0034】
(イ)先ず、ステップS101において、第一ラッチ12にラッチされた偶数カラムC2j,C2j+2,・・・・・のデータと第二ラッチ13にラッチされた奇数カラムC2j−1,C2j+1,・・・・・のデータの比較を行う。
【0035】
(ロ)次に、ステップS102において、第一ラッチ及び第二ラッチの両方に”1”がラッチされていると判定された場合には、ステップS103に進む。一方、ステップS102において、第一ラッチ及び第二ラッチの両方に”1”がラッチされていると判定されない場合には、しきい値電圧の設定処理はしないで処理を終了する。
【0036】
(ハ)ステップS103において、先に書き込まれる偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が低めになるように設定し、その後処理を終了する。
【0037】
本発明の第1の実施の形態に係る半導体記憶装置の書き込み方法におけるしきい値電圧を設定する別の方法を図7を用いて説明する。
【0038】
(イ)先ず、ステップS201において、先に書き込まれる偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が低めになるように設定する。
【0039】
(ロ)次に、ステップS202において、第一ラッチ12にラッチされた偶数カラムC2j,C2j+2,・・・・・のデータと、第二ラッチ13にラッチされた奇数カラムC2j−1,C2j+1,・・・・・のデータの比較を行い、ステップS203に進む。
【0040】
(ハ)ステップS203において、第一ラッチ12及び第二ラッチ13の両方に”1”にラッチされていないと判定された場合、ステップS204に進む。ステップS203において、第一ラッチ及び第二ラッチの両方に”1”にラッチされていると判定された場合は処理を終了する。
【0041】
(ニ)ステップS204において、低めになるように設定されていたしきい値電圧を正常値になるように再設定し、その後、処理を終了する。
【0042】
本発明の第1の実施の形態に係る半導体記憶装置の書き込み方法を、図4と図5を参照しながら図8のフローチャートを用いて説明する。ここでは、偶数カラムC2j,C2j+2,・・・・・から書き込み、次に奇数カラムC2j−1,C2j+1,・・・・・を書き込む場合を例として説明する。この際、必要に応じて、図4(a)に示すように、後からプログラムされる隣の奇数カラムC2j−1,C2j+1,・・・・・のメモリセルトランジスタからの受ける近接効果によるしきい値電圧の上昇分だけ、ベリファイ後のメモリセルトランジスタのしきい値電圧設定を低めにしておく。しきい値電圧を低めに設定する必要性及び設定の手順は、図6及び図7で説明した方法が採用可能である。しきい値電圧を低めに設定するためにはベリファイ電位を低めに設定したり、ビット線BL2j−1,BL2j,BL2j+1,・・・・・電位を高めに設定する等の方法が採用可能である。
【0043】
(イ)先ず、ステップS301において、偶数カラムC2j,C2j+2,・・・・・のメモリセルトランジスタのデータ書き込みを行い、ステップS302に進む。
【0044】
(ロ)次に、ステップS302において、偶数カラムC2j,C2j+2,・・・・・のベリファイを行い、ステップS303に進む。
【0045】
(ハ)ステップS303において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されているかどうか判断し、正しければステップS304に進む。ステップS303において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されていなければ、ステップS301に戻り、条件を変えて書き込みが行なわれる(再書き込み)。
【0046】
(ニ)ステップS304においては、奇数カラムC2j−1,C2j+1,・・・・・にデータの書き込みを行い、ステップS305に進む。図5に示すように、奇数カラムC2j−1,C2j+1,・・・・・に書き込まれる際に、近接効果により偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が変動し、最終的に必要とされるしきい値電圧になる。
【0047】
(ホ)ステップS305において、奇数カラムC2j−1,C2j+1,・・・・・のベリファイを行い、ステップS306に進む。
【0048】
(ヘ)ステップS306において、奇数カラムC2j−1,C2j+1,・・・・・のしきい値電圧が所望する値に設定されていなければ、ステップS304に戻り、再び条件を変えて書き込みが行なわれる(再書き込み)。このベリファイ時には、ビット線シールド方式によってデータ読み出しを行う。即ち、偶数カラムC2j,C2j+2,・・・・・のデータの読み出しを行っている期間に、奇数カラムC2j−1,C2j+1,・・・・・のビット線BL2j−1,BL2j,BL2j+1,・・・・・は所定電位、例えばVss(0V)に固定する。一方、ステップS306において、奇数カラムC2j−1,C2j+1,・・・・・のしきい値電圧が所望する値に設定されていれば、処理を終了する。
【0049】
第1の実施の形態に係る半導体記憶装置及びその書き込み方法は、上記説明に限定されるものではなく種々の変形が可能である。例えば上記説明では、プログラムとベリファイを偶数カラムC2j,C2j+2,・・・・・のメモリセルトランジスタから行う場合について説明したが、その順序を逆にして先記憶カラムを奇数カラムC2j−1,C2j+1,・・・・・にしても良いことは勿論である。
【0050】
なお、図1にはNAND型のフラッシュメモリを示したが、第1の実施の形態に係る半導体記憶装置のメモリセルトランジスタトランジスタの構造は図9に示すようなAND型のフラッシュメモリや図示を省略したDINOR型フラッシュメモリにも同様に適用可能である。
【0051】
第1の実施の形態に係る半導体記憶装置の書き込み方法によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することができる。
【0052】
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体記憶装置は、図10に示すように、第一ラッチ12と第二ラッチ13がデータセレクタ14に接続されており、更に、データセレクタ14はビット線駆動回路2とワード線駆動回路4に接続されている。データセレクタ14は、第一ラッチ12又は第二ラッチ13の選択を行い、書き込みデータの切り替えを行う。
【0053】
図10に示した第一ラッチ12、第二ラッチ13、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ロウデコーダ5、アドレスバッファ6等の周辺回路により第2の実施の形態に係る半導体記憶装置の先書き込み手段、後書き込み手段及びしきい値電圧制御手段を構成している。ここで、「先書き込み手段」は、図10に示した複数本のメモリセルカラムC2j−1,C2j,C2j+1,・・・・・から1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。「後書き込み手段」は、先記憶カラムの書き込み後に、先記憶カラムに対しインターディジタルに(交差指状に交互に)それぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む。そして、「しきい値電圧制御手段」は、先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を制御する。他は、第1の実施の形態に係る半導体記憶装置と基本的に同様な回路構成であるので、重複した説明を省略する。
【0054】
第一ラッチ12、第二ラッチ13、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6等の周辺回路のすべてが、メモリセルアレイ1aと同一半導体チップにモノリシックに集積化されても良く、第一ラッチ12、第二ラッチ13、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ワード制御回路4、ロウデコーダ4、アドレスバッファ6の内のいくつかが他の半導体チップに集積化されたハイブリッド集積回路の構成でも良い。
【0055】
第2の実施の形態に係る半導体記憶装置によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することができる。
【0056】
本発明の第2の実施の形態に係る半導体記憶装置の書き込み方法を、図11を用いて説明する。図11では、偶数カラムC2j,C2j+2,・・・・・が先記憶カラムであり、偶数カラムC2j,C2j+2,・・・・・のデータが第一ラッチ12にラッチされ、後記憶カラムの奇数カラムC2j−1,C2j+1,・・・・・のデータが第二ラッチ13にラッチされているとする。
【0057】
(イ)先ず、ステップS401において、しきい値電圧が低くなるよう設定して偶数カラムC2j,C2j+2,・・・・・を書き込み、ステップS402に進む。ステップS402において、偶数カラムC2j,C2j+2,・・・・・のベリファイを行い、ステップS403に進む。
【0058】
(ロ)ステップS403において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されていなければ、ステップS401に戻り、再び条件を変えて書き込みを行う。ステップS403において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されていれば、ステップS404に進む。
【0059】
(ハ)次に、ステップS404において、正常なしきい値電圧になる設定で奇数カラムC2j−1,C2j+1,・・・・・にデータの書き込みを行い、ステップS405に進む。ステップS405において、奇数カラムC2j−1,C2j+1,・・・・・のベリファイを行い、ステップS406に進む。
【0060】
(ニ)ステップS406において、奇数カラムC2j−1,C2j+1,・・・・・のしきい値電圧が所望する値に設定されていなければ、ステップS404に戻り、再び条件を変えて書き込みを行う。ステップS406において、奇数カラムC2j−1,C2j+1,・・・・・のしきい値電圧が所望する値に設定されていれれば、ステップS407に進む。
【0061】
(ホ)ステップS407において、偶数カラムC2j,C2j+2,・・・・・の再書き込みを行い、ステップS408に進む。ステップS408において、偶数カラムC2j,C2j+2,・・・・・のベリファイを行い、ステップS409に進む。
【0062】
(ヘ)ステップS409において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されていなければ、ステップS401に戻り、再び条件を変えて書き込みを行う。ステップS409において、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されていれば処理を終了する。
【0063】
第2の実施の形態に係る半導体記憶装置の書き込み方法においては、書き込みデータの切り替えに図10に示したデータセレクタ14を使用する。
【0064】
本発明の第2の実施の形態に係る半導体記憶装置によれば、近接効果後の偶数カラムC2j,C2j+2,・・・・・の再書き込みのため、書き込み時間、ベリファイ時間を短縮できる。又、偶数カラムC2j,C2j+2,・・・・・及び奇数カラムC2j−1,C2j+1,・・・・・のデータが第一ラッチ12と第二ラッチ13にラッチされているため、ラッチの内容を一旦消去する必要もない。
【0065】
第2の実施の形態に係る半導体記憶装置及びその書き込み方法は、上記説明に限定されるものではなく種々の変形が可能である。例えば上記説明では、プログラムとベリファイを偶数カラムC2j,C2j+2,・・・・・のメモリセルトランジスタから行う場合について説明したが、その順序を逆にして先記憶カラムを奇数カラムC2j−1,C2j+1,・・・・・にしても良いことは勿論である。
【0066】
(第3の実施の形態)
本発明の第3の実施の形態に係る半導体記憶装置は、図12に示すように、入出力バッファ7がビット線駆動回路2とワード線駆動回路4に接続され、更に、CPU18がビット線駆動回路2とワード線駆動回路4に接続されている。更に、ビット線駆動回路2はセンスアンプとデータラッチを備えている。
【0067】
ビット線駆動回路2に備えられたデータラッチは、図1、図9及び図10で説明したように、奇数カラムC2j−1,C2j+1,・・・・・用と偶数カラムC2j,C2j+2,・・・・・・用とに区別されず、両方のカラムに共通にデータをラッチする点が、第1及び第2の実施の形態に係る半導体記憶装置とは異なる点である。
【0068】
更に、第3の実施の形態に係る半導体記憶装置は、ビット線駆動回路2及びワード線駆動回路4を制御するCPU18を備えている。このCPU18には、偶数カラム書き込みモジュール181、奇数カラム書き込みモジュール182、偶数カラム読み出しモジュール183、偶数カラム追加書き込みモジュール184を備えている。偶数カラム書き込みモジュール181は、図13(a)に示すように、最終的に必要とされるしきい値分布よりも、しきい値電圧が低くなるように設定して、低めにデータを書き込む機能を有する論理回路である。奇数カラム書き込みモジュール182は、図14(b)に示すように、正常なしきい値電圧になる設定で奇数カラムC2j−1,C2j+1,・・・・・にデータの書き込みを行う機能を有する論理回路である。偶数カラム読み出しモジュール183は、一旦書き込まれた偶数カラムC2j,C2j+2,・・・・・のデータ(しきい値電圧)の読み出しを行い、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値であるか否かを判定する機能を有する論理回路である。偶数カラム追加書き込みモジュール184は、偶数カラム読み出しモジュール183が、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に対し不足であると判定した場合に、図15(a)に示すように、最終的に必要とされるしきい値電圧になるように、偶数カラムC2j,C2j+2,・・・・・の追加書き込みを行う機能を有する論理回路である。なお、これらの偶数カラム書き込みモジュール181、奇数カラム書き込みモジュール182、偶数カラム読み出しモジュール183、偶数カラム追加書き込みモジュール184は、ソフトウェアで構成しても良い。上記機能を実現するソフトウェアにより、ビット線駆動回路2及びワード線駆動回路4を制御して、図16のフローチャートに示される書き込み方法を実現することも可能である。他は、第1及び第2の実施の形態に係る半導体記憶装置と基本的に同様な回路構成であるので、重複した説明を省略する。
【0069】
第3の実施の形態に係る半導体記憶装置によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することができる。
【0070】
本発明の第3の実施の形態に係る半導体記憶装置の書き込み方法を、図13〜図15を参照しながら図16のフローチャートを用いて、偶数カラムC2j,C2j+2,・・・・・が先記憶カラムとして、先にデータを書き込む場合について説明する。
【0071】
(イ)先ず、ステップS501において、先記憶カラムの偶数カラムC2j,C2j+2,・・・・・にデータを書き込む。この際、図13(a)に示すように、最終的に必要とされるしきい値分布よりも、しきい値電圧が低くなるように設定して、低めにデータを書き込み、ステップS502に進む。
【0072】
(ロ)次に、ステップS502において、正常なしきい値電圧になる設定で後記憶カラムの奇数カラムC2j−1,C2j+1,・・・・・にデータの書き込みを行い、ステップS503に進む。即ち、図14(b)に示すように、正常なしきい値電圧になる設定で奇数カラムC2j−1,C2j+1,・・・・・にデータの書き込みを行うと、近接効果により、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧は、図14(a)に示すように分布が高くなるように変動する。
【0073】
(ハ)次に、ステップS503において、偶数カラムC2j,C2j+2,・・・・・のデータ(しきい値電圧)の読み出しを行い、ステップS504に進む。ステップS504において、図14(a)に示すように、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に対し不足であれば、ステップS505に進む。ステップS504で、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が、近接効果により所望する値に到達していれば、追加書き込みの必要はないので、処理を終了する。
【0074】
(ニ)ステップS505に進んだ場合は、図15(a)に示すように、最終的に必要とされるしきい値電圧になるよう偶数カラムC2j,C2j+2,・・・・・の追加書き込みを行う。ステップS505で、偶数カラムC2j,C2j+2,・・・・・のしきい値電圧が所望する値に設定されれば、処理を終了する。
【0075】
第3の実施の形態に係る半導体記憶装置の書き込み方法によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することができる。
【0076】
第3の実施の形態に係る半導体記憶装置及びその書き込み方法は、上記説明に限定されるものではなく種々の変形が可能である。例えば上記説明では、プログラムとベリファイを偶数カラムC2j,C2j+2,・・・・・のメモリセルトランジスタから行う場合について説明したが、その順序を逆にして先記憶カラムを奇数カラムC2j−1,C2j+1,・・・・・にしても良いことは勿論である。この場合、図12において、CPU18が、偶数カラムと奇数カラムを入れ替えて、奇数カラム書き込みモジュール181、偶数カラム書き込みモジュール182、奇数カラム読み出しモジュール183、奇数カラム追加書き込みモジュール184を備える構成にしても良いことは勿論である。
【0077】
(その他の実施の形態)
上記のように、本発明は第1乃至第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0078】
例えば、本発明の第1乃至第2の実施の形態の説明においては、2値NAND型EEPROMについて説明した。しかし、3値以上の多値NAND型EEPROMについても適用可能である。例えば4値NAND型EEPROMであれば、ラッチを4個設けることにより適用可能である。例えば、図1、図9及び図10の第一ラッチ12及び第二ラッチ13がそれぞれ2ページ分のラッチが可能なように構成すれば、4ページ分のラッチが可能になる。
【0079】
又、第3の実施の形態についても、CPU18の機能を設定することによりn値NAND型EEPROMに適用可能である(n≧3)。CPU18の機能は、ソフトウェアで構成できる。
【0080】
更に、本発明の第1乃至第3の実施の形態において説明した半導体記憶装置は、図17に示すようなメモリカード60に用いることが可能である。即ち、図17に示す半導体メモリデバイス50として、第1乃至第3の実施の形態に係る半導体記憶装置が適用可能である。半導体メモリデバイス50に加えて、更に、半導体メモリデバイス50を制御し、且つ外部デバイスとの間で所定の信号を送受信するコントローラ70を具備している。コントローラ70は、インタフェースユニット(I/F)71,72と、マイクロプロセッサユニット(MPU)73と、バッファRAM74と、及びインタフェースユニット(I/F)72内に含まれるエラー訂正コードユニット(ECC)75とを備える。インタフェースユニット(I/F)71は、外部デバイスとの間で所定の信号を送受信し、インタフェースユニット(I/F)72は、半導体メモリデバイス50との間で所定の信号を送受信する。マイクロプロセッサユニット(MPU)73は、論理アドレスを物理アドレスに変換する。バッファRAM74は、データを一時的に記憶する。エラー訂正コードユニット(ECC)75は、エラー訂正コードを発生する。
【0081】
コマンド信号ラインCMD、クロック信号ラインCLK、及びシグナルラインDATはメモリカード60に接続されている。制御信号ラインの本数、シグナルラインDATのビット幅及びコントローラ76の回路構成は適宜修正可能である。
【0082】
半導体メモリデバイス50は、図1及び図10に示した、第一ラッチ12、第二ラッチ13、比較回路11、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ロウデコーダ5、アドレスバッファ6等はモノリシックにメモリセルアレイ1aと同一チップに集積化したシステムLSIの構成でも良い。或いは、第一ラッチ12、第二ラッチ13、比較回路11、データセレクタ14等、図1及び図10に示した回路構成の一部をコントローラ70の方に構成しても良い。
【0083】
或いは、図18に示すように、図17において示された半導体メモリデバイス50に代わり、NAND型フラッシュメモリとバイト型EEPROMで構成されるROM領域を有するEEPROMモードのフラッシュメモリ503を利用しても良い。ROM領域を有するEEPROMモードのフラッシュメモリ503は、コントローラ76部分と同一チップに形成して、ワンチップ化されたシステムLSIチップを構成しても良い。更に又、マイクロプロセッサユニット(MPU)73内に、ROM領域を有するEEPROMモードのフラッシュメモリ503からなる半導体メモリ領域を形成してメモリ混載MPUを実現し、更にインタフェースユニット(I/F)71,72、バッファRAM74をすべてワンチップ化して、システムLSIチップとして構成しても良い。即ち、図1及び図10に示した、第一ラッチ12、第二ラッチ13、比較回路11、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ロウデコーダ5、アドレスバッファ6等はモノリシックにメモリセルアレイ1aと同一チップに集積化したシステムLSIの構成のフラッシュメモリ503でも良い。或いは、第一ラッチ12、第二ラッチ13、比較回路11等、図1及び図10に示した回路構成の一部をコントローラ76の方に構成しても良い。
【0084】
図17又は図18に示されたメモリカード60は、図19に示すメモリカードホルダ80と組み合わせたシステムを構成可能である。メモリカードホルダ80は、電子デバイス(図示されていない)に接続され、メモリカード60と電子デバイスとのインタフェースとして動作可能である。メモリカードホルダ80は、図17又は図18に開示されたメモリカード60内のコントローラ76、マイクロプロセッサユニット(MPU)73、バッファRAM74、エラー訂正コードユニット(ECC)75、インタフェースユニット(I/F)71,72等の複数の機能と共に、様々な機能を実行可能である。
【0085】
更に、本発明の第1乃至第3の実施の形態で説明した半導体記憶装置を図20に示す半導体メモリデバイス50に採用すれば、半導体メモリデバイス50とROM410とRAM420とCPU430とから構成されたMPU400と、プレーンターミナル600とを含むICカード500を構成可能である。ICカード500はプレーンターミナル600を介して外部デバイスと接続可能である。又プレーンターミナル600はICカード500内において、MPU400に結合される。CPU430は演算部431と制御部432とを含む。制御部432は半導体メモリデバイス50、ROM410及びRAM420に結合されている。MPU400はICカード500の一方の表面上にモールドされ、プレーンターミナル600はICカード500の他方の表面上において形成されることが望ましい。又、ROM410、RAM420、CPU430、半導体メモリデバイス領域、更には図1及び図10に示した、第一ラッチ12、第二ラッチ13、比較回路11、データセレクタ14、ビット線駆動回路2、ワード線駆動回路4、カラムデコーダ3、ロウデコーダ5、アドレスバッファ6等をすべてワンチップ化して、システムLSIチップとして構成しても良い。又、ROM410を半導体メモリデバイス領域内に内蔵して、全体としてROM領域を有するEEPROMモードのフラッシュメモリを構成し、更に、このROM領域を有するEEPROMモードのフラッシュメモリと、RAM420、CPU430をすべてワンチップ化して、システムLSIチップを構成しても良い。
【0086】
更に、本発明の第1乃至第3の実施の形態で説明した半導体記憶装置をユニバーサル・シリアル・バス(以下において「USB」という)フラッシュ装置800に応用したフラッシュメモリ装置及びシステムの例を図21に示す。図21に示すように、フラッシュメモリシステムはホストプラットホーム700、及びUSBフラッシュ装置800より構成される。ホストプラットホーム700は、USBケーブル750を介して、USBフラッシュ装置800へ接続されている。ホストプラットホーム700は、USBホストコネクタ701を介してUSBケーブル750に接続し、USBフラッシュ装置800はUSBフラッシュ装置コネクタ801を介してUSBケーブル750に接続する。ホストプラットホーム700は、USBバス上のパケット伝送を制御するUSBホスト制御器702を有する。USBフラッシュ装置800は、USBフラッシュ装置800の他の要素を制御し、且つUSBフラッシュ装置800のUSBバスへのインタフェースを制御するUSBフラッシュ装置制御器802と、USBフラッシュ装置コネクタ801と、本発明の第1乃至第3の実施の形態で説明した半導体記憶装置を少なくとも1つ含んで構成されたフラッシュメモリモジュール850とを備える。
【0087】
USBフラッシュ装置800がホストプラットホーム700に接続されると、標準USB列挙処理が始まる。この処理において、ホストプラットホーム700は、USBフラッシュ装置800を認知してUSBフラッシュ装置800との通信モードを選択し、エンドポイントという、転送データを格納するFIFOバッファを介して、USBフラッシュ装置800との間でデータの送受信を行う。ホストプラットホーム700は、他のエンドポイントを介してUSBフラッシュ装置800の脱着等の物理的、電気的状態の変化を認識し、受け取るべきパケットがあれば、それを受け取る。ホストプラットホーム700は、USBホスト制御器702へ要求パケットを送ることによって、USBフラッシュ装置800からのサービスを求める。USBホスト制御器702は、USBケーブル750上にパケットを送信する。USBフラッシュ装置800がこの要求パケットを受け入れたエンドポイントを有する装置であれば、これらの要求はUSBフラッシュ装置制御器802によって受け取られる。
【0088】
次に、USBフラッシュ装置制御器802は、フラッシュメモリモジュール850から、或いはフラッシュメモリモジュール850へ、データの読み出し、書き込み、或いは消去等の種々の操作を行う。それとともに、USBアドレスの取得等の基本的なUSB機能をサポートする。USBフラッシュ装置制御器802は、フラッシュメモリモジュール850の出力を制御する制御ライン810を介して、又、例えば、/CE等の種々の他の信号や読み取り書き込み信号を介して、フラッシュメモリモジュール850を制御する。又、フラッシュメモリモジュール850は、アドレスデータバス811によってもUSBフラッシュ装置制御器802に接続されている。アドレスデータバス811は、フラッシュメモリモジュール850に対する読み出し、書き込み或いは消去のコマンドと、フラッシュメモリモジュール850のアドレス及びデータを転送する。
【0089】
ホストプラットホーム700が要求した種々の操作に対する結果及び状態に関してホストプラットホーム700へ知らせるために、USBフラッシュ装置800は、状態エンドポイント(エンドポイント0)を用いて状態パケットを送信する。この処理において、ホストプラットホーム700は、状態パケットがないかをチェックし(ポーリング)、USBフラッシュ装置800は、新しい状態メッセージのパケットが存在しない場合に空パケットを、或いは状態パケットそのものを返す。以上のように、本発明の第1乃至第3の実施の形態に係る半導体記憶装置を少なくとも1つ含んで構成されたフラッシュメモリモジュール850を適用することにより、USBフラッシュ装置の様々な機能を実施可能である。又,上記USBケーブル750を省略し、コネクタ間を直接接続することも可能である。
【0090】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0091】
【発明の効果】
本発明によれば、最小線幅が100nm以下に微細化されても、近接セル間干渉効果によるしきい値の変動を抑制し、誤書き込みを防止することが可能な半導体記憶装置、及びこの半導体記憶装置へのデータの書き込み方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体記憶装置を示す模式的な回路構成図である。
【図2】本発明の第1の実施の形態に係る半導体記憶装置のメモリセルアレイの一部を示す模式的なレイアウトパターン構成図である。
【図3】NAND型フラッシュメモリにおいて、近接効果による制御ゲート電極の電位変化と隣接メモリセルトランジスタとの距離の関係を示す模式図である。
【図4】本発明の第1の実施の形態に係る半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その1)。
【図5】本発明の第1の実施の形態に係る半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その2)。
【図6】本発明の第1の実施の形態に係る半導体記憶装置のしきい値電圧を設定する方法を説明するフローチャートである。
【図7】本発明の第1の実施の形態に係る半導体記憶装置のしきい値電圧を設定する別の方法を説明するフローチャートである。
【図8】本発明の第1の実施の形態に係る半導体記憶装置の書き込み方法を説明するフローチャートである。
【図9】本発明の第1の実施の形態に係る半導体記憶装置の変形例を示す模式的回路構成図である。
【図10】本発明の第2の実施の形態に係る半導体記憶装置を示す模式的な回路構成図である。
【図11】本発明の第2の実施の形態に係る半導体記憶装置の書き込み方法を説明するフローチャートである。
【図12】本発明の第3の実施の形態に係る半導体記憶装置を示す模式的な回路構成図である。
【図13】本発明の第3の実施の形態に係る半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その1)。
【図14】本発明の第3の実施の形態に係る半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その2)。
【図15】本発明の第3の実施の形態に係る半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その3)。
【図16】本発明の第3の実施の形態に係る半導体記憶装置の書き込み方法を説明するフローチャートである。
【図17】本発明の第1乃至第3の実施の形態に係る半導体記憶装置を適用するメモリカードの内部構造を示す模式的ブロック構成図である。
【図18】他の本発明の第1乃至第3の実施の形態に係る半導体記憶装置を適用するメモリカードの内部構造を示す模式的ブロック構成図である。
【図19】本発明の第1乃至第3の実施の形態に係る半導体記憶装置を適用するメモリカード及びカードホルダの模式的構成図である。
【図20】本発明の第1乃至第3の実施の形態に係る半導体記憶装置を適用するICカードの内部構造を示す模式的ブロック構成図である。
【図21】本発明の第1乃至第3の実施の形態に係る半導体記憶装置を適用するフラッシュメモリシステムの構成を示す模式的ブロック構成図である。
【図22】従来の半導体記憶装置を示す模式的な回路構成図である。
【図23】従来の半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その1)。
【図24】従来の半導体記憶装置の書き込み動作によるしきい値電圧分布の変動を示す模式図である(その2)。
【符号の説明】
1a、1b メモリセルアレイ
2 ビット線駆動回路
3 カラムデコーダ
4 ワード線駆動回路
5 ロウデコーダ
6 アドレスバッファ
7 入出力バッファ
11 比較回路
12 第一ラッチ
13 第二ラッチ
14 データセレクタ
18 CPU
21 素子分離絶縁膜
50 半導体記憶装置
60 メモリカード
70 コントローラ
71,72 インタフェースユニット(I/F)
73 MPU
74 バッファRAM
75 エラー訂正コードユニット
80 メモリカードホルダ
181 偶数カラム書き込みモジュール
182 奇数カラム書き込みモジュール
183 偶数カラム読み出しモジュール
184 偶数カラム追加書き込みモジュール
400 MPU
410 ROM
420 RAM
430 CPU
431 演算部
432 制御部
500 ICカード
503 ROM領域を有するEEPROMモードのフラッシュメモリ
600 プレーンターミナル
700…ホストプラットホーム
701…USBホストコネクタ
702…USBホスト制御器
750…ケーブル
750…USBケーブル
800…フラッシュ装置
800…USBフラッシュ装置
801…USBフラッシュ装置コネクタ
802…USBフラッシュ装置制御器
810…制御ライン
811…アドレスデータバス
850…フラッシュメモリモジュール
BL2j−1,BL2j,BL2j+1,・・・・・ ビット線
2j−1,C2j,C2j+1,・・・・・ メモリセルカラム
CLK クロックシグナルライン
CMD コマンドシグナルライン
DAT シグナルライン
CS ソース線
L 隣接メモリセルトランジスタ間距離
SGD,SGS 選択ゲート配線
WL1,WL2,・・・・・,WL32 ワード線

Claims (17)

  1. 複数個のメモリセルトランジスタと該メモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、前記メモリセルトランジスタ及び選択トランジスタを駆動し、前記メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置であって、前記周辺回路は、
    前記複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む先書き込み手段と、
    前記先記憶カラムの書き込み後に、前記先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタのそれぞれにデータを書き込む後書き込み手段と、
    前記先記憶カラムに属するメモリセルトランジスタのしきい値電圧の前記後記憶カラムに属するメモリセルトランジスタの電荷量による変動を制御するしきい値電圧制御手段
    とを備えることを特徴とする半導体記憶装置。
  2. 前記しきい値電圧制御手段は、前記先記憶カラムに属するメモリセルトランジスタに書き込む電荷量を、前記後記憶カラムに属するメモリセルトランジスタの電荷量により上昇する電圧分を見込み、最終的に必要となるしきい値より低く設定する手段を備えることを特徴とする請求項1に記載の半導体記憶装置。
  3. 前記しきい値電圧制御手段は、
    前記先記憶カラムに書き込むデータをラッチする第一ラッチと、
    前記後記憶カラムに書き込むデータをラッチする第二ラッチと、
    前記第一ラッチ及び第二ラッチにラッチされたデータを比較する比較回路
    とを備えることを特徴とする請求項2に記載の半導体記憶装置。
  4. 前記しきい値電圧制御手段は、
    前記先記憶カラムに書き込むデータをラッチする第一ラッチと、
    前記後記憶カラムに書き込むデータをラッチする第二ラッチと、
    前記第一ラッチ及び第二ラッチに接続され、前記先記憶カラム及び前記後記憶カラムに追加書き込みする際の書き込みデータを切り替えるデータセレクタ
    とを備えることを特徴とする請求項2に記載の半導体記憶装置。
  5. 前記第一ラッチ及び第二ラッチは、それぞれ2ページ分のラッチが可能であることを特徴とする請求項3又は4に記載の半導体記憶装置。
  6. 前記しきい値電圧制御手段は、先記憶カラムのメモリセルトランジスタのベリファイ電位を下げることによってしきい値電圧を下げることを特徴とする請求項2に記載の半導体記憶装置。
  7. 前記しきい値電圧制御手段は、先記憶カラムのビット線電位を上げることによってしきい値電圧を下げることを特徴とする請求項2に記載の半導体記憶装置。
  8. 前記しきい値電圧制御手段は、先記憶カラムのメモリセルトランジスタのベリファイ結果に対しデータの再プログラムを行い、後記憶カラムのメモリセルトランジスタのベリファイ結果に対しデータ再プログラムを行うことを特徴とする請求項2に記載の半導体記憶装置。
  9. 前記しきい値電圧制御手段は、すべてのカラムの記憶が終了した後、ベリファイの結果に対しデータの再プログラムを行うことを特徴とする請求項2に記載の半導体記憶装置。
  10. 前記しきい値電圧制御手段は、先記憶カラム又は後記憶カラムのメモリセルトランジスタのプログラムベリファイを、当該カラムとは異なるカラムのメモリセルのビット線を所定電位に固定するビット線シールド方式によって行うことを特徴とする請求項2に記載の半導体記憶装置。
  11. 複数個のメモリセルトランジスタと該メモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、前記メモリセルトランジスタ及び選択トランジスタを駆動し、前記メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置において、
    前記複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタに書き込む予定の先書き込みデータをラッチするステップと、
    前記先記憶カラムの書き込み後に、前記先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタに書き込む予定の後書き込みデータをラッチするステップと、
    前記先書き込みデータと前記後書き込みデータとを比較し、前記先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、前記後記憶カラムに属するメモリセルトランジスタの電荷量で変動する電圧を決定するステップと、
    前記決定に従い、前記先記憶カラムに属するメモリセルトランジスタにデータを書き込むステップと、
    前記先記憶カラムに属するメモリセルトランジスタにデータを書き込んだ後、前記後記憶カラムに属するメモリセルトランジスタに後書き込みデータを書き込むステップ
    とを含むことを特徴とするデータ書き込み方法。
  12. 複数個のメモリセルトランジスタと該メモリセルトランジスタを選択する選択トランジスタとを列方向に配列してなるメモリセルカラムを行方向に複数本並列配置したメモリセルアレイと、前記メモリセルトランジスタ及び選択トランジスタを駆動し、前記メモリセルトランジスタから情報を読み出す周辺回路とを備える半導体記憶装置において、
    前記複数本のメモリセルカラムから1本置きに周期的に選択された複数の先記憶カラムのメモリセルトランジスタに、最終的に必要となるしきい値より低くなる電荷量でデータを書き込むステップと、
    前記先記憶カラムの書き込み後に、前記先記憶カラムに対し交差指状に交互にそれぞれ隣接するメモリセルカラムからなる複数の後記憶カラムのメモリセルトランジスタにデータを書き込むステップと、
    前記先記憶カラムに属するメモリセルトランジスタのしきい値電圧が、前記後記憶カラムに属するメモリセルトランジスタの電荷量で変動した後の電圧を測定するステップと、
    前記測定に従い、前記先記憶カラムに属するメモリセルトランジスタに不足分の電荷量を書き込み、最終的に必要となるしきい値を得るステップ
    とを含むことを特徴とするデータ書き込み方法。
  13. 前記先記憶カラムのメモリセルトランジスタのベリファイを行い、該ベリファイ結果に対しデータの再プログラムを行い、最終的に必要となるしきい値を得ることを特徴とする請求項12に記載のデータ書き込み方法。
  14. すべてのカラムの記憶が終了した後、ベリファイを行い、該ベリファイの結果に対しデータの再プログラムを行うことにより最終的に必要となるしきい値を得ることを特徴とする請求項12に記載のデータ書き込み方法。
  15. 前記先記憶カラム又は前記後記憶カラムのメモリセルトランジスタのプログラムベリファイを、当該カラムとは異なるカラムのメモリセルのビット線を所定電位に固定するビット線シールド方式によって行うことを特徴とする請求項12に記載のデータ書き込み方法。
  16. 前記しきい値電圧制御手段は、先記憶カラムのメモリセルトランジスタのベリファイ電位を下げることによってしきい値電圧を下げることを特徴とする請求項12〜15のいずれか1項に記載のデータ書き込み方法。
  17. 前記しきい値電圧制御手段は、先記憶カラムのビット線電位を上げることによってしきい値電圧を下げることを特徴とする請求項12〜15のいずれか1項に記載のデータ書き込み方法。
JP2003192496A 2003-07-04 2003-07-04 半導体記憶装置及びデータ書き込み方法。 Expired - Fee Related JP4005000B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003192496A JP4005000B2 (ja) 2003-07-04 2003-07-04 半導体記憶装置及びデータ書き込み方法。
US10/865,937 US7027329B2 (en) 2003-07-04 2004-06-14 Nonvolatile semiconductor memory and programming method for the same
KR1020040051894A KR100548089B1 (ko) 2003-07-04 2004-07-05 반도체 기억 장치 및 데이터 기입 방법
US11/337,653 US7149116B2 (en) 2003-07-04 2006-01-24 Nonvolatile semiconductor memory and programming method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192496A JP4005000B2 (ja) 2003-07-04 2003-07-04 半導体記憶装置及びデータ書き込み方法。

Publications (2)

Publication Number Publication Date
JP2005025898A true JP2005025898A (ja) 2005-01-27
JP4005000B2 JP4005000B2 (ja) 2007-11-07

Family

ID=34074323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192496A Expired - Fee Related JP4005000B2 (ja) 2003-07-04 2003-07-04 半導体記憶装置及びデータ書き込み方法。

Country Status (3)

Country Link
US (2) US7027329B2 (ja)
JP (1) JP4005000B2 (ja)
KR (1) KR100548089B1 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769776B1 (ko) 2006-09-29 2007-10-24 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
JP2008090451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 記憶装置
JP2009043391A (ja) * 2007-08-06 2009-02-26 Hynix Semiconductor Inc フラッシュメモリ素子のプログラム方法
US7505312B2 (en) 2006-01-31 2009-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of controlling proximity effect due to coupling between adjacent charge storage layers
JP2009522704A (ja) * 2005-12-29 2009-06-11 サンディスク コーポレイション 交互列に基づいた不揮発性メモリの読み出し及び書き込み
US7548457B2 (en) 2006-04-26 2009-06-16 Samsung Electronics Co., Ltd. Multi-bit nonvolatile memory device and related programming method
US7561467B2 (en) 2006-09-01 2009-07-14 Samsung Electronics Co., Ltd. Flash memory device using program data cache and programming method thereof
JP2010020891A (ja) * 2008-07-09 2010-01-28 Samsung Electronics Co Ltd フラッシュメモリ装置及びそのプログラム方法
JP2010123210A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 半導体記憶装置
JP2010539630A (ja) * 2007-09-17 2010-12-16 サンディスク コーポレイション 隣接するセルの摂動電荷についてプログラミング中に補償するための不揮発性メモリおよびその方法
JP2011501337A (ja) * 2007-10-17 2011-01-06 サムスン エレクトロニクス カンパニー リミテッド マルチビットプログラミングのための装置および方法
JP2011181156A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体記憶装置
JP2011181131A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体記憶装置
JP2011192827A (ja) * 2010-03-15 2011-09-29 Toshiba Corp Nand型不揮発性半導体記憶装置
JP2011527072A (ja) * 2008-07-01 2011-10-20 エルエスアイ コーポレーション フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置
JP2011528154A (ja) * 2008-07-01 2011-11-10 エルエスアイ コーポレーション フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置
US8059466B2 (en) 2009-02-25 2011-11-15 Samsung Electronics Co., Ltd. Memory system and programming method thereof
JP2011529241A (ja) * 2008-07-22 2011-12-01 エルエスアイ コーポレーション フラッシュ・メモリにおいて信号レベルごとに複数のプログラム値をプログラミングするための方法および装置
JP2012014827A (ja) * 2011-09-12 2012-01-19 Toshiba Corp 半導体記憶装置
US8279669B2 (en) 2009-08-13 2012-10-02 Kabushiki Kaisha Toshiba Semiconductor storage device to correct threshold distribution of memory cells by rewriting and method of controlling the same
US8446773B2 (en) 2009-02-25 2013-05-21 Samsung Electronics Co., Ltd. Memory system and programming method thereof
US8625359B2 (en) 2007-09-10 2014-01-07 SK Hynix Inc. Programming method of flash memory device
JP2014518430A (ja) * 2011-07-07 2014-07-28 マイクロン テクノロジー, インク. メモリセルプログラミング装置およびメモリセルプログラミング方法
US8913446B2 (en) 2011-09-30 2014-12-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2015043253A (ja) * 2007-11-21 2015-03-05 マイクロン テクノロジー, インク. Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し
US9286995B2 (en) 2014-06-16 2016-03-15 Kabushiki Kaisha Toshiba Memory system and control method
JP2017054572A (ja) * 2015-09-11 2017-03-16 株式会社東芝 メモリシステム
JP2017097927A (ja) * 2015-11-18 2017-06-01 ウィンボンド エレクトロニクス コーポレーション Nand型フラッシュメモリとそのプログラム方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405292B2 (ja) * 2004-03-22 2010-01-27 パナソニック株式会社 不揮発性半導体記憶装置及びその書き込み方法
JP2007149291A (ja) * 2005-11-30 2007-06-14 Sharp Corp 不揮発性半導体記憶装置及び書き込み方法
US7349260B2 (en) * 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
US7443726B2 (en) * 2005-12-29 2008-10-28 Sandisk Corporation Systems for alternate row-based reading and writing for non-volatile memory
JP4157562B2 (ja) 2006-01-31 2008-10-01 株式会社東芝 半導体集積回路装置
KR100784007B1 (ko) * 2006-10-31 2007-12-10 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 소거 방법
KR101391881B1 (ko) 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
KR101126514B1 (ko) 2009-12-31 2012-03-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 독출 방법
JP2011198436A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
JP4818453B1 (ja) * 2010-07-30 2011-11-16 株式会社東芝 電子機器およびデータ読み出し方法
JP2013122799A (ja) 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
TWI514405B (zh) * 2012-06-08 2015-12-21 Silicon Motion Inc 修正快閃記憶體之至少一儲存單元之資料位元的方法、控制器及記憶體裝置
US9110824B2 (en) 2012-06-08 2015-08-18 Silicon Motion Inc. Method, controller, and memory device for correcting data bit(s) of at least one cell of flash memory
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
JP2014186772A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置、コントローラ、及びメモリシステム
US8953380B1 (en) * 2013-12-02 2015-02-10 Cypress Semiconductor Corporation Systems, methods, and apparatus for memory cells with common source lines
KR20150095360A (ko) 2014-02-13 2015-08-21 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법
JP6115882B1 (ja) 2016-03-04 2017-04-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102293121B1 (ko) 2017-07-14 2021-08-26 삼성전자주식회사 반도체 소자
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210355B2 (ja) * 1991-03-04 2001-09-17 株式会社東芝 不揮発性半導体記憶装置
JPH08167291A (ja) 1994-12-07 1996-06-25 Sony Corp 半導体メモリ装置
JPH08329700A (ja) 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体集積回路、及びバイト型メモリのテスト方法
KR100252048B1 (ko) 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
JP3447939B2 (ja) * 1997-12-10 2003-09-16 株式会社東芝 不揮発性半導体メモリ及びデータ読み出し方法
JP4044204B2 (ja) 1998-03-25 2008-02-06 マクロニクス インターナショナル カンパニー リミテッド 隣接セルを擾乱せずにバーチャルグラウンドepromアレイセルをプログラムする装置及び方法
JP3093723B2 (ja) * 1998-04-22 2000-10-03 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP2001168306A (ja) 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2002279788A (ja) 2001-03-16 2002-09-27 Toshiba Corp 不揮発性半導体メモリ

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522704A (ja) * 2005-12-29 2009-06-11 サンディスク コーポレイション 交互列に基づいた不揮発性メモリの読み出し及び書き込み
JP4892566B2 (ja) * 2005-12-29 2012-03-07 サンディスク コーポレイション 交互列に基づいた不揮発性メモリの読み出し及び書き込み
US7505312B2 (en) 2006-01-31 2009-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of controlling proximity effect due to coupling between adjacent charge storage layers
US7548457B2 (en) 2006-04-26 2009-06-16 Samsung Electronics Co., Ltd. Multi-bit nonvolatile memory device and related programming method
US7561467B2 (en) 2006-09-01 2009-07-14 Samsung Electronics Co., Ltd. Flash memory device using program data cache and programming method thereof
JP2008090451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 記憶装置
US7466598B2 (en) 2006-09-29 2008-12-16 Hynix Semiconductor Inc. Method of programming a NAND flash memory device
US7729172B2 (en) 2006-09-29 2010-06-01 Hynix Semiconductor Inc. Method of programming a NAND flash memory device
KR100769776B1 (ko) 2006-09-29 2007-10-24 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
JP2009043391A (ja) * 2007-08-06 2009-02-26 Hynix Semiconductor Inc フラッシュメモリ素子のプログラム方法
US8625359B2 (en) 2007-09-10 2014-01-07 SK Hynix Inc. Programming method of flash memory device
JP2010539630A (ja) * 2007-09-17 2010-12-16 サンディスク コーポレイション 隣接するセルの摂動電荷についてプログラミング中に補償するための不揮発性メモリおよびその方法
JP2011501337A (ja) * 2007-10-17 2011-01-06 サムスン エレクトロニクス カンパニー リミテッド マルチビットプログラミングのための装置および方法
JP2015043253A (ja) * 2007-11-21 2015-03-05 マイクロン テクノロジー, インク. Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し
JP2011527072A (ja) * 2008-07-01 2011-10-20 エルエスアイ コーポレーション フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置
JP2011528154A (ja) * 2008-07-01 2011-11-10 エルエスアイ コーポレーション フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置
JP2010020891A (ja) * 2008-07-09 2010-01-28 Samsung Electronics Co Ltd フラッシュメモリ装置及びそのプログラム方法
JP2011529241A (ja) * 2008-07-22 2011-12-01 エルエスアイ コーポレーション フラッシュ・メモリにおいて信号レベルごとに複数のプログラム値をプログラミングするための方法および装置
JP2010123210A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 半導体記憶装置
US8446773B2 (en) 2009-02-25 2013-05-21 Samsung Electronics Co., Ltd. Memory system and programming method thereof
US8059466B2 (en) 2009-02-25 2011-11-15 Samsung Electronics Co., Ltd. Memory system and programming method thereof
US8279669B2 (en) 2009-08-13 2012-10-02 Kabushiki Kaisha Toshiba Semiconductor storage device to correct threshold distribution of memory cells by rewriting and method of controlling the same
US8514640B2 (en) 2010-02-26 2013-08-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011181131A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体記憶装置
JP2011181156A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体記憶装置
US8493788B2 (en) 2010-03-03 2013-07-23 Kabushiki Kaisha Toshiba Semiconductor memory device and control method thereof
JP2011192827A (ja) * 2010-03-15 2011-09-29 Toshiba Corp Nand型不揮発性半導体記憶装置
US8446771B2 (en) 2010-03-15 2013-05-21 Kabushiki Kaisha Toshiba NAND nonvolatile semiconductor memory device and write method for NAND nonvolatile semiconductor memory device
JP2014518430A (ja) * 2011-07-07 2014-07-28 マイクロン テクノロジー, インク. メモリセルプログラミング装置およびメモリセルプログラミング方法
JP2012014827A (ja) * 2011-09-12 2012-01-19 Toshiba Corp 半導体記憶装置
US8913446B2 (en) 2011-09-30 2014-12-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9208896B2 (en) 2011-09-30 2015-12-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9286995B2 (en) 2014-06-16 2016-03-15 Kabushiki Kaisha Toshiba Memory system and control method
JP2017054572A (ja) * 2015-09-11 2017-03-16 株式会社東芝 メモリシステム
US10276243B2 (en) 2015-09-11 2019-04-30 Toshiba Memory Corporation Semiconductor memory device and writing operation method thereof in which first memory cells of a page that are in a first group of contiguous columns are programmed and verified separately from second memory cells of the same page that are in a second group of contiguous columns that does not overlap with the first group
US10600485B2 (en) 2015-09-11 2020-03-24 Toshiba Memory Corporation Memory system having semiconductor memory device that performs verify operations using various verify voltages
US10978157B2 (en) 2015-09-11 2021-04-13 Toshiba Memory Corporation Memory system having semiconductor memory device that performs verify operations using various verify voltages
US11410732B2 (en) 2015-09-11 2022-08-09 Kioxia Corporation Memory system having semiconductor memory device that performs verify operations using various verify voltages
US11804267B2 (en) 2015-09-11 2023-10-31 Kioxia Corporation Memory system having semiconductor memory device that performs verify operations using various verify voltages
JP2017097927A (ja) * 2015-11-18 2017-06-01 ウィンボンド エレクトロニクス コーポレーション Nand型フラッシュメモリとそのプログラム方法
US10049747B2 (en) 2015-11-18 2018-08-14 Winbond Electronics Corp. NAND flash memory and program method thereof for suppressing influence of floating gate coupling

Also Published As

Publication number Publication date
US20050018484A1 (en) 2005-01-27
KR20050004142A (ko) 2005-01-12
US20060120159A1 (en) 2006-06-08
US7149116B2 (en) 2006-12-12
US7027329B2 (en) 2006-04-11
JP4005000B2 (ja) 2007-11-07
KR100548089B1 (ko) 2006-02-02

Similar Documents

Publication Publication Date Title
JP4005000B2 (ja) 半導体記憶装置及びデータ書き込み方法。
US11309019B2 (en) Semiconductor memory device which stores plural data in a cell
US7092294B2 (en) Nonvolatile semiconductor memory
JP3984209B2 (ja) 半導体記憶装置
JP3884448B2 (ja) 半導体記憶装置
KR101191479B1 (ko) 반도체 기억 장치
KR101071019B1 (ko) 비휘발성 메모리 디바이스의 다중레벨 셀 판독 방법
JP4381278B2 (ja) 不揮発性半導体記憶装置の制御方法
US8081522B2 (en) Page buffer circuit for electrically rewritable non-volatile semiconductor memory device and control method
TWI433155B (zh) 非揮發性半導體記憶裝置
US7245530B2 (en) Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same
US7242620B2 (en) Nonvolatile semiconductor memory device and an operation method thereof
JP4709524B2 (ja) 半導体記憶装置
KR100699370B1 (ko) 부유 게이트 및 제어 게이트를 각각 구비하는 복수의mos 트랜지스터를 갖는 반도체 기억 장치, 및 그 반도체기억 장치를 포함하는 메모리 카드
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
JP4398845B2 (ja) 不揮発性半導体記憶装置
US11848069B2 (en) Page buffer including latches and memory device including the page buffer
JPH11273367A (ja) 半導体集積回路装置
JP2008234714A (ja) 不揮発性半導体記憶装置の書き込み制御方法及びメモリシステム
CN117594094A (zh) 存储器器件和在其编程操作暂停期间的读取操作
CN115273948A (zh) 存储器的操作方法、存储器及存储器系统
JPH10261296A (ja) 不揮発性半導体記憶装置及びデ−タ読み出し方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees