JP2004531080A - 基板接合ｃ４ハンダ・ボールの疲労寿命の延長 - Google Patents

基板接合ｃ４ハンダ・ボールの疲労寿命の延長 Download PDF

Info

Publication number
JP2004531080A
JP2004531080A JP2003507882A JP2003507882A JP2004531080A JP 2004531080 A JP2004531080 A JP 2004531080A JP 2003507882 A JP2003507882 A JP 2003507882A JP 2003507882 A JP2003507882 A JP 2003507882A JP 2004531080 A JP2004531080 A JP 2004531080A
Authority
JP
Japan
Prior art keywords
pad
solder
organic
solder member
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003507882A
Other languages
English (en)
Other versions
JP3864259B2 (ja
Inventor
ベルニエ、ウィリアム、イー
ケアリー、チャールズ、イー
グラマツキ、エバーハード、ビー
ホーマ、トーマス、アール
ジョンソン、エリック、エイ
ランゲビン、ピエール
メミス、アービング
トラン、ソン、ケイ
ホワイト、ロバート、エフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004531080A publication Critical patent/JP2004531080A/ja
Application granted granted Critical
Publication of JP3864259B2 publication Critical patent/JP3864259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体基板（例えば、半導体チップ）を有機基板（例えば、チップ・キャリア）に結合する方法と構造を提供する。
【解決手段】前記結合により、ハンダ部材（例えば、ハンダ・ボール）は半導体基板上の導電性パッドおよび有機基板上の導電性パッドの両方と境を接する。半導体基板上のパッドの表面積を有機基材上のパッドの表面積より大きくすることにより、熱サイクル中のハンダ部材の熱ひずみを減少させることができる。ハンダ部材の中心線から、半導体基板の最も近い端部までの距離を、約０．２５ｍｍより大きくすることによってもまた、熱サイクル中のハンダ部材の熱ひずみを減少させることができる。
【選択図】図１

Description

【技術分野】
【０００１】
本発明は、有機チップ・キャリアへ半導体チップをハンダ・ボールにより結合する方法および構造に関する。
【背景技術】
【０００２】
半導体チップを有機チップ・キャリアに結合するハンダ・ボールは、熱サイクル中に、熱に誘起されてひずむ。熱により発生するこのひずみにより、不可避的にハンダが損傷を受け、十分なサイクルが行われると、クラック発生と電気的不良に至る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このように、前記の熱により発生するひずみを小さくして疲労寿命を延ばす方法および構造が求められている。
【課題を解決するための手段】
【０００４】
本発明は、
第１の導電性パッドをその上に有する半導体基板；
第２の導電性パッドをその上に有する有機基板；
を備え、第１のパッドの表面積は第２のパッドの表面積より大きく、さらに
第１のパッドを第２のパッドに電気的に結合するハンダ部材；
を備えるエレクトロニクス構造体（electronic structure）を提供する。
【０００５】
本発明は、
第１の導電性パッドをその上に有する半導体基板；
第２の導電性パッドをその上に有する有機基板；および
第１のパッドを第２のパッドに電気的に結合するハンダ部材；
を備え、ハンダ部材の中心線から、半導体基板の最も近い横端部までの距離が少なくとも約０．２５ｍｍであるエレクトロニクス構造体を提供する。
【０００６】
本発明は、
第１の導電性パッドをその上に有する半導体基板を形成すること；
第２の導電性パッドをその上に有する有機基板を形成すること；
を含み、第１のパッドの表面積は第２のパッドの表面積より大きく、さらに
ハンダ部材の使用により、第１のパッドを第２のパッドに電気的に結合すること；
を含むエレクトロニクス構造体を形成する方法を提供する。
【０００７】
本発明は、
第１の導電性パッドをその上に有する半導体基板を形成すること；
第２の導電性パッドをその上に有する有機基板を形成すること；および
ハンダ部材の使用により、第１のパッドを第２のパッドに電気的に結合すること；
を含み、ハンダ部材の中心線から、半導体基板の最も近い横端部までの距離が少なくとも約０．２５ｍｍであるエレクトロニクス構造体を形成する方法を提供する。
【０００８】
本発明は、熱サイクル中に、半導体チップを有機チップ・キャリアに結合するハンダ・ボールに生じる、熱により誘起されるひずみを小さくする。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の実施形態によるエレクトロニクス構造体１０の断面正面図を示す。エレクトロニクス構造体１０には、ハンダ部材１６により有機基板１４に結合する半導体基板１２が含まれる。ハンダ部材１６は、半導体基板１２上の導電性パッド２０に機械的および電気的に結合している。同様に、ハンダ部材１６は、有機基板１４上の導電性パッド２２に機械的および電気的に結合している。
【００１０】
半導体基板１２には、特に、半導体チップ（例えば、シリコン・チップまたはゲルマニウム・チップ）が含まれるであろう。半導体基板１２の熱膨張係数（ＣＴＥ）は、ｐｐｍを百万分率であるとして、約３ｐｐｍ／℃であろう。
【００１１】
有機基板１４には、特に、エポキシ、ポリイミド、ポリテトラフルオロエチレン（ＰＴＦＥ）、ガラス・クロス、銅−インバー−銅あるいは他の強化多層、ならびにこれらの組合せなどの有機材料が含まれる。有機基板１４には、特に、有機チップ・キャリアが含まれるであろう。有機基板１４のＣＴＥは、約１０ｐｐｍ／℃と約１８ｐｐｍ／℃の間である。
【００１２】
ハンダ部材１６には、特に、controlled collapse chipconnection（Ｃ４）ハンダ・ボールのようなハンダ・ボールが含まれであろう。ハンダ部材１６には、特に、鉛−スズ共晶合金（すなわち、重量で約６３％の鉛と３７％のスズ）、鉛−スズ高融点合金、eutectic-tipped高融点合金、無鉛ハンダなどが含まれるであろう。例えば、鉛−スズ高融点合金では、鉛とスズが９７：３の重量比で、融点は約３３０℃であろう。ハンダ部材１６のＣＴＥは、約２１ｐｐｍ／℃と約２８ｐｐｍ／℃の間である。特に、鉛とスズの重量濃度比が９７：３の合金のＣＴＥは、約２８ｐｐｍ／℃である。
【００１３】
アンダーフィル材２４が半導体基板１２と有機基板１４の間に存在し、アンダーフィル材２４はハンダ部材１６を封じ込め、アンダーフィル材２４は少なくとも約１ギガパスカル（ＧＰａ）の弾性率をもつ。アンダーフィル材２４はハンダ部材１６への熱応力を低下させる役目を果たし、このような熱応力は熱サイクル動作中に生じうる。アンダーフィル材２４として、当分野の技術者に知られているどのようアンダーフィル材料も用いることができる。知られているアンダーフィル材料の例には、特に、Dexter CNB840-38およびNamics U8437-2が含まれる。
【００１４】
次の様にしてエレクトロニクス構造体１０を製造することができる。パッド２０をその上にもつ半導体基板１２を形成するか、あるいは何らかの別の仕方で得る。パッド２２をその上にもつ有機基板１４を形成するか、あるいは何らかの別の仕方で得る。鉛−スズ高融点ハンダを、半導体基板１２のパッド２０上に付着させ、付形して、ハンダ・ボールを形成する。鉛−スズ共晶ハンダ・ペーストを有機基板１４のパッド２２上に付着させる。パッド２０上の高融点ハンダをパッド２２上の共晶ハンダ・ペーストと接触させる。ハンダ・ペーストを、鉛−スズ高融点ハンダの融点以下の温度でリフローさせ、次いで冷却して、半導体基板１２を有機基板１４に機械的および電気的に結合するハンダ部材１６を形成する。次に、アンダーフィル材２４がハンダ部材１６を封じ込むように、アンダーフィル材２４が半導体基板１２と有機基板１４の間に入れられるであろう。
【００１５】
ハンダ部材１６への熱応力を軽減するというアンダーフィル材２４の役割にもかかわらず、こうして低下した熱応力が、それにもかかわらず、ハンダ部材１６とパッド２０の間の境界で、ハンダ部材１６にクラックを引き起こしうる。ハンダ部材１６とパッド２０に結合している半導体基板１２との間のＣＴＥの局所的不一致は、半導体部材１６とパッド２２に結合している有機基板１４との間の不一致より大きいので、ハンダ部材１６とパッド２０の間の境界は、ハンダ部材１６とパッド２２の間の境界より熱応力による損傷を受けやすい。熱応力による損傷は、ハンダ部材１６とパッド２０の間の境界の、疲労寿命に悪影響を及ぼす。
【００１６】
本発明は、ハンダ部材１６とパッド２０との間の境界の疲労寿命を延長する、２つの発明技術を開示する。第１の発明技術では、ハンダで濡れた半導体基板１２のパッド２０の表面３２の表面積をＳ１、有機基板１４のパッド２２の表面３４の表面積をＳ２であるとして、Ｓ１／Ｓ２が１を超える。第２の発明技術では、ハンダ部材１６の中心線２６から、半導体基板１２の最も近い横端部１３までの、方向８での距離が、約０．２５ｍｍを超える。中心線２６は、ハンダ部材１６の重心２８を通り、表面３２に垂直な方向９に沿うものとして定義される。
【００１７】
Ｓ２に対してＳ１を大きくすることにより、Ｓ１／Ｓ２を１より大きくする第１の発明技術は、パッド２０でのハンダ部材１６への熱応力および結果としての熱ひずみを、パッド２２でのハンダ部材１６への熱応力および結果としての熱ひずみに比べて、減少させる。第１の発明技術は、パッド２０でのハンダ部材１６への相対的に大きな熱応力の一部分を緩和し、前記の相対的に大きな熱応力は、ハンダ部材１６と有機基板１４との間のＣＴＥの違いに比べて、ハンダ部材１６と半導体基板１２との間の相対的に大きいＣＴＥの違いによる。
【００１８】
図２は、図１のハンダ部材１６に対する熱サイクル疲労試験データの表であり、Ｓ１／Ｓ２を増加させると、図１のハンダ部材１６とパッド２０との間の境界の疲労寿命が増加することを例示している。図２の元になった試験では、各サイクルでエレクトロニクス構造体１０を、１００℃から０℃へ、そして１００℃に戻す熱サイクルを実施した。半導体基板１２はシリコン半導体チップであり、有機基板１４は有機ビルドアップ層をもつガラス・エポキシ・コアを備える有機チップ・キャリアであり、またハンダ部材１６は、重量濃度で約９７％の鉛と約３％のスズからなる鉛−スズ合金を含むＣ４ハンダ・ボールである。弾性率が７ＧＰａであるNamics U8437-2材料のアンダーフィル２４材を用いた。
【００１９】
図２の第１行に現れる列のタイトルは次の通りである。「行」の列は行番号を表す。「試料数」の列は、試験された各バッチで用いられた、同じエレクトロニクス構造体１０の試料数を表す。「チップ・サイズ」は、チップ１２の表面１８に沿うチップ寸法を表す。パッド２２は、「有機基板パッド直径、Ｄ２」の列に記される直径をもつ。パッド２０は、「チップ・パッド直径、Ｄ１」の列に記された直径をもつ。「Ｄ１／Ｄ２」の列はＤ１とＤ２の比を示す。「Ｓ１／Ｓ２」の列は、Ｓ１／Ｓ２＝（Ｄ１／Ｄ２）２であるＳ１／Ｓ２を表す。「ハンダ・ボール高さ」の列は、図１に示される方向９における高さＨを表す。「ハンダ・ボール中心線からチップ端部までの距離（ＤＥＤＧＥ）」の列は、図１に示される方向８における距離ＤＥＤＧＥを表す。「５０％不良までのサイクル数」の列は、５０％の試料が不良となるサイクル数を表し、試料数についての平均から計算された。「不良発生の最初のサイクル」の列は、１００サイクル毎に試料の不良を試験した行４を例外として、５００サイクル毎に試料の不良を試験したので、５００サイクルの誤差がある。試料の不良は、ハンダ部材１６のクラック、あるいはハンダ部材１６のパッド２０からの剥離として定義される。
【００２０】
図２の行４および３に見られるように、Ｓ１／Ｓ２が０．４０から０．７７に増加すると、「５０％不良までのサイクル数」は３２５０から７９６３回まで増加し、また「不良発生の最初のサイクル」は、６００から２５００回目まで増加する。行２および３では、Ｓ１／Ｓ２が０．７７から０．８１に増加して、「５０％不良までのサイクル数」が７９６３から８４３０回まで増加しているので、行３および４と矛盾がないことに注意されたい。行２、３および４では、ＤＥＤＧＥが１００μｍで同じ値であることに注意されたい。
【００２１】
Ｓ１／Ｓ２の増加が疲労寿命を延長させることが先の結果により確認され、このことが本発明の第１の発明技術の根拠である。有限要素モデリングを用いて、疲労寿命の増加が広い範囲のＳ１／Ｓ２比に渡って予測された。第１の発明技術には、Ｓ１／Ｓ２に関していくつかの実施形態が含まれる。第１の発明技術の第１の実施形態は、Ｓ１／Ｓ２＞１である。第１の発明技術の第２の実施形態は、少なくとも約１．２倍だけ、Ｓ１をＳ２より大きくすることである。第１の発明技術の第３の実施形態では、約１．１と約１．３倍の間だけ、Ｓ１をＳ２より大きくすることである。第１の発明技術の第４の実施形態では、約１．３と約２．０倍の間だけ、Ｓ１をＳ２より大きくすることである。
【００２２】
図２の行１および３は、本発明の第２の発明技術を例示する。行１と３ではそれぞれ、ＤＥＤＧＥは２３０μｍ（すなわち、０．２３ｍｍまたは９ミル）と１００μｍ（すなわち、０．１０ｍｍまたは４ミル）に等しい。行１と３に対して、図２は、ＤＥＤＧＥを１００μｍから２３０μｍまで（すなわち、０．１０ｍｍから０，２３ｍｍまで）増加させると、「５０％不良までのサイクル数」が７９６３サイクルから１３２６０サイクルに増加することを示している。このように、最も近いチップ端部１３から数百ミクロン以内の距離ＤＥＤＧＥ（図２参照）で、ＤＥＤＧＥを増加させると、５０％の不良レベルに達するまでのサイクル数は多くなる。行１および３では、Ｓ１／Ｓ２は同じ値０．７７であることに注意されたい。
【００２３】
最も近いチップ端部１３から数百ミクロン以内でＤＥＤＧＥを増加させることの有益な効果は、図３および図４によっても示されている。図３と図４はそれぞれ、ハンダ部材１６と半導体基板１２のパッド２０との間の境界でのハンダ部材の、平均せん断ひずみと平均軸方向ひずみ（axial strain）のプロットである。図３の平均せん断ひずみは、図１の方向８および９により決まる面内にあり、図４の平均軸方向ひずみは、方向９に平行である。図３のせん断ひずみも図４の軸方向ひずみも、Ｃ４ハンダ・ボール１６と境を接するパッド表面３２の部分に渡る空間的な平均である。
【００２４】
図３と図４では、半導体基板１２はシリコン半導体チップであり、有機基板１４は有機ビルドアップ層をもつガラス・エポキシ・コアを備える有機チップ・キャリアであり、またハンダ部材１６は、重量濃度で約９７％の鉛と約３％のスズからなる鉛−スズ合金を含むＣ４ハンダ・ボールであった。２から１１ＧＰａの弾性率をもつアンダーフィル２４材が存在する。チップ１２の端部１３は、チップ１２の中央（示されていない）から約８ｍｍである。チップ１２の表面１８の寸法は１６ｍｍ×１６ｍｍである。Ｃ４ハンダ・ボールの高さＨは０．１ｍｍである。
【００２５】
図３および図４の元になったシミュレーションでは、各サイクルでエレクトロニクス構造体１０を１００℃から０℃へ、そして１００℃に戻す熱サイクルを実施した。得られた、図３のせん断ひずみと図４の軸方向ひずみは、ＤＣの関数としてそれぞれプロットされており、ＤＣは方向８における半導体基板１２の中央から、ハンダ部材１６の中心線２６までの距離８（図１参照）である。図３は、アンダーフィル２４の弾性率がそれぞれ、２ＧＰａ、５ＧＰａ、および１１ＧＰａに対応する３つのせん断ひずみ曲線１０２、１０５、および１１１を示す。同様に、図４は、アンダーフィル２４の弾性率がそれぞれ、２ＧＰａ、５ＧＰａ、および１１ＧＰａに対応する３つの軸方向ひずみ曲線２０２、２０５、および２１１を示す。
【００２６】
図３では、Ｃ４ハンダ・ボール中心線２６が、３つの曲線１０２、１０５、および１１１のどれを問題にするかに応じて、チップ１２の端部１３から約０．２５ｍｍと約０．４０ｍｍの間にある場合に、平均せん断ひずみは最も急激に低下する。この０．２５ｍｍの距離は、曲線２１１上の点Ｐ１（勾配の鋭い変化が起こっている箇所）とチップ１２の端部１３に対応するＤＣ＝８ｍｍとの間のＤＣの変化である。この０．４０ｍｍの距離は、曲線１０５上の点Ｐ２（勾配の鋭い変化が起こっている箇所）とチップ１２の端部１３に対応するＤＣ＝８ｍｍとの間のＤＣの差である。
【００２７】
図４では、Ｃ４ハンダ・ボール中心線２６が、３つの曲線２０２、２０５、および２１１のどれを問題にするかに応じて、チップ１２の端部１３から約０．３０ｍｍと約１．０ｍｍの間にある場合に、平均軸方向ひずみは最も急激に低下する。この０．３０ｍｍの距離は、曲線２１１上の点Ｐ３（勾配の鋭い変化が起こっている箇所）とチップ１２の端部１３に対応するＤＣ＝８ｍｍとの間のＤＣの差である。この１．０ｍｍの距離は、曲線２０２上の点Ｐ４（勾配の鋭い変化が起こっている箇所）とチップ１２の端部１３に対応するＤＣ＝８ｍｍとの間のＤＣの差である。先の結果に基づいて、第２の発明技術にはＤＥＤＧＥに関していくつかの実施形態が含まれる。第２の発明技術の第１の実施形態では、図３の平均せん断ひずみ曲線に基づいて、ＤＥＤＧＥは少なくとも約０．２５ｍｍである。第２の発明技術の第２の実施形態では、図３の平均せん断ひずみ曲線に基づいて、ＤＥＤＧＥは少なくとも約０．４０ｍｍである。第２の発明技術の第３の実施形態では、図４の平均軸方向ひずみ曲線に基づいて、ＤＥＤＧＥは少なくとも約０．３０ｍｍである。第２の発明技術の第４の実施形態では、図４の平均軸方向ひずみ曲線に基づいて、ＤＥＤＧＥは少なくとも約１．００ｍｍである。
【００２８】
本発明の効果は、ハンダ部材１６とパッド２０の間には、半導体部材１６とパッド２２の間より大きなＣＴＥの違いがあるので、ハンダ部材１６とパッド２０の間の境界は、ハンダ部材１６とパッド２２の間の境界より熱応力による損傷を受けやすいという事実に関連する。これに応じて、ＣＴＥカップリング・パラメータＰが前記のＣＴＥの違いを特徴づけ、ＣＳＯＬＤＥＲをハンダ部材１６のＣＴＥ、ＣＯＲＧＡＮＩＣを有機基板１４のＣＴＥ、ＣＳＥＭＩを半導体基板１２のＣＴＥとして、Ｐは、（ＣＳＯＬＤＥＲ−ＣＯＲＧＡＮＩＣ）／（ＣＳＯＬＤＥＲ−ＣＳＥＭＩ）として定義される。ＣＳＯＬＤＥＲ＞ＣＯＲＧＡＮＩＣ＞ＣＳＥＭＩと仮定すると、Ｐは、０＜Ｐ＜１を満たさなければならない。Ｐ＝１は、パッド２０とパッド２２の間では、前記ＣＴＥの違いが完全に対称に配分されていることを表す。一方、Ｐ＝０は、パッド２０とパッド２２の間では、前記ＣＴＥの違いが完全に非対称に配分されていることを表す。ハンダ部材１６、有機基板１４、および半導体基板１２の前記ＣＴＥの範囲では、Ｐは０．１７＜Ｐ＜０．７２を満たす。こうして、Ｐの包括的範囲は、本特許で考慮されるＣＴＥの範囲では、０．１５＜Ｐ＜０．７５である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に従った、有機チップ・キャリアにハンダ・ボールにより結合した半導体チップの断面正面図である。
【図２】図１のハンダ・ボールについての熱サイクル疲労試験データの表である。
【図３】チップの中心とハンダ・ボール中心線との間の距離の関数としての、図１のハンダ・ボールのせん断ひずみのプロットである。
【図４】チップの中心とハンダ・ボール中心線との間の距離の関数としての、図１のハンダ・ボールの軸方向ひずみのプロットである。

Claims (18)

  1. 第１の導電性パッドをその上に有する半導体基板と、
    第２の導電性パッドをその上に有する有機基板と、
    前記第１のパッドを前記第２のパッドに電気的に結合するハンダ部材と
    を備え、
    前記第１のパッドの表面積が前記第２のパッドの表面積より大きいことを特徴とするエレクトロニクス構造体。
  2. 前記ハンダ部材の中心線から、前記半導体基板の最も近い横端部までの距離が少なくとも約０．２５ｍｍまたは０．４０ｍｍである請求項１に記載のエレクトロニクス構造体。
  3. 前記半導体基板と前記有機基板の間のアンダーフィル材をさらに備え、前記アンダーフィル材が前記ハンダ部材を包み込み、また前記アンダーフィル材の弾性率が少なくとも約１ＧＰａである請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  4. 前記有機基板の熱膨張係数（ＣＴＥ）が約１０ｐｐｍ／℃と約１８ｐｐｍ／℃の間である請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  5. ＣＳＯＬＤＥＲを前記ハンダ部材のＣＴＥ、ＣＯＲＧＡＮＩＣを前記有機基板のＣＴＥ、ＣＳＥＭＩを前記半導体基板のＣＴＥとして、Ｐを、（ＣＳＯＬＤＥＲ−ＣＯＲＧＡＮＩＣ）／（ＣＳＯＬＤＥＲ−ＣＳＥＭＩ）として定義すると、Ｐが約０．１５と約０．７５の間である請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  6. 前記有機基板が、エポキシ、ポリイミド、ポリテトラフルオロエチレン、およびこれらの組合せからなる群から選択される有機材料を含む請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  7. 前記ハンダ部材が、controlled collapse chip connection（Ｃ４）ハンダ・ボールを含む請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  8. 前記ハンダ部材が鉛−スズ合金を含む請求項１または２のいずれか一項に記載のエレクトロニクス構造体。
  9. 前記有機基板において、前記第１のパッドの表面積が、少なくとも約１．２倍または、約１．１と約１．３倍の間または、約１．３と２．０倍の間だけ前記第２のパッドの表面積より大きく、ハンダ部材が前記第１のパッドを前記第２のパッドに電気的に結合する請求項１に記載のエレクトロニクス構造体。
  10. 第１の導電性パッドをその上に有する半導体基板を形成することと、
    第２の導電性パッドをその上に有する有機基板を形成することと、
    ハンダ部材の使用により、前記第１のパッドを前記第２のパッドに電気的に結合することと
    を含み、前記第１のパッドの表面積が前記第２のパッドの表面積より大きいことを特徴とするエレクトロニクス構造体を形成する方法。
  11. 前記ハンダ部材の中心線から、前記半導体基板の最も近い横端部までの距離が少なくとも約０．２５ｍｍまたは０．４０ｍｍである請求項１０に記載の方法。
  12. 前記半導体基板と前記有機基板の間にアンダーフィル材を入れ、前記アンダーフィル材の弾性率が少なくとも約１ＧＰａである請求項１０または１１のいずれか一項に記載の方法。
  13. 前記有機基板の熱膨張係数（ＣＴＥ）が約１０ｐｐｍ／℃と約１８ｐｐｍ／℃の間である請求項１０または１１のいずれか一項に記載の方法。
  14. ＣＳＯＬＤＥＲを前記ハンダ部材１６のＣＴＥ、ＣＯＲＧＡＮＩＣを前記有機基板１４のＣＴＥ、ＣＳＥＭＩを前記半導体基板１２のＣＴＥとして、Ｐを、（ＣＳＯＬＤＥＲ−ＣＯＲＧＡＮＩＣ）／（ＣＳＯＬＤＥＲ−ＣＳＥＭＩ）として定義すると、Ｐが約０．１５と約０．７５の間である請求項１０または１１のいずれか一項に記載の方法。
  15. 前記有機基板が、エポキシ、ポリイミド、ポリテトラフルオロエチレン、およびこれらの組合せからなる群から選択される有機材料を含む請求項１０または１１のいずれか一項に記載の方法。
  16. 前記ハンダ部材が、Ｃ４ハンダ・ボールを含む請求項１０または１１のいずれか一項に記載の方法。
  17. 前記ハンダ部材が鉛−スズ合金を含む請求項１０または１１のいずれか一項に記載の方法。
  18. 前記形成ステップにおいて、前記第１のパッドの表面積が、少なくとも約１．２倍または、約１．１と約１．３倍の間または、約１．３と２．０倍の間だけ前記第２のパッドの表面積より大きい請求項１０に記載の方法。
JP2003507882A 2001-06-20 2002-06-04 基板接合ｃ４ハンダ・ボールの疲労寿命の延長 Expired - Fee Related JP3864259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/885,853 US7067916B2 (en) 2001-06-20 2001-06-20 Extension of fatigue life for C4 solder ball to chip connection
PCT/EP2002/006922 WO2003001585A1 (en) 2001-06-20 2002-06-04 Extension of fatigue life for c4 solder ball in a chip to substrate connection

Publications (2)

Publication Number Publication Date
JP2004531080A true JP2004531080A (ja) 2004-10-07
JP3864259B2 JP3864259B2 (ja) 2006-12-27

Family

ID=25387831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003507882A Expired - Fee Related JP3864259B2 (ja) 2001-06-20 2002-06-04 基板接合ｃ４ハンダ・ボールの疲労寿命の延長

Country Status (6)

Country Link
US (2) US7067916B2 (ja)
JP (1) JP3864259B2 (ja)
KR (1) KR100576029B1 (ja)
CN (1) CN1275305C (ja)
TW (1) TW567595B (ja)
WO (1) WO2003001585A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7235886B1 (en) * 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US7488896B2 (en) * 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
JP2008544540A (ja) 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US7170159B1 (en) * 2005-07-07 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Low CTE substrates for use with low-k flip-chip package devices
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE112006002927B4 (de) 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10879211B2 (en) * 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218644A (ja) 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
JPH09153521A (ja) 1995-11-30 1997-06-10 Toshiba Corp 半導体装置
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
JPH1145954A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
KR100273703B1 (ko) * 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
US6110760A (en) * 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
KR20010088292A (ko) * 1998-04-24 2001-09-26 추후보정 가요성 전도 접착제를 갖는 플립 칩 장치
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6166556A (en) * 1998-05-28 2000-12-26 Motorola, Inc. Method for testing a semiconductor device and semiconductor device tested thereby
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6084312A (en) * 1998-10-30 2000-07-04 Samsung Electronics Co., Ltd. Semiconductor devices having double pad structure
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP4121665B2 (ja) 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
US6016011A (en) * 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6342399B1 (en) * 1999-11-08 2002-01-29 Agere Systems Guardian Corp. Testing integrated circuits
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof

Also Published As

Publication number Publication date
WO2003001585A1 (en) 2003-01-03
US7119003B2 (en) 2006-10-10
US20050224973A1 (en) 2005-10-13
KR100576029B1 (ko) 2006-05-02
TW567595B (en) 2003-12-21
CN1275305C (zh) 2006-09-13
JP3864259B2 (ja) 2006-12-27
KR20040010650A (ko) 2004-01-31
US7067916B2 (en) 2006-06-27
US20020195707A1 (en) 2002-12-26
CN1518763A (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
US7119003B2 (en) Extension of fatigue life for C4 solder ball to chip connection
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP2842361B2 (ja) 半導体装置
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
JP4899406B2 (ja) フリップチップ型半導体装置
JPS63177434A (ja) 電子部品の接続構造とその製造方法
US20030116860A1 (en) Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US6750552B1 (en) Integrated circuit package with solder bumps
JP2000022034A (ja) 電子回路装置の接続構造
US20080164604A1 (en) Heat dissipating semiconductor package
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
JP3715438B2 (ja) 電子装置およびその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP4318886B2 (ja) 突起電極接合型半導体装置およびその製造方法
US6271599B1 (en) Wire interconnect structure for electrically and mechanically connecting an integrated circuit chip to a substrate
KR100215687B1 (ko) 반도체용 패키지
TWI496250B (zh) 封裝基板及其製法
JP3168987B2 (ja) 表面実装型半導体装置の実装構造
JP2856197B2 (ja) Ｂｇａ接続構造
JPH02105548A (ja) フリップチップ搭載用回路基板
US8970041B2 (en) Co-axial restraint for connectors within flip-chip packages
JPH05235098A (ja) フリップチップ実装方法
CN116646310A (zh) 封装结构及方法
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造
JP4762536B2 (ja) 半導体部品及び半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060830

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20060831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees