TW567595B - Extension of fatigue life for C4 solder ball to chip connection - Google Patents

Extension of fatigue life for C4 solder ball to chip connection Download PDF

Info

Publication number
TW567595B
TW567595B TW091112657A TW91112657A TW567595B TW 567595 B TW567595 B TW 567595B TW 091112657 A TW091112657 A TW 091112657A TW 91112657 A TW91112657 A TW 91112657A TW 567595 B TW567595 B TW 567595B
Authority
TW
Taiwan
Prior art keywords
pad
organic
semiconductor substrate
substrate
electrical conduction
Prior art date
Application number
TW091112657A
Other languages
English (en)
Inventor
William E Bernier
Charles F Carey
Eberhard B Gramatzki
Thomas R Homa
Eric A Johnson
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW567595B publication Critical patent/TW567595B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

567595 五、發明說明（1) 發明背景 1 ·技術領域 本發明係關於一種使用錫球來結合半導體晶片及有機晶片 載體的方法及結構。 2 ·相關技術 用於結合半導體晶片及有機晶片載體的錫球，經過熱 #環會引發熱應力於錫球上。熱引發的應力是無法避免的 ^且會造成錫球的損害，當熱循環次數較多時，會造成崩 壞和電子故障。因此，降低前述之熱引發應力及延長壽命 的方法及結構是必須的。 發明摘要 本發明提供一種電子結構，包含·· 一半導體基材，具有一第一電氣導通焊墊；· 一有機基材，具有一第二電氣導通焊墊，其中第一焊
塾之一 本發明提供一種 一 +導體基材， 有機基材，呈 種電子結構，包含： 一面積超過於第一 4接元件，雷盗 ’具有一第一電氣導通焊墊； 具有一第二電氣導通焊墊，其中第一焊 第二焊墊之一面積；以及 電氣連結第一焊墊及第二焊墊，其中從
第7頁 567595 五、發明說明（2) 焊接元件之一中心線到半導體基材之最靠近的水 一距離為至少約〇 · 2 5毫米。 違、、彖之 驟 本發明提供/種形成一電子結構的方法，包含下列步 开>成具有一第一電氣導通焊墊之一半導體美材. 形成具有-第二電氣導通焊塾之一有機基二，复 一焊墊之一面積超過於第二焊墊之一面積；以及 弟 藉由一焊接元件電氣連接第一焊墊及第二焊墊。 驟：本發明提供一種形成一電子結構的方法’包含下列步 形成具有一第一電氣導通焊墊之一半導體基材； 具有一第二電氣導通焊墊之一有機基材；以及 從焊Ϊ Ι焊接元件電氣連結第一焊塾及第二焊塾，复中 之5ί ί ί之一中心線到半導體基材之最靠近的水平邊& 之—距離為至少約0.25毫米。 逯緣 其中i::降低熱循環中產生於錫球上的因熱導致應力， 中錫球用以結合半導體晶片及有機晶片載體。 發明詳細說明 圓。Ξ為沾根據本發明之實施例，描述電子結構10的剖面 子m構10包括半導體基材12和有機基材〗4藉由焊面接 567595 五、發明說明（3) 7G件1 6結合°焊接元件16為機械地及電氣地連結半導體基 材1 2上的電氣導通焊塾2 〇。焊接元件丨6同樣也機械地及電 氣地連結有機基材1 4上的電氣導通焊墊2 2。 半導體基材12可包括，尤其是，一半導體晶片，即矽 晶片（silicon chip)或鍺晶片（germanium chip)。半導體 基材12的熱膨脹係數可為約3 ppm/它，其中ppm為百萬分 之一（parts per million) 〇
有機基材1 4可包括，尤其是，一有機材料，如環氧化 物（epoxy)、聚亞醯胺（polyimide)、聚四氟乙稀 (polytetrafluoroethylene，PTFE)、玻璃纖維（giass cloth)、銅夾殷鋼（copper-invar-copper)或其他強化層 (reinforcing layer)，及其混合物。有機基材14可包 括’尤其是’有機晶片載體。有機基材1 4的熱膨服係數 (CTE)在約 1 0 ppm/ °C 到約 1 8 ppm/ °C 之間。
焊接元件1 6可包括，尤其是，一錫球，如崩潰控制晶 片連接（Control led Col lapse Chip Connection, C4)錫 球。焊接元件可包括，尤其是，一共熔錫鉛合金 (eutectic lead-tin alloy)，即含錯重量百分比為約63% 及含錫重量百分比為約3 7 %、一高熔點錫錯合金 (hi gh-melt lead-tin alloy)、一尖端共熔的高炼點合金 (eutectic- tipped，high melt alloy)、一 不含錯焊接锡
頁 567595 五、發明說明（4) 球（uni e ad solder )等材料。例如，高熔點錫鉛合金可包 含錯和錫的重量比例為97 : 3且熔化溫度在約33〇 t。焊接 元件1 6具有熱知脹係數為約2 1 ppm/到約2 8 p pm/它之 間。特別的是’具有鉛和錫重量比為9 7 : 3的鉛錫合金的 熱膨脹係數為2 8 ppm/ °C。 底部填充材料2 4存在於半導體基材12及有機基材14之 間，其中底部填充材料24包覆（encapsuiate)焊接元件 1 6、，且該底部填充材料具有一彈性係數，該彈性係數至少 約為10億帕斯卡（1 GPa)。底部填充材料24用以降低在焊 接元件1 6上的熱應力，這樣的熱應力可能在熱循環中產 生。任何為熟習技藝者所熟知的底部填充材料皆可作為底 部填充材料24。已知的填充材料例子尤其是包括戴克斯身 CNB840-38 (Dexter CNB840-38)及那米司U8437-2(Namics
U8437-2) 。 1CS 。半導體基材12形成或 其上。有機基材形成或 上。一高熔點錫鉛合金 墊2 0上。共熔錫鉛合金 paste)置於有機基材14 球被置於與焊墊2 2的共 點錫鉛球之熔點溫度的 接著冷卻以形成焊接元 電子結構1 0可由下述方法製作 以其他方法提供，並具有焊墊2〇於 其他方法提供，並具有焊墊22於其 球設置並成形於半導體基材丨2的焊 球膠（eutectic lead-tin solder 之焊墊22上。焊墊20上的高熔點錫 文谷錫球膠接觸。錫球夥在低於高溶 溫度下呈現再流動（r e f 1 〇 w )狀態， 567595
件16，以機械地及電氣地結合半導體基材12及有機基材 14。底部填充材料24接著置於半導體基材12及有機基材14 之間’直到底部填充材料24包覆焊接元件丨6。
、仏官底部填充材料2 4的角色會讓在焊接元件丨6的熱應 力減輕，如此降低熱應力後仍然會讓焊接元件丨6在和焊墊 20的接觸界面破裂（crack)。焊接元件16及焊墊2〇的接觸 界面相較於焊墊22及焊接元件16的接觸界面，更容易被熱 應力破壞。因為以焊墊2 〇結合的焊接元件丨6及半導體基材 12之間所具有的不協調熱膨脹係數（CTE)，比以焊墊22結 合的焊接元件1 6及有機基材丨4之間所具有的不協調熱膨脹 係數（C TE )大。因此熱應力會對焊接元件丨6及焊墊2 〇的接 觸界面的壽命產生不利的影響。 本發明揭露兩個創新的技術來延長焊接元件丨6及焊墊 20的接觸界面的壽命。第一個創新性技術，為S1/S2的比 例大於1 ’其中S 1為半導體基材1 2之焊墊2 〇和錫球接觸的 表面32 ’S2為有機基材14之焊墊22的表面34。第二創新性 技術’為在方向8從焊接元件1 6之中心線2 6到最接近的半 導體基材12之水平邊界13的距離超過約0.25毫米（mm)。中 〜線26疋義為過焊接元件μ之質量中心（centr〇id)28且以 方向9為方向，方向9為垂直表面32的方向。 由於S1相對於s 2增加，第一創新技術具有s 1 / S 2超過1
第11頁 567595
而：降低位於和焊接元件16及焊墊20連接處熱壓力 熱應Γ使之可和焊接元件及焊塾22連接處 部份位π 2之H熱應力相纟。―創新技術降低-壓：件16及焊塾2〇的較高熱壓力…較高熱 d ^焊接元件16及半導體基材12間車交高的熱膨脹 高所導致Υ焊接儿件1 6及有機基材1 4之間的熱膨脹係數差 圖2為圖1的焊接元件丨6之熱循環疲勞測試表，其證 明隨，S*l/S2增加，圖i中焊接元件16及焊墊2〇的接觸界面 之疲勞壽命亦增加。在圖2的測試中，電子結構丨〇處於 曾C到0 C的熱痛ϊ展，接著於每一循環中回到1 〇 〇。〇。半 導? ί材12是矽晶片，有機基材14是有機晶片載體包含玻 璃裱氧核心（glass epoxy core)與有機建立層（〇rganic bu\ldup layer)，焊接元件16是C4錫球包含錫鉛合金具有 重s百分比9 7 %的鉛及約重量百分比3 %的錫。底部填充材 料24為那米司U8437-2 (Namics U8437-2)，具有彈性係數 為70億帕（7 Gpa)。 圖2的第一列所列之欄標題如下所述。“列，，標示列 之標號。樣品大小”標示每批次（batch)測試所使用的 相同電子結構1 0的樣品數目。“晶片尺寸”標示晶片1 2沿 · 著表面1 8的大小。焊墊2 2具有的直徑紀錄於標示‘‘有機基 · 材焊墊直徑，D2 ’’的攔。焊墊2〇具有的直徑紀錄於標
第12頁 567595 五、發明說明（7) 示“晶片焊墊直徑，D1 ”的欄。“D1/D2，，櫊標示D1與D2 的比值。“S1/S2 ” 欄標示S1/S2 的值，以S1/S2 = (D1/D2)2 方式計算。“焊接錫球高度”攔標示在圖1中於方向9的高 度Η。 “錫球中心線到晶片邊緣距離（Dedge )，’攔標示距離 dedge為於圖1中沿方向8的距離。“ 5 0 %失效的循環數”欄標 示當5 0 %樣品失效時所經過的循環數，並和與樣品尺寸做 過平均。“第一循環失效”的耐受度為5 〇 〇次循環，因為 樣品為每5 0 0次循環測試一次失效程度，除了第5列為每 1 〇 〇次測試樣品的失效程度。樣品的失效定義為焊接元件 1 6的破裂或焊接元件1 6和焊墊2 0分層。 如圖2的第4及3列所示，當S1/S2從0· 40增加到〇· 77， 50%失效的循環數從3250增加到7 963，而第一循環失效由 600增加到25 00。注意第2及3列和第3及*列一致，當S1/S2 從0. 77增加到0. 81，50%失效的循環數從7963增加到 8430。需注意第2、3及4列的Dedge值皆為100微米（"m)。 接下來的結果確認S1 /S2比值增加可延長壽命，此
ί ί! 的基礎。有限因素模擬已經用來: 測知加S1 / S 2比值鄭J圍可u描4 *人 數個實施例和第-創新技術包含 施例為SI /S2 > 1。第一創斩，1新技術的第一個1 Η立。g 創新技術的第二實施例為S1超過ί 至/、礼2化第一創新技術的 1 · 1倍至約1 · 3倍。第一鲁丨如4士 η 具她例马Μ起過S2約 们新技術的第四實施例為S1超過s
第13頁 567595
約1. 3倍至約2 · 0倍。 圖2的第1及3列古發昍士我πα 及3列中，Dedge值分別為2 3(的第二創新技術。在第1 ⑹），和二微： 中，圖2的第…列二密爾。在第1及3列 ^^ 1 3260 ^,1 . tD ΓΐΟπΛ 3 近的晶片邊緣13有數百微米，二距離上：相距。圖1:最接 環數。需注意在第1及3列中'S1/^ Τ二=ϋ5()%失效的循 為相同的數值，〇.77。 一當距離De_相距圖1中最接近的晶片邊緣丨3有數百微 米，增加Dedge的好處亦可由圖3及圖4得知。圖3及圖4分別 為在焊接元件16在焊接元件16與半導體基材12之焊墊2〇之 接觸接面的平均剪應力（average shear strain)和平均軸 應力（average axial strain)的關係圖。圖3中的平均剪 應力位於圖1中方向8及方向9所定義的平面，圖4中的平均 軸應力為平行方向9。圖3的剪應力和圖4的軸應力皆有對 焊墊表面3 2及C4焊接錫球1 6的接觸界面做空間平均 (spatially averaged) ° 圖3及圖4中’半導體基材12為石夕半導體晶片，有機基 材14為有機晶片載體包含一具有有機建立層的玻璃環氧核 (glass epoxy core with organic buildup layer)，焊
第14頁 567595
接元件1 6為C4焊接錫純&人 Λ, A
qo/ +蜴東包έ 一錫鉛合金具有約97%的鉛及 3 %的錫。底部填充材料2 4且古技杳 ^ ^ , 0 _ 刊nZ4具有係數為2至11 Gpa，晶片12 的邊緣13距離晶片中心（去 、 71 T I未圖不）約8宅米。晶片1 2的表面 18具有16蒙米X 16毫#的ρ斗 Γλ ^ » 毛木的尺寸，C4錫球的高度η為〇. 1毫 米0 。在圖3。及圖4的模擬，電子結構1〇在每一循環中接受從 1 0 0 C到0 C再回到1 〇 〇。(3的循環。造成的如圖3的煎應力及 =圖4的軸應力為Dc的函數，其中％為在圖i方向8上，從半 ¥體積材1 2的中心到焊接元件丨6的中心線2 6之距離。圖3 顯不3條剪應力的曲線丨〇 2、丨〇 5及丨丨j，分別對應於底部填 充材料24的彈性係數為2 GPa、5 GPa及11 GPa。同樣地， 圖4顯不3條轴應力的曲線2 〇 2、2 〇 5及2 11，分別對應於底 部填充材料24的彈性係數為2 GPa、5 GPa及11 GPa。
圖3中，平均剪應力落下最陡峭之處為當C4錫球中心 線2 6距離晶片1 2的邊緣1 3之距離為約〇 · 2 5毫米至〇 · 4 0毫米 之間時’根據三條曲線1 〇 2、1 〇 5及1 11所相關而來。距離 0 · 2 5耄米為在Dc的變化於曲線111的變異點p!，即斜率產生 極大變化，與Dc = 8毫米相對於晶片1 2的邊緣1 3之間。 〇 · 4 0毫米距離為％的變化在曲線丨〇 5的變異點P2，即斜率產 生極大變化，與Dc = 8毫米相對於晶片1 2的邊緣1 3之間。 圖4中，平均軸應力落下最陡峭之處為當C4錫球中心
第15頁 567595 線2 6距離晶片1 2的邊緣1 3之距離為約〇 · 3 〇毫米至1 〇茸米 之間時，根據三條曲線2 0 2、20 5及2 11相關而來。距離” 0 . 3 0耄米為在Dc的變化於曲線2 11的變異點，即斜率產生 極大變化，與Dc =8毫米相對於晶片12的邊緣13之間。} 〇 毫米距離為在Dc的變化於曲線2〇2的變異點匕，即斜率產生 極大變化，與Dc=8毫米相對於晶片12的邊緣13之間。根 據前述結果，第二創新技術包數個關於Dedge的實施例 二創新技術之第一實施例中，根據圖3的平均剪應力曲 線，匕_最少為約0.25毫米。第二創新技術之第:實施例 中，根據圖3的平均剪應力曲線，Dedge最少為約〇 4〇毫米。 第二創新技術之第三實施例中，根據圖4的平均軸應力曲 線，％咖最少為約〇.30毫米。第二創新技術之第四實例 中’根據圖4的平均軸應力曲線，％ 本發明的效力，關於焊接元件丨6及焊 =元件16及焊㈣之接觸界面容易因熱壓=界 f烊接7G件1 6及焊墊20的熱膨脹係數 ，的熱膨服係數差高。因此，熱膨服係二 ouplmg parameter)p的特徵由前述不同
5 r^^^(Cs〇LDER'W)/(C^^^^^^ :::::rc Λ熱膨脹係數，C_ic為有機基材;“ c::: ;c、 7為 '導體基材12的熱膨脹係數。假設 SOLDER > Organic > CSEM,，則 P 為〇<p<1〇/^p_1n士士 2。及焊塾22的熱膨脹係數P/1::1:表示焊些 双左马凡吴的對％，當P =〇時表
第16頁 567595 五、發明說明（11) 焊墊20及焊墊22的熱膨脹係數差為完美的非對稱。在之前 所陳述的焊接元件1 6、有機基材1 4及半導體基材1 2的熱膨 脹係數，P的範圍為0. 1 7 < P < 0. 72。因此P之綜合範圍為 0. 1 5 < P < 0. 7 5的熱膨脹係數是被考慮的。 本發明的實施例因為敘述之故而被詳述，許多修改及 改變對於熟習技藝者是顯而易見的。因此，所附之申請專 利範圍為包含所有不偏離本發明精神與範圍之修改及變化 的範圍。 _
III
第17頁 567595 圖式簡單說明 圖1係揭露本發明的實施例中，半導體晶片和有機基片載 體以錫球結合的剖面圖。 圖2為圖1中錫球的熱循環壽命測試資料表。 圖3為圖1之錫球的剪應力（s h e a r s t r a i η)與晶片中心到錫 球中心線距離的關係圖。 圖4為圖1之錫球的軸應力（a χ丨& 1 s t r a i η)與晶片中心到錫 球中心線距離的關係圖。 9方向 1 2半導體基材 1 4有機基材 1 8表面 2 4底部填滿材料 圖式元件符號說明 8方向 1 0 電子結構 1 3 水平邊界 1 6焊接元件 20、22電氣導通焊墊 2 8坏接元件1 6之質量中心 面 Ρ焊塾20和焊接元件16接觸之表 34焊墊22的表面

Claims (1)

  1. 567595 92· ία 22 徵 91112657__年月 Α 鉻 π：_ 六、申請專利範圍 1· 一種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊墊； 一有機基材，具有一第二電氣導通焊墊，其中該第一 焊墊之一面積超過於該第二焊墊之一面積；以及 一焊接元件，電氣連結該第一焊墊及該第二焊墊。 2 ·如申請專利範圍第1項所述之電子結構，其中該有機基 材的一熱膨脹係數（Coefficient of Thermal Exp ans ion, CTE)為介於約l〇 ppm/°c至約18 ppm/°C之間。 3 ·如申請專利範圍第1項所述之電子結構，其中一數值p是 介於約0· 15至約〇· 75之間，其中該數值P的定義為 (CSOLDER-CORGANIC)/(CSOLDER-CSEMI)，其中CS0LDER 為該焊接元件的一熱膨脹係數，CORGAN 1C為該有機基材的 一熱膨脹係數，CSEMI為該半導體基材的一熱膨脹係數。 4 ·如申請專利範圍第1項所述之電子結構，其中該有機基 材包括一有機材料，該有機材料係由環氧化物（ep0Xy)、 聚亞醯胺（poly i mi de)、聚四氟乙烯 (poly tetraf luoroe thy lene)及其混合物所組成的群組所 選出。 5 ·如申請專利範圍第1項所述之電子結構，其中該焊接元 件包含一崩潰控制晶片連接（Controlled Collapse Chip
    567595 案號 91112657 92. ΙΟ. 22 ±_^日 修正 六、申請專利範圍 Connect ion, C4)錫球 6·如申請專利範圍第1項所述之電子結構，其中該焊接元 件包含一锡錯合金。 一種 焊墊之 及 間，其 且该底 1 〇億怡 具有半導體基材及有機基材之電子結構，包含： 半導體基材，具有一第一電氣導通焊塾； 有機基材，具有一第二電氣導通焊墊，其中該第一 一面積超過該第二焊墊之一面積； 焊接元件，電氣連結該第一焊墊及該第二焊墊；以 底部填充材料，位於該半導體基材及該有機基材 中底部填充材料包覆（encapsulate)該焊接元件， 4填充材料具有一彈性係數，該彈性係數至少約為 斯卡（1 gigapascal)。 含 第 及 有半導體晶片及有機晶片載體之電子結構，包 體晶片，具有一第一電氣導通焊墊； 焊勢機晶片載體，具有一第二電氣導通焊墊，其中該 —=之一面積超過該第二焊墊之一面積； 、要接元件，電氣連結該第一焊墊及該第二垾墊；以 & #填充材料，位於該半導體晶片及該有機晶晶片
    第20頁 567595 ί〇·22 月 曰 修正 案號91112657 年 '申讀專利範圍 體間’其中底部填充材料包覆該焊接元件，且該底部填 充材料具有一彈性係數，該彈性係數至少約為1 〇億帕斯卡 (1 gigapascal ) ° 9. 一種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊墊； 一有機基材，具有一第二電氣導通焊墊，其中該第一 焊墊之一面積超過該第二焊墊之一面積約丨.2倍；以及 一焊接元件，電氣連結該第一焊墊及該第二焊墊。
    1 0· —種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊墊； 一有機基材’具有一第二電氣導通焊墊，其中該第一 焊墊之一面積超過該第二焊墊之一面積約1 · 1倍至約1. 3 倍；以及 k接元件’電氣連結該第一焊墊及該第二焊墊。 11· 一種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊墊； 一有機基材，具有一第二電氣導通焊墊，其中該第- 知塾之面積超過該第二焊塾之一面積至少約ι·3倍至約 2 · 0倍；以及 ' 一蛘接元件，電氣連結該第一焊墊及該第二
    第21頁 92. ί〇· 22 567595 --~~~91112657^ _年 月__日 修正 六、申請專利範圍 ~' 〜—-η 12· 種具有半導體基材及有機基材之電子結構，包含·· 半導體基材，具有一第一電氣導通焊墊； 一有機基材，具有一第二電氣導通焊墊，其中該第一-焊塾之一面積超過於該第二焊墊之一面積；以及 一焊接元件，電氣連結該第一焊墊及該第二焊墊，其 中從該焊接元件之一中心線到該半導體基材之最靠近的^ 平邊緣之一距離為至少約〇· 25毫米（mm)。 1 3·如申請專利範圍第丨2項所述之電子結構，其中該有機 基材的一熱膨脹係數為介於約10 ppm/°c至約18 ppm/t之 間。 1 4 ·如申請專利範圍第1 2項所述之電子結構，其中一數值p 是介於約0· 1 5至約0· 75之間，其中該數值p的定義為 (CSOLDER—CORGANIC)/(CSOLDER-CSEMI)，其中CSOLDER 為該焊接元件的一熱膨脹係數，CORGAN 1C為該有機基材的 一熱膨脹係數’CSEMI為該半導體基材的一熱膨脹係數。 1 5 ·如申請專利範圍第1 2項所述之電子結構，其令該有機 基材包括^一有機材料’該有機材料係由環氧化物 (epoxy)、聚亞醯胺（polyimide)、聚四氟乙浠 (polytetrafluoroethylene)及其混合物所組成的群組選 出。
    第22頁 567595 92- lu. 22 案號 _土 日 Jjj：_ 六、申請專利範圍 1 6 ·如申請專利範圍第1 2項所述之電子結構’其中該焊接 元件包含一崩潰控制晶片連接（C4 )錫球。 1 7.如申請專利範圍第1 2項所述之電子結構’其中該焊接 元件包含一錫鉛合金。 1 8. —種具有半導體晶片及有機晶片載體之電子結構’包 含： 一半導體晶片，具有一第一電氣導通焊墊； 一有機晶片載體，具有一第二電氣導通焊墊； 一焊接元件，電氣連結該第一焊墊及該第二焊墊，其 中從該焊接元件之一中心線到該半導體基材之最靠近的水 平邊緣之一距離為至少約0. 2 5毫米；以及 一底部填充材料，位於該半導體晶片及該有機晶片載 體之間，其中該底部填充材料包覆該焊接元件，且其中該 底部填充材料具有一彈性係數，該彈性係數至少約為1 0億 帕斯卡（1 g i gapasca 1)。 19· 一種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊塾； 一有機基材，具有一第二電氣導通焊墊； 中々一焊接元件，電氣連結該第一焊墊及該第二焊墊，其 平從該焊接元件之一中心線到該半導體基材之最靠近的水 逢緣之一距離為至少約〇 · 2 5毫米；以及
    第23頁 92. 10. 22 年 月 曰_f务正 567595 _ 案號 91112657 六、申請專利範圍 一底部填充材料，位於該半導體基材及該有機基材之 間，其中該底部填充材料包覆該焊接元件，且其中該底部 填充材料具有一彈性係數，該彈性係數至少約為丨〇億帕斯 卡（1 g i gapasca 1) 〇 2〇· —種具有半導體基材及有機基材之電子結構，包含： 一半導體基材，具有一第一電氣導通焊塾；
    一有機基材，具有一第二電氣導通焊墊；以及 一焊接元件，電氣連結該第一焊墊及該第二焊墊，其 中從該焊接元件之一中心線到該半導體基材之最靠近的水 平邊緣之一距離為至少約〇. 4 0毫米。 2 1 · —種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟： 形成具有一第一電氣導通焊墊之一半導體基材； 形成具有一第二電氣導通焊墊之一有機基材，其中該 第一焊墊之一面積超過於該第二焊墊之一面積；以及 藉由一焊接元件電氣連接該第一焊墊及該第二焊塾。 2 2 ·如申凊專利範圍第2 1項所述之方法，其中該有機基材 的一熱膨脹係數為介於約1 0 ppm/ °C至約1 8 ppm/它之間。 2 3 ·如申凊專利範圍第2 1項所述之方法，其中一數值p是介 於約至約〇·75之間，其中該數值P的定義為（CSOLDER
    第24頁 567595 567595 91112657 92. 10. 22 修正 年月曰 六、申請專利範圍 一 CORGANIC)/(CSOLDER-CSEMI)，其中 CSOLDER 為該焊接 元件的一熱膨脹係數，C0RGANIC為該有機基材的一熱膨脹 係數’ CSEMI為該半導體基材的一熱膨脹係數。 2 4 ·如申請專利範圍第2 1項所述之方法，其中該有機基材 包括一有機材料，該有機材料係由環氧化物（ep〇xy)、聚 亞醯胺（polyimide)、聚四氟乙烯 (polytetrafluoroethylene)及其混合物所組成的群組選 出。 2 5 ·如申請專利範圍第2 1項所述之方法，其中該焊接元件 包含一崩潰控制晶片連接（Control led Col lapse Chip Connection, C4)錫球。 2 6 ·如申請專利範圍第2 1項所述之方法，其中該焊接元件 包含一錫錯合金。 2 7· —種形成一具有半導體晶片及有機晶片載體之電子結 構的方法，包含下列步驟： 形成具有一第一電氣導通焊墊之一半導體晶片； 形成具有一第二電氣導通焊墊之一有機晶片載體，其 中該第一焊墊之一面積超過該第二焊墊之一面積； 藉由一焊接元件電氣速結該第一焊墊及該第二焊墊； 以及
    »
    第25頁 567595 修正 案號 91112657 六、申請專利範圍 安置一底部填充材料於該半導體晶片及該有機晶另載 體之間’其令該底部填充材料包覆該焊接元件，且其中該 底部填充材料具有一彈性係數，該彈性係數至少約2丨0億 帕斯卡（1 g i gapasca 1) 〇 2 8 · —種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟： " 形成具有一第一電氣導通悍墊之一半導體基材； ^ 形成具有一第二電氣導通焊墊之一有機基材，其中該 第一焊墊之一面積超過該第二焊墊之一面積； 經由一焊接元件電氣連結該第一焊墊及該第二焊墊； 以及 安置一底部填充材料於該半導體基材及該有機基材之 間，其中底部填充材料包覆該焊接元件，且其中該底部填 充材料具有一彈性係數，該彈性係數至少約為10億帕斯卡 (gigapasca 1 ) ° 2 9· —種形成一具有半導體基材及有機基材之電子結構 方法，包含下列步驟： ❿ 形成具有一第一電氣導通焊墊之一半 〃 ？成具有一第二電氣導通悍塾之一有=材其中該 第一 $于墊之一面積超過該第二焊墊之一面積至少約^ 2 倍；以及 、 ' · I由焊接元件電氣連結該第一焊墊及該第二焊墊。
    第26頁 567595 案號 9Π12657 六、申請專利範圍 10.22 修正 材之電子結構的 3;法一種二列具步有驟半導趙基材及有機基 電氣導通焊墊之一半導體基材； 弟 形成具有 - 具有：電氣導通焊墊之-有機基材，其中該 弟一丨干墊之一面積超過該第二焊塾之一面積約丨丨倍至 1. 3倍；以及 一焊墊及該第二焊墊。 經由一焊接元件電氣連結該第 31•—種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟： 形成具有一第一電氣導通燁墊之一半導體基材； 形成具有一第二電氣導通焊墊之一有機基材其中該 第一焊墊之一面積超過該第二焊墊之一面積約13倍至約 2. 0倍；以及 藉由一焊接元件電氣連結該第—焊墊及該第二焊墊。 32. —種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟： 形成具有一第一電氣導通焊墊之一半導體基材； 形成具有一第二電氣導通焊墊之一有機基材；以及 藉由一焊接元件電氣連結該第一焊墊及該第二焊墊， 其中從該焊接元件之一中心線到該半導體基材之最靠近的 水平邊緣之一距離為至少約〇· 25毫米（mm)。
    第27頁 567595 92. id 22 案號91112657 年月日 絛正 '一----- ~-~~ ___ 六、申請專利範圍 3 3 ·如申請專利範圍第3 2項所述之方法，其中該有機基材 的一熱膨脹係數為介於約1 0 P Pm / C至約1 8 p p m /。〇之間。 3 4·如申請專利範圍第32項所述之方法，其中一數值p是介 於約0.15至約0.75之間，其中該數值P的定義為（CSOLDER -CORGANIC)/(CSOLDER-CSEMI)，其中CSOLDER 為該焊接 元件的一熱膨脹係數，CORGAN 1C為該有機基材的一熱膨脹 係數，C S Ε Μ I為該半導體基材的一熱膨脹係數。 3 5 ·如申請專利範圍第3 2項所述之方法，其中該有機基材 包含一有機材料，該有機材料係由環氧化物（e ρ ο X y )、聚 亞酿胺（polyimide)、聚四氟》乙細 (polytetrafluoroethylene)及其混合物所組成的群組選 出。 3 6 ·如申請專利範圍第3 2項所述之方法，其中該焊接元件 包含一崩潰控制晶片連接（C4)錫球。 3 7 ·如申請專利範圍第3 2項所述之方法，其中該焊接元件 包含一錫鉛合金。 3 8 · —種形成一具有半導體晶片及有機晶片載體之電子結 構的方法，包含：
    第28頁 567595 —^__ 六、申請專利範圍 91112657
    形成具有一第一電氣導通焊墊之一半導體晶片； =成具有一第二電氣導通焊墊之一有機晶片載體； 2由一焊接元件電氣連結該第一焊墊及該第二焊墊， 其^從该焊接元件之一中心線到該半導體晶片之最靠近的 水平邊緣之一距離為至少約〇 · 2 5毫米；以及 _ 安置一底部填充材料於該半導體晶片及該有機晶片载 體之間’其中該底部填充材料包覆該焊接元件，且其十該 底部填充材料具有一彈性係數，該彈性係數至少約為丨〇 ^ 小白斯卡（1 gigapascal)。
    3 9·、一種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟： 形成具有一第一電氣導通焊墊之一半導體基材； 形成具有一第二電氣導通焊墊之一有機基材； 藉由一焊接元件電氣連結該第一焊墊及該第二焊墊， 其中從該焊接元件之一中心線到該半導體基材之最靠近的 水平邊緣之一距離為至少約0 · 2 5毫米；以及
    安置一底部填充材料於該半導體基材及該有機基材之 間’其中該底部填充材料包覆該焊接元件，且其中該底部 填充材料具有一彈性係數，該彈性係數至少約為丨〇億帕 卡（1 g i gapasca 1) 〇 40·—種形成一具有半導體基材及有機基材之電子結構的 方法，包含下列步驟：
    92. 10. 22 567595 案號 91112657 年 月 修正 六、申請專利範圍 形成具有一第一電氣導通焊墊之一半導體基材； 形成具有一第二電氣導通焊墊之一有機基材；以及 藉由一焊接元件電氣連結該第一焊墊及該第二焊墊， 其中從該焊接元件之一中心線到該半導體基材之最靠近的 水平邊緣之一距離為至少約0. 4 0毫米。
    第30頁
TW091112657A 2001-06-20 2002-06-11 Extension of fatigue life for C4 solder ball to chip connection TW567595B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/885,853 US7067916B2 (en) 2001-06-20 2001-06-20 Extension of fatigue life for C4 solder ball to chip connection

Publications (1)

Publication Number Publication Date
TW567595B true TW567595B (en) 2003-12-21

Family

ID=25387831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112657A TW567595B (en) 2001-06-20 2002-06-11 Extension of fatigue life for C4 solder ball to chip connection

Country Status (6)

Country Link
US (2) US7067916B2 (zh)
JP (1) JP3864259B2 (zh)
KR (1) KR100576029B1 (zh)
CN (1) CN1275305C (zh)
TW (1) TW567595B (zh)
WO (1) WO2003001585A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7235886B1 (en) * 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US7488896B2 (en) * 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
EP2161752B1 (en) 2005-06-22 2015-08-12 Seoul Viosys Co., Ltd Light-emitting device
US7170159B1 (en) * 2005-07-07 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Low CTE substrates for use with low-k flip-chip package devices
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
WO2007081092A1 (en) 2006-01-09 2007-07-19 Seoul Opto Device Co., Ltd. Del à couche d'ito et son procédé de fabrication
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10879211B2 (en) * 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS642338A (en) 1987-06-24 1989-01-06 Fujitsu Ltd Wafer-scale semiconductor integrate circuit
JPH03218644A (ja) 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5545589A (en) 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5567655A (en) 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
JPH09153521A (ja) 1995-11-30 1997-06-10 Toshiba Corp 半導体装置
US5889326A (en) 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
JPH1145954A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
KR100273703B1 (ko) 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
US5977632A (en) 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
US6110760A (en) 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
EP1090535A4 (en) * 1998-04-24 2003-09-24 Amerasia Int Technology Inc FLIP-CHIP ARRANGEMENTS WITH FLEXIBLE CONDUCTIVE ADHESIVE
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6166556A (en) * 1998-05-28 2000-12-26 Motorola, Inc. Method for testing a semiconductor device and semiconductor device tested thereby
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6084312A (en) 1998-10-30 2000-07-04 Samsung Electronics Co., Ltd. Semiconductor devices having double pad structure
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP4121665B2 (ja) 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
US6016011A (en) 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6342399B1 (en) * 1999-11-08 2002-01-29 Agere Systems Guardian Corp. Testing integrated circuits
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof

Also Published As

Publication number Publication date
US7067916B2 (en) 2006-06-27
WO2003001585A1 (en) 2003-01-03
JP2004531080A (ja) 2004-10-07
CN1518763A (zh) 2004-08-04
US20020195707A1 (en) 2002-12-26
US20050224973A1 (en) 2005-10-13
US7119003B2 (en) 2006-10-10
KR100576029B1 (ko) 2006-05-02
JP3864259B2 (ja) 2006-12-27
KR20040010650A (ko) 2004-01-31
CN1275305C (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
TW567595B (en) Extension of fatigue life for C4 solder ball to chip connection
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
JP6595158B2 (ja) パワーオーバーレイ構造およびその製造方法
TWI294657B (en) Semiconductor device and method of assembling semiconductor device
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
TWI421991B (zh) Semiconductor device and manufacturing method thereof
JP4899406B2 (ja) フリップチップ型半導体装置
KR100647003B1 (ko) 컬럼/볼 그리드 어레이, 유기 인터포저 및 수동 소자어셈블리를 위한 무연 합금
JPS63177434A (ja) 電子部品の接続構造とその製造方法
US6310403B1 (en) Method of manufacturing components and component thereof
JP2008294367A (ja) 半導体装置およびその製造方法
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
KR20030080032A (ko) 플립 칩 상호연결을 구비한 칩 스케일 패키지
CA2742674A1 (en) Electronic assembly
US7504718B2 (en) Apparatus and methods for constructing balanced chip packages to reduce thermally induced mechanical strain
JP2012074497A (ja) 回路基板
KR100857365B1 (ko) 반도체 장치의 범프 구조물
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
JP5590027B2 (ja) 半導体装置とその製造方法、電子装置、及び電子部品
KR100376044B1 (ko) 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP5292772B2 (ja) 電子部品及びその製造方法
KR20150136578A (ko) 전자 패키징 조립체용 상호 접속 디바이스
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
TW202410348A (zh) 半導體裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent