JP2003078410A5 - - Google Patents

Claims (17)

1. 位相比較器とチャージポンプとループフィルタと周波数可変発振回路と調整手段と前記周波数可変発振回路の出力を分周する分周器とを具備して成り、
   前記周波数可変発振回路は、前記ループフィルタと前記分周器とに接続され、
   上記位相比較器により検出される基準信号と上記分周器の出力信号との位相差に基づく信号を、前記チャージポンプと前記ループフィルタを通して前記周波数可変発振回路に入力することにより、前記周波数可変発振回路の発振周波数および位相が所定の値に制御され、
   前記調整手段は、前記周波数可変発振回路と接続され、前記周波数可変発振回路の出力信号の発振周波数および位相の前記制御を開始する前に、前記周波数可変発振回路の周波数可変範囲が所定の周波数範囲を満たすように該周波数可変発振回路を自動調整し、
   前記調整手段は、前記基準周波数と前記周波数可変発振回路の出力信号を入力として、前記周波数可変発振回路の発振周波数の上限を判定し、発振周波数の上限を設定する上限調整信号を出力する上限判定回路と、前記基準周波数と周波数可変発振回路の出力信号を入力として、前記発振周波数の下限を判定して発振周波数の下限を設定する下限調整信号を出力する下限判定回路と、前記上限および下限判定回路の切替え制御を行う制御回路とを備えることを特徴とする位相同期回路。
2. 位相比較器とチャージポンプとループフィルタと周波数可変発振回路と調整手段と前記周波数可変発振回路の出力を分周する分周器とを具備して成り、
   前記周波数可変発振回路は、前記ループフィルタと前記分周器とに接続され、
   上記位相比較器により検出される基準信号と上記分周器の出力信号との位相差に基づく信号を、前記チャージポンプと前記ループフィルタを通して前記周波数可変発振回路に入力することにより、前記周波数可変発振回路の発振周波数および位相が所定の値に制御され、
   前記調整手段は、前記周波数可変発振回路と接続され、前記周波数可変発振回路の出力信号の発振周波数および位相の前記制御を開始する前に、前記周波数可変発振回路の周波数可変範囲が所定の周波数範囲を満たすように該周波数可変発振回路を自動調整し、
   前記周波数可変発振回路は、接続される第１の可変電流源の電流に応じて遅延量が可変となる複数の遅延回路を縦続接続した遅延回路部を含んで構成され、
   前記各遅延回路に接続される第１の可変電流源の数と接続される容量の数とを可変できる複数の容量と複数の第１の可変電流源を有することを特徴とする位相同期回路。
3. 請求項１において、
   前記周波数可変発振回路は、接続される第１の可変電流源の電流量に応じて遅延量が可変となる複数の遅延回路を縦続接続した遅延回路部を含んで構成され、
   前記各遅延回路に、接続される第１の可変電流源の数と接続される容量の数とを可変できる複数の容量と複数の第１の可変電流源を有することを特徴とする位相同期回路。
4. 請求項３において、
   前記各遅延回路は、接続される前記第１の可変電流源の数が前記調整手段の前記上限調整信号により制御され、接続される前記可変容量の数が前記調整手段の前記下限調整信号により制御されることを特徴とする位相同期回路。
5. 請求項３または４のいずれかにおいて、
   前記各遅延回路は、複数の前記第１の可変電流源に対して、互いに対称な第２の可変電流源がそれぞれさらに並列接続され、複数の前記第２の可変電流源の電流量を調整する端子が、前記複数の第１の可変電流源の電流量を調整する端子とは異なる１つの端子に接続されることを特徴とする位相同期回路。
6. 請求項１または２のいずれかにおいて、
   前記周波数可変発振回路は、
   前記ループフィルタの出力電位により電流量が可変となる第３の可変電流源、および、前記第３の可変電流源の電流を前記各遅延回路に分配する電流分配回路から構成される電圧電流変換器と、
   電流量に応じて遅延量が可変となる複数の遅延回路を縦続接続した遅延回路部と
   を少なくとも含んで構成され、
   前記各遅延回路は、接続される容量の数を可変できる複数の容量と前記第３の可変電流源に並列に接続される数を可変にでき、ゲート端子およびソース端子が接地された複数のデプレッション型トランジスタからなるバイアス電流源とを含んで構成されることを特徴とする位相同期回路。
7. 請求項６において、
   前記接続される容量の数と、前記接続されるデプレッション型トランジスタの数は、前記調整手段の前記上限・下限調整信号により制御されることを特徴とする位相同期回路。
8. 請求項７において、
   前記第３の可変電流源に対して、互いに対称な第４の可変電流源がさらに並列に接続され、前記第４の可変電流源の電流量を調整する端子が、前記第３の可変電流源の電流量を調整する端子とは異なる端子に接続されることを特徴とする位相同期回路。
9. 請求項２において、
   前記各遅延回路は、
   それぞれ２つのＭＯＳトランジスタを有する２つのインバータから成るインバータ対と、
   ＭＯＳトランジスタを含んで成る正帰還回路と、
   前記遅延回路に接続され、複数のトランジスタを含んで成る第１の可変電流源部と、
   前記遅延回路に接続され、複数の容量を含んで成る容量部と、
   前記第１の可変電流源部の電流値を変化させる前記周波数可変発振回路の制御電圧が入力される端子とを有して成り、
   前記正帰還回路の１つのＭＯＳトランジスタのゲートは、前記正帰還回路の別のＭＯＳトランジスタのドレインと接続され、
   前記正帰還回路のＭＯＳトランジスタのソースとドレインは、前記インバータ対の２つのＭＯＳトランジスタのソースとドレインに接続され、
   前記正帰還回路のＭＯＳトランジスタのソースと前記インバータ対の２つのＭＯＳトランジスタのソースとは、前記第１の可変電流源部と共通に接続されていることを特徴とする位相同期回路。
10. 請求項９において、
    前記正帰還回路の前記ＭＯＳトランジスタと前記インバータ対の前記２つのＭＯＳトランジスタとはＮＭＯＳ回路であることを特徴とする位相同期回路。
11. 請求項９において、
    前記各遅延回路のそれぞれは、前記第１の可変電流源部に対して、互いに対称な第２の可変電流源部がさらに接続されていることを特徴とする位相同期回路。
12. 請求項９において、
    前記ループフィルタから前記第１の可変電流源部に対して、前記制御電圧が出力されることを特徴とする位相同期回路。
13. 請求項９において、
    前記ループフィルタ以外の電圧源から前記第１の可変電流源部に対して、前記制御電圧が出力されることを特徴とする位相同期回路。
14. 請求項６において、
    前記電圧電流変換器は、前記ループフィルタの出力電圧に対応して、電流が可変となるトランジスタを少なくとも１つ含んで構成されることを特徴とする位相同期回路。
15. 請求項６において、
    前記電圧電流変換器は、トランジスタで構成される電流分配回路を更に含んで構成されることを特徴とする位相同期回路。
16. 請求項１において、
    前記上限・下限判定回路は、任意の正数の分周数の分周器と、ＡＮＤゲートと、２つのカウンタと、検出器とを含んで成ることを特徴とする位相同期回路。
17. 請求項１６において、
    前記制御回路は、スイッチの制御信号と、前記２つのカウンタの切替え信号とを出力することを特徴とする位相同期回路。