JP2000357951A - 遅延回路、クロック生成回路及び位相同期回路 - Google Patents

遅延回路、クロック生成回路及び位相同期回路

Info

Publication number
JP2000357951A
JP2000357951A JP11168809A JP16880999A JP2000357951A JP 2000357951 A JP2000357951 A JP 2000357951A JP 11168809 A JP11168809 A JP 11168809A JP 16880999 A JP16880999 A JP 16880999A JP 2000357951 A JP2000357951 A JP 2000357951A
Authority
JP
Japan
Prior art keywords
delay
clock
phase
control signal
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11168809A
Other languages
English (en)
Inventor
Kiyoshi Hayase
清 早瀬
Koichi Iwami
幸一 石見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11168809A priority Critical patent/JP2000357951A/ja
Priority to TW088116992A priority patent/TW483254B/zh
Priority to US09/413,528 priority patent/US6259293B1/en
Priority to CNB001022350A priority patent/CN1175571C/zh
Priority to KR1020000006984A priority patent/KR100320050B1/ko
Priority to DE10066110A priority patent/DE10066110B4/de
Priority to DE10006927A priority patent/DE10006927C2/de
Publication of JP2000357951A publication Critical patent/JP2000357951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 製造工程のばらつきや環境の変化による遅延
時間の変化を防止するのが困難な上に任意に遅延時間を
変化させることができないという課題があった。 【解決手段】 所定の遅延時間を設定するための情報が
記憶されるレジスタ１９と、それぞれの遅延時間がＰＬ
Ｌ９からの制御信号により制御される複数の遅延素子と
して複数のインバータ２０を有しており、レジスタ１９
に記憶された情報に応じて、入力信号に所定の遅延時間
を付与すべく、入力信号が通るインバータ２０の段数を
切り換えるマルチプレクサ１２とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、入力されるクロ
ック等の信号を遅延する遅延回路、クロックを生成する
クロック生成回路、及び、入力されるクロックを基準信
号に同期させる位相同期回路に関するものである。
【０００２】
【従来の技術】図１３は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用い、入力クロックに同期してお
り入力クロックと同一又は逓倍の周波数を有する出力ク
ロックを生成する、従来のクロック生成回路（または位
相同期回路）の構成を示すブロック図である。図１３に
おいて、１は電圧制御発振器（以下ＶＣＯと略す）、３
はＶＣＯ１からの、入力クロックの周波数の逓倍の周波
数を有する出力クロックを分周する分周器、４は入力ク
ロックとして基準クロックを生成する発振器、６は分周
器３からの分周クロックの位相と発振器４からの基準ク
ロックの位相とを比較し、これらの位相をそろえるよう
位相差に応じた値の制御電圧をＶＣＯ１へ出力するチャ
ージポンプ、８はＶＣＯに含まれるインバータ、９はＰ
ＬＬである。
【０００３】次に動作について説明する。ＶＣＯ１は、
基準クロックの周波数のｎ倍の周波数を有する出力クロ
ックを生成し、これを出力するとともに分周器３へ送出
する。分周器３は、この出力クロックを分周して分周ク
ロックを生成してチャージポンプ６へ出力する。チャー
ジポンプ６は、分周器３からの分周クロックの位相と発
振器４からの基準クロックの位相とを比較し、これらの
位相をそろえるよう位相差に応じた値の制御信号を生成
する。具体的には、分周クロックの位相が早い場合は制
御信号の値即ち電圧を高くし、これに対して、基準クロ
ックの位相の方が早い場合は制御信号の電圧を低くす
る。分周器３からの分周クロックの位相と発振器４から
の基準クロックの位相とが一致すると、ＰＬＬ９はロッ
ク状態となる。そのとき、出力クロックを分周器３によ
りｎ分周した分周クロックの周期と基準クロックの周期
は同一になる。
【０００４】ＰＬＬ９に複数の分周器３を設け、所望の
逓倍比に合わせていずれか一つの分周器３を選択するこ
とにより逓倍比を切り換え上記の所望の逓倍比に設定す
ることもできる。例えば、ｎ分周が選ばれると、ＰＬＬ
９は基準クロックの周波数をｎ倍した周波数を有する出
力クロックを生成する。さらに、複数の発振器４を設け
この中からいずれか１つの発振器４を選択することによ
り、基準クロックの周波数を変化させることも可能であ
る。しかしながら、この方法で出力クロックの周期を変
更するためには、ＰＬＬのロックが外れるために再ロッ
クを行う必要があり、出力クロックの周期変更に多くの
時間が必要となる。そこで、短時間で周期を切り換える
必要がある場合には、図１４に示すように、複数の発振
器４と複数のＰＬＬ９を設けて周期の異なる複数のクロ
ックを生成し、それらの中から所望の１つをマルチプレ
クサ１０を用いて選択する方法がある。しかしながら、
この方法は、周期を広範囲で細かく調節しようとすると
回路の規模が非常に大きくなり、また、クロックを切り
換える際に位相ずれ等が起こり大きなジッタを生む危険
性があるという欠点がある。
【０００５】図１５は、遅延時間を調節できる従来の遅
延回路の一例の構成を示すブロック図である。図１５に
おいて、１１はインバータ、１２はマルチプレクサ、１
９はレジスタ、４６は遅延回路である。図１５に示すよ
うに、遅延回路４６は、直列に接続された偶数個のイン
バータ１１を有している。この直列の複数のインバータ
１１は、２段ずつの複数の組に分割され、２段毎に設け
られた複数のリード線及び直列の複数のインバータ１１
の両端からのリード線がマルチプレクサ１２に接続され
ている。マルチプレクサ１２は、レジスタ１９の内容に
応じてそれらのリード線の中からいずれか１つを選択す
ることにより遅延時間を切り換えることができる。ま
た、図１５に示すような遅延回路を備えたＰＬＬを用い
ることにより、出力クロックの周期を調節することも可
能である。しかしながら、このような方法は、ゲート遅
延で決まる時間ステップでしか遅延時間を切り換えでき
ず、その遅延時間は周囲温度や電源電圧等によって変化
し、正確な時間ステップで周期を変更することができな
いという欠点がある。
【０００６】図１６は、遅延時間を広い範囲で細かく調
節するために、複数の遅延回路が直列に接続された、従
来の遅延回路の他の例の構成を示すブロック図である。
図１６に示すように、例えば、２つの遅延回路４６ａ，
４６ｂが直列に接続された場合には、第１の遅延回路４
６ａは遅延時間を細かく調節できるように、第２の遅延
回路４６ｂは遅延時間を大まかに設定できるように構成
される。第１及び第２の遅延回路４６ａ，４６ｂの遅延
時間は、それぞれレジスタ１９の下位ビット、上位ビッ
トにより設定される。このとき、第１の遅延回路４６ａ
は８段階の調節が可能であり、第１の遅延回路４６ａの
インバータ１１の２段当たりの遅延時間を△ｄ、第２の
遅延回路４６ｂのインバータ１１の２段当たりの遅延時
間を△Ｄとすると、△Ｄは（△ｄ×８）に等しくなけれ
ばならない。しかし、電源電圧や周囲温度、製造工程の
ばらつきなどにより、常に△Ｄを△ｄ×８に等しくなる
ようにすることは不可能である。もし、常に△Ｄを△ｄ
×８に一致させることができないならば、遅延回路の遅
延時間の変化の最小幅が△ｄ以上になったり、レジスタ
１９の内容が遅延時間を増大させるように変化した場合
であっても逆に遅延時間が減少する可能性がある。
【０００７】図１７は、例えば特許公開昭５９−６３８
２２号公報に開示された従来の遅延カイエおの他の例の
構成を示すブロック図である。図１７において、５０は
印加された基準クロックの位相又は周波数と分周器３か
らの分周クロックの位相又は周波数とを比較する位相／
周波数比較器、５１は位相／周波数比較器５０の出力か
ら制御信号を生成して、ＶＣＯ１及びディレイライン５
３へ出力するループフィルタ及びレベルシフタである。
【０００８】次に動作について説明する。ＶＣＯ１の出
力は、分周器３に送られ、ここで分周される。分周器３
の出力である分周クロックは位相／周波数比較器５０へ
送られ、ここで基準クロックと比較される。位相／周波
数比較器５０の出力は、ループフィルタ及びレベルシフ
タ５１に送られる。ループフィルタ及びレベルシフタ５
１は、制御信号をディレイライン５３に出力する。制御
信号は、基準クロックと分周クロック間の位相差を示し
ており、位相／周波数比較器５０のパルス信号に応じて
変化する。制御信号はディレイライン５３にも印加さ
れ、ディレイライン５３の遅延時間は制御信号により所
定の値に設定される。
【０００９】
【発明が解決しようとする課題】従来のクロック生成回
路は以上のように構成されているので、ＰＬＬでは出力
クロックの周期を入力クロックの逓倍や分周により決定
するため，周期を広範囲で細かく調節するのは困難であ
るという課題があった。
【００１０】また、図１５に示すような従来の遅延回路
は、製造工程のばらつきや環境の変化により遅延時間が
変化するため、一定時間ステップで遅延時間を設定でき
ず、このため、一定時間ステップで周期や位相差を設定
できるクロック生成回路を提供できないという課題があ
った。
【００１１】また、図１６に示すような複数の遅延回路
を直列につなぎ，遅延時間を広い範囲で細かく調節する
回路では、電源電圧や周囲温度、製造工程のばらつきな
どにより遅延時間を一定に保つことができないので、遅
延回路の遅延時間の変化の最小幅が大きくなったり、遅
延時間を増大させようと制御しても逆に遅延時間を減少
させてしまう可能性がある等の課題があった。
【００１２】また、図１７に示すような従来の遅延回路
は、ディレイライン５３に含まれる各遅延素子とＶＣＯ
１に含まれる各遅延素子とを同一構造とすることによ
り、製造工程のばらつきや環境の変化による遅延時間の
変化を防止できるが、任意に遅延時間を変化させること
ができないという課題があった。
【００１３】この発明は上記のような課題を解決するた
めになされたもので、製造プロセスや環境変化に関係な
く遅延時間を一定時間ステップで正確に変更可能である
とともに、任意に遅延時間を変更可能な遅延回路、この
遅延回路を用いて出力クロックの周期や位相を一定時間
ステップで正確に変更可能なクロック生成回路、及び、
上記遅延回路を用いて出力クロックの位相を一定時間ス
テップで正確に変更できるとともに他のクロックと同期
を正確に取ることが可能な位相同期回路を得ることを目
的とする。
【００１４】
【課題を解決するための手段】この発明に係る遅延回路
は、所定の遅延時間を設定するための情報が記憶される
記憶手段と、それぞれの遅延時間が発振手段からの制御
信号により制御される複数の遅延素子を有しており、前
記記憶手段に記憶された情報に応じて、入力信号に前記
所定の遅延時間を付与すべく、前記入力信号が通る遅延
素子の段数を切り換える遅延手段とを備えたものであ
る。
【００１５】この発明に係る遅延回路は、発振手段に含
まれる複数の遅延素子と、遅延手段に含まれる複数の遅
延素子とが同一半導体プロセスにより形成されているも
のである。
【００１６】この発明に係る遅延回路は、それぞれが発
振手段、記憶手段、及び遅延手段を有し、直列に接続さ
れた複数の遅延回路を備えており、各遅延回路は互いに
異なる時間ステップでそれぞれの所定の遅延時間を設定
できるものである。
【００１７】この発明に係る遅延回路は、各遅延回路に
おいて、発振手段に含まれる複数の遅延素子と、遅延手
段に含まれる複数の遅延素子とが、同一半導体プロセス
により形成されているものである。
【００１８】この発明に係るクロック生成回路は、所定
の遅延時間を設定するための情報が記憶される記憶手段
と、それぞれの遅延時間が発振手段からの制御信号によ
り制御される複数の遅延素子を有しており、前記記憶手
段に記憶された情報に応じて、入力信号に所定の遅延時
間を付与すべく前記入力信号が通る遅延素子の段数を決
定し、前記所定の遅延時間を前記入力信号に付与して出
力する遅延手段とをそれぞれ備えた少なくとも１つの遅
延回路と、少なくとも１つの前記遅延回路とともにルー
プを形成し、所定の基本パルス周期のクロックパルスを
生成して前記遅延回路へ供給し、前記遅延回路と協働し
て所定の周期のクロックを生成するためのクロック生成
手段とを備えたものである。
【００１９】この発明に係るクロック生成回路は、上記
のような構成の複数の遅延回路を備え、各遅延回路は互
いに異なる時間ステップでそれぞれの所定の遅延時間を
設定でき、前記複数の遅延回路はクロック生成手段とル
ープを形成するものである。
【００２０】この発明に係るクロック生成回路は、各遅
延回路において、発振手段に含まれる複数の遅延素子と
遅延手段に含まれる複数の遅延素子とが、同一半導体プ
ロセスにより形成されているものである。
【００２１】この発明に係るクロック生成回路は、クロ
ック生成手段が、ともにループを形成する直列に接続さ
れた少なくとも１つの前記遅延回路の出力信号を反転し
て前記遅延回路と協働して所定の周期のクロックを生成
する手段であるものである。
【００２２】この発明に係るクロック生成回路は、クロ
ック生成手段が、当該クロック生成手段とともにループ
を形成する直列に接続された少なくとも１つの遅延回路
の出力信号を反転するとともに、クロック生成手段に含
まれる制御手段からの制御信号により制御される遅延時
間を前記出力信号に付与し、前記遅延回路と協働して所
定の周期のクロックを生成する遅延手段を含むものであ
る。
【００２３】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段が、制御信号によりそれぞれの
遅延時間が制御されループ状に接続された遅延部として
の複数の遅延素子を有しており、クロック生成手段の遅
延手段は、それぞれの遅延時間が前記制御手段からの前
記制御信号により制御され直列に接続された複数の遅延
素子であるものである。
【００２４】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段に含まれる複数の遅延素子とク
ロック生成手段の遅延手段に含まれる複数の遅延素子と
が、同一半導体プロセスにより形成されているものであ
る。
【００２５】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段が、制御信号により遅延時間が
制御される遅延部としてのディジタルディレイラインを
有しており、クロック生成手段の遅延手段が、遅延時間
が前記制御手段からの前記制御信号により制御されるデ
ィジタルディレイラインであるものである。
【００２６】この発明に係るクロック生成回路は、少な
くとも１つの遅延回路に印加される基準クロックの周波
数が、クロック生成手段に印加される基準クロックの周
波数に等しいものである。
【００２７】この発明に係るクロック生成回路は、クロ
ック生成手段から出力される所定の周期のクロックの位
相を調節するために設けられた少なくとも１つの他の遅
延回路を備えており、この他の遅延回路は、所定の遅延
時間を設定するための情報が記憶される記憶手段と、そ
れぞれの遅延時間が自身の発振手段からの制御信号によ
り制御される複数の遅延素子を有しており、前記記憶手
段に記憶された情報に応じて、入力信号に前記所定の遅
延時間を付与すべく、前記入力信号が通る遅延素子の段
数を切り換える遅延手段を備えたものである。
【００２８】この発明に係る位相同期回路は、所定の遅
延時間を設定するための情報が記憶される記憶手段と、
それぞれの遅延時間が発振手段からの制御信号により制
御される複数の遅延素子を有しており、前記記憶手段に
記憶された情報に応じて、入力クロック信号に前記所定
の遅延時間を付与すべく、前記入力クロック信号が通る
遅延素子の段数を切り換える遅延手段と、印加される第
２基準クロックの位相と前記遅延手段の出力クロック信
号の位相とを比較し、それらの位相が一致するように前
記記憶手段に記憶され前記情報を変更する位相同期手段
とを備えたものである。
【００２９】この発明に係る位相同期回路は、発振手段
に含まれる複数の遅延素子と、遅延手段に含まれる複数
の遅延素子とが、同一半導体プロセスにより形成されて
いるものである。
【００３０】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による遅
延回路の構成を示すブロック図である。図１において、
１は電圧制御発振器（以下ＶＣＯと略す）、４は基準ク
ロック５を生成する発振器、６は基準クロック５の位相
と分周器３の出力の位相とを比較し、その位相差に応じ
た値即ち電圧を有する制御信号をＶＣＯ１に出力するチ
ャージポンプ、８はＶＣＯ１に設けられたインバータ
（遅延素子）、９はこれらのＶＣＯ１，チャージポンプ
６，ループ状に接続された複数のインバータ８を備えた
ＰＬＬ（発振手段）、１１は遅延すべき入力信号が印加
される入力端子、１０は入力端子１１とマルチプレクサ
１２との間に設けられており、入力端子１に印加された
入力信号に複数の所定の遅延時間を与えて複数の遅延さ
れた出力を生成する遅延部（遅延手段）、１２は遅延部
１０からの複数の出力のうちから１つを選択して出力端
子１３へ出力するマルチプレクサ（遅延手段）、１９は
マルチプレクサ１２を制御するための情報が書き込まれ
るレジスタ（記憶手段）である。なお、図１では５つの
インバータ８が図示されているが、インバータ８の段数
は５段に限定されるものではない。また、遅延手段は遅
延部１０及びマルチプレクサ１２から構成される。分周
器３は、ＶＣＯ１の出力信号の周波数を（１／ｎ）し、
基準クロックの周波数と等しい周波数の分周クロックを
生成してチャージポンプ７へ出力する。ＶＣＯ１はチャ
ージポンプ６からの制御信号によりその位相が制御され
た逓倍クロックを生成する。なお、この逓倍クロックの
周波数は基準クロックの周波数のｎ倍である。また、図
１に示すように、遅延部１０は直列に接続された偶数個
のインバータ（遅延素子）２０から構成され得る。この
直列の複数のインバータ２０は２段ずつの複数の組に分
割され、２段毎に設けられた複数のリード線及び直列の
複数のインバータ２０の両端がマルチプレクサ１２に接
続されている。また、好ましくは、各インバータ２０は
ＶＣＯ１に使用されている各インバータ８と同一の半導
体プロセスにより製造される。
【００３１】図２はチャージポンプ６の構成を示すブロ
ック図である。図２において、４０は基準クロックの位
相と分周器３からの分周クロックの位相とを比較し、そ
の位相差に応じた値の信号ＵＰＯＵＴ及びＤＯＷＮＯＵ
Ｔを出力する位相比較器である。また、図３は各インバ
ータ８の構成を示すブロック図である。図３において、
１６は印加される制御信号の値に応じてその抵抗が変化
するｐチャネルＭＯＳトランジスタである。
【００３２】次に動作について説明する。以下では、図
１に示すように、ＰＬＬ９のＶＣＯ１が５段のインバー
タ８から構成されているとし、発振器４がパルス周期２
５ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の基準クロック
を生成するとして説明する。ＰＬＬ９が基準クロックを
受信すると、ＰＬＬ９のチャージポンプ６は基準クロッ
クの位相と分周器３からの分周クロックの位相とを比較
する。その比較結果に応じて、チャージポンプ６はＶＣ
Ｏ１へ出力する制御信号の電圧を変化させる。チャージ
ポンプ６は、分周クロックの位相の方が早い場合には制
御信号の電圧を高くし、基準クロックの位相の方が早い
場合には制御信号の電圧を低くする。ＶＣＯ１の各イン
バータ８では、そのｐチャネルＭＯＳトランジスタ１６
が制御信号により制御される可変抵抗として働く。ｐチ
ャネルＭＯＳトランジスタ１６は、制御信号の電圧が低
くなれば低抵抗となり、制御信号の電圧が高くなれば高
抵抗となる。従って、各インバータ８の遅延時間は制御
信号の電圧が低くなれば小さくなり、高くなれば大きく
なる。その結果、分周クロックの位相の方が早いときは
各インバータ８の遅延時間が大きくなるので出力される
逓倍クロックのパルス周期は長くなり、基準クロックの
位相の方が早いときは、各インバータ８の遅延時間が小
さくなるので出力される逓倍クロックのパルス周期は短
くなる。そして、分周クロックの位相と基準クロックの
位相とが一致すると、ＰＬＬ９はロック状態となり、そ
の際に、逓倍クロックの周波数を分周器３により１／ｎ
に分周した分周クロックの周期と基準クロックの周期と
は同一となる。このとき、ＶＣＯ１が生成する逓倍クロ
ックのパルス周期は、（２５／ｎ）ｎｓｅｃとなる。例
えば、分周器３が入力される逓倍クロックの周波数を１
／２０にする場合、ＶＣＯ１が生成する逓倍クロックの
パルス周期は１．２５ｎｓｅｃとなる。
【００３３】ＰＬＬ９のチャージポンプ６の出力である
制御信号は、図１に示すように、ＶＣＯ１の各インバー
タ８の制御端子に印加されるとともに、遅延部１０の各
インバータ２０の制御端子にも印加される。各インバー
タ２０により付与される遅延時間はＰＬＬ９により制御
される。ＰＬＬ９がロック状態となると、上記したよう
に、ＶＣＯ１が生成する逓倍クロックを分周したクロッ
クの位相は基準クロックの位相に一致するとともに、逓
倍クロックのパルス周期は、例えば、発振器４が周期２
５ｎｓｅｃの基準クロックを生成する場合には（２５／
ｎ）ｎｓｅｃとなり、ＶＣＯ１の各インバータ８の遅延
時間は所定の値に固定される。その結果、遅延部１０の
各インバータ２０の遅延時間もＰＬＬ９の制御により上
記所定の値に固定される。例えば、分周器３がＶＣＯ１
からの逓倍クロックの周波数を１／２０にする場合、Ｖ
ＣＯ１で生成される逓倍クロックのパルス周期は１．２
５ｎｓｅｃとなる。ＶＣＯ１は５段のインバータ８で構
成されている場合、各インバータ８により付与される遅
延時間は０．２５ｎｓｅｃとなる。同様に、遅延部１０
の各インバータ２０により付与される遅延時間も０．２
５ｎｓｅｃとなる。したがって、遅延部１０が２Ｎ個の
インバータ２０により構成されている場合には、遅延部
１０は入力端子１１を介して入力された信号に０．５ｎ
ｓｅｃ刻みで０〜（０．５ｘＮ）ｎｓｅｃの範囲の遅延
時間で遅延された（Ｎ＋１）個の出力をマルチプレクサ
１２へ出力する。即ち、遅延部１０により入力端子１１
に印加される入力信号に与えられる遅延時間の変化の最
小幅はインバータ２０の２段分の遅延時間に相当する。
マルチプレクサ１２はレジスタ１９に書き込まれる情報
により制御される。即ち、レジスタ１９の内容に応じて
マルチプレクサ１２は遅延部１０からの上記複数の出力
から１つを選択する。
【００３４】図４はこの実施の形態１による遅延回路を
任意の内部回路の出力端子に設けた例を示すブロック図
である。このように、遅延回路を出力ピンと内部回路に
出力端子との間に設けることにより、内部回路の出力す
る信号に正確な所定の時間ステップ刻みで０から所定の
遅延時間を付与することが可能になる。すなわち、内部
回路の出力端子のＡＣ特性を遅延回路のレジスタ１９の
内容を変更することにより制御することが可能となる。
なお、この実施の形態１による遅延回路を任意の内部回
路の入力側に設けてもよい。この場合も、同様に、内部
回路の入力端子のＡＣ特性を遅延回路のレジスタ１９の
内容を変更することにより制御することが可能となる。
【００３５】以上のように、この実施の形態１によれ
ば、ＰＬＬ９により制御された遅延部１０により所定の
時間ステップ刻みで０から所定の遅延時間で遅延された
複数の出力を生成し、さらにマルチプレクサ１２を用い
て遅延部１０からの複数の出力から所望の１つを選択す
ることができる。従って、図１の遅延回路１８の遅延時
間を正確に所定の時間ステップ刻み、例えば０．５ｎｓ
ｅｃ刻みで制御することが可能となる。この際、使用環
境の周囲温度や電源電圧等の変動により遅延部１０の設
定された遅延時間がたとえ変化したとしても、ＰＬＬ９
においても同様な変化が起こりこれにより誘起されるＰ
ＬＬ９が生成する逓倍クロックを分周したものと基準ク
ロックとの位相差をゼロにするようにＰＬＬ９は動作す
るので、遅延部１０により入力信号に付与される遅延時
間を即座に且つ容易に所望の設定値に戻すことができ
る。さらに、上記したように、遅延部１０の複数のイン
バータ２０はＰＬＬ９に含まれる複数のインバータ８と
同一の半導体プロセスにより形成され得るので、製造工
程のばらつきに起因する遅延時間の設定値からのずれが
生じることはない。
【００３６】実施の形態２．図５はこの発明の実施の形
態２によるクロック生成回路の構成を示すブロック図で
ある。図５において、図１に示すものと同一の参照符号
は上記実施の形態１による遅延回路の構成要素と同一の
ものを示しており、以下ではその説明を省略する。この
実施の形態２によるクロック生成回路は図５からわかる
ように上記実施の形態１による遅延回路１８を有してい
る。また、図５において、２１は遅延回路１８の出力端
子１３と入力端子１１とを接続してループを形成するイ
ンバータ（クロック生成手段）である。また、図５に示
す例では、ＰＬＬ９のＶＣ０１は５段のインバータ８か
ら構成されている。言うまでもないが、インバータ８の
段数は５段に限定されるものではない。
【００３７】次に動作について説明する。以下では、図
５に示すように、ＰＬＬ９のＶＣＯ１が５段のインバー
タ８から構成されているとし、発振器４がパルス周期２
５ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の基準クロック
を生成するとして説明する。なお、遅延回路１８は上記
実施の形態１と同様に動作する。すなわち、ＰＬＬ９が
基準クロックを受信すると、ＰＬＬ９のチャージポンプ
６は基準クロックの位相と分周器３からの分周クロック
の位相とを比較する。その比較結果に応じて、分周クロ
ックの位相と基準クロックの位相とが一致するように、
チャージポンプ６はＶＣＯ１へ出力する制御信号の電圧
を変化させる。そして、分周クロックの位相と基準クロ
ックの位相とが一致すると、ＰＬＬ９はロック状態とな
る。その結果、逓倍クロックの周波数を分周器３により
１／ｎに分周した分周クロックの周期と基準クロックの
周期とは同一となる。このとき、ＶＣＯ１が生成する逓
倍クロックのパルス周期は、（２５／ｎ）ｎｓｅｃとな
る。例えば、分周器３が入力される逓倍クロックの周波
数を１／２０にする場合、ＶＣＯ１が生成する逓倍クロ
ックのパルス周期は１．２５ｎｓｅｃとなる。
【００３８】ＰＬＬ９のチャージポンプ６の出力である
制御信号は、図５に示すように、ＶＣＯ１の各インバー
タ８の制御端子に印加されるとともに、遅延部１０の各
インバータ２０の制御端子にも印加される。各インバー
タ２０により付与される遅延時間はＰＬＬ９により制御
される。ＰＬＬ９がロック状態となると、上記したよう
に、ＶＣＯ１が生成する逓倍クロックの位相は基準クロ
ックの位相に一致するとともに、逓倍クロックのパルス
周期は、例えば、発振器４が周期２５ｎｓｅｃの基準ク
ロックを生成する場合には（２５／ｎ）ｎｓｅｃとな
り、ＶＣＯ１の各インバータ８の遅延時間は所定の値に
固定される。その結果、遅延部１０の各インバータ２０
の遅延時間もＰＬＬ９の制御により上記所定の値に固定
される。例えば、分周器３がＶＣＯ１からの逓倍クロッ
クの周波数を１／２０にする場合、遅延部１０の各イン
バータ２０により付与される遅延時間は０．２５ｎｓｅ
ｃとなる。したがって、遅延部１０が２Ｎ個のインバー
タ２０により構成されている場合には、遅延部１０は入
力信号に０．５ｎｓｅｃ刻みで０〜（０．５ｘＮ）ｎｓ
ｅｃで遅延された（Ｎ＋１）個の出力をマルチプレクサ
１２へ出力する。即ち、遅延部１０により入力端子１１
に印加されるインバータ２１からの入力信号に与えられ
る遅延時間の変化の最小幅はインバータ２０の２段分の
遅延時間に相当する。マルチプレクサ１２はレジスタ１
９に書き込まれる情報により制御される。即ち、レジス
タ１９の内容に応じてマルチプレクサ１２は遅延部１０
からの上記複数の出力から１つを選択する。この結果、
この実施の形態２によるクロック生成回路は、出力クロ
ックのパルス周期をレジスタ１９の内容に応じて正確に
０．５ｎｓｅｃ刻みで変化させることができる。なお、
出力クロックの基本パルス周期はインバータ２１による
遅延時間により決まる。従って、上記例では、出力クロ
ックの周期は、この基本パルス周期から｛基本パルス周
期＋（０．５ｘＮ）｝ｎｓｅｃの範囲で０．５ｎｓｅｃ
刻みで変化可能である。
【００３９】以上のように、この実施の形態２によれ
ば、ＰＬＬ９により制御された遅延部１０により所定の
時間ステップ刻みで０から所定の遅延時間で遅延された
複数の出力を生成し、さらにマルチプレクサ１２を用い
て遅延部１０からの複数の出力から所望の１つを選択す
ることができる遅延回路１８を用いて、出力クロックの
パルス周期を所定の時間ステップ刻みで正確に変化させ
ることができる。この際、使用環境の周囲温度や電源電
圧等の変動により遅延回路１８の遅延部１０の設定され
た遅延時間がたとえ変化したとしても、ＰＬＬ９におい
ても同様な変化が起こりこれにより誘起されるＰＬＬ９
が生成する逓倍クロックを分周したものと基準クロック
との位相差をゼロにするようにＰＬＬ９は動作するの
で、遅延回路１８により設定された出力クロックのパル
ス周期を即座に且つ容易に所望の設定値に戻すことがで
きる。さらに、上記したように、遅延部１０の複数のイ
ンバータ２０はＰＬＬ９に含まれる複数のインバータ８
と同一の半導体プロセスにより形成され得るので、製造
工程のばらつきに起因する出力クロックのパルス周期の
設定値からのずれが生じることはない。
【００４０】実施の形態３．図６はこの発明の実施の形
態３によるクロック生成回路の構成を示すブロック図で
ある。図６において、図１に示すものと同一の参照符号
は上記実施の形態１による遅延回路の構成要素と同一の
ものを示しており、以下ではその説明を省略する。この
実施の形態３によるクロック生成回路は図６からわかる
ように実施の形態１による遅延回路１８を有している。
また、図６において、２４は第２の基準クロックを生成
する発振器、２６は第２の基準クロック５の位相と分周
器２３の出力の位相とを比較し、その位相差に応じた値
を有する制御信号をＶＣＯ（遅延部）２２に出力するチ
ャージポンプ、２８はＶＣＯ２２に設けられたインバー
タ（遅延素子）、２９はＶＣＯ２２に内蔵されており、
遅延回路１８に設けられたマルチプレクサ１２と同一の
遅延時間を入力信号に付与するマルチプレクサ、３０は
これらの構成要素２２，２３，２６から構成されるＰＬ
Ｌ（クロック生成手段、制御手段）、３１は遅延回路１
８の出力端子１３と入力端子１１との間に接続され、Ｐ
ＬＬ３０のチャージポンプ２６からの制御信号により遅
延時間が制御される遅延部（クロック生成手段、遅延手
段）、３２は遅延部３１に設けられ遅延時間がその制御
信号により制御されるインバータ（遅延素子）である。
分周器２３は、ＶＣＯ２２の出力信号の周波数を（１／
ｍ）し、第２の基準クロックの周波数と等しい周波数の
分周クロックを生成してチャージポンプ２６へ出力す
る。ＶＣＯ２２はチャージポンプ２６からの制御信号に
よりその位相が制御された逓倍クロックを生成する。な
お、この逓倍クロックの周波数は基準クロックの周波数
のｍ倍である。
【００４１】また、図６に示すように、遅延部３１は、
ＶＣＯ２２内蔵の複数のインバータ２８と同数の直列に
接続された複数のインバータ３２から構成され得る。ま
た、図６に示す例では、ＶＣＯ２２は５段のインバータ
２８から構成され、遅延部３１は５段のインバータ３２
から構成されている。言うまでもないが、インバータ８
の段数は５段に限定されるものではない。また、好まし
くは、インバータ３２はインバータ２８と同一の半導体
プロセスにより製造される。
【００４２】次に動作について説明する。以下では、図
６に示すように、遅延回路１８のＰＬＬ９のＶＣＯ１が
５段のインバータ８から構成されているとし、同様に、
ＰＬＬ３０のＶＣＯ２２が５段のインバータ２８から構
成され且つ遅延部３１が５段のインバータ３２から構成
されているとする。さらに、発振器４がパルス周期２５
ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の第１の基準クロ
ックを生成し、発振器２４がパルス周期２０ｎｓｅｃ
（即ち周波数が５０ＭＨｚ）の第２の基準クロックを生
成するとする。遅延回路１８は上記実施の形態１と同様
に動作するので、以下ではその説明を省略する。
【００４３】遅延回路１８のＰＬＬ９と同様に、ＰＬＬ
３０が第２の基準クロックを受信すると、ＰＬＬ３０の
チャージポンプ２６は第２の基準クロックの位相と分周
器２３からの分周クロックの位相とを比較する。その比
較結果に応じて、分周クロックの位相と基準クロックの
位相とが一致するように、チャージポンプ２６はＶＣＯ
２２へ出力する制御信号の電圧を変化させる。そして、
分周クロックの位相と第２の基準クロックの位相とが一
致すると、ＰＬＬ３０はロック状態となる。その結果、
逓倍クロックの周波数を分周器２３により１／ｍに分周
した分周クロックの周期と第２の基準クロックの周期と
は同一となる。このとき、ＶＣＯ２２が生成する逓倍ク
ロックのパルス周期は、（２０／ｍ）ｎｓｅｃとなる。
例えば、分周器２３が入力される逓倍クロックの周波数
を１／２にする場合、ＶＣＯ２２が生成する逓倍クロッ
クのパルス周期は１０ｎｓｅｃとなる。
【００４４】ＰＬＬ３０のチャージポンプ２６の出力で
ある制御信号は、図６に示すように、ＶＣＯ２２の各イ
ンバータ２８の制御端子に印加されるとともに、遅延部
３１の各インバータ３２の制御端子にも印加される。各
インバータ３２により入力信号に付与される遅延時間は
ＰＬＬ３０により制御される。ＰＬＬ３０がロック状態
となると、上記したように、ＶＣＯ２２が生成する逓倍
クロックの位相は第２の基準クロックの位相に一致する
とともに、逓倍クロックのパルス周期は、例えば、発振
器２４が周期が２０ｎｓｅｃの第２の基準クロックを生
成する場合には（２０／ｍ）ｎｓｅｃとなり、ＶＣＯ２
２の各インバータ２８の遅延時間は所定の値に固定され
る。その結果、遅延部３１の各インバータ３２の遅延時
間もＰＬＬ３０の制御によりこの所定の値に固定され
る。例えば、分周器２３がＶＣＯ２２からの逓倍クロッ
クの周波数を１／２にする場合、ＶＣＯ２２により生成
される逓倍クロックの周期は１０ｎｓｅｃとなる。ここ
で、ＶＣＯ２２内蔵の複数のインバータ２８とマルチプ
レクサ２９による遅延時間は、遅延部３１による遅延時
間と遅延回路１８のマルチプレクサ１２の遅延時間との
和に相当しているので、遅延部３１及びマルチプレクサ
１２により信号に付与される遅延時間は１０ｎｓｅｃと
なる。従って、出力クロックの基本周期は１０ｎｓｅｃ
（即ち、基本周波数は１００ＭＨｚ）となる。
【００４５】他方、遅延回路１８の分周器３がＶＣＯ１
からの逓倍クロックの周波数を１／２０にする場合に
は、上記実施の形態１で述べたように、遅延部１０の各
インバータ２０により付与される遅延時間は０．２５ｎ
ｓｅｃとなる。したがって、遅延部１０が２Ｎ個のイン
バータ２０により構成されている場合には、遅延部１０
は入力信号に０．５ｎｓｅｃ刻みで０〜（０．５ｘＮ）
ｎｓｅｃで遅延された（Ｎ＋１）個の出力をマルチプレ
クサ１２へ出力する。マルチプレクサ１２は、レジスタ
１９の内容に応じて遅延部１０からの上記複数の出力か
ら１つを選択する。この結果、この実施の形態３による
クロック生成回路は、出力クロックのパルス周期をレジ
スタ１９の内容に応じて正確に１０ｎｓｅｃから（１０
＋０．５ｘＮ）ｎｓｅｃまで０．５ｎｓｅｃ刻みで切り
換えることができる。
【００４６】第１及び第２の基準クロックを同一の周波
数としてもよい。例えば、発振器４及び発振器２４が、
周期２５ｎｓｅｃ（周波数４０ＭＨｚ）の第１及び第２
の基準クロックをそれぞれ生成し、分周器３がＶＣＯ１
からの逓倍クロックの周波数を１／２０し、分周器２３
がＶＣＯ２２からの逓倍クロックの周波数をそのまま維
持する場合、出力クロックの周期は、レジスタ１９の内
容に応じて、２５ｎｓｅｃから（２５＋０．５ｘＮ）ｎ
ｓｅｃまで０．５ｎｓｅｃ刻みで切り換えることができ
る。
【００４７】以上のように、この実施の形態３によれ
ば、ＰＬＬ３０により制御された遅延部３１により、出
力クロックの基本パルス周期を正確に維持することがで
き、さらに、遅延回路１８のマルチプレクサ１２を用い
て遅延部１０からの複数の出力から所望の１つを選択す
ることにより、出力クロックのパルス周期を所定の時間
ステップ刻みで変化させることができる。この際、使用
環境の周囲温度や電源電圧等の変動により遅延部３１に
より設定される基本パルス周期がたとえ変化したとして
も、ＰＬＬ３０においても同様な変化が起こりこれによ
り誘起されるＰＬＬ３０が生成する逓倍クロックと第２
の基準クロックとの位相差をゼロにするようにＰＬＬ３
０は動作するので、遅延部３１により設定された出力ク
ロックの基本パルス周期を即座に且つ容易に所望の設定
値に戻すことができる。さらに、使用環境の周囲温度や
電源電圧等の変動により遅延回路１８の遅延部１０の設
定された遅延時間がたとえ変化したとしても、ＰＬＬ９
においても同様な変化が起こりこれにより誘起されるＰ
ＬＬ９が生成する逓倍クロックと基準クロックとの位相
差をゼロにするようにＰＬＬ９は動作するので、遅延回
路１８により設定された出力クロックのパルス周期を即
座に且つ容易に所望の設定値に戻すことができる。さら
に、上記したように、遅延部３１の複数のインバータ３
２はＰＬＬ３０に含まれる複数のインバータ２８と同一
の半導体プロセスにより形成され得るので、製造工程の
ばらつきに起因する出力クロックの基本パルス周期の設
定値からのずれが生じることはない。
【００４８】実施の形態４．図７はこの発明の実施の形
態４による位相同期回路の構成を示すブロック図であ
る。図７において、図１に示すものと同一の参照符号は
上記実施の形態１による遅延回路の構成要素と同一のも
のを示しており、以下ではその説明を省略する。この実
施の形態４による位相同期回路は図７からわかるように
上記実施の形態１による遅延回路１８を有している。ま
た、図７において、３７は所定のパルス周期のクロック
を生成する発振器である。発振器３７はＰＬＬで構成さ
れ得る。また、これに代わって、発振器３７は、上記実
施の形態２又は３によるクロック生成回路であってもよ
い。さらに、図７において、３８は印加される第２の基
準クロックの位相と遅延回路１８の出力クロックの位相
とを比較し、その位相差に応じた制御信号をレジスタ１
９に出力して、その位相差がゼロとなるようにレジスタ
１９の内容を変更する位相比較器（位相同期手段）であ
る。
【００４９】次に動作について説明する。以下では、図
６に示すように、遅延回路１８のＰＬＬ９のＶＣＯ１が
５段のインバータ８から構成されているとする。さら
に、発振器４がパルス周期２５ｎｓｅｃ（即ち周波数が
４０ＭＨｚ）の第１の基準クロックを生成するとする。
遅延回路１８は上記実施の形態１と同様に動作するの
で、以下ではその説明を省略する。
【００５０】遅延回路１８の分周器３がＶＣＯ１からの
逓倍クロックの周波数を１／２０にする場合には、上記
実施の形態１で述べたように、遅延部１０の各インバー
タ２０により入力されるクロックに付与される遅延時間
は０．２５ｎｓｅｃとなる。したがって、遅延部１０が
２Ｎ個のインバータ２０により構成されている場合に
は、遅延部１０は入力信号に０．５ｎｓｅｃ刻みで０〜
（０．５ｘＮ）ｎｓｅｃで遅延された（Ｎ＋１）個の出
力をマルチプレクサ１２へ出力する。マルチプレクサ１
２は、レジスタ１９の内容に応じて遅延部１０からの上
記複数の出力から１つを選択する。この結果、この実施
の形態４によるクロック生成回路は、入力クロックの位
相をレジスタ１９の内容に応じて０から（０．５ｘＮ）
ｎｓｅｃまで０．５ｎｓｅｃ刻みで正確に遅延させるこ
とができる。
【００５１】また、他のクロック即ち第２の基準クロッ
クと発振回路３７からの出力クロックとの同期をとる場
合、位相比較器３８が第２の基準クロックの位相と出力
クロックの位相とを比較し、その位相差に応じた値を有
する制御信号をレジスタ１９に出力して、その位相差が
ゼロとなるようにレジスタ１９の内容を変更する。即
ち、位相比較器３８は、出力クロックの位相の方が早い
ときにはインバータ２０の段数を多くし、出力クロック
の位相の方が遅いときにはインバータ２０の段数を少な
くするように、レジスタ１９の内容を書き換える。遅延
回路１８の分周器３がＶＣＯ１からの逓倍クロックの周
波数を１／２０にする場合には、レジスタ１９の内容を
変化させて、出力クロックの位相を他のクロックの位相
に対して０から（０．５ｘＮ）ｎｓｅｃまで０．５ｎｓ
ｅｃ刻みで正確に変化させて、出力クロックを第２の基
準クロックに同期させることができる。
【００５２】以上のように、この実施の形態４によれ
ば、遅延回路１８のマルチプレクサ１２を用いて遅延部
１０からの複数の出力から所望の１つを選択することに
より、出力クロックの位相を所定の時間ステップ刻みで
変化させ、必要に応じて他のクロックと同期を取ること
ができる。この際、使用環境の周囲温度や電源電圧等の
変動により遅延回路１８の遅延部１０の設定された遅延
時間がたとえ変化したとしても、ＰＬＬ９においても同
様な変化が起こりこれにより誘起されるＰＬＬ９が生成
する逓倍クロックと基準クロックとの位相差をゼロにす
るようにＰＬＬ９は動作するので、遅延回路１８により
設定された入力クロックに付与する位相シフトを即座に
且つ容易に所望の設定値に戻すことができる。さらに、
遅延部１０の複数のインバータ２０はＰＬＬ９に含まれ
る複数のインバータ８と同一の半導体プロセスにより形
成され得るので、製造工程のばらつきに起因する入力ク
ロックに付与する位相シフトの設定値からのずれが生じ
ることはない。
【００５３】実施の形態５．図８はこの発明の実施の形
態５によるクロック生成回路の構成を示すブロック図で
ある。図８において、図６に示すものと同一の参照符号
は上記実施の形態３による遅延回路の構成要素と同一の
ものを示しており、以下ではその説明を省略する。この
実施の形態５によるクロック生成回路は図８からわかる
ように上記実施の形態１による遅延回路と同一の構成を
有する複数の遅延回路１８ａ，１８ｂ，１８ｃ，１８ｄ
を有している。また、図８において、２４は基準クロッ
クを生成する発振器、２６は基準クロックの位相と分周
器２３の出力の位相とを比較し、その位相差に応じた値
を有する制御信号をＶＣＯ２２に出力するチャージポン
プ、２８はＶＣＯ２２に設けられたインバータ、２９は
ＶＣＯ２２に内蔵されており、各遅延回路１８ａ，１８
ｂに設けられたマルチプレクサ１２と同一の遅延時間を
入力信号に付与するマルチプレクサ、３０はこれらの構
成要素２２，２３，２６から構成されるＰＬＬ、３１は
ＰＬＬ３０のチャージポンプ２６からの制御信号により
遅延時間が制御される遅延部、３２は遅延部３１に設け
られ遅延時間がその制御信号により制御されるインバー
タである。
【００５４】分周器２３は、ＶＣＯ２２の出力信号の周
波数を（１／ｍ）し、基準クロックの周波数と等しい周
波数の分周クロックを生成してチャージポンプ２６へ出
力する。ＶＣＯ２２はチャージポンプ２６からの制御信
号によりその位相が制御された逓倍クロックを生成す
る。なお、この逓倍クロックの周波数は基準クロックの
周波数のｍ倍である。また、図８に示すように、遅延部
３１は、ＶＣＯ２２内蔵の複数のインバータ２８と同数
の直列に接続された複数のインバータ３２から構成さ
れ、複数の遅延回路１８ａ，１８ｂとループを構成して
いる。さらに、ループの出力端でもある遅延部３１の出
力は直列に接続された複数の遅延回路１８ｃ，１８ｄに
接続され、最終段の遅延回路１８ｄから出力クロックが
出力される。また、図８に示す例では、ＶＣＯ２２は５
段のインバータ２８から構成され、遅延部３１も５段の
インバータ３２から構成されている。言うまでもない
が、インバータ２８の段数は５段に限定されるものでは
ない。また、好ましくは、インバータ３２はインバータ
２８と同一の半導体プロセスにより製造される。
【００５５】次に動作について説明する。以下では、発
振器２４がパルス周期２０ｎｓｅｃ（即ち周波数が５０
ＭＨｚ）の基準クロックを生成するとする。遅延回路１
８ａ，１８ｂ，１８ｃ，１８ｄは上記実施の形態１の遅
延回路と同様に動作するので、以下ではその詳細な説明
を省略する。
【００５６】図８に示すこの実施の形態５によるクロッ
ク生成回路は、ＰＬＬ３０及び遅延部３１により出力ク
ロックの基本周期を設定し、さらに少なくとも２つの遅
延回路１８ａ，１８ｂにより出力クロックの周期を調節
する。そして、このクロック生成回路は、少なくとも２
つのさらなる遅延回路１８ｃ，１８ｄにより出力クロッ
クの位相を調節することができる。このように、この実
施の形態５によるクロック生成回路は、出力クロックの
周期や位相を調節するための複数の遅延回路１８ａ〜１
８ｄを備えているので、出力クロックのパルス周期を細
かい時間ステップ幅でより大きな範囲で変化させるとと
もにその位相を微少に且つ広い範囲で調節することがで
きる。
【００５７】例えば、上記実施の形態１で説明した方法
で遅延回路１８ａを０．５ｎｓｅｃ刻みで０〜１０ｎｓ
ｅｃの範囲でパルス周期を調節できるようにを設定し、
遅延回路１８ｂを１０ｎｓｅｃ刻みで０〜１００ｎｓｓ
ｅｃの範囲でパルス周期を調節できるように設定するこ
とにより、このクロック生成回路は出力クロックのパル
ス周期を０．５ｎｓｅｃ刻みで０〜１１０ｎｓｅｃの範
囲で調節可能である。さらに、出力クロックの位相につ
いても、同様に設定された遅延回路１８ｃ，１８ｄを用
いることにより、微細に且つ広範囲で調節され得る。
【００５８】以上のように、この実施の形態５によれ
ば、ＰＬＬ３０により制御された遅延部３１により、出
力クロックの基本パルス周期を正確に維持することがで
きる上に、出力クロックの周期や位相を調節するための
複数の遅延回路１８ａ〜１８ｄを備えているので、出力
クロックのパルス周期を細かい時間ステップでより大き
な範囲で変化させるとともにその位相を微細に且つ広い
範囲で調節することができる。この際、使用環境の周囲
温度や電源電圧等の変動により遅延部３１により設定さ
れる基本パルス周期がたとえ変化したとしても、ＰＬＬ
３０においても同様な変化が起こりこれにより誘起され
るＰＬＬ３０が生成する逓倍クロックと基準クロックと
の位相差をゼロにするようにＰＬＬ３０は動作するの
で、遅延部３１により設定された出力クロックの基本パ
ルス周期を即座に且つ容易に所望の設定値に戻すことが
できる。さらに、この際、使用環境の周囲温度や電源電
圧等の変動により各遅延回路１８ａ，１８ｂ，１８ｃ，
又は１８ｄの遅延部の設定された遅延時間がたとえ変化
したとしても、各遅延回路内蔵のＰＬＬにおいても同様
な変化が起こりこれにより誘起されるＰＬＬが生成する
逓倍クロックと基準クロックとの位相差をゼロにするよ
うにＰＬＬは動作するので、各遅延回路により設定され
た入力クロックに付与する位相シフトを即座に且つ容易
に所望の設定値に戻すことができる。さらに、遅延部３
１の複数のインバータ３２はＰＬＬ３０に含まれる複数
のインバータ２８と同一の半導体プロセスにより形成さ
れ得るので、製造工程のばらつきに起因する入力クロッ
クに付与する位相シフトの設定値からのずれが生じるこ
とはない。
【００５９】実施の形態６．図９はこの発明の実施の形
態６による遅延回路の構成を示すブロック図である。図
９において、３２は電圧制御発振器（以下ＶＣＯと略
す）、４は基準クロックを生成する発振器、６は基準ク
ロックの位相と分周器３の出力の位相とを比較し、その
位相差に応じた値を有する制御信号をＶＣＯ３２に出力
するチャージポンプ、３３はＶＣＯ３２に設けられたマ
ルチプレクサ、９はこれらのチャージポンプ６、ＶＣＯ
３２、及び分周器３を含むＰＬＬ、１１は遅延すべき入
力信号が印加される入力端子、３４は入力端子１１と出
力端子１３との間に設けられており、入力端子１１に印
加された入力信号に所定の遅延時間を付与する遅延部、
３５は遅延部３４に設けられたマルチプレクサ、１９は
遅延部３４の複数のマルチプレクサ３５を制御するため
の情報が書き込まれるレジスタ、４１は遅延回路であ
る。
【００６０】分周器３は、ＶＣＯ３２の出力信号の周波
数を（１／ｎ）し、基準クロックの周波数と等しい周波
数の分周クロックを生成してチャージポンプ６へ出力す
る。ＶＣＯ３２はチャージポンプ６からの制御信号によ
りその位相が制御された逓倍クロックを生成する。な
お、この逓倍クロックの周波数は基準クロックの周波数
のｎ倍である。また、図９に示すように、遅延部３４は
直列に接続された偶数個のマルチプレクサ３５から構成
され得る。入力端子１１に最も近い２つのマルチプレク
サ３５を除く各組の２つのマルチプレクサ３５の入力側
にレジスタ１９からの選択制御信号が印加される。ま
た、好ましくは、各マルチプレクサ３５はＶＣＯ３２に
使用されている各マルチプレクサ３３と同一の半導体プ
ロセスにより製造される。
【００６１】次に動作について説明する。以下では、図
９に示すように、ＰＬＬ９のＶＣＯ３２が５段のマルチ
プレクサ３３から構成されているとし、発振器４がパル
ス周期２５ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の基準
クロックを生成するとして説明する。ＰＬＬ９が基準ク
ロックを受信すると、ＰＬＬ９のチャージポンプ６は基
準クロックの位相と分周器３からの分周クロックの位相
とを比較する。その比較結果に応じて、チャージポンプ
６はＶＣＯ３２へ出力する制御信号の電圧を変化させ
る。チャージポンプ６は、分周クロックの位相の方が早
い場合には制御信号の電圧を高くし、基準クロックの位
相の方が早い場合には制御信号の電圧を低くする。ＶＣ
Ｏ３２の各マルチプレクサ３３の遅延時間は制御信号の
電圧が低くなれば小さくなり、高くなれば大きくなる。
その結果、分周クロックの位相の方が早いときは各マル
チプレクサ３３の遅延時間が大きくなるので出力される
逓倍クロックのパルス周期は長くなり、基準クロックの
位相の方が早いときは、各マルチプレクサ３３の遅延時
間が小さくなるので出力される逓倍クロックのパルス周
期は短くなる。そして、分周クロックの位相と基準クロ
ックの位相とが一致すると、ＰＬＬ９はロック状態とな
り、その際に、逓倍クロックの周波数を分周器３により
１／ｎに分周した分周クロックの周期と基準クロックの
周期とは同一となる。このとき、ＶＣＯ１が生成する逓
倍クロックのパルス周期は、（２５／ｎ）ｎｓｅｃとな
る。例えば、分周器３が入力される逓倍クロックの周波
数を１／２０にする場合、ＶＣＯ３２が生成する逓倍ク
ロックのパルス周期は１．２５ｎｓｅｃとなる。
【００６２】ＰＬＬ９のチャージポンプ６の出力である
制御信号は、図９に示すように、ＶＣＯ３２の各マルチ
プレクサ３３の制御端子に印加されるとともに、遅延部
３４の各マルチプレクサ３５の制御端子にも印加され
る。各マルチプレクサ３５により付与される遅延時間は
ＰＬＬ９により制御される。ＰＬＬ９がロック状態とな
ると、上記したように、ＶＣＯ３２が生成する逓倍クロ
ックの位相は基準クロックの位相に一致するとともに、
逓倍クロックのパルス周期は、例えば、発振器４が周期
２５ｎｓｅｃの基準クロックを生成する場合には（２５
／ｎ）ｎｓｅｃとなり、ＶＣＯ３２の各マルチプレクサ
３３の遅延時間は所定の値に固定される。その結果、遅
延部３４の各マルチプレクサ３５の遅延時間もＰＬＬ９
の制御により上記所定の値に固定される。
【００６３】例えば、分周器３がＶＣＯ３２からの逓倍
クロックの周波数を１／２０にする場合、ＶＣＯ３２で
生成される逓倍クロックのパルス周期は１．２５ｎｓｅ
ｃとなる。ＶＣＯ３２が５段のマルチプレクサ３３で構
成されている場合、各マルチプレクサ３３により付与さ
れる遅延時間は０．２５ｎｓｅｃとなる。同様に、遅延
部３４の各マルチプレクサ３５により付与される遅延時
間も０．２５ｎｓｅｃとなる。したがって、遅延部３４
が２Ｎ個のマルチプレクサ３５により構成されている場
合には、遅延部３４は入力信号に０．５ｎｓｅｃ刻みで
０．５〜（０．５ｘＮ）ｎｓｅｃの遅延時間を入力信号
に付与することができる。即ち、遅延部３４により入力
端子１１に印加される入力信号に与えられる遅延時間の
ステップ幅はマルチプレクサ３５の２段分の遅延時間に
相当する。入力端子１１に最も近い２つのマルチプレク
サ３５を除き、２つ一組とした各組のマルチプレクサ３
５の入力側はレジスタ１９に書き込まれる情報により制
御される。例えば、レジスタ１９の内容により最も出力
端子１３に近い組の入力側のマルチプレクサ３５が入力
端子１１からの入力を選択するように制御された場合、
遅延部３４は入力信号に０．５ｎｓｅｃの遅延時間を付
与する。
【００６４】以上のように、この実施の形態６によれ
ば、ＰＬＬ９により遅延時間のステップ幅が制御された
遅延部３４をさらにレジスタ１９により制御することに
より、制御された時間ステップ刻みで時間ステップに相
当する遅延時間から所定の遅延時間の範囲にある遅延時
間を入力信号に付与することができる。従って、図９の
遅延回路４１の遅延時間を正確に所定の時間ステップ刻
み、例えば０．５ｎｓｅｃ刻みで制御することが可能と
なる。この際、使用環境の周囲温度や電源電圧等の変動
により遅延部３４の設定された遅延時間がたとえ変化し
たとしても、ＰＬＬ９においても同様な変化が起こりこ
れにより誘起されるＰＬＬ９が生成する逓倍クロックと
基準クロックとの位相差をゼロにするようにＰＬＬ９は
動作するので、遅延部３４により入力信号に付与される
遅延時間を即座に且つ容易に所望の設定値に戻すことが
できる。さらに、上記したように、遅延部３４の複数の
マルチプレクサ３５はＰＬＬ９に含まれる複数のマルチ
プレクサ３３と同一の半導体プロセスにより形成され得
るので、製造工程のばらつきに起因する遅延時間の設定
値からのずれが生じることはない。
【００６５】実施の形態７．図１０はこの発明の実施の
形態７によるクロック生成回路の構成を示すブロック図
である。図１０において、図９に示すものと同一の参照
符号は上記実施の形態６による遅延回路の構成要素と同
一のものを示しており、以下ではその説明を省略する。
この実施の形態７によるクロック生成回路は図１０から
わかるように上記実施の形態６による遅延回路４１を有
している。また、図１０において、２１は遅延回路４１
の出力端子１３と入力端子１１とを接続してループを形
成するインバータである。また、図１０に示す例では、
ＰＬＬ９のＶＣＯ３２は５段のマルチプレクサ３３から
構成されている。言うまでもないが、マルチプレクサ３
３の段数は５段に限定されるものではない。
【００６６】次に動作について説明する。以下では、図
１０に示すように、ＰＬＬ９のＶＣＯ３２が５段のマル
チプレクサ３３から構成されているとし、発振器４がパ
ルス周期２５ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の基
準クロックを生成するとして説明する。なお、遅延回路
４１は上記実施の形態６と同様に動作する。すなわち、
ＰＬＬ９が基準クロックを受信すると、ＰＬＬ９のチャ
ージポンプ６は基準クロックの位相と分周器３からの分
周クロックの位相とを比較する。その比較結果に応じ
て、分周クロックの位相と基準クロックの位相とが同じ
になるように、チャージポンプ６はＶＣＯ３２へ出力す
る制御信号の電圧を変化させる。そして、分周クロック
の位相と基準クロックの位相とが同じになると、ＰＬＬ
９はロック状態となる。その結果、逓倍クロックの周波
数を分周器３により１／ｎに分周した分周クロックの周
期と基準クロックの周期とは同一となる。このとき、Ｖ
ＣＯ３２が生成する逓倍クロックのパルス周期は、（２
５／ｎ）ｎｓｅｃとなる。例えば、分周器３が入力され
る逓倍クロックの周波数を１／２０にする場合、ＶＣＯ
３２が生成する逓倍クロックのパルス周期は１．２５ｎ
ｓｅｃとなる。
【００６７】ＰＬＬ９のチャージポンプ６の出力である
制御信号は、図１０に示すように、ＶＣＯ３２の各マル
チプレクサ３３の制御端子に印加されるとともに、遅延
部３４の各マルチプレクサ３５の制御端子にも印加され
る。各マルチプレクサ３５により付与される遅延時間は
ＰＬＬ９により制御される。ＰＬＬ９がロック状態とな
ると、上記したように、ＶＣＯ３２が生成する逓倍クロ
ックの位相は基準クロックの位相に一致するとともに、
逓倍クロックのパルス周期は、例えば、発振器４が周期
２５ｎｓｅｃの基準クロックを生成する場合には（２５
／ｎ）ｎｓｅｃとなり、ＶＣＯ３２の各マルチプレクサ
３３の遅延時間は所定の値に固定される。その結果、遅
延部３４の各マルチプレクサ３５の遅延時間もＰＬＬ９
の制御により上記所定の値に固定される。
【００６８】例えば、分周器３がＶＣＯ３２からの逓倍
クロックの周波数を１／２０にする場合、遅延部３４の
各マルチプレクサ３５により付与される遅延時間は０．
２５ｎｓｅｃとなる。したがって、遅延部３４が２Ｎ個
のマルチプレクサ３５により構成されている場合には、
遅延部３４は入力信号に０．５ｎｓｅｃ刻みで０．５〜
（０．５ｘＮ）ｎｓｅｃの範囲の遅延時間を付与する。
即ち、遅延部３４により入力端子１１に印加される入力
信号に与えられる遅延時間のステップ幅はマルチプレク
サ３５の２段分の遅延時間に相当する。入力端子１１に
最も近い２つのマルチプレクサ３５を除き、各組のマル
チプレクサ３５の入力側はレジスタ１９に書き込まれる
情報により制御される。この結果、この実施の形態７に
よるクロック生成回路は、出力クロックのパルス周期を
レジスタ１９の内容に応じて正確に０．５ｎｓｅｃ刻み
で基本パルス周期から（基本パルス周期＋０．５ｘ（Ｎ
−１））の範囲で切り換えることができる。なお、出力
クロックの基本パルス周期は、インバータ２１による遅
延時間に０．５ｎｓｅｃを足したものに等しい。
【００６９】以上のように、この実施の形態７によれ
ば、ＰＬＬ９により制御された遅延部３４により所定の
時間ステップ刻みでその時間ステップに相当する遅延時
間から所定の遅延時間の範囲で入力信号を遅延させるこ
とにより、出力クロックのパルス周期を変化させること
ができる。この際、使用環境の周囲温度や電源電圧等の
変動により遅延回路４１の遅延部３４の設定された遅延
時間がたとえ変化したとしても、ＰＬＬ９においても同
様な変化が起こりこれにより誘起されるＰＬＬ９が生成
する逓倍クロックと基準クロックとの位相差をゼロにす
るようにＰＬＬ９は動作するので、遅延回路４１により
設定された出力クロックのパルス周期を即座に且つ容易
に所望の設定値に戻すことができる。さらに、上記した
ように、遅延部３４の複数のマルチプレクサ３５はＰＬ
Ｌ９に含まれる複数のマルチプレクサ３３と同一の半導
体プロセスにより形成され得るので、製造工程のばらつ
きに起因する出力クロックのパルス周期の設定値からの
ずれが生じることはない。
【００７０】実施の形態８．図１１はこの発明の実施の
形態８によるクロック生成回路の構成を示すブロック図
である。図１１において、図９に示すものと同一の参照
符号は上記実施の形態６による遅延回路の構成要素と同
一のものを示しており、以下ではその説明を省略する。
この実施の形態８によるクロック生成回路は図１１から
わかるように上記実施の形態６による遅延回路４１を有
している。また、図１１において、２４は第２の基準ク
ロックを生成する発振器、４２は第２の基準クロックの
位相とディジタルディレイライン（遅延部）４４の出力
の位相とを比較し、その位相差に応じた制御信号を生成
してディジタルディレイライン４４の遅延時間を決定す
るとともに、図示していないカウンタを用いてディジタ
ルディレイライン４４で生成される逓倍クロックの逓倍
比を決定する制御回路、４３はこれらの構成要素４２，
４４から構成されるディジタルＰＬＬ（クロック生成手
段、制御手段）、４５は遅延回路４１の出力端子１３と
入力端子１１との間に接続され、ディジタルＰＬＬ４３
の制御回路４２からの制御信号により遅延時間が制御さ
れるディジタルディレイライン（クロック生成手段、遅
延手段）であり、このディジタルディレイライン４５の
遅延時間はディジタルディレイライン４４の遅延時間に
等しい（即ち、ディジタルディレイライン４５の遅延時
間はディジタルＰＬＬ４３が生成する逓倍クロックの周
期に等しい）。ディジタルディレイライン４４は制御回
路４２からの制御信号によりその位相が制御された逓倍
クロックを生成する。なお、この逓倍クロックの周波数
は第２の基準クロックの周波数のｍ倍である。また、好
ましくは、ディジタルディレイライン４５はディジタル
ディレイライン４４と同一の条件の下で製造される。
【００７１】次に動作について説明する。以下では、図
１１に示すように、遅延回路４１のＰＬＬ９のＶＣＯ３
２が５段のマルチプレクサ３３から構成されていると
し、遅延部３４が２Ｎ個のマルチプレクサ３５から構成
されているとする。さらに、発振器４がパルス周期２５
ｎｓｅｃ（即ち周波数が４０ＭＨｚ）の第１の基準クロ
ックを生成し、発振器２４がパルス周期２０ｎｓｅｃ
（即ち周波数が５０ＭＨｚ）の第２の基準クロックを生
成するとする。遅延回路４１は上記実施の形態６と同様
に動作するので、以下ではその詳細な説明を省略する。
【００７２】遅延回路４１のＰＬＬ９と同様に、ディジ
タルＰＬＬ４３が第２の基準クロックを受信すると、デ
ィジタルＰＬＬ４３の制御回路４２は第２の基準クロッ
クの位相とディジタルディレイライン４４からの逓倍ク
ロックの位相とを比較する。その逓倍クロックは、第２
の基準クロックの周波数のｍ倍の周波数を有するもので
ある。その比較結果に応じて、逓倍クロックの位相と第
２の基準クロックの位相とが同じになるように、制御回
路４２はディジタルディレイライン４４へ出力する制御
信号の電圧を変化させる。そして、分周クロックの位相
と第２の基準クロックの位相とが一致すると、ディジタ
ルＰＬＬ４３はロック状態となる。このとき、ディジタ
ルディレイライン４４が生成する逓倍クロックのパルス
周期は、（２０／ｍ）ｎｓｅｃとなる。例えば、ディジ
タルディレイライン４４が２逓倍のクロックを生成する
場合、その逓倍クロックの周期は１０ｎｓｅｃとなる。
【００７３】ディジタルＰＬＬ４３の制御回路４２の出
力である制御信号は、図１１に示すように、ディジタル
ディレイライン４４の制御端子に印加されるとともに、
ディジタルディレイライン４５の制御端子にも印加され
る。この結果、ディジタルディレイライン４５により入
力信号に付与される遅延時間は制御回路４２により制御
される。ディジタルＰＬＬ４３がロック状態となると、
上記したように、ディジタルディレイライン４４が生成
する逓倍クロックの位相は第２の基準クロックの位相に
一致するとともに、逓倍クロックのパルス周期は、例え
ば、発振器２４が周期２０ｎｓｅｃの第２の基準クロッ
クを生成する場合には（２０／ｍ）ｎｓｅｃとなり、デ
ィジタルディレイライン４４の遅延時間は所定の値に固
定される。その結果、ディジタルディレイライン４５の
遅延時間も制御回路４２の制御によりこの所定の値に固
定される。例えば、ディジタルディレイライン４４が２
逓倍のクロックを生成する場合、ディジタルディレイラ
イン４５の遅延時間は１０ｎｓｅｃとなる。
【００７４】他方、遅延回路４１の分周器３がＶＣＯ３
２からの逓倍クロックの周波数を１／２０にする場合に
は、遅延部３４の各マルチプレクサ３５により付与され
る遅延時間は０．２５ｎｓｅｃとなる。したがって、遅
延部３４が２Ｎ個のマルチプレクサ３５により構成され
ている場合には、遅延部３４は入力信号に０．５ｎｓｅ
ｃ刻みで０．５〜（０．５ｘＮ）ｎｓｅｃの範囲の遅延
時間を付与する。この結果、この実施の形態８によるク
ロック生成回路は、出力クロックのパルス周期をレジス
タ１９の内容に応じて正確に０．５ｎｓｅｃ刻みで基本
パルス周期から（基本パルス周期＋０．５ｘ（Ｎ−
１））の範囲で切り換えることができる。なお、上記の
例では、出力クロックの基本パルス周期は、１０．５ｎ
ｓｅｃとなる。
【００７５】第１及び第２基準クロックを同一の周波数
としてもよい。例えば、発振器４及び発振器２４が、周
期２５ｎｓｅｃ（周波数４０ＭＨｚ）の第１及び第２の
基準クロックをそれぞれ生成し、分周器３がＶＣＯ３２
からの逓倍クロックの周波数を１／２０し、ディジタル
ディレイライン４４が１逓倍のクロックを生成する場
合、出力クロックの周期は、２５．５ｎｓｅｃから（２
５＋０．５ｘＮ）ｎｓｅｃまで０．５ｎｓｅｃ刻みで切
り換えることができる。
【００７６】以上のように、この実施の形態８によれ
ば、ディジタルＰＬＬ４３により制御されたディジタル
ディレイライン４５により、出力クロックの基本パルス
周期を正確に維持することができ、さらに、ＰＬＬ９に
より制御された遅延部３４により所定の時間ステップ刻
みでその時間ステップに相当する遅延時間から所定の遅
延時間の範囲で入力信号を遅延させることにより、出力
クロックのパルス周期を変化させることができる。この
際、使用環境の周囲温度や電源電圧等の変動によりディ
ジタルディレイライン４５により設定される基本パルス
周期がたとえ変化したとしても、ディジタルＰＬＬ４３
においても同様な変化が起こりこれにより誘起されるデ
ィジタルＰＬＬ４３が生成する逓倍クロックと基準クロ
ックとの位相差をゼロにするようにＰＬＬ４３は動作す
るので、ディジタルディレイライン４５により設定され
た出力クロックの基本パルス周期を即座に且つ容易に所
望の設定値に戻すことができる。さらに、使用環境の周
囲温度や電源電圧等の変動により遅延回路４１の遅延部
３４の設定された遅延時間がたとえ変化したとしても、
ＰＬＬ９においても同様な変化が起こりこれにより誘起
されるＰＬＬ９が生成する逓倍クロックと基準クロック
との位相差をゼロにするようにＰＬＬ９は動作するの
で、遅延回路４１により設定された出力クロックのパル
ス周期を即座に且つ容易に所望の設定値に戻すことがで
きる。さらに、上記したように、ディジタルディレイラ
イン４５はディジタルディレイライン４４と同一の条件
の下で形成され得るので、製造工程のばらつきに起因す
る出力クロックの基本パルス周期の設定値からのずれが
生じることはない。
【００７７】実施の形態９．図１２はこの発明の実施の
形態９による位相同期回路の構成を示すブロック図であ
る。図１２において、図９に示すものと同一の参照符号
は上記実施の形態６による遅延回路の構成要素と同一の
ものを示しており、以下ではその説明を省略する。この
実施の形態９による位相同期回路は図１２からわかるよ
うに上記実施の形態６による遅延回路４１を有してい
る。また、図１２において、３７は所定のパルス周期の
クロックを生成する発振器である。発振器３７はＰＬＬ
で構成され得る。また、これに代わって、発振器３７
は、上記実施の形態２若しくは３、又は上記実施の形態
７若しくは８によるクロック生成回路であってもよい。
さらに、図１２において、３８は印加される第２の基準
クロックの位相と遅延回路４１の出力クロックの位相と
を比較し、その位相差に応じた制御信号をレジスタ１９
に出力して、その位相差がゼロとなるようにレジスタ１
９の内容を変更する位相比較器（位相同期手段）であ
る。
【００７８】次に動作について説明する。以下では、図
１２に示すように、遅延回路４１のＰＬＬ９のＶＣＯ３
２が５段のマルチプレクサ３３から構成されているとす
る。さらに、発振器４がパルス周期２５ｎｓｅｃ（即ち
周波数が４０ＭＨｚ）の第１の基準クロックを生成する
とする。遅延回路４１は上記実施の形態６のものと同様
に動作するので、以下ではその詳細な説明を省略する。
【００７９】遅延回路４１の分周器３がＶＣＯ３２から
の逓倍クロックの周波数を１／２０にする場合には、上
記実施の形態６で述べたように、遅延部３４の各マルチ
プレクサ３５により入力されるクロックに付与される遅
延時間は０．２５ｎｓｅｃとなる。したがって、遅延部
３４が２Ｎ個のマルチプレクサ３５により構成されてい
る場合には、遅延部３４は入力信号に０．５ｎｓｅｃ刻
みで０．５〜（０．５ｘＮ）ｎｓｅｃの遅延時間を入力
信号に付与することができる。即ち、遅延部３４により
入力端子１１に印加される入力信号に与えられる遅延時
間のステップ幅はマルチプレクサ３５の２段分の遅延時
間に相当する。入力端子１１に最も近い２つのマルチプ
レクサ３５を除き、各組のマルチプレクサ３５の入力側
はレジスタ１９に書き込まれる情報により制御される。
例えば、レジスタ１９の内容により最も出力端子１３に
近い組の入力側のマルチプレクサ３５が入力端子１１か
らの入力を選択するように制御された場合、遅延部３４
は入力クロックに０．５ｎｓｅｃの遅延時間を付与す
る。
【００８０】また、他のクロックである第２の基準クロ
ックと発振回路３７からの出力クロックとの同期をとる
場合、位相比較器３８が第２の基準クロックの位相と出
力クロックの位相とを比較し、その位相差に応じた制御
信号をレジスタ１９に出力して、その位相差がゼロとな
るようにレジスタ１９の内容を変更する。位相比較器３
８は、出力クロックの位相の方が早いときにはマルチプ
レクサ３５の段数を多くし、出力クロックの位相の方が
遅いときにはマルチプレクサ３５の段数を少なくするよ
うに、レジスタ１９の内容を書き換える。遅延回路４１
の分周器３がＶＣＯ３２からの逓倍クロックの周波数を
１／２０にする場合には、レジスタ１９の内容を変化さ
せて、出力クロックの位相を他のクロックの位相に対し
て０．５から（０．５ｘＮ）ｎｓｅｃまで０．５ｎｓｅ
ｃ刻みで正確に変化させて、出力クロックを他のクロッ
クに同期させることができる。従って、出力クロックを
半導体回路の内部基準クロックとして使用した場合、そ
の半導体回路のＡＣ特性をレジスタ１９により制御する
ことができる。
【００８１】以上のように、この実施の形態９によれ
ば、ＰＬＬ９により制御された遅延部３４により所定の
時間ステップ刻みでその時間ステップに相当する遅延時
間から所定の遅延時間の範囲で入力クロックを遅延させ
ることにより、出力クロックの位相を所定のステップ幅
刻みで変化させ、必要に応じて他のクロックと同期を取
ることができる。この際、使用環境の周囲温度や電源電
圧等の変動により遅延回路４１の遅延部３４の設定され
た遅延時間がたとえ変化したとしても、ＰＬＬ９におい
ても同様な変化が起こりこれにより誘起されるＰＬＬ９
が生成する逓倍クロックと基準クロックとの位相差をゼ
ロにするようにＰＬＬ９は動作するので、遅延回路４１
により設定された入力クロックに付与する位相シフトを
即座に且つ容易に所望の設定値に戻すことができる。さ
らに、遅延部３４の複数のマルチプレクサ３５はＶＣＯ
３２に含まれる複数のマルチプレクサ３３と同一の半導
体プロセスにより形成され得るので、製造工程のばらつ
きに起因する入力クロックに付与する位相シフトの設定
値からのずれが生じることはない。
【００８２】
【発明の効果】以上のように、この発明によれば、所定
の遅延時間を設定するための情報が記憶される記憶手段
と、それぞれの遅延時間が発振手段からの制御信号によ
り制御される複数の遅延素子を有しており、前記記憶手
段に記憶された情報に応じて、入力信号に前記所定の遅
延時間を付与すべく、前記入力信号が通る遅延素子の段
数を切り換える遅延手段とを備えるように構成したの
で、遅延時間を正確に所定の時間ステップ刻みで制御す
ることが可能となる効果がある。さらに、使用環境の周
囲温度や電源電圧等の変動により遅延手段の設定された
遅延時間がたとえ変化したとしても、発振手段において
も同様な変化が起こりこれにより誘起される発振手段が
生成するクロックと基準クロックとの位相差をゼロにす
るように発振手段は動作するので、遅延手段により入力
信号に付与される遅延時間を即座に且つ容易に所望の設
定値に戻すことができる効果がある。
【００８３】この発明に係る遅延回路は、発振手段に含
まれる複数の遅延素子と、遅延手段に含まれる複数の遅
延素子とが同一半導体プロセスにより形成されているの
で、製造工程のばらつきに起因する遅延時間の設定値か
らのずれが生じることはないという効果がある。
【００８４】この発明に係る遅延回路は、それぞれが発
振手段、記憶手段、及び遅延手段を有し、直列に接続さ
れた複数の遅延回路を備えており、各遅延回路は互いに
異なる時間ステップでそれぞれの所定の遅延時間を設定
できるように構成されているので、入力信号に付与する
遅延時間を細かい時間ステップでより大きな範囲で変化
させることができる効果がある。
【００８５】この発明に係る遅延回路は、各遅延回路に
おいて、発振手段に含まれる複数の遅延素子と、遅延手
段に含まれる複数の遅延素子とが、同一半導体プロセス
により形成されているので、製造工程のばらつきに起因
する遅延時間の設定値からのずれが生じることはないと
いう効果がある。
【００８６】この発明に係るクロック生成回路は、所定
の遅延時間を設定するための情報が記憶される記憶手段
と、それぞれの遅延時間が発振手段からの制御信号によ
り制御される複数の遅延素子を有しており、前記記憶手
段に記憶された情報に応じて、入力信号に所定の遅延時
間を付与すべく前記入力信号が通る遅延素子の段数を決
定し、前記所定の遅延時間を前記入力信号に付与して出
力する遅延手段とをそれぞれ備えた少なくとも１つの遅
延回路と、少なくとも１つの前記遅延回路とともにルー
プを形成し、所定の基本パルス周期のクロックパルスを
生成して前記遅延回路へ供給し、前記遅延回路と協働し
て所定の周期のクロックを生成するためのクロック生成
手段とを備えるように構成したので、出力クロックのパ
ルス周期を所定の時間ステップ刻みで正確に変化させる
ことができるという効果がある。さらに、使用環境の周
囲温度や電源電圧等の変動により遅延回路の遅延手段の
設定された遅延時間がたとえ変化したとしても、遅延回
路の発振手段においても同様な変化が起こりこれにより
誘起される発振手段が生成するクロックと基準クロック
との位相差をゼロにするように発振手段は動作するの
で、遅延回路により設定された出力クロックのパルス周
期を即座に且つ容易に所望の設定値に戻すことができる
という効果がある。
【００８７】この発明に係るクロック生成回路は、上記
のような構成の複数の遅延回路を備え、各遅延回路は互
いに異なる時間ステップでそれぞれの所定の遅延時間を
設定でき、前記複数の遅延回路はクロック生成手段とル
ープを形成するように構成したので、出力クロックの基
本パルス周期を正確に維持することができる上に、出力
クロックの周期を細かい時間ステップでより大きな範囲
で変化させることができる効果がある。
【００８８】この発明に係るクロック生成回路は、各遅
延回路において、発振手段に含まれる複数の遅延素子と
遅延手段に含まれる複数の遅延素子とが、同一半導体プ
ロセスにより形成されているので、製造工程のばらつき
に起因する出力クロックのパルス周期の設定値からのず
れが生じることはないという効果がある。
【００８９】この発明に係るクロック生成回路は、クロ
ック生成手段が、ともにループを形成する直列に接続さ
れた少なくとも１つの前記遅延回路の出力信号を反転し
て前記遅延回路と協働して所定の周期のクロックを生成
する手段であるように構成したので、出力クロックのパ
ルス周期を所定の時間ステップ刻みで正確に変化させる
ことができる効果がある。
【００９０】この発明に係るクロック生成回路は、クロ
ック生成手段が、当該クロック生成手段とともにループ
を形成する直列に接続された少なくとも１つの遅延回路
の出力信号を反転するとともに、クロック生成手段に含
まれる制御手段からの制御信号により制御される遅延時
間を前記出力信号に付与し、前記遅延回路と協働して所
定の周期のクロックを生成する遅延手段を含むように構
成したので、制御手段により制御された遅延手段によ
り、出力クロックの基本パルス周期を正確に維持するこ
とができ、出力クロックのパルス周期を所定の時間ステ
ップ刻みで正確に変化させることができる効果がある。
【００９１】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段が、制御信号によりそれぞれの
遅延時間が制御されループ状に接続された遅延部として
の複数の遅延素子を有しており、クロック生成手段の遅
延手段は、それぞれの遅延時間が前記制御手段からの前
記制御信号により制御され直列に接続された複数の遅延
素子であるように構成したので、出力クロックの基本パ
ルス周期を正確に維持することができ、出力クロックの
パルス周期を所定の時間ステップ刻みで正確に変化させ
ることができる効果がある。
【００９２】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段に含まれる複数の遅延素子とク
ロック生成手段の遅延手段に含まれる複数の遅延素子と
が、同一半導体プロセスにより形成されているので、製
造工程のばらつきに起因する出力クロックのパルス周期
の設定値からのずれが生じることはないという効果があ
る。
【００９３】この発明に係るクロック生成回路は、クロ
ック生成手段の制御手段が、制御信号により遅延時間が
制御される遅延部としてのディジタルディレイラインを
有しており、クロック生成手段の遅延手段が、遅延時間
が前記制御手段からの前記制御信号により制御されるデ
ィジタルディレイラインであるように構成されているの
で、出力クロックの基本パルス周期を正確に維持するこ
とができ、出力クロックのパルス周期を所定の時間ステ
ップ刻みで正確に変化させることができる効果がある。
【００９４】この発明に係るクロック生成回路は、少な
くとも１つの遅延回路に印加される基準クロックの周波
数が、クロック生成手段に印加される基準クロックの周
波数に等しいように構成されているので、１つの基準ク
ロックを用いて、出力クロックの基本パルス周期を正確
に維持することができ、出力クロックのパルス周期を所
定の時間ステップ刻みで正確に変化させることができる
効果がある。
【００９５】この発明に係るクロック生成回路は、クロ
ック生成手段から出力される所定の周期のクロックの位
相を調節するために設けられた少なくとも１つの他の遅
延回路を備えており、この他の遅延回路は、所定の遅延
時間を設定するための情報が記憶される記憶手段と、そ
れぞれの遅延時間が自身の発振手段からの制御信号によ
り制御される複数の遅延素子を有しており、前記記憶手
段に記憶された情報に応じて、入力信号に前記所定の遅
延時間を付与すべく、前記入力信号が通る遅延素子の段
数を切り換える遅延手段を備えるように構成しているの
で、出力クロックの基本パルス周期を正確に維持するこ
とができる上に、出力クロックの位相を微細に且つ広い
範囲で調節することができる効果がある。
【００９６】この発明に係る位相同期回路は、所定の遅
延時間を設定するための情報が記憶される記憶手段と、
それぞれの遅延時間が発振手段からの制御信号により制
御される複数の遅延素子を有しており、前記記憶手段に
記憶された情報に応じて、入力クロック信号に前記所定
の遅延時間を付与すべく、前記入力クロック信号が通る
遅延素子の段数を切り換える遅延手段と、印加される第
２基準クロックの位相と前記遅延手段の出力クロック信
号の位相とを比較し、それらの位相が一致するように前
記記憶手段に記憶され前記情報を変更する位相同期手段
とを備えるように構成しているので、出力クロックの位
相を所定の時間ステップ刻みで変化させ、必要に応じて
他のクロックと同期を取ることができる効果がある。さ
らに、使用環境の周囲温度や電源電圧等の変動により遅
延手段の設定された遅延時間がたとえ変化したとして
も、発振手段においても同様な変化が起こりこれにより
誘起される発振手段が生成する逓倍クロックと基準クロ
ックとの位相差をゼロにするように発振手段は動作する
ので、遅延手段により設定された入力クロックに付与す
る位相シフトを即座に且つ容易に所望の設定値に戻すこ
とができる効果がある。
【００９７】この発明に係る位相同期回路は、発振手段
に含まれる複数の遅延素子と、遅延手段に含まれる複数
の遅延素子とが、同一半導体プロセスにより形成されて
いるので、製造工程のばらつきに起因する出力クロック
の位相シフトの設定値からのずれが生じることはないと
いう効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による遅延回路の構
成を示すブロック図である。
【図２】 図１に示すこの発明の実施の形態１による遅
延回路のＰＬＬに含まれるチャージポンプの一例の構成
を示すブロック図である。
【図３】 図１に示すこの発明の実施の形態１による遅
延回路のＰＬＬに含まれるインバータの一例の構成を示
すブロック図である。
【図４】 図１に示す遅延回路を用いてＡＣ特性を制御
する回路の一例の構成を示すブロック図である。
【図５】 この発明の実施の形態２によるクロック生成
回路の構成を示すブロック図である。
【図６】 この発明の実施の形態３によるクロック生成
回路の構成を示すブロック図である。
【図７】 この発明の実施の形態４による位相同期回路
の構成を示すブロック図である。
【図８】 この発明の実施の形態５によるクロック生成
回路の構成を示すブロック図である。
【図９】 この発明の実施の形態６による遅延回路の構
成を示すブロック図である。
【図１０】 この発明の実施の形態７によるクロック生
成回路の構成を示すブロック図である。
【図１１】 この発明の実施の形態８によるクロック生
成回路の構成を示すブロック図である。
【図１２】 この発明の実施の形態９による位相同期回
路の構成を示すブロック図である。
【図１３】 従来のクロック生成回路の一例の構成を示
すブロック図である。
【図１４】 複数の異なる周期の出力クロックを切り換
えることができる従来のクロック生成回路の一例の構成
を示すブロック図である。
【図１５】 遅延時間の設定ができる従来の遅延回路の
一例の構成を示すブロック図である。
【図１６】 遅延時間の設定ができる従来の遅延回路の
他の例の構成を示すブロック図である。
【図１７】 従来の遅延回路の他の例の構成を示すブロ
ック図である。
【符号の説明】
８ インバータ（遅延素子）、９ ＰＬＬ（発振手
段）、１０ 遅延部（遅延手段）、１２ マルチプレク
サ（遅延手段）、１８ 遅延回路、１９ レジスタ（記
憶手段）、２０ インバータ（遅延素子）、２１ イン
バータ（クロック生成手段）、２２ ＶＣＯ（遅延
部）、２８ インバータ（遅延素子）、３０ ＰＬＬ
（クロック生成手段、制御手段）、３１ 遅延部（クロ
ック生成手段、遅延手段）、３２ インバータ（遅延素
子）、３８ 位相比較器（位相同期手段）、４３ ディ
ジタルＰＬＬ（クロック生成手段、制御手段）、４４
ディジタルディレイライン（遅延部）、４５ ディジタ
ルディレイライン（クロック生成手段、遅延手段）。
フロントページの続き Ｆターム(参考） 5J001 AA05 BB12 BB20 BB23 BB24 DD01 DD09 5J039 AC18 KK01 KK10 KK13 KK27 KK29 MM01 MM02 5J098 AA14 AB00 AB04 AB15 AB21 AB30 AB31 AB36 AC04 AC09 AC10 AC20 AC21 AC27 AD06 AD07 AD16 AD29 FA03 FA09 5J106 AA04 CC01 CC15 CC21 CC38 CC41 CC52 DD09 DD32 DD38 GG10 HH02 JJ06 KK05 KK13 KK14 KK32 KK36

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 印加される基準クロックの位相と比較用
    のクロックの位相とを比較し、その位相差に応じた値を
    有する制御信号を生成し、前記制御信号によりそれぞれ
    の遅延時間が制御されループ状に接続された複数の遅延
    素子を少なくとも用いて前記比較用のクロックを生成
    し、前記比較用のクロックの位相を前記基準クロックの
    位相に一致させるように前記制御信号を変化させる発振
    手段と、 所定の遅延時間を設定するための情報が記憶される記憶
    手段と、 それぞれの遅延時間が前記発振手段からの前記制御信号
    により制御される複数の遅延素子を有しており、前記記
    憶手段に記憶された情報に応じて、入力信号に前記所定
    の遅延時間を付与すべく、前記入力信号が通る遅延素子
    の段数を切り換える遅延手段とを備えた遅延回路。
  2. 【請求項２】 発振手段に含まれる複数の遅延素子と、
    遅延手段に含まれる複数の遅延素子とは、同一半導体プ
    ロセスにより形成されていることを特徴とする請求項１
    記載の遅延回路。
  3. 【請求項３】 それぞれが発振手段、記憶手段、及び遅
    延手段を有し、直列に接続された複数の遅延回路を備え
    ており、各前記遅延回路は互いに異なる時間ステップで
    それぞれの所定の遅延時間を設定できることを特徴とす
    る請求項１記載の遅延回路。
  4. 【請求項４】 各遅延回路において、発振手段に含まれ
    る複数の遅延素子と、遅延手段に含まれる複数の遅延素
    子とは、同一半導体プロセスにより形成されていること
    を特徴とする請求項３記載の遅延回路。
  5. 【請求項５】 印加される基準クロックの位相と該基準
    クロックに基づき生成したクロックの位相とを比較し、
    その位相差に応じた値を有する制御信号を生成し、該制
    御信号によりそれぞれの遅延時間が制御されループ状に
    接続された複数の遅延素子を有しており、前記クロック
    の位相を前記基準クロックの位相に一致させる発振手段
    と、所定の遅延時間を設定するための情報が記憶される
    記憶手段と、それぞれの遅延時間が前記発振手段からの
    前記制御信号により制御される複数の遅延素子を有して
    おり、前記記憶手段に記憶された情報に応じて、入力信
    号に所定の遅延時間を付与すべく前記入力信号が通る遅
    延素子の段数を決定し、前記所定の遅延時間を前記入力
    信号に付与して出力する遅延手段とをそれぞれ備えた少
    なくとも１つの遅延回路と、 少なくとも１つの前記遅延回路とともにループを形成
    し、所定の基本パルス周期のクロックパルスを生成して
    前記遅延回路へ供給し、前記遅延回路と協働して所定の
    周期のクロックを生成するためのクロック生成手段とを
    備えたクロック生成回路。
  6. 【請求項６】 印加される基準クロックの位相と比較用
    のクロックの位相とを比較し、その位相差に応じた値を
    有する制御信号を生成し、前記制御信号によりそれぞれ
    の遅延時間が制御されループ状に接続された複数の遅延
    素子を少なくとも用いて前記比較用のクロックを生成
    し、前記比較用のクロックの位相を前記基準クロックの
    位相に一致させるように前記制御信号を変化させる発振
    手段と、所定の遅延時間を設定するための情報が記憶さ
    れる記憶手段と、それぞれの遅延時間が前記発振手段か
    らの前記制御信号により制御される複数の遅延素子を有
    しており、前記記憶手段に記憶された情報に応じて、入
    力信号に所定の遅延時間を付与すべく前記入力信号が通
    る遅延素子の段数を決定し、前記所定の遅延時間を前記
    入力信号に付与して出力する遅延手段とをそれぞれ備え
    直列に接続された複数の遅延回路を備え、各前記遅延回
    路は互いに異なる時間ステップでそれぞれの所定の遅延
    時間を設定でき、前記複数の遅延回路はクロック生成手
    段とループを形成することを特徴とする請求項５記載の
    クロック生成回路。
  7. 【請求項７】 各遅延回路において、発振手段に含まれ
    る複数の遅延素子と遅延手段に含まれる複数の遅延素子
    とは、同一半導体プロセスにより形成されていることを
    特徴とする請求項５または６記載の遅延回路。
  8. 【請求項８】 クロック生成手段は、ともにループを形
    成する直列に接続された少なくとも１つの前記遅延回路
    の出力信号を反転して前記遅延回路と協働して所定の周
    期のクロックを生成する手段であることを特徴とする請
    求項５から請求項７のうちのいずれか一項記載のクロッ
    ク生成回路。
  9. 【請求項９】 クロック生成手段は、印加される基準ク
    ロックの位相と該基準クロックに基づき生成した比較用
    のクロックの位相とを比較し、その位相差に応じた値を
    有する制御信号を生成し、前記制御信号により遅延時間
    が制御されループ状に接続せれた遅延部を用いて前記比
    較用のクロックを生成し、前記比較用のクロックの位相
    を前記基準クロックの位相に一致させるように前記制御
    信号を変化させる制御手段と、当該クロック生成手段と
    ともにループを形成する直列に接続された少なくとも１
    つの遅延回路の出力信号を反転するとともに、前記制御
    手段からの前記制御信号により制御される遅延時間を前
    記出力信号に付与し、前記遅延回路と協働して所定の周
    期のクロックを生成する遅延手段とを含むことを特徴と
    する請求項５から請求項７のうちのいずれか一項記載の
    クロック生成回路。
  10. 【請求項１０】 クロック生成手段の制御手段は、制御
    信号によりそれぞれの遅延時間が制御されループ状に接
    続された遅延部としての複数の遅延素子を有しており、
    クロック生成手段の遅延手段は、それぞれの遅延時間が
    前記制御手段からの前記制御信号により制御され直列に
    接続された複数の遅延素子であることを特徴とする請求
    項９記載のクロック生成回路。
  11. 【請求項１１】 クロック生成手段の制御手段に含まれ
    る複数の遅延素子とクロック生成手段の遅延手段に含ま
    れる複数の遅延素子とは、同一半導体プロセスにより形
    成されていることを特徴とする請求項１０記載の遅延回
    路。
  12. 【請求項１２】 クロック生成手段の制御手段は、制御
    信号により遅延時間が制御される遅延部としてのディジ
    タルディレイラインを有しており、クロック生成手段の
    遅延手段は、遅延時間が前記制御手段からの前記制御信
    号により制御されるディジタルディレイラインであるこ
    とを特徴とする請求項９記載のクロック生成回路。
  13. 【請求項１３】 少なくとも１つの遅延回路に印加され
    る基準クロックの周波数は、クロック生成手段に印加さ
    れる基準クロックの周波数に等しいことを特徴とする請
    求項９から請求項１２のうちのいずれか一項記載のクロ
    ック生成回路。
  14. 【請求項１４】 クロック生成手段から出力される所定
    の周期のクロックの位相を調節するために設けられた少
    なくとも１つの他の遅延回路を備えており、各前記他の
    遅延回路は、印加される基準クロックの位相と比較用の
    クロックの位相とを比較し、その位相差に応じた値を有
    する制御信号を生成し、前記制御信号によりそれぞれの
    遅延時間が制御されループ状に接続された複数の遅延素
    子を少なくとも用いて前記比較用のクロックを生成し、
    前記比較用のクロックの位相を前記基準クロックの位相
    に一致させるように前記制御信号を変化させる発振手段
    と、所定の遅延時間を設定するための情報が記憶される
    記憶手段と、それぞれの遅延時間が前記発振手段からの
    前記制御信号により制御される複数の遅延素子を有して
    おり、前記記憶手段に記憶された情報に応じて、入力信
    号に前記所定の遅延時間を付与すべく、前記入力信号が
    通る遅延素子の段数を切り換える遅延手段とを備えたこ
    とを特徴とする請求項９から請求項１３のうちのいずれ
    か一項記載のクロック生成回路。
  15. 【請求項１５】 印加される第１基準クロックの位相と
    比較用のクロックの位相とを比較し、その位相差に応じ
    た値を有する制御信号を生成し、前記制御信号によりそ
    れぞれの遅延時間が制御されループ状に接続された複数
    の遅延素子を少なくとも用いて前記比較用のクロックを
    生成し、前記比較用のクロックの位相を前記基準クロッ
    クの位相に一致させるように前記制御信号を変化させる
    発振手段と、 所定の遅延時間を設定するための情報が記憶される記憶
    手段と、 それぞれの遅延時間が前記発振手段からの前記制御信号
    により制御される複数の遅延素子を有しており、前記記
    憶手段に記憶された情報に応じて、入力クロック信号に
    前記所定の遅延時間を付与すべく、前記入力クロック信
    号が通る遅延素子の段数を切り換える遅延手段と、 印加される第２基準クロックの位相と前記遅延手段の出
    力クロック信号の位相とを比較し、それらの位相が一致
    するように前記記憶手段に記憶され前記情報を変更する
    位相同期手段とを備えた位相同期回路。
  16. 【請求項１６】 発振手段に含まれる複数の遅延素子
    と、遅延手段に含まれる複数の遅延素子とは、同一半導
    体プロセスにより形成されていることを特徴とする請求
    項１５記載の位相同期回路。
JP11168809A 1999-06-15 1999-06-15 遅延回路、クロック生成回路及び位相同期回路 Pending JP2000357951A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11168809A JP2000357951A (ja) 1999-06-15 1999-06-15 遅延回路、クロック生成回路及び位相同期回路
TW088116992A TW483254B (en) 1999-06-15 1999-10-02 Delay circuitry, clock generating circuitry, and phase synchronization circuitry
US09/413,528 US6259293B1 (en) 1999-06-15 1999-10-06 Delay circuitry, clock generating circuitry, and phase synchronization circuitry
CNB001022350A CN1175571C (zh) 1999-06-15 2000-02-15 延迟电路、时钟生成电路及相位同步电路
KR1020000006984A KR100320050B1 (ko) 1999-06-15 2000-02-15 지연 회로, 클럭 생성 회로 및 위상 동기 회로
DE10066110A DE10066110B4 (de) 1999-06-15 2000-02-16 Takterzeugungsschaltung
DE10006927A DE10006927C2 (de) 1999-06-15 2000-02-16 Verzögerungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11168809A JP2000357951A (ja) 1999-06-15 1999-06-15 遅延回路、クロック生成回路及び位相同期回路

Publications (1)

Publication Number Publication Date
JP2000357951A true JP2000357951A (ja) 2000-12-26

Family

ID=15874902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11168809A Pending JP2000357951A (ja) 1999-06-15 1999-06-15 遅延回路、クロック生成回路及び位相同期回路

Country Status (5)

Country Link
US (1) US6259293B1 (ja)
JP (1) JP2000357951A (ja)
KR (1) KR100320050B1 (ja)
CN (1) CN1175571C (ja)
TW (1) TW483254B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208152A (ja) * 2002-12-26 2004-07-22 Mitsubishi Electric Corp 遅延回路
KR100795004B1 (ko) * 2006-06-09 2008-01-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US7388412B2 (en) 2005-08-16 2008-06-17 Samsung Electronics Co., Ltd. Clock multipliers using filter bias of a phase-locked loop and methods of multiplying a clock
US7456681B2 (en) 2005-02-28 2008-11-25 Elpida Memory, Inc. Power supply voltage step-down circuit, delay circuit, and semiconductor device having the delay circuit
EP2042941A2 (en) 2007-09-28 2009-04-01 Canon Kabushiki Kaisha Developing apparatus
JP2009246484A (ja) * 2008-03-28 2009-10-22 Advantest Corp バーニア遅延回路、それを用いた時間デジタル変換器および試験装置
JP2009273114A (ja) * 2008-04-11 2009-11-19 Fujitsu Ltd 位相制御装置、位相制御プリント板、制御方法
KR100980405B1 (ko) * 2008-10-13 2010-09-07 주식회사 하이닉스반도체 Ｄｌｌ 회로
JP2013046321A (ja) * 2011-08-26 2013-03-04 Hitachi Ltd 遅延回路、ｄｌｌ回路、および半導体装置
KR20230131284A (ko) * 2021-03-05 2023-09-12 퀄컴 인코포레이티드 프로세스 및 공급 전압 변동에 대한 지연 민감도를 감소시키기 위한 조정 가능한 전류 소스/싱크를 갖는 인버터-기반 지연 엘리먼트

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6879817B1 (en) * 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7110435B1 (en) * 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) * 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US6658066B1 (en) * 2000-02-17 2003-12-02 Skyworks Solutions, Inc. Method and apparatus for multiple phase splitting for dual band IQ subharmonic mixer
US6564039B1 (en) * 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
JP2002135116A (ja) * 2000-10-20 2002-05-10 Fujitsu Ltd Ｐｌｌ回路と分周方法
US7010559B2 (en) * 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
JP3619466B2 (ja) * 2001-03-27 2005-02-09 松下電器産業株式会社 半導体装置
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路
JP4522623B2 (ja) * 2001-09-17 2010-08-11 ルネサスエレクトロニクス株式会社 遅延制御装置
US6774686B2 (en) * 2001-09-28 2004-08-10 Intel Corporation Method for minimizing jitter using matched, controlled-delay elements slaved to a closed-loop timing reference
DE10153862B4 (de) * 2001-11-02 2004-01-29 Texas Instruments Deutschland Gmbh Verfahren zum Übertragen von Daten zwischen wenigstens zwei über einen seriellen Datenbus miteinander verbundenen Modulen und serielle Schnittstelle zur Durchführung des Verfahrens
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US6580304B1 (en) * 2002-03-28 2003-06-17 M/A-Com, Inc. Apparatus and method for introducing signal delay
US7321640B2 (en) * 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) * 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
KR100871205B1 (ko) * 2002-07-23 2008-12-01 엘지노텔 주식회사 다중 클럭 위상 결정 시스템
US7774627B2 (en) * 2002-10-03 2010-08-10 Via Technologies, Inc. Microprocessor capable of dynamically increasing its performance in response to varying operating temperature
US7290156B2 (en) * 2003-12-17 2007-10-30 Via Technologies, Inc. Frequency-voltage mechanism for microprocessor power management
US7302599B2 (en) * 2004-02-12 2007-11-27 Via Technologies, Inc. Instantaneous frequency-based microprocessor power management
US7814350B2 (en) * 2002-10-03 2010-10-12 Via Technologies, Inc. Microprocessor with improved thermal monitoring and protection mechanism
US20050044429A1 (en) * 2003-08-22 2005-02-24 Ip-First Llc Resource utilization mechanism for microprocessor power management
US7770042B2 (en) * 2002-10-03 2010-08-03 Via Technologies, Inc. Microprocessor with improved performance during P-state transitions
US7698583B2 (en) 2002-10-03 2010-04-13 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
JP4032914B2 (ja) 2002-10-11 2008-01-16 ヤマハ株式会社 信号遅延補正回路
US7088172B1 (en) * 2003-02-06 2006-08-08 Xilinx, Inc. Configurable voltage bias circuit for controlling buffer delays
JP2006527569A (ja) * 2003-06-11 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高分解能ｐｗｍ発生器又はディジタル制御発振器
US7702030B2 (en) * 2003-12-17 2010-04-20 Mindspeed Technologies, Inc. Module to module signaling with jitter modulation
CN100373772C (zh) * 2004-02-09 2008-03-05 中国科学院计算技术研究所 片上用于交流扫描测试中的快速信号产生电路
US7334418B2 (en) * 2004-02-12 2008-02-26 Via Technologies, Inc. Method and apparatus for microprocessor temperature control
US7259600B1 (en) 2004-03-05 2007-08-21 Marvell International Ltd. Scalable integrated circuit architecture
US6998888B1 (en) 2004-03-05 2006-02-14 Marvell International Ltd. Scalable integrated circuit architecture with analog circuits
JP2005269147A (ja) * 2004-03-18 2005-09-29 Sanyo Electric Co Ltd 遅延回路
US7230495B2 (en) * 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7551852B2 (en) * 2004-08-10 2009-06-23 Mindspeed Technologies, Inc. Module to module signaling
US7583902B2 (en) * 2004-08-10 2009-09-01 Mindspeed Technologies, Inc. Module to module signaling utilizing amplitude modulation
US7504610B2 (en) * 2004-09-03 2009-03-17 Mindspeed Technologies, Inc. Optical modulation amplitude compensation system having a laser driver with modulation control signals
TW200620938A (en) 2004-09-07 2006-06-16 Nec Electronics Corp Synchronization device and semiconductor device
US7205805B1 (en) 2004-11-02 2007-04-17 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
US7129763B1 (en) * 2004-11-08 2006-10-31 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay
AU2006217273B2 (en) * 2005-02-23 2011-11-10 Lg Electronics Inc. Capacity varying type rotary compressor and refrigeration system having the same
JP2006338139A (ja) * 2005-05-31 2006-12-14 Seiko Epson Corp 基準クロック生成回路、電源回路、駆動回路及び電気光学装置
US20070016835A1 (en) * 2005-07-12 2007-01-18 Integrated Device Technology, Inc. Method and apparatus for parameter adjustment, testing, and configuration
US7307468B1 (en) 2006-01-31 2007-12-11 Xilinx, Inc. Bandgap system with tunable temperature coefficient of the output voltage
KR100675009B1 (ko) * 2006-02-01 2007-01-29 삼성전자주식회사 데이터 지연 조절 회로 및 방법
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
KR100672233B1 (ko) * 2006-05-12 2007-01-22 주식회사동일기술공사 쓰레기 매립장의 오염 폐수 처리장치
US7551383B1 (en) 2006-06-28 2009-06-23 Western Digital Technologies, Inc. Adjusting voltage delivered to disk drive circuitry based on a selected zone
US7330019B1 (en) 2006-10-31 2008-02-12 Western Digital Technologies, Inc. Adjusting on-time for a discontinuous switching voltage regulator
US7826813B2 (en) * 2006-12-22 2010-11-02 Orthosoft Inc. Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection
KR100897277B1 (ko) * 2007-08-10 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 지연 회로
US7733189B1 (en) 2007-09-14 2010-06-08 Western Digital Technologies, Inc. Oscillator comprising foldover detection
US8750341B2 (en) * 2008-01-04 2014-06-10 Mindspeed Technologies, Inc. Method and apparatus for reducing optical signal speckle
JP2011522280A (ja) 2008-03-31 2011-07-28 マインドスピード・テクノロジーズ・インコーポレイテッド 携帯用ＬＣｏＳ／ＬＣＤ／ＤＬＰ投影システムにおける電力損の低減
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
WO2010007471A1 (en) * 2008-07-17 2010-01-21 Freescale Semiconductor, Inc. Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
CN101789783B (zh) * 2009-01-22 2013-05-29 中芯国际集成电路制造(上海)有限公司 数字延迟锁相环
US8937404B1 (en) 2010-08-23 2015-01-20 Western Digital Technologies, Inc. Data storage device comprising dual mode independent/parallel voltage regulators
US8643296B2 (en) 2010-11-22 2014-02-04 Mindspeed Technologies, Inc. Color mixing and desaturation with reduced number of converters
US8324974B1 (en) 2010-12-17 2012-12-04 Western Digital Technologies, Inc. Regulating power consumption of digital circuitry using a multi-layer ring oscillator
US8390367B1 (en) * 2011-02-15 2013-03-05 Western Digital Technologies, Inc. Ensuring minimum gate speed during startup of gate speed regulator
US9107245B2 (en) 2011-06-09 2015-08-11 Mindspeed Technologies, Inc. High accuracy, high dynamic range LED/laser driver
TWI456900B (zh) * 2011-11-17 2014-10-11 Global Unichip Corp 訊號延遲電路和訊號延遲方法
US8633749B2 (en) * 2012-05-09 2014-01-21 Aeroflex Colorado Springs Inc. Phase-locked loop (PLL) fail-over circuit technique and method to mitigate effects of single-event transients
US9385606B2 (en) 2012-12-03 2016-07-05 M/A-Com Technology Solutions Holdings, Inc. Automatic buck/boost mode selection system for DC-DC converter
JP6684218B2 (ja) * 2014-08-20 2020-04-22 株式会社ソシオネクスト 分周回路及び半導体集積回路
US10097908B2 (en) 2014-12-31 2018-10-09 Macom Technology Solutions Holdings, Inc. DC-coupled laser driver with AC-coupled termination element
KR101643497B1 (ko) 2015-03-03 2016-07-29 한국과학기술원 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법
US9954539B2 (en) * 2016-07-11 2018-04-24 Xilinx, Inc. Method and apparatus for clock phase generation
US10263573B2 (en) 2016-08-30 2019-04-16 Macom Technology Solutions Holdings, Inc. Driver with distributed architecture
JP2018056673A (ja) * 2016-09-27 2018-04-05 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP6812781B2 (ja) * 2016-12-19 2021-01-13 セイコーエプソン株式会社 遅延回路、カウント値生成回路および物理量センサー
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10623006B2 (en) 2017-06-28 2020-04-14 Analog Devices, Inc. Apparatus and methods for compensation of signal path delay variation
US10469091B2 (en) 2017-09-21 2019-11-05 Qualcomm Incorporated Variable delay
US10630052B2 (en) 2017-10-04 2020-04-21 Macom Technology Solutions Holdings, Inc. Efficiency improved driver for laser diode in optical communication
CN109150215B (zh) * 2018-09-30 2021-06-25 中国人民解放军海军工程大学 数模混合自适应干扰对消装置
US11005573B2 (en) 2018-11-20 2021-05-11 Macom Technology Solutions Holdings, Inc. Optic signal receiver with dynamic control
JP7408981B2 (ja) * 2019-09-30 2024-01-09 セイコーエプソン株式会社 状態遷移器、時間デジタル変換器及びａ／ｄ変換回路
CN113228178B (zh) * 2019-12-30 2024-07-26 成都海光集成电路设计有限公司 调节存储器系统的读取速度方法、比较电路及存储器系统
EP4088394A4 (en) 2020-01-10 2024-02-07 MACOM Technology Solutions Holdings, Inc. OPTIMAL EQUALIZATION PARTITIONING
US11575437B2 (en) 2020-01-10 2023-02-07 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
US10944385B1 (en) * 2020-01-17 2021-03-09 Qualcomm Incorporated Delay circuit that accurately maintains input duty cycle
US12013423B2 (en) 2020-09-30 2024-06-18 Macom Technology Solutions Holdings, Inc. TIA bandwidth testing system and method
KR102474906B1 (ko) 2020-10-30 2022-12-06 강원대학교산학협력단 아날로그 서브 샘플링의 출력 특성을 모방한 다중 지연 동기 루프 회로
US11658630B2 (en) 2020-12-04 2023-05-23 Macom Technology Solutions Holdings, Inc. Single servo loop controlling an automatic gain control and current sourcing mechanism
US11616529B2 (en) 2021-02-12 2023-03-28 Macom Technology Solutions Holdings, Inc. Adaptive cable equalizer
CN114326932B (zh) * 2022-01-20 2023-06-09 南京芯驰半导体科技有限公司 一种信号监测电路及实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
JPH1116293A (ja) * 1997-06-26 1999-01-22 Toshiba Corp 電圧制御発振回路及びディスク再生装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208152A (ja) * 2002-12-26 2004-07-22 Mitsubishi Electric Corp 遅延回路
US7197099B2 (en) 2002-12-26 2007-03-27 Renesas Technology Corp. Delay circuit with timing adjustment function
US7379521B2 (en) 2002-12-26 2008-05-27 Renesas Technology Corp. Delay circuit with timing adjustment function
US7456681B2 (en) 2005-02-28 2008-11-25 Elpida Memory, Inc. Power supply voltage step-down circuit, delay circuit, and semiconductor device having the delay circuit
US7388412B2 (en) 2005-08-16 2008-06-17 Samsung Electronics Co., Ltd. Clock multipliers using filter bias of a phase-locked loop and methods of multiplying a clock
KR100795004B1 (ko) * 2006-06-09 2008-01-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
EP2042941A2 (en) 2007-09-28 2009-04-01 Canon Kabushiki Kaisha Developing apparatus
JP2009246484A (ja) * 2008-03-28 2009-10-22 Advantest Corp バーニア遅延回路、それを用いた時間デジタル変換器および試験装置
JP2009273114A (ja) * 2008-04-11 2009-11-19 Fujitsu Ltd 位相制御装置、位相制御プリント板、制御方法
KR100980405B1 (ko) * 2008-10-13 2010-09-07 주식회사 하이닉스반도체 Ｄｌｌ 회로
US7821311B2 (en) 2008-10-13 2010-10-26 Hynix Semiconductor Inc. Delay locked loop circuit and memory device having the same
JP2013046321A (ja) * 2011-08-26 2013-03-04 Hitachi Ltd 遅延回路、ｄｌｌ回路、および半導体装置
KR20230131284A (ko) * 2021-03-05 2023-09-12 퀄컴 인코포레이티드 프로세스 및 공급 전압 변동에 대한 지연 민감도를 감소시키기 위한 조정 가능한 전류 소스/싱크를 갖는 인버터-기반 지연 엘리먼트
KR102706816B1 (ko) 2021-03-05 2024-09-12 퀄컴 인코포레이티드 프로세스 및 공급 전압 변동에 대한 지연 민감도를 감소시키기 위한 조정 가능한 전류 소스/싱크를 갖는 인버터-기반 지연 엘리먼트

Also Published As

Publication number Publication date
KR20010006635A (ko) 2001-01-26
CN1277490A (zh) 2000-12-20
CN1175571C (zh) 2004-11-10
KR100320050B1 (ko) 2002-01-09
US6259293B1 (en) 2001-07-10
TW483254B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP2000357951A (ja) 遅延回路、クロック生成回路及び位相同期回路
JP2994272B2 (ja) 多相クロック発生回路
US6166572A (en) Voltage-controlled delay line, direct phase controlled voltage-controlled oscillator, clock/data recovery circuit, and clock/data recovery apparatus
JP4043024B2 (ja) 遅延同期ループ
US6208183B1 (en) Gated delay-locked loop for clock generation applications
JP3323054B2 (ja) 周波数逓倍回路
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
JP2001007698A (ja) データｐｌｌ回路
JPH11163720A (ja) Ｐｌｌ回路
US6366150B1 (en) Digital delay line
KR100305493B1 (ko) 클럭발생회로및클럭발생방법
JP4390353B2 (ja) クロック生成方法およびクロック生成回路
JPH11163690A (ja) 周波数逓倍回路
WO2003061129A1 (fr) Circuit generateur d'impulsions
JP2001217694A (ja) 遅延調整回路及びこれを用いたクロック生成回路
JP3566686B2 (ja) 逓倍クロック生成回路
US20030117188A1 (en) Semiconductor device having internal circuit operating in synchronization with internal clock signal
JPH09512935A (ja) 高精度クロック分配回路
JP4079733B2 (ja) 位相同期ループ回路
JPH10173498A (ja) 可変遅延回路
US7519087B2 (en) Frequency multiply circuit using SMD, with arbitrary multiplication factor
US7113014B1 (en) Pulse width modulator
JP2004072680A (ja) 半導体集積回路
JPH08274629A (ja) ディジタルｐｌｌ回路
KR100884642B1 (ko) 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배장치 및 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311