TWI456900B - 訊號延遲電路和訊號延遲方法 - Google Patents

訊號延遲電路和訊號延遲方法 Download PDF

Info

Publication number
TWI456900B
TWI456900B TW100142157A TW100142157A TWI456900B TW I456900 B TWI456900 B TW I456900B TW 100142157 A TW100142157 A TW 100142157A TW 100142157 A TW100142157 A TW 100142157A TW I456900 B TWI456900 B TW I456900B
Authority
TW
Taiwan
Prior art keywords
delay
signal
stage
generate
unit
Prior art date
Application number
TW100142157A
Other languages
English (en)
Other versions
TW201322635A (zh
Inventor
Shih Lun Chen
Ming Jing Ho
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW100142157A priority Critical patent/TWI456900B/zh
Priority to CN201210044242.1A priority patent/CN103124169B/zh
Priority to US13/480,492 priority patent/US8779821B2/en
Publication of TW201322635A publication Critical patent/TW201322635A/zh
Application granted granted Critical
Publication of TWI456900B publication Critical patent/TWI456900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Claims (8)

  1. 一種訊號延遲電路，包含：一第一延遲級，用以延遲一第一輸入訊號來產生一第一延遲訊號；以及一第二延遲級，用以配合該第一延遲級之一部份延遲單元來延遲該第一輸入訊號以產生一第二延遲訊號；該訊號延遲電路可選擇性的致能該第一延遲級或該第二延遲級之延遲單元，當該第一延遲級和該第二延遲級均被致能時，該訊號延遲電路會混合該第一延遲訊號和該第二延遲訊號以產生一第一混合延遲訊號；其中該第一延遲級具有一第一延遲單元以及一第二延遲單元，該第二延遲級具有一第三延遲單元、一第四延遲單元以及一第五延遲單元，其中該第一延遲單元的輸入端與該第三延遲單元的輸入端接收該第一輸入訊號，該第二延遲單元的輸入端可接收該第一延遲單元之輸出以及該第五延遲單元之輸出，該第四延遲單元之輸入端接收該第三延遲單元之輸出，該第五延遲單元之輸入端接收該第四延遲單元之輸出。
  2. 如申請專利範圍第1項所述之訊號延遲電路，其中該第一延遲訊號係由該第一延遲單元以及該第二延遲單元延遲該第一輸入訊號後所產生，且該第二延遲訊號係由該第二延遲單元、該第三延遲單元、該第四延遲單元以及該第五延遲單元延遲該第一輸入訊號而產生。
  3. 一種訊號延遲電路，包含：一第一延遲級，用以延遲一第一輸入訊號來產生一第一延遲訊號；一第二延遲級，用以配合該第一延遲級之一部份延遲單元來延遲該第一輸入訊號以產生一第二延遲訊號；該訊號延遲電路可選擇性的致能該第一延遲級或該第二延遲級之延遲單元，當該第一延遲級和該第二延遲級均被致能時，該訊號延遲電路會混合該第一延遲訊號和該第二延遲訊號以產生一第一混合延遲訊號；以及一第三延遲級，用以延遲該第一輸入訊號來產生一第三延遲訊號，該訊號延遲電路可選擇性的致能該第三延遲級之延遲單元[[，]]；一第四延遲級，用以配合該第三延遲級之一部份延遲單元來延遲該第一輸入訊號以產生一第四延遲訊號，該訊號延遲電路可選擇性的致能該第四延遲級之延遲單元；當該第三延遲級被致能時，該訊號延遲電路混合該第三延遲訊號，以及該第一、第二延遲訊號其中至少其一來產生一混合延遲訊號；當該第三延遲級、以及該第四延遲級均被致能時，該第三延遲訊號和該第四延遲訊號會被混合以產生一第二混合延遲訊號，且該第一混合訊號，可混合該第三延遲訊號、該第四延遲訊號以及該第二混合訊號其中之一來產生新的混合訊號。
  4. 如申請專利範圍第3項所述之訊號延遲電路，其中該第三延遲訊 號具有和該第一延遲量相同的一第三延遲量，該第四延遲訊號具有和該第二延遲量相同的一第四延遲量，若該第一延遲級和該第三延遲級被致能而該第二延遲級和該第四延遲級不被致能，則該訊號延遲電路產生該第一延遲訊號，若該第二延遲級和該第四延遲級被致能而該第一延遲級和該第三延遲級不被致能，則該訊號延遲電路產生該第二延遲訊號。
  5. 如申請專利範圍第3項所述之訊號延遲電路，更包含：一第五延遲級，用以延遲一第二輸入訊號來產生一第五延遲訊號；以及一第六延遲級，用以配合該第五延遲級之一部份延遲單元來延遲該第二輸入訊號以產生一第六延遲訊號；一第七延遲級，用以延遲該第二輸入訊號來產生一第七延遲訊號；以及一第八延遲級，用以配合該第七延遲級之一部份延遲單元來延遲該第二輸入訊號以產生一第八延遲訊號；該訊號延遲電路可選擇性的致能該第五、該第六、該第七以及該第八延遲級的延遲單元，當該第五延遲級和該第六延遲級均被致能時，該訊號延遲電路會混合該第五延遲訊號和該第六延遲訊號以產生一第五混合延遲訊號，當該第七延遲級和該第八延遲級均被致能時，該訊號延遲電路會混合該第七延遲訊號和該第八延遲訊號以產生一第六混合延遲訊號，當該第五、該第六、該第七以及該第八延遲級均被致能時，該第五混合訊號，可混合該第七延遲 訊號、該第八延遲訊號以及該第六混合訊號其中之一來產生新的混合訊號。
  6. 一種訊號延遲方法，使用於一訊號延遲電路上，該訊號延遲電路包含一第一延遲路徑、一第二延遲路徑以及一第三延遲路徑，其中該第二延遲路徑和該第一延遲路徑共用至少一延遲單元，該訊號延遲方法包含：以該第一延遲路徑延遲一第一輸入訊號來產生一第一延遲訊號；使用該第二延遲路徑來延遲該第一輸入訊號以產生一第二延遲訊號；混合該第一延遲訊號和該第二延遲訊號以產生一第一混合延遲訊號；使用一第三延遲路徑延遲該第一輸入訊號來產生一第三延遲訊號；以及使用該第三延遲訊號混合該第一、第二延遲訊號其中至少其一來產生一混合延遲訊號；其中該訊號延遲電路更包含一第四延遲路徑，該方法更包含使用該第四延遲路徑來延遲該第一輸入訊號以產生一第四延遲訊號，其中該三和該第四延遲路徑共用至少一延遲單元，該第三延遲訊號和該第四延遲訊號會被混合以產生一第二混合延遲訊號，且該第一混合訊號可混合該第三延遲訊號、該第四延遲訊號以及該第二混合訊號其中之一來產生新的混合訊號。
  7. 如申請專利範圍第6項所述之訊號延遲方法，該訊號延遲電路更包含一第五延遲路徑、一第六延遲路徑、一第七延遲路徑以及一第八延遲路徑，該方法更包含：使用該第五延遲路徑延遲一第二輸入訊號來產生一第五延遲訊號；以及使用該第六延遲路徑延遲該第二輸入訊號以產生一第六延遲訊號，其中該第五延遲路徑和該第六延遲路徑共用至少一延遲單元；使用該第七延遲路徑延遲該第二輸入訊號來產生一第七延遲訊號；使用該第八延遲路徑延遲該第二輸入訊號以產生一第八延遲訊號，其中該第七延遲路徑和該第八延遲路徑共用至少一延遲單元；該訊號延遲方法更包含混合該第五延遲訊號和該第六延遲訊號以產生一第五混合延遲訊號，以及混合該第七延遲訊號和該第八延遲訊號以產生一第六混合延遲訊號，該第五混合訊號可混合該第七延遲訊號、該第八延遲訊號以及該第六混合訊號其中之一來產生新的混合訊號。
  8. 一種訊號延遲電路，包含：一第一延遲級，用以延遲一第一輸入訊號來產生一第一延遲訊號；一第二延遲級，用以配合該第一延遲級之一部份延遲單元來延遲該第一輸入訊號以產生一第二延遲訊號；該訊號延遲電路可選擇性的致能該第一延遲級或該第二延遲級之延遲單元，當該第一延遲級和該第二延遲級均被致能時，該訊號延 遲電路會混合該第一延遲訊號和該第二延遲訊號以產生一第一混合延遲訊號；以及一第三延遲級，用以延遲該第一輸入訊號來產生一第三延遲訊號，該訊號延遲電路可選擇性的致能該第三延遲級之延遲單元，當該第三延遲級被致能時，該訊號延遲電路混合該第三延遲訊號，以及該第一、第二延遲訊號其中至少其一來產生一混合延遲訊號；其中該第三延遲訊號具有一第三延遲量，該第三延遲量與該第一延遲量和該第二延遲量其中之一相同，該第三延遲量與該第一延遲量相同時，若該第一延遲級和該第三延遲級被致能而該第二延遲級不被致能，則該訊號延遲電路產生該第一延遲訊號，該第三延遲量與該第二延遲量相同時，若該第二延遲級和該第三延遲級被致能而該第二延遲級不被致能，則該訊號延遲電路產生該第二延遲訊號。
TW100142157A 2011-11-17 2011-11-17 訊號延遲電路和訊號延遲方法 TWI456900B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100142157A TWI456900B (zh) 2011-11-17 2011-11-17 訊號延遲電路和訊號延遲方法
CN201210044242.1A CN103124169B (zh) 2011-11-17 2012-02-24 信号延迟电路和信号延迟方法
US13/480,492 US8779821B2 (en) 2011-11-17 2012-05-25 Signal delay circuit and signal delay method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100142157A TWI456900B (zh) 2011-11-17 2011-11-17 訊號延遲電路和訊號延遲方法

Publications (2)

Publication Number Publication Date
TW201322635A TW201322635A (zh) 2013-06-01
TWI456900B true TWI456900B (zh) 2014-10-11

Family

ID=48426179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142157A TWI456900B (zh) 2011-11-17 2011-11-17 訊號延遲電路和訊號延遲方法

Country Status (3)

Country Link
US (1) US8779821B2 (zh)
CN (1) CN103124169B (zh)
TW (1) TWI456900B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6099986B2 (ja) * 2013-01-18 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110540A1 (en) * 2003-11-20 2005-05-26 Jong-Tae Kwak Delay locked loop and its control method
US20100327934A1 (en) * 2009-06-25 2010-12-30 Kapusta Ronald A Digital delay lines

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3023776B2 (ja) * 1998-04-28 2000-03-21 セイコーインスツルメンツ株式会社 遅延回路
JP2000357951A (ja) * 1999-06-15 2000-12-26 Mitsubishi Electric Corp 遅延回路、クロック生成回路及び位相同期回路
KR101103065B1 (ko) * 2010-02-25 2012-01-06 주식회사 하이닉스반도체 딜레이 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110540A1 (en) * 2003-11-20 2005-05-26 Jong-Tae Kwak Delay locked loop and its control method
US20100327934A1 (en) * 2009-06-25 2010-12-30 Kapusta Ronald A Digital delay lines

Also Published As

Publication number Publication date
TW201322635A (zh) 2013-06-01
CN103124169B (zh) 2015-09-30
US20130127508A1 (en) 2013-05-23
CN103124169A (zh) 2013-05-29
US8779821B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP2010246092A5 (zh)
EP2360834A3 (en) Frequency multiplier
MY145952A (en) Generation of decorrelated signals
WO2010057037A3 (en) Lo generation with deskewed input oscillator signal and single ended dynamic divider for differential quadrature signals
JP2015500603A5 (zh)
JP2012009097A5 (zh)
RU2015146225A (ru) Аудиоустройство и способ предоставления аудиоустройством аудио
BR112018014724A2 (pt) método, sistema de processamento de áudio e mídia legível por computador não transitória configurada para armazenar o código de programa
JP2015502688A5 (zh)
JP2010166108A5 (zh)
WO2008108195A1 (ja) ドライバ回路
TW200727584A (en) Signal generating system and pulse generator
WO2014133768A3 (en) Configurable time delays for equalizing pulse width modulation timing
WO2007065040A3 (en) Comparator circuit
TWI456900B (zh) 訊號延遲電路和訊號延遲方法
JP2018517019A5 (zh)
EP2763368A3 (en) Undersampled receiver characterization
EP2645568A3 (en) Variable delay circuit
AR083783A1 (es) Metodo y dispositivo de limitacion en mezcla descendente
JP2013115621A5 (zh)
JP2020069229A5 (zh)
JP2014068198A5 (zh)
WO2009059831A3 (en) Mixing apparatus
JP2015231056A5 (zh)
MD446Z (ro) Convertor de admitanţă