CN114326932B - 一种信号监测电路及实现方法 - Google Patents
一种信号监测电路及实现方法 Download PDFInfo
- Publication number
- CN114326932B CN114326932B CN202210065036.2A CN202210065036A CN114326932B CN 114326932 B CN114326932 B CN 114326932B CN 202210065036 A CN202210065036 A CN 202210065036A CN 114326932 B CN114326932 B CN 114326932B
- Authority
- CN
- China
- Prior art keywords
- signal
- jitter
- periodic
- difference value
- analysis module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
一种信号监测电路，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数当中的前导零的个数并将结果发送到所述信号质量分析模块；所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。本发明的信号监测电路及实现方法，对周期性信号的占空比和抖动进行监测和异常报警。
Description
技术领域
本发明涉及信息技术领域，特别是涉及一种信号监测电路及实现方法。
背景技术
现有技术中，在有功能安全需求的芯片当中，对周期性信号例如时钟，有正确性和安全性的要求，需要监测在系统运行过程中时钟是否丢失，在时钟没有丢失的情况下，需要监测时钟的质量。时钟的质量中对系统安全性有影响的部分包括占空比和抖动。在系统运行过程当中实时且同时对时钟的占空比和抖动进行监测时技术实现上比较复杂和困难的地方。
在现有的实现方式中，想要对周期性信号的占空比和抖动进行监测，需要高频信号作为基准，考虑到安全范围，往往需要频率远大于被监测信号且本身质量很好的高频信号，带来了额外的成本且往往不可实现（频率太高，timing收敛不了）。
在常见的芯片系统当中，存在很多不同的周期性信号（时钟），送给不同的模块。用传统的方式对所有的时钟进行占空比和抖动监测，成本高，同时复杂度高，在存在较高频率时钟的系统当中，更是不可实现。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种信号监测电路及实现方法，能够对周期性信号的占空比和抖动进行监测，异常报警，电路简单，实现成本低。
为实现上述目的，本发明提供的一种信号监测电路，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，
所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；
所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数中的前导零的个数并将结果发送到所述信号质量分析模块；
所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。
进一步地，所述信号延迟模块，还用于进行延迟调节，对不同频率的周期性信号进行占空比和抖动监测。
进一步地，所述信号延迟模块的总延迟大于一个周期性信号的周期。
进一步地，所述信号延迟模块，还用于周期性信号上升沿和下降沿同时进行延迟，通过时钟上升沿去采样延迟模块的输出，通过周期性信号取反后的上升沿采样反相周期性信号延迟模块的输出。
为实现上述目的，本发明还提供一种信号监测电路实现方法，包括以下步骤：
周期性信号根据上升沿和下降沿分别进行延迟；
根据原始的周期性信号对每一级延迟后的信号进行采样，得到0或1，计算延迟级数中前导零的个数；
根据前导零（leading-zero）的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。
更进一步地，所述根据前导零（leading-zero）的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时通过输出中断报警的步骤，还包括，
上升沿和下降沿得到的前导零（leading-zero）的个数做绝对值减法，得到占空比的差值，和占空比配置进行比较，超出范围后报警；
上升沿和下降沿的前导零（leading-zero）的总和与下一个周期的上升沿和下降沿的前导零（leading-zero）的总和做绝对值减法，得到抖动的差值，和抖动配置进行比较，超出范围后报警。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的信号监测电路实现方法的步骤。
本发明的信号监测电路及实现方法，具有以下有益效果：
1）能够对周期性信号的占空比和抖动进行监测，异常报警，电路简单，实现成本低。
2）不需要额外的高频信号，可监测范围不受限于额外高频信号，且能够同时对周期性信号的占空比和抖动进行监测，且配置独立。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的信号监测电路示意图；
图2为根据本发明的信号监测电路实现方法流程图；
图3为根据本发明的实施例一周期性信号延迟电路示意图；
图4为根据本发明的实施例一周期性信号数据分析波形图；
图5为根据本发明的实施例一系统应用电路图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
图1为根据本发明的信号监测电路示意图，如图1所示，本发明的信号监测电路，包括，周期性信号延迟模块、周期性信号数据分析模块、周期性信号质量分析模块，其中，
所述周期性信号延迟模块，用于周期性信号根据上升沿和下降沿分别经过n级（n可配置，但是上升沿和下降沿所用n相同）延迟，延迟后的信号送到周期性信号数据分析模块。
优选地，周期性信号延迟模块的延迟可以调节，用于对不同频率的周期性信号进行占空比和抖动监测。
本发明实施例中，如图3所示，周期性信号延迟模块可以对周期性信号进行延迟，src_sel是两个bit的寄存器，ABCD表示四种不同的延迟，在监测的频率不同的情况下，可以分别选用不同的延迟，对不同频率的周期性信号进行占空比和抖动监测。图3中的反相器仅为示意，可以用任意的延迟电路（delay cell）。所选用的延迟模块总的延迟必须大于一个周期性信号的周期。
本发明实施例中，如图4所示，周期性信号上升沿和下降沿同时进行延迟，然后用时钟上升沿去采样延迟模块的输出，下半部分线条表示周期性信号的上升沿采样，上半部分线条表示周期性信号的下降沿（周期性信号取反后的上升沿）对反相周期性信号的延迟模块输出的采样。延迟级数也可以做到寄存器可配置（图例中采用64级采样）。
所述周期性信号数据分析模块，用于经过不同延迟的信号送到数据分析电路后，数据分析电路用原始的周期性信号对每一级延迟后的信号进行采样，得到0或者是1，从而计算n级当中的前导零（leading-zero）的个数。
所述周期性信号质量分析模块，用于根据周期性信号数据分析电路送过来的前导零（leading-zero）的个数以及配置的占空比和抖动的比例来分析目前周期性信号的占空比或者抖动是否在系统可接受范围内。如果超出了配置范围，通过中断报警。
本发明实施例中，阈值范围是寄存器可配，图示例中是8bit，最小精度是1/64,最大是63/64。
本发明实施例中，配置占空比阈值范围，可具体执行为：
正向周期性信号采样延迟模块输出的前导零（leading-zero）个数是30，反向周期性信号采样延迟模块输出的前导零（leading-zero）个数是34，配置的值8bit配置范围值是5，那么计算就是(34-30) <（34+30）*(5/64),在配置的占空比范围是5/64内，不会报中断。
正向周期性信号采样延迟模块输出的前导零（leading-zero）个数是40，反向周期性信号采样延迟模块输出的前导零个数是24，配置的值8bit配置范围值是5，那么计算就是(40-24) >（（40+24）*(5/64)）,超出了配置的占空比范围5/64，会报中断。
本发明实施例中，配置范围根据系统应用决定，比如某个模块是pwm，时钟占空比超过20%偏差就导致应用出错，那么可接受的占空比偏差就是20%。
本发明提供的周期性信号监测电路，不同模块的周期性信号经过选择器，选择其中某一路送给同一个周期性信号监测电路进行监测，灵活性高，设计复杂度低，成本低，同时响应速度快。
图2为根据本发明的信号监测电路实现方法流程图，下面将参考图2，对本发明的信号监测电路实现方法进行详细描述。
首先，在步骤101，周期性信号根据上升沿和下降沿分别经过n级延迟。
优选地，n可配置，但是上升沿和下降沿所用n相同。
在步骤102，用原始的周期性信号对每一级延迟后的信号进行采样，得到0或者是1，计算n级当中的前导零（leading-zero）的个数。
本发明实施例中，原始的周期信号作为clock，延迟过的clock信号当作data，用这个clock采样这个data。
本发明实施例中，8bit的前导零（leading-zero）的计算方式可具体执行为：
r8=~|din；
r7=~|din[7：1]&din[0]；
r6=~|din[7：2]&din[1]；
r5=~|din[7：3]&din[2]；
r4=~|din[7：4]&din[3]；
r3=~|din[7：5]&din[4]；
r2=~|din[7：6]&din[5]；
r1=~|din[7]&din[6]；
b0=r7|r5|r3|r1；
b1=r7|r6|r3|r2；
b2=r7|r6|r5|r4；
res={r8,b2,b1,b0}；
本发明实施例中，64bit的前导零（leading-zero）的计算方式是用8bit的叠加起来的。
在步骤103，根据前导零（leading-zero）的个数以及配置的占空比和抖动的比例来分析目前周期性信号的占空比或者抖动是否在系统可接受范围内。如果超出了配置范围则通过输出中断到cpu进行报警。
优选地，根据系统应用决定配置范围。
实施例2
本发明一实施例中，假设周期性信号延迟电路是64级，经过周期性信号延迟电路，上升沿和下降沿的延迟电路能够分别得到64个信号，用原始的周期性信号分别对其采样，得到一个64’b000000000xxxx1111 这样一个数据。
这样一个数据经过周期性信号数据分析电路，能够得到一个6位的值代表前导零（leading-zero）的个数。
上升沿和下降沿得到的前导零（leading-zero）的个数做绝对值减法，能够得到占空比的差值，和占空比配置比较，超出范围后报警。
上升沿和下降沿的前导零（leading-zero）的总和和下一个周期的上升沿和下降沿的前导零（leading-zero）的总和做绝对值减法，能够得到抖动的差值，和抖动配置比较，超出范围后报警。
本发明实施例中，如图5所示，选择器选择各模块的输入信号，通过周期性信号监测输出中断报警到cpu。
本发明提出了提供一种周期性信号占空比和抖动监测电路的实现方法，该技术的实现能够对周期性信号的占空比和抖动进行监测，异常报警，电路简单，实现成本低。本发明的实现不需要额外的高频信号，可监测范围不受限于额外高频信号，且能够同时对周期性信号的占空比和抖动进行监测，且配置独立。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的信号监测电路实现方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的信号监测电路实现方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种信号监测电路，其特征在于，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，
所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；
所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数中的前导零的个数并将结果发送到所述信号质量分析模块；
所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警；
所述信号质量分析模块，将上升沿和下降沿得到的前导零的个数做绝对值减法，得到占空比的差值，和占空比配置进行比较，超出范围后报警；将上升沿和下降沿的前导零的总和与下一个周期的上升沿和下降沿的前导零的总和做绝对值减法，得到抖动的差值，和抖动配置进行比较，超出范围后报警。
2.根据权利要求1所述的信号监测电路，其特征在于，所述信号延迟模块，还用于进行延迟调节，对不同频率的周期性信号进行占空比和抖动监测。
3.根据权利要求2所述的信号监测电路，其特征在于，所述信号延迟模块的总延迟大于一个周期性信号的周期。
4.根据权利要求1所述的信号监测电路，其特征在于，所述信号延迟模块，还用于周期性信号上升沿和下降沿同时进行延迟，通过时钟上升沿去采样延迟模块的输出，通过周期性信号取反后的上升沿采样反相周期性信号延迟模块的输出。
5.一种信号监测电路实现方法，其特征在于，包括以下步骤：
周期性信号根据上升沿和下降沿分别进行延迟；
根据原始的周期性信号对每一级延迟后的信号进行采样，得到0或1，计算延迟级数中前导零的个数；
根据前导零的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时输出中断报警；
所述根据前导零的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时通过输出中断报警的步骤，还包括，
将上升沿和下降沿得到的前导零的个数做绝对值减法，得到占空比的差值，和占空比配置进行比较，超出范围后报警；
将上升沿和下降沿的前导零的总和与下一个周期的上升沿和下降沿的前导零的总和做绝对值减法，得到抖动的差值，和抖动配置进行比较，超出范围后报警。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求5所述的信号监测电路实现方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210065036.2A CN114326932B (zh) | 2022-01-20 | 2022-01-20 | 一种信号监测电路及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210065036.2A CN114326932B (zh) | 2022-01-20 | 2022-01-20 | 一种信号监测电路及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114326932A CN114326932A (zh) | 2022-04-12 |
| CN114326932B true CN114326932B (zh) | 2023-06-09 |
Family
ID=81029045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210065036.2A Active CN114326932B (zh) | 2022-01-20 | 2022-01-20 | 一种信号监测电路及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114326932B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942937A (en) * | 1997-11-19 | 1999-08-24 | Advanced Micro Devices, Inc. | Signal detection circuit using a plurality of delay stages with edge detection logic |
| JP2000357951A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 遅延回路、クロック生成回路及び位相同期回路 |
| US6661266B1 (en) * | 2000-11-08 | 2003-12-09 | Texas Instruments Incorporated | All digital built-in self-test circuit for phase-locked loops |
| US20060269030A1 (en) * | 2005-05-26 | 2006-11-30 | International Business Machines Corporation | Phase lock loop jitter measurement |
| US8850259B2 (en) * | 2011-01-07 | 2014-09-30 | Anue Systems, Inc. | Systems and methods for precise generation of phase variation in digital signals |
| KR102546302B1 (ko) * | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
| KR102410014B1 (ko) * | 2017-08-03 | 2022-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
| CN110589021A (zh) * | 2019-09-25 | 2019-12-20 | 东方航空技术有限公司 | 一种飞机防抖故障预判系统 |
-
2022
- 2022-01-20 CN CN202210065036.2A patent/CN114326932B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114326932A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11100224B2 (en) | Interference detection device and detection sensitivity adjusting method thereof | |
| US7827454B2 (en) | Semiconductor device | |
| US7774187B2 (en) | Safety protection instrumentation system and method of operating the system | |
| US20120082281A1 (en) | Method and apparatus for clock checking | |
| US9762224B2 (en) | Timing prediction circuit and method | |
| KR20010013491A (ko) | 다수결(多數決)용 하드웨어 설계와, 다수결의 테스트 및유지관리 | |
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| CN114326932B (zh) | 一种信号监测电路及实现方法 | |
| EP0499397A2 (en) | Digital communications systems | |
| CN113282134A (zh) | 热备份三模冗余计算机时间同步实现装置及方法 | |
| US6775809B1 (en) | Technique for determining performance characteristics of electronic systems | |
| US7788573B2 (en) | Fault detection method, test circuit and semiconductor device | |
| CN111262562B (zh) | 亚稳态检测电路 | |
| CN114090361A (zh) | 一种io信号监测电路及实现方法 | |
| US20220099737A1 (en) | Electronic circuit for online monitoring a clock signal | |
| CN112698181A (zh) | 一种状态可配置的原位老化传感器系统 | |
| CN112886951A (zh) | 一种高精度守时设备的多时钟源无缝切换电路及方法 | |
| CN112086933B (zh) | 一种应用于继电保护装置中的adc异常数据判别方法及装置 | |
| CN114924616B (zh) | 一种光电系统基准时钟的自动管理方法 | |
| US10951214B1 (en) | Signal analysis method and signal analysis module | |
| CN114089812B (zh) | 一种时钟丢失监测电路及实现方法 | |
| EP4170841A1 (en) | Fault detection method and fault detection device | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| JPH0398327A (ja) | 二重化光信号受信装置 | |
| US6928089B1 (en) | Pattern synchronous circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |