CN109150215B - 数模混合自适应干扰对消装置 - Google Patents

Abstract

本发明公开了一种数模混合自适应干扰对消装置，包括模拟矢量调制器和数字相关控制器。所述的模拟矢量调制器包括发射定向耦合器、正交功分器、I路定向耦合器、I路电调衰减器、Q路定向耦合器、Q路电调衰减器、第一功率合成器、第二功率合成器、误差定向耦合器。所述数字相关控制器包含3路相同的ADC采样通道、2路相同的DAC输出通道、数字处理核心FPGA，数据处理核心FPGA运行数字控制算法。模拟矢量调制器采用模拟器件实现，不涉及功率信号的放大，具有低噪声、低失真特性；数字相关控制器充分利用数字器件可编程和对环境变化不敏感特点，具有调试升级简单、环境适应性强、器件参数一致性强、环路增益可调上限高、易于多通道集成的优势。

Description

数模混合自适应干扰对消装置

技术领域

本发明涉及电磁干扰技术领域，具体涉及一种数模混合自适应干扰对消装置。

背景技术

军舰、战车、飞机、卫星等现代军用作战平台集成了各类通信、雷达、电子战、侦查等射频系统，各种大功率发射设备和高灵敏度接收设备需要同平台工作，各发射天线和接收天线之间存在复杂的耦合关系，导致平台内部各系统电磁兼容问题日益突出。大功率发射信号，通过发射天线和接收天线的耦合作用，可在接收机端口形成数毫伏到数十伏的干扰电压信号，严重干扰、阻塞甚至烧毁接收机，导致收发信机不能同时工作。

基于正交矢量合成的自适应干扰对消技术是解决同平台射频系统同时收发难题的有效手段。工作原理是在射频发射端提取参考信号，通过幅度和相位的调整在接收端构建一个与干扰信号同幅反相的对消信号，并在接收端与干扰信号进行相减合成来达到干扰消除的效果。自适应干扰对消技术的核心部分可分为矢量调制器和相关控制器两大部分；矢量调制器将参考信号分为I路参考和Q路参考，I路参考和Q路参考的幅度和相位由外部参数控制，随后对I路参考和Q路参考进行矢量合成生成干扰抵消信号；相关控制器通过自适应调整算法动态输出矢量调制器控制参数。

中国发明专利“用于自适应干扰对消装置的自适应控制电路及控制方法申请号CN201710851619”、“多部收发一体电台共址干扰对消装置申请号CN201710846705”均涉及基于正交矢量合成的自适应干扰对消技术，然而它们电路或装置中的矢量调制器和相关控制器全部由模拟器件来实现，面临的问题有1模拟器件功能一旦确定，升级时必须更换硬件，导致升级困难；2相关控制器运行自适应控制算法，包含模拟乘法器、高增益放大器等有源集成电路，其输出零点易受环境温湿度影响；特别是模拟乘法器的输出零点漂移经过高增益放大器放大后，很容易导致放大器输出饱和，进而导致对消功能无法实现3模拟器件同批次内部、不同批次之间参数一致性差，导致不同的干扰对消装置性能参数存在差异4对消装置性能由环路增益控制，限于模拟器件输出电压范围受限和器件稳定性要求，环路增益提高的上限受限5单个模拟器件实现的功能相对简单，导致多个对消通道之间的器件复用难度高，多通道集成难度高。

发明内容

本发明的目的就是针对现有技术的缺陷，提供一种数模混合自适应干扰对消装置，其调试升级简单、环境适应性强、器件参数一致性强、易于多通道集成。

本发明提供了一种数模混合自适应干扰对消装置，其特征在于包括发射机、接收机、带有发射天线和接受天线的矢量调制器和相关控制器；矢量调制器完成参考信号的提取、矢量分解、分解量幅度和相位调整，干扰对消信号的合成；相关控制器通过自适应调整算法实时动态控制参考信号分量的幅度和相位；发射机与矢量调制器的输入端电连接，接收机与矢量调制器的输出端电连接；

所述相关控制器包括3路相同的ADC采样通道、2路相同的DAC输出通道、数字处理核心FPGA；

ADC采样通道包括I路参考取样通道、Q路参考取样通道、误差取样通道；DAC输出通道包括Q路权值通道、I路权通道；

发射机工作时，矢量调制器提取部分发射信号作为发射端参考信号，矢量调制器将发射端参考信号分为I路参考和Q路参考；矢量调制器根据I路权值和Q路权值控制信号和参考信号生成误差信号；矢量调制器经I路参考取样通道、Q路参考取样通道、误差取样通道分别将I路参考、Q路参考、误差信号发送至FPGA，FPGA根据I路参考、Q路参考、误差信号生成I路权值和Q路权值控制信号；FPGA经Q路权值通道、I路权通道分别将I路权值和Q路权值控制信号发送至矢量调制器。

所述矢量调制器包括发射定向耦合器、正交功分器、I路定向耦合器、I路电调衰减器、Q路定向耦合器、Q路电调衰减器、第一功率合成器、第二功率合成器、误差定向耦合器；

发射定向定耦合器输入端接发射机，直通输出端接发射天线，耦合输出端接正交功分器；用于提取一部分发射信号作为参考信号；

正交功分器，输入端接发射定向耦合器，同相输出端接I路定向耦合器，90度移相输出端接Q路定向耦合器；用于将参考信号分为I路参考和Q路参考，Q路参考相位落后I路参考90度；

I路定向耦合器，输入端接正交功分器同相输出端，直通输出端接I路电调衰减器，耦合输出端经I路参考取样通道接FPGA；用于提取I路参考取样信号到数字相关控制器；I路电调衰减器，第一输入端接I路定向耦合器，第二输入端经I路权值通道接FPGA，输出端接第一功率合成器；用于调整I路参考信号的衰减量和极性；

Q路定向耦合器，输入端接正交功分器90度移相输出端，直通输出端接Q路电调衰减器，耦合输出端经Q路参考取样通道接FPGA；用于提取Q路参考取样信号到数字相关控制器；

Q路电调衰减器，第一输入端接Q路定向耦合器，第二输入端经Q路权值通道接FPGA，输出端接第一功率合成器；用于调整Q路参考信号的衰减量和极性；

第一功率合成器，第一输入端接I路电调衰减器，第二输入端接Q路电调衰减器，输出端接第二功率合成器；用于将I路参考信号和Q路参考信号通过矢量功率合成为干扰抵消信号；

第二功率合成器，输入端接第一功率合成器，第二输入端接接收天线，输出端接误差定向耦合器；用于将干扰抵消信号和干扰信号功率相加，输出误差信号，；

误差定向耦合器，输入端接第二功率合成器，直通输出端接接收机，耦合输出端经误差取样通道接数字相关控制器。

所述I路参考取样通道、Q路参考取样通道、误差取样通道三路通道特性相同，每路所述ADC采样通道包括依次电连接的低噪放电路、自动增益放大电路AGC、模拟延迟器、差分放大器、滤波器、模数转换器ADC。

所述Q路权值输出通道和I路权值输出通道两个输出通道特性相同；每个输出通道各包含依次电连接的数模转换器DAC、缓冲放大器、电压-电流转换电路。

所述模拟延迟器由LC延迟线器件和模拟多路复用器构成；LC延迟线器件，在模拟域延迟信号，包含5个抽头输出端，每个抽头输出均为输入信号的一个延迟版本，相邻抽头输出延迟步进1ns；模拟多路复用器包含5个输入端，1个输出端，在FPGA控制下实现5选1的切换功能；LC延迟线器件的5个输出端分别接到模拟多路复用器的5个输入端；LC延迟线器件的输入端与自动增益放大电路的输出端电连接，模拟多路复用器的输出端与差分放大器电连接。

所述FPGA包括I路数字延迟模块、Q路数字延迟模块、I路ADC解码模块、误差ADC解码模块、Q路ADC解码模块、第一数字乘法器、第二数字乘法器、第一IIR低通滤波器、第二IIR低通滤波器、第一DAC编码模块、第二DAC编码模块；I路模数转换器、误差模数转换器、Q路模数转换器的数字输出分别接I路模数转换器数字延迟模块、误差ADC解码模块、Q路模数转换器数字延迟模块的输入；I路模数转换器数字延迟模块的输出接I路ADC解码模块的输入；Q路数字延迟模块的输出接Q路ADC解码模块的输入；I路ADC解码模块的输出和误差ADC解码模块的输出接第一数字乘法器的输入，第一数字乘法器、第一IIR低通滤波器、第一数模转换器编码依次电连接；误差ADC解码模块的输出和Q路ADC解码模块的输出接第二数字乘法器的输入，第二数字乘法器、第二IIR低通滤波器、第一DAC编码模块，第一DAC编码模块的输出端与I路数模转换器的输入端电连接，第二DAC编码模块的输出端与Q路数模转换器的输入端电连接。

本发明提供了一种自适应干扰对消装置，将自适应干扰对消装置分为模拟矢量调制器和数字相关控制器两部分，充分利用了模拟矢量调制器的低噪声、低失真特性，和数字相关器的可编程、对环境变化不敏感、器件参数一致性强的优势。本发明的矢量调制器采用模拟器件实现，噪声低、失真小。干扰对消信号的产生经过了参考信号的I/Q正交分解、I/Q参考信号的调整、矢量合成三个步骤；其中参考信号的I/Q正交分解和矢量合成分别由无源微波器件正交功分器和功率合成器实现，具有极低的噪声系数；I/Q参考信号的调整由PIN管构成的电调衰减器实现，仅涉及信号的衰减和极性调整，不涉及信号的放大，因此不会引入有源放大器件的噪声和失真。本发明的数字控制算法运行在可编程逻辑器件FPGA中，控制算法通过程序实现，算法升级不需改变硬件，升级方便。本发明的数字控制算法中的数字乘法器、IIR低通滤波器均由代码实现，不存在模拟器件的零漂影响。本发明的模拟器件的性能参数差异可通过FPGA算法校准补偿，不同干扰对消装置之间的性能一致性强。本发明的环路增益由模拟矢量调制器和数字相关控制器共同决定，数字相关控制器部分的增益值可通过程序调节，增益可调上限高。本发明的数字控制算法在FPGA内部实现，单片FPGA可集成多路控制算法，多通道可集成度高。

附图说明

图1是本发明数模混合干扰对消装置的原理框图。

图2是图1中数字相关器内部的原理框图

图3是图2中模拟延迟器内部实现框图

图4是图2中数字控制电路内部原理框图

具体实施方式

下面结合附图和具体实施例对本发明作进一步的详细说明，便于清楚地了解本发明，但它们不对本发明构成限定。

图1展示了数模混合干扰对消装置的原理框图，它包含模拟区的矢量调制器和数字区的数字相关控制器构成。数字区与模拟区的交互信号有Q路取样信号、I路取样信号、误差取样信号、Q路权值信号、I路权值信号。矢量调制器完成参考信号的提取、I/Q正交分解、分路参考信号的矢量调整、合成，以及对消信号与干扰信号的合成、对消后误差信号的提取；其中参考信号的提取通过发射定向耦合器00实现，I/Q正交分解通过正交功分器01实现，分路参考信号的矢量调整通过I路电调衰减器03和Q路电调衰减器05实现，参考信号的合成通过第一功率合成器06实现，对消信号和干扰信号的合成通过第二功率合成器07实现，对消后误差信号的提取通过误差定向耦合器08实现。发射定向耦合器00、正交功分器01、第一功率合成器06、第二功率合成器07、误差定向耦合器08均由射频无源器件组成，具有低噪声、低失真的特点。I路/Q路电调衰减器由PIN二极管构成，可实现输入信号的双极性衰减，衰减量受电流权值控制信号的控制，数学上其功能等效为乘法器，具体实现过程中其射频输出等效为其射频输入和其权值控制输入的乘积。

图2展示了数字相关控制器内部的原理框图，主体由ADC采样通道、DAC输出通道、数字处理核心FPGA组成，FPGA内部运行数字控制算法。ADC采样通道由I路参考取样通道、Q路参考取样通道、误差取样通道组成，三个通道电路结构相同。以I路参考取样通道为例，它由低噪放0901、自动增益控制AGC电路0902、模拟延迟器0903、差分放大器0904、滤波器0905、ADC芯片0906组成。低噪放具有较低的噪声系数和较大的增益，放在采样通道的第一级，它决定了整个通道的噪声系数。自动增益控制AGC电路能够随输入信号强度自动调整内置放大电路的增益，在输入信号幅度大时，起信号衰减作用，而在输入信号幅度小时，其信号放大作用；它能确保大信号输入时，ADC输出不会饱和，小信号输入时，从参考取样信号输入到ADC芯片前端有尽可能大的放大倍数，这样无论输入信号幅度多大多小，ADC前端均能保持较大的信噪比；其次，其增益值为环路增益的一部分，当参考信号和误差取样信号很小时，它的高增益能够确保对消装置的对消比损失较小。模拟延迟器在模拟域调整输入信号的延迟值，内部原理如图3所示。差分放大器实现单端信号到差分信号的转换，与ADC芯片要求的信号差分输入相匹配。滤波器使用LC器件搭建，用于滤除带外干扰和噪声信号。ADC芯片选用高速100Msps、高精度14bit型号，这样可对短波信号直接低通采样和确保ADC量化噪声对装置干扰对消比影响较小。DAC输出通道由Q路权值输出通道和I路权值输出通道组成，两个通道结构相同。以Q路权值输出通道为例，它由Q路DAC0921、缓冲放大器0920、V-I电路0919构成。DAC量化位数为18bit，这样其量化噪声对装置干扰对消比影响较小；由于DAC的输出值信号为经过低通滤波后的低频信号，对DAC数据刷新率要求不高，在本示例中刷新率为200Ksps。缓冲放大器0920、0923起到信号隔离和DAC驱动能力增强作用。V-I电路0919、0922的输出直接连接到电调衰减器，电调衰减器内在要求其控制信号为电流信号，故此V-I电路主要实现电压控制信号到电流控制信号的转换。

图3展示了图2中模拟延迟器的内部原理框图，它由LC延迟线器件090301和模拟多路复用器090302构成，整体功能为在FPGA数字编码控制下实现LC延迟线器件090301In输入端到模拟多路复用器090302D输出端的精确延迟调整，调整精度为1ns。LC延迟线器件内部由LC器件级联组成，共有T1-T5五个输出端，两个输出端之间延迟间隔1ns，T1输出信号落后IN输入信号1ns，T5输出信号落后IN输入信号5ns。模拟多路复用器包含S1-S5五个输入端和一个D输出端，在FPGA数字编码控制下实现S1-S5到D端的多选一输出功能。

图4展示了图2数字控制算法的内部原理框图，它由数字延迟模块092501、092502、I路ADC解码模块092503、误差ADC解码模块092504、Q路ADC解码模块092505、数字乘法器092506、092507、IIR低通滤波器092508、0925090、DAC编码模块092510、092511等构成。各模块的主时钟为I路ADC的采样时钟，此采样时钟频率与Q路ADC、误差ADC采样时钟频率相同，均为100Msps。数字延迟模块的延迟精度为10ns。ADC解码模块完成ADC输入的数字码到输入模拟物理量的转换，输出为单精度浮点型数据符号位1bit，整数为8bit，小数位23bit。数字乘法器和IIR低通滤波器的输入和输出数据均为单精度浮点型，相较于定点型数据，浮点型数据带来的截断误差更小。DAC编码模块实现与DAC芯片的数据格式转换功能。

综合图1到图4，数模混合干扰对消装置工作过程为：发射机工作时，发射定向耦合器00在耦合输出端提取部分发射信号作为发射端参考信号送给正交功分器01，正交功分器将发射端参考信号分为I路参考和Q路参考，I路参考和Q路参考的衰减幅度和极性变换分别受到I路权值和Q路权值控制信号的控制，随后衰减和极性变换后的参考信号经过第一功率合成器06后矢量相加合成干扰对消信号，此干扰对消信号与干扰信号经过第二功率合成器07矢量相加生成误差信号。I路参考、Q路参考、误差信号分别经过I路定向耦合器02、Q路定向耦合器03、误差定向耦合器08传给数字相关控制器，在数字相关控制器内部完成相关检测、滤波，数字相关控制器根据误差信号的大小实时生成I路权值、Q路权值控制信号。干扰对消装置对干扰信号的抵消过程经过了实时误差信号取样→实时输出I/Q权值控制信号→实时矢量合成干扰对消信号→实时误差信号生成→实时误差信号取样的闭环控制过程，可根据接收干扰信号的幅度相位实时调整I/Q权值控制信号，进而实时合成对消信号，装置具有自适应特点。

路径延迟匹配对干扰功能的实现具有重要作用。设路径1为信号经过正交功分器01、I路定向耦合器02、I路电调衰减器03、第一功率合成器06、第二功率合成器07、误差定向耦合器08、误差取样通道包含模块0913、0914、0915、09160、0917、0918、误差ADC解码模块092504，直到数字乘法器092506的输入端；路径2为信号经过正交功分器01、I路定向耦合器02、I路参考取样通道包含模块0901、0902、0903、0904、0905、0906、数字延迟模块092501、I路ADC解码模块092305，直到数字乘法器092506的输入端；路径延迟匹配是指信号经过路径1和路径2后具有相同的相位。路径延迟匹配功能通过结合FPGA内部的数字延迟模块图4中092501、092501和FPGA外部的模拟延迟器图2中0903、0909、0915来实现，数字延迟模块实现10ns步进级别的延迟调整，模拟延迟器实现1ns步进级别的延迟调整，整体效果可实现1ns延迟匹配精度。下面举例说明具体调整方法。假设模拟延迟器0903、0909、0915的初始值为1ns，I路数字延迟模块092501和Q路数字延迟模块092502的初始值为0ns，由于路径1经过的器件更多，路径1的延迟值更大。在此假设路径1的延迟比路径2的延迟多42ns，为达到延迟匹配，路径2的延迟值应该加42ns，实现方式为数字延迟模块092501和092502设定延迟值为40ns，模拟延迟器0915设定值为3ns，模拟延迟器0903和0909依旧为1ns，延迟调整后，路径1和路径2的延迟差为0ns。例子2为路径1的延迟比路径2的延迟多48ns，可将数字延迟模块092501和092502设定延迟值为50ns，路径2的模拟延迟器0915设定为1ns，路径1的模拟延迟器0902和0909设定为3ns，此时路径2的总延迟增加为50ns，路径1的总延迟增加为2ns，延迟调整后，路径1和路径2的延迟差为0ns。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (4)

1.一种数模混合自适应干扰对消装置，其特征在于包括发射机、接收机、带有发射天线和接收天线的矢量调制器和相关控制器；矢量调制器完成参考信号的提取、I/Q矢量分解、I/Q分解量幅度和相位调整，干扰对消信号的合成；相关控制器通过自适应调整算法实时动态控制参考信号I/Q分解量的幅度和相位；发射机与矢量调制器的输入端电连接，接收机与矢量调制器的输出端电连接；

所述相关控制器包括3路相同的ADC采样通道、2路相同的DAC输出通道、数字处理核心FPGA；

ADC采样通道包括I路参考取样通道、Q路参考取样通道、误差取样通道；DAC输出通道包括Q路权值通道、I路权值通道；发射机工作时，矢量调制器提取部分发射信号作为发射端参考信号，矢量调制器将发射端参考信号分为I路参考和Q路参考；矢量调制器根据I路权值和Q路权值控制信号和参考信号生成误差信号；矢量调制器经I路参考取样通道、Q路参考取样通道、误差取样通道分别将I路参考、Q路参考、误差信号发送至FPGA，FPGA根据I路参考、Q路参考、误差信号生成I路权值和Q路权值控制信号；FPGA经Q路权值通道、I路权值通道分别将Q路权值和I路权值控制信号发送至矢量调制器；

I路参考取样通道、Q路参考取样通道、误差取样通道三路通道特性相同，每路所述取样通道包括依次电连接的低噪放电路、自动增益放大电路AGC、模拟延迟器、差分放大器、滤波器、模数转换器ADC；

所述模拟延迟器由LC延迟线器件和模拟多路复用器构成；LC延迟线器件，在模拟域延迟信号，包含5个抽头输出端，每个抽头输出均为输入信号的一个延迟版本，相邻抽头输出延迟步进1ns；模拟多路复用器包含5个输入端，1个输出端，在FPGA控制下实现5选1的切换功能；LC延迟线器件的5个输出端分别接到模拟多路复用器的5个输入端；LC延迟线器件的输入端与自动增益放大电路的输出端电连接，模拟多路复用器的输出端与差分放大器电连接。

2.根据权利要求1所述的数模混合自适应干扰对消装置，其特征在于：所述矢量调制器包括发射定向耦合器、正交功分器、I路定向耦合器、I路电调衰减器、Q路定向耦合器、Q路电调衰减器、第一功率合成器、第二功率合成器、误差定向耦合器；

发射定向定耦合器输入端接发射机，直通输出端接发射天线，耦合输出端接正交功分器；

正交功分器，输入端接发射定向耦合器，同相输出端接I路定向耦合器，90度移相输出端接Q路定向耦合器；

I路定向耦合器，输入端接正交功分器同相输出端，直通输出端接I路电调衰减器，耦合输出端经I路参考取样通道接FPGA；

I路电调衰减器，第一输入端接I路定向耦合器，第二输入端经I路权值通道接FPGA，输出端接第一功率合成器；

Q路定向耦合器，输入端接正交功分器90度移相输出端，直通输出端接Q路电调衰减器，耦合输出端经Q路参考取样通道接FPGA；

Q路电调衰减器，第一输入端接Q路定向耦合器，第二输入端经Q路权值通道接FPGA，输出端接第一功率合成器；

第一功率合成器，第一输入端接I路电调衰减器，第二输入端接Q路电调衰减器，输出端接第二功率合成器；

第二功率合成器，输入端接第一功率合成器，第二输入端接接收天线，输出端接误差定向耦合器；

误差定向耦合器，输入端接第二功率合成器，直通输出端接接收机，耦合输出端经误差取样通道接相关控制器。

3.根据权利要求2所述的数模混合自适应干扰对消装置，其特征在于Q路权值通道和I路权值通道两个通道特性相同且各包含依次电连接的数模转换器DAC、缓冲放大器、电压-电流转换电路。

4.根据权利要求1所述的数模混合自适应干扰对消装置，其特征在于所述FPGA包括I路数字延迟模块、Q路数字延迟模块、I路ADC解码模块、误差ADC解码模块、Q路ADC解码模块、第一数字乘法器、第二数字乘法器、第一IIR低通滤波器、第二IIR低通滤波器、第一DAC编码模块、第二DAC编码模块；I路模数转换器、误差模数转换器、Q路模数转换器的数字输出分别接I路模数转换器数字延迟模块、误差ADC解码模块、Q路模数转换器数字延迟模块的输入；I路模数转换器数字延迟模块的输出接I路ADC解码模块的输入；Q路数字延迟模块的输出接Q路ADC解码模块的输入；I路ADC解码模块的输出和误差ADC解码模块的输出接第一数字乘法器的输入，第一数字乘法器、第一IIR低通滤波器、第一数模转换器编码依次电连接；误差ADC解码模块的输出和Q路ADC解码模块的输出接第二数字乘法器的输入，第二数字乘法器、第二IIR低通滤波器、第一DAC编码模块，第一DAC编码模块的输出端与I路数模转换器的输入端电连接，第二DAC编码模块的输出端与Q路数模转换器的输入端电连接。

Images