ES2460723T3 - Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida - Google Patents
Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida Download PDFInfo
- Publication number
- ES2460723T3 ES2460723T3 ES12189620.3T ES12189620T ES2460723T3 ES 2460723 T3 ES2460723 T3 ES 2460723T3 ES 12189620 T ES12189620 T ES 12189620T ES 2460723 T3 ES2460723 T3 ES 2460723T3
- Authority
- ES
- Spain
- Prior art keywords
- output
- multiplexer
- serial
- encoder
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Un codificador (800) en serie, que comprende: un medio (620, 622) para almacenar una pluralidad de bits de entrada de datos; un medio (612; 614, 616) para almacenar una pluralidad de bits de entrada de selección; un medio (622) para emitir en serie la pluralidad de bits de entrada de datos de acuerdo a una secuencia de selección de entrada generada por la pluralidad de bits de entrada de selección, caracterizado por comprender adicionalmente un medio para eliminar (812) defectos de una salida de dicho medio de emisión en serie, generando por ello una salida de codificador en serie sin defectos, en el que dicho medio para eliminar defectos incluye una etapa (804, 806) de registro controlada por reloj que emite dos señales, y un medio (808) para seleccionar una de las dos señales como la salida del codificador en serie, y en el que la salida del codificador en serie está únicamente determinada por dos señales provenientes de dicha etapa de registro, dando como resultado por ello una baja desalineación de salida del codificador, en el que la salida de dicho medio de emisión en serie está acoplada con una entrada de datos de la etapa de registro controlada por reloj.
Description
Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida
La presente solicitud reivindica prioridad respecto de la Solicitud Nº 11 / 285.397, titulada “Codificador en serie con doble velocidad de transmisión de datos” [“Double Data Rate Serial Encoder”], depositada el 23 de noviembre de 2005, que reivindica prioridad respecto de la Solicitud Provisional Nº 60 / 630.853, titulada “Diseño de Núcleo Anfitrión de MDDI” [“MDDI Host Core Design”], depositada el 24 de noviembre de 2004, la Solicitud Provisional Nº 6 / 631.549, titulada “Dispositivo de interfaz de cámara anfitriona con interfaz digital de visualización móvil” [“Mobile Display Digital Interface Host Camera Interface Device”], depositada el 30 de noviembre de 2004, la Solicitud Provisional Nº 60 / 632.825, titulada “Dispositivo anfitrión de MDDI de cámara” [“Camera MDDI Host Device”], depositada el 2 de diciembre de 2004, la Solicitud Provisional Nº 60 / 633.071, titulada “Panorama de MDDI” [“MDDI Overview”], depositada el 2 de diciembre de 2004, la Solicitud Provisional No. 60 / 633.084, titulada “Diseño de tableta de núcleo anfitrión de MDDI” [“MDDI Host Core Pad Design”], depositada el 2 de diciembre de 2004 y la Solicitud Provisional Nº 60 / 632.852, titulada “Implementación del controlador anfitrión de MDDI” [“Implementation of the MDDI Host Controller”], depositada el 2 de diciembre de 2004.
La presente solicitud está también relacionada con la patente estadounidense Nº 6.760.772 B2, transferida legalmente, titulada “Generación e implementación de un protocolo y de una interfaz de comunicación para la transferencia de datos de alta velocidad”, publicada el 6 de julio de 2004.
Antecedentes
Campo
La presente invención se refiere, en general, a un codificador en serie para enlaces de comunicación en serie con velocidad elevada de transmisión de datos. Más en concreto, la invención se refiere a un codificador en serie de doble velocidad de transmisión de datos para enlaces de la Interfaz Digital de Visualización Móvil (MDDI).
Antecedentes
En el campo de las tecnologías de interconexión, continúa en auge la demanda de velocidades de transmisión de datos en constante aumento, especialmente en lo que se refiere a las presentaciones de vídeo.
La Interfaz Digital de Visualización Móvil (MDDI) es un mecanismo de transferencia con un consumo de energía reducido y rentable que hace posible la transferencia de datos a muy alta velocidad, a través de un enlace de comunicación de corto alcance entre un anfitrión y un cliente. La MDDI requiere un mínimo de solamente cuatro cables más la energía para la transferencia bidireccional de datos que proporciona un máximo ancho de banda de hasta 3,2 Gbits por segundo.
En una aplicación, la MDDI incrementa la fiabilidad y reduce el consumo de energía en teléfonos de tapa abatible (“clamshell”), mediante la reducción significativa del número de cables que discurren a través de una articulación del aparato de mano para interconectar el controlador de banda base digital con una pantalla de LCD y / o una cámara. Esta reducción de cables permite también que los fabricantes de los aparatos de mano reduzcan los costes de desarrollo mediante la simplificación de los diseños de aparatos de mano de tapa abatible o de tapa deslizante.
La MDDI es un protocolo de transferencia en serie y, como tal, los datos recibidos en paralelo para la transmisión a través de un enlace de MDDI necesitan ser serializados. La Solicitud de Patente estadounidense Nº 11 / 285.397, titulada “Codificador en serie con doble velocidad de transmisión de datos” [“Double Data Rate Serial Encoder”], depositada el 23 de noviembre de 2005 describe un codificador en serie con Doble Velocidad de Transmisión de Datos (DDR) de la MDDI que incorpora una salida sin defectos. El codificador en serie de salida sin defectos cuenta con la ventaja de un multiplexador sin defectos, diseñado con un conocimiento a priori de una secuencia de selección de entrada de código Gray. Este conocimiento a priori de la secuencia de selección de entrada permite una reducción del tamaño del multiplexador y, en consecuencia, del tamaño del codificador en serie con DDR.
Sin embargo, pueden llevarse a cabo mejoras en diversos aspectos del diseño del codificador en serie con DDR descrito en la solicitud estadounidense Nº 11 / 285.397. En un aspecto, se destaca que el multiplexador sin defectos utilizado en el codificador en serie con DDR descrito en la solicitud estadounidense Nº 11 / 285,397 sigue siendo de mayor tamaño que un multiplexador que no sea sin defectos. En otro aspecto, el número de capas lógicas entre la etapa de registro final y la salida del codificador, un factor que contribuye a una mayor desalineación de salida y a una menor velocidad de enlace, puede ser considerablemente reducido.
Por tanto, lo que se necesita es un codificador en serie con DDR y MDDI, que tenga un tamaño, una complejidad y una desalineación de salida reducidos. Así mismo, se necesita que el codificador en serie con DDR y MDDI tenga una salida sin defectos.
Breve sumario de la invención
De acuerdo a la invención, se proporciona un codificador en serie, de acuerdo a la reivindicación 1, y se proporciona un procedimiento de codificación en serie de acuerdo a la reivindicación 11. Se proporciona en la presente memoria un codificador en serie de Doble Velocidad de Transmisión de Datos (DDR).
En un aspecto, el codificador en serie con DDR incluye un multiplexador no sin defectos y una lógica digital para asegurar una salida del codificador exenta de defectos. Mediante la utilización de un multiplexador no sin defectos, se reducen de manera considerable el tamaño y la complejidad del codificador.
En otro aspecto, el codificador en serie con DDR presenta una sola capa de lógica entre la etapa de registro final y la salida del codificador, y un número reducido de trayectorias desde la etapa de registro final hasta la salida del codificador, dando por ello como resultado una desalineación de salida reducida y una velocidad incrementada de transmisión de enlace. El número reducido de trayectorias desde la etapa de registro final hasta la salida del codificador simplifica también el análisis de la desalineación de salida.
Realizaciones, características y ventajas adicionales de la presente invención, así como la estructura y funcionamiento de las diversas realizaciones de la presente invención, se describen con detalle en las líneas que siguen con referencia a los dibujos adjuntos.
Breve descripción de los dibujos
Los dibujos adjuntos, los cuales se incorporan en la presente memoria y forman parte de la memoria descriptiva, ilustran la presente invención y, junto con la descripción, sirven también para exponer los principios de la invención y para hacer posible que una persona experta en la técnica pertinente haga y use la invención.
La FIG. 1 es un diagrama de bloques que ilustra un entorno de ejemplo que utiliza una interfaz de la Interfaz Digital de Visualización Móvil (MDDI).
La FIG. 2 es un diagrama de bloques que ilustra una interconexión de enlace de MDDI de acuerdo a una realización del ejemplo de la FIG. 1.
La FIG. 3 es un diagrama de circuito que ilustra un codificador en serie de MDDI.
Las FIGs. 4A a B ilustran ejemplos de desalineación de señales.
La FIG. 5 es un diagrama de bloques que ilustra un codificador en serie de MDDI de acuerdo a una realización de la presente invención.
La FIG. 6 es un diagrama de circuito que ilustra un codificador en serie de MDDI de acuerdo a otra realización de la presente invención.
La FIG. 7 es un diagrama de temporización de ejemplo que se refiere a señales del codificador en serie de MDDI de la FIG. 6.
La FIG. 8 es un diagrama de circuito que ilustra un codificador en serie de MDDI de acuerdo a una realización adicional de la presente invención.
La FIG. 9 es un diagrama de temporización de ejemplo que se refiere a señales del codificador en serie de MDDI de la FIG. 8.
La presente invención se describirá con referencia a los dibujos adjuntos. El dibujo en el que un elemento aparece por primera vez se indica habitualmente mediante el (los) dígito(s) de más a la izquierda en el correspondiente número de referencia.
Descripción detallada
Esta memoria descriptiva divulga una o más realizaciones que incorporan las características de la presente invención. La(s) realización(es) divulgada(s) simplemente ejemplifican la invención. El ámbito de la invención no está limitado a la(s) realización(es) divulgada(s). La invención está definida por las reivindicaciones adjuntas a la presente memoria.
La(s) realización(es) descrita(s), y las referencias en la memoria descriptiva a “una realización”, “una realización de ejemplo”, etc., indican que la(s) realización(es) descrita(s) puede(n) incluir un rasgo, estructura o característica específicos, pero cada realización no necesariamente puede incluir el rasgo, estructura o característica específicos. Además, dichas frases no se refieren necesariamente a la misma realización. Además, cuando un rasgo, estructura
o característica particular se describa con relación a una realización, se aduce que está dentro del conocimiento de una persona experta en la técnica llevar a cabo dicho rasgo, estructura o característica con relación a otras realizaciones, sean o no descritas explícitamente.
Las realizaciones de la invención pueden ser implementadas en hardware, firmware, software, o en cualquier
combinación de los mismos. Las realizaciones de la invención pueden también ser implementadas como instrucciones almacenadas en un medio legible por máquina, y que puedan ser leídas o ejecutadas por uno o más procesadores. Un medio legible por máquina puede incluir cualquier mecanismo para almacenar o transmitir información de una forma legible por una máquina (por ejemplo, un dispositivo informático). Por ejemplo, un medio legible por máquina puede incluir una memoria de solo lectura (ROM); una memoria de acceso aleatorio (RAM); medios de almacenamiento en disco magnético; medios de almacenamiento óptico; dispositivos de memoria Flash; formas eléctricas, ópticas, acústicas, u otras formas de señales propagadas (por ejemplo, ondas portadoras, señales infrarrojas, señales digitales, etc.), y otras. Además, el firmware, el software, las rutinas, las instrucciones pueden ser descritas en la presente memoria como llevando a cabo determinadas acciones. Sin embargo, se debe apreciar que dichas descripciones se deben simplemente a razones de comodidad y que dichas acciones de hecho provienen de dispositivos informáticos, procesadores, controladores, u otros dispositivos que ejecutan el firmware, el software, las rutinas, las instrucciones, etc.
Interfaz Digital de Visualización Móvil (MDDI)
La Interfaz Digital de Visualización Móvil (MDDI) es un mecanismo rentable de transferencia, de bajo consumo de energía, que permite la transferencia de datos en serie de muy alta velocidad a través de un enlace de comunicación de corto alcance entre un anfitrión y un cliente.
En lo que sigue, se representarán ejemplos de la MDDI con respecto a un módulo de cámara contenido en una pantalla plegable superior de un teléfono móvil. Sin embargo, debe resultar evidente para las personas expertas en la(s) técnica(s) relevante(s) que cualquier módulo que incorpore características funcionalmente equivalentes al módulo de cámara podría ser fácilmente sustituido y utilizado en diversas realizaciones de la presente invención.
Además, de acuerdo a realizaciones de la invención, un anfitrión de MDDI puede comprender uno entre varios tipos de dispositivos que puedan contar con el beneficio de la utilización de la presente invención. Por ejemplo, el anfitrión podría ser un ordenador portátil bajo la forma de un ordenador de mano, uno plegable o un dispositivo informático similar. Así mismo, podría ser un Asistente Personal de Datos (PDA), un dispositivo de envío de radiomensajes o uno de los muchos teléfonos inalámbricos o módems. Como alternativa, el anfitrión podría ser un dispositivo de entretenimiento o presentación portátil, como por ejemplo un reproductor portátil de DVD o CD, o un dispositivo de reproducción de juegos. Además, el anfitrión puede residir como un dispositivo anfitrión o elemento de control en una gran diversidad de otros productos comerciales ampliamente utilizados o planeados, para los cuales se desea un enlace de comunicaciones de gran velocidad con un cliente. Por ejemplo, un anfitrión podría ser utilizado para transferir datos a altas velocidades desde un dispositivo de grabación de vídeo hasta un cliente con base en memoria para una respuesta mejorada, o hasta una pantalla de mayor tamaño y alta resolución para presentaciones. Un electrodoméstico como, por ejemplo, una nevera que incorpore un inventario de a bordo o un sistema informático y / o conexiones de Bluetooth con otros dispositivos domésticos, puede incorporar capacidades mejoradas de visualización cuando funcione en una modalidad conectada con Internet o Bluetooth, o presentar necesidades reducidas de cableado para visualizaciones en la puerta (un cliente) y teclados o escáneres (cliente), mientras los sistemas de control o informáticos electrónicos (anfitrión) residen en cualquier otra parte del armario. En general, los expertos en la técnica apreciarán que la amplia variedad de dispositivos y aparatos electrónicos modernos pueden beneficiarse del uso de esta interfaz, así como de la capacidad de reconvertir dispositivos más antiguos con un transporte de información de una velocidad mayor de transmisión de datos, utilizando números limitados de los conductores disponibles, ya sea en conectores o cables añadidos recientemente o existentes. Al mismo tiempo, un cliente de MDDI puede comprender una amplia diversidad de dispositivos de utilidad para presentar información a un usuario final, o presentar información desde un usuario al anfitrión. Por ejemplo, una micro-pantalla incorporada en antiparras o gafas, un dispositivo de proyección incorporado en un sombrero o un casco, una pequeña pantalla o incluso un elemento holográfico incorporado en un vehículo, como por ejemplo en una ventana o en un parabrisas, o diversos sistemas de altavoz, cascos o sonido para presentar sonido o música de gran calidad. Otros dispositivos de presentación incluyen proyectores o dispositivos de proyección utilizados para presentar información para reuniones, o para películas e imágenes de televisión. Otros ejemplos incluyen el uso de tabletas táctiles o dispositivos sensibles, dispositivos de entrada de reconocimiento de voz, escáneres de seguridad, etc., que pueden ser invocados para transferir una cantidad considerable de información desde un usuario del dispositivo o del sistema con escasa “entrada” efectiva distinta de la táctil o sonora procedente del usuario. Además, unas estaciones de acoplamiento para ordenadores y para equipos de coches o equipos de sobremesa, y soportes para teléfonos inalámbricos, pueden actuar como dispositivos de interfaz con los usuarios terminales o con otros dispositivos y equipamientos, y emplear o bien clientes (dispositivos de salida o entrada, tales como ratones), o bien anfitriones para ayudar a la transferencia de datos, especialmente allí donde están implicadas redes de alta velocidad. Sin embargo, los expertos en la técnica advertirán inmediatamente que la presente invención no está limitada a estos dispositivos, existiendo otros muchos dispositivos en el mercado, y propuestos para su utilización, que están concebidos para proporcionar a los usuarios finales imágenes y sonido de alta calidad, ya sea en términos de almacenamiento y transporte o en términos de presentación en la reproducción. La presente invención es de utilidad para incrementar el caudal de datos entre diversos elementos o dispositivos para adaptarse a las altas velocidades de datos necesarias para llevar a cabo la experiencia de usuario deseada.
La FIG. 1 es un diagrama de bloques que ilustra un entorno de ejemplo que utiliza una interfaz MDDI. En el ejemplo de la FIG. 1, la MDDI es utilizada para interconectar módulos a través de la articulación de un teléfono 100 de 4 10
pantalla plegable. Se debe destacar aquí que, si bien ciertas realizaciones de la presente invención se describirán en el contexto de ejemplos específicos, tales como las interconexiones de MDDI en un teléfono de pantalla plegable, esto se efectúa únicamente con fines de ilustración y no debería ser utilizado para limitar la presente invención a dichas realizaciones. Como comprenderá la persona experta en la(s) técnica(s) relevante(s), en base a las enseñanzas contenidas en la presente memoria, las realizaciones de la presente invención pueden ser utilizadas en otros dispositivos, incluyendo cualquier dispositivo que pueda contar con la ventaja de incorporar interconexiones de MDDI.
Con referencia a la FIG. 1, una sección inferior 102 plegable del teléfono 100 de pantalla plegable incluye un chip 104 de banda base del Módem de Estación Móvil (MSM). El MSM 104 es un controlador de banda base digital. Una sección 114 superior plegable del teléfono 100 de pantalla plegable incluye un módulo 116 de Pantalla de Cristal Líquido (LCD) y un módulo 118 de cámara.
Todavía con referencia a la FIG. 1, un enlace 110 de MDDI conecta el módulo 118 de cámara con el MSM 104. Habitualmente, un controlador de enlace de MDDI está integrado tanto en el módulo 118 de cámara como en el MSM 104. En el ejemplo de la FIG. 1, un anfitrión 122 de MDDI está integrado en un módulo 112 de cámara, mientras que un Cliente 106 de MDDI reside en el sector del MSM del enlace 110 de MDDI. Habitualmente, el anfitrión de MDDI es el controlador maestro del enlace de MDDI. En el ejemplo de la FIG. 1, los datos de píxeles procedentes del módulo 118 de cámara son recibidos y formateados en paquetes de MDDI por el Anfitrión 122 de MDDI antes de ser transmitidos sobre el enlace 110 de MDDI. El cliente 106 de MDDI recibe los paquetes de MDDI y los reconvierte en datos de píxeles del mismo formato que el generado por el módulo 118 de cámara. Los datos de píxeles son enviados luego al bloque adecuado en el MSM 104 para su procesamiento.
Con referencia todavía a la FIG. 1, un enlace 112 de MDDI conecta el módulo 116 de LCD con el MSM 104. En el ejemplo de la FIG. 1, el enlace 112 de MDDI interconecta un Anfitrión 108 de MDDI, integrado en el MSM 104, y un Cliente 120 de MDDI integrado en el módulo 116 de LCD. En el ejemplo de la FIG. 1, los datos de visualización generados por un controlador de gráficos del MSM 104 son recibidos y formateados en paquetes de MDDI por el Anfitrión 108 de MDDI antes de ser transmitidos sobre el enlace 112 de MDDI. El cliente 120 de MDDI recibe los paquetes de MDDI y los reconvierte en datos de visualización para su uso por el módulo 116 de LCD.
La FIG. 2 es un diagrama de bloques que ilustra la interconexión 110 del enlace de la MDDI de acuerdo al ejemplo de la FIG. 1. Según lo descrito anteriormente, una de las funciones del enlace 110 de MDDI es transferir los datos de píxeles desde el módulo 118 de cámara al MSM 104. Por consiguiente, en la realización de la FIG. 2, una interfaz 206 de trama conecta el módulo 118 de cámara con el Anfitrión 122 de MDDI. La interfaz 206 de trama sirve para transferir los datos de píxeles desde el módulo 118 de cámara al Anfitrión 122 de MDDI.
Habitualmente, el módulo 118 de cámara recibe los datos de píxeles desde una cámara a través de una interfaz paralela, almacena los datos de píxeles y, a continuación, los transfiere al Anfitrión 122 de MDDI cuando el anfitrión está preparado. El Anfitrión 122 de MDDI encapsula los datos de píxeles recibidos en paquetes de MDDI. Sin embargo, a fin de que el Anfitrión 122 de MDDI pueda transmitir los datos de píxeles sobre el enlace 110 de MDDI, es necesaria una serialización de los paquetes de MDDI.
En la realización de la FIG. 2, un módulo 202 de serialización, integrado dentro del Anfitrión 122 de MDDI, sirve para desplazar, emitiendo en serie, los paquetes de MDDI sobre el enlace 110 de MDDI. En el extremo del MSM del enlace 110 de MDDI, un módulo deserializador 204, integrado dentro del cliente 106 de MDDI, reconstruye los paquetes de MDDI a partir de los datos en serie recibidos por el enlace 110 de MDDI. El cliente 106 de MDDI a continuación retira la encapsulación de la MDDI y transfiere los datos de píxeles paralelos a través de una interfaz 208 de trama, hasta un bloque adecuado del MSM 104.
Codificador en serie de la MDDI
La FIG. 3 es un diagrama de circuito que ilustra un codificador 300 en serie de la MDDI. El codificador 300 en serie de la MDDI se describe con mayor detalle en la Solicitud estadounidense Nº 11 / 285.397, titulada “Codificador en serie con doble velocidad de transmisión de datos”, depositada el 23 de noviembre de 2005. El codificador 300 en serie incluye una etapa final de registro de datos, ilustrada utilizando los biestables 320 y 322, una etapa de registro de entrada de selección, ilustrada utilizando los biestables 314, 316 y 318, y un conjunto 324 de circuitos de multiplexador sin defectos.
Los biestables 320 y 322 de la etapa final de registro de datos reciben, respectivamente, las señales 308 y 310 de entrada de datos. En una realización, cada una de las señales 308 y 310 de entrada de datos tiene 4 bits. En consecuencia, cada uno de los biestables 320 y 322 son biestables de 4 bits. En otras realizaciones, los biestables 320 y 322 pueden ser sustituidos por cuatro biestables de 2 bits o por ocho biestables de 1 bit. Como se ilustra en la FIG. 3, los biestables 320 y 322 son biestables D, pero también pueden ser utilizados otros tipos de biestables o registros, como debe entender la persona experta en la técnica en base a las enseñanzas contenidas en la presente memoria. Los biestables 320 y 322 son controlados por una señal 312 de reloj y actualizan sus salidas en cada flanco de subida de la señal 312 de reloj.
Los biestables 314, 316 y 318 de la etapa de registro de entrada de selección reciben, respectivamente, las señales 5
de entrada de selección sel (2) 302, sel (1) 304 y sel (0) 306. Las señales 302, 304 y 306 de entrada de selección son habitualmente suministradas por un contador y son utilizadas para seleccionar la entrada del conjunto 324 de circuitos de multiplexador. En una realización, las señales 302, 304 y 306 de selección son generadas de acuerdo a una secuencia de código Gray, que es conocida a priori por el conjunto 324 de circuitos del multiplexador, permitiendo por ello una salida de multiplexador sin defectos. Los biestables 314, 316 y 318 son biestables D, pero también pueden ser utilizados otros tipos de biestables, como debe entender la persona experta en la técnica en base a las enseñanzas contenidas en la presente memoria. Los biestables 314, 316 y 318 son también controlados por la señal 312 de reloj, actualizando el biestable 318 su salida en los flancos de subida de la señal 312 de reloj y actualizando los biestables 314 y 316 sus salidas en los flancos de caída de la señal 312 de reloj.
El conjunto 324 de circuitos de multiplexador recibe las señales de entrada de datos procedentes de la etapa de registro final de datos y las señales de selección de entrada procedentes de la etapa de registro de entrada de selección, y genera la salida 334 del codificador 300 en serie. El conjunto 324 de circuitos de multiplexador genera una salida de codificador sin defectos, utilizando un conocimiento a priori de la secuencia de selección de entrada de código Gray. El conjunto 324 de circuitos de multiplexador incluye cuatro capas de lógica 326, 328, 330 y 332 que separan la etapa final de registro de datos (biestables 320 y 322) y la etapa de registro de entrada de selección (biestables 318, 320 y 322) de la salida 334 del codificador. La capa lógica 326 incluye un conjunto de circuitos inversores sobre determinadas trayectorias desde la etapa de registro de entrada de selección hasta la salida del codificador. La capa lógica 326 está acoplada por medio de una interconexión con la capa lógica 328, la cual incluye una pluralidad de compuertas AND. A su vez, la capa lógica 328 está acoplada por medio de una interconexión con la capa lógica 330. La capa lógica 330 incluye una pluralidad de compuertas OR, las cuales proporcionan las entradas de la capa lógica 332. La capa lógica 332 incluye una compuerta OR que proporciona la salida 334 del codificador en serie.
Se debe destacar que las cuatro capas lógicas 326, 328, 330 y 332 de un conjunto 324 de circuitos de multiplexador están basadas en la lógica combinatoria y no son controladas por señales de reloj. En consecuencia, los retardos en la propagación de las señales sobre las diferentes trayectorias desde la etapa final de registro de datos y / o la etapa de registro de entrada de selección, hasta la salida del codificador, pueden ser diferentes. Además, los retardos en la propagación de las señales podrían variar según la temperatura y / o las variaciones del proceso producidas en el conjunto de circuitos del codificador, haciendo que sean difíciles de controlar y / o compensar.
Habitualmente, tener distintos retardos de propagación de señales en las trayectorias hasta la salida del codificador da como resultado lo que se conoce como “desalineación de salida”, estando la salida efectiva del codificador desalineada o distorsionada con respecto a una salida nominal deseada. La desalineación de salida también puede ser resultado de la desalineación de una sola señal que contribuye a la salida del codificador.
Las FIGs. 4A a B ilustran ejemplos de desalineación de señales. La FIG. 4A ilustra la desalineación en una señal de ejemplo 400, por la cual pueden producirse flancos de caída y / o subida antes o después de cuando deberían producirse en teoría. La FIG. 4B ilustra la desalineación entre dos señales Salida 1 y Salida 2. La Salida 1 y la Salida 2 resultan de las señales 402 y 404 de entrada sincronizadas que se propagan a través de las trayectorias 406 y 408, respectivamente, del circuito ejemplar 414, teniendo las trayectorias 406 y 408 diferentes retardos de propagación de las señales. La desalineación entre las señales Salida 1 y Salida 2, ilustrada como “tsk” en la FIG. 4B, representa la magnitud de la diferencia de tiempo entre las señales Salida 1 y Salida 2, las cuales teóricamente se producirían de manera simultánea. Nótese que la desalineación entre las señales Salida 1 y Salida 2 podría traducirse en una desalineación de salidas en la salida 412 del circuito ejemplar 414.
En ciertos casos, la desalineación de salida puede provocar una reducción en la máxima velocidad del enlace de MDDI. Es evidente, por tanto, que la desalineación de salida debería reducirse al mínimo.
Codificador en serie de MDDI con baja desalineación de salida
De acuerdo a la presente invención, la desalineación de salida se reduce minimizando los efectos de los factores que contribuyen a ella. En un aspecto, la desalineación de salida está afectada por la desalineación individual de cada señal (desde la etapa final de registro de datos y / o de la etapa de registro de entrada de selección) que contribuye a la salida del codificador. En otro aspecto, la desalineación de salida es proporcional a las magnitudes de estas desalineaciones de salida individuales, las cuales, a su vez, son proporcionales a las longitudes de sus respectivas trayectorias de señales (una función del número de capas lógicas sucesivas para alcanzar la salida del codificador).
Como tal, la desalineación de salida puede ser reducida minimizando: (1) el número de señales (procedentes de la etapa final de registro de datos y / o de la etapa de registro de entrada de selección) que contribuyen a la salida del codificador, y (2) el número de capas lógicas, desde la etapa final de registro de entrada y / o la etapa de registro de entrada de selección, hasta la salida del codificador.
La FIG. 5 es un diagrama de bloques que ilustra un codificador 500 en serie de la MDDI, de acuerdo a una realización de la presente invención. El codificador 500 en serie incluye un multiplexador 506 no sin defectos y un circuito 510 de sincronización.
El multiplexador 506 no sin defectos recibe la señal 504 de entrada de datos y las señales 502 de selección de entrada, y genera la señal 508 de salida. En una realización, la señal 504 de entrada de datos incluye una señal de 8 bits. En otras realizaciones, la señal 504 de entrada de datos incluye dos señales de 4 bits, cuatro señales de 2 bits, u ocho señales de 1 bit. Las señales 502 de selección de entrada controlan el multiplexador 506 para acoplar una de las señales recibidas de entrada de datos a la salida del multiplexador. Habitualmente, el número N de señales 502 de selección de entrada es tal que 2N es igual al número de bits de datos en la señal 504. En la FIG. 5, el número de señales 502 de selección de entrada es 3, haciendo que el multiplexador 506 sea un multiplexador de 8:1.
Dado que la salida 508 del multiplexador 506 puede ser no libre de defectos, el codificador 500 en serie puede ser simplificado de manera considerable. En un aspecto, se permite que los bits de datos en la señal 504 de entrada se conmuten en cualquier momento y no solo cuando no están siendo seleccionados para la salida, como en un multiplexador sin defectos. En otro aspecto, la secuencia de selección de entrada llevada a cabo por las señales 502 de selección de entrada ya no necesita adherirse a una secuencia de código Gray.
Por consiguiente, para generar una salida de codificador sin defectos se utiliza un circuito 510 de sincronización para asegurar que cualquier defecto en la salida 508 sea eliminado en la salida 512 del codificador. En una realización, el circuito 510 de sincronización incluye una etapa final de registro de datos, controlada por reloj, que hace posible que las señales que contribuyen a la salida del codificador presenten una mínima desalineación entre sí. Además, la etapa final de registro de datos está alejada en un número muy pequeño de capas lógicas de la salida del codificador, reduciendo adicionalmente la desalineación de salida.
La FIG. 6 es un diagrama de circuito que ilustra un codificador 600 en serie de la MDDI de acuerdo a otra realización de la presente invención.
El codificador 600 en serie incluye una etapa de registro de datos, ilustrada utilizando el biestable 620, una etapa de registro de entrada de selección, ilustrada utilizando los biestables 612, 614 y 616, un multiplexador 622 y un circuito 626 de sincronización.
El biestable 620 de la etapa de registro de datos recibe la señal 610 de entrada de datos. En una realización, la señal 610 de entrada de datos incluye una señal de 8 bits. En consecuencia, el biestable 620 es un biestable de 8 bits. En otras realizaciones, el biestable 620 puede ser sustituido por dos biestables de 4 bits, cuatro biestables de 2 bits u ocho biestables de 1 bit. Como se ilustra en la FIG. 6, el biestable 620 es un biestable D, pero también pueden ser utilizados otros tipos de biestables o registros, como comprenderá un experto en la técnica, en base a las enseñanzas contenidas en la presente memoria.
Los biestables 612, 614 y 616 de la etapa de registro de entrada de selección reciben las señales de entrada de selección sel (2) 602, sel (1) 604 y sel (0) 606, respectivamente. Las señales 602, 604 y 607 de entrada de selección son habitualmente proporcionadas por un contador y son utilizadas para seleccionar la entrada del multiplexador
622. Las señales 602, 604 y 606 de selección no necesitan adherirse a ningún tipo de secuencia de selección de entrada, tal como una secuencia de código Gray, por ejemplo. Los biestables 612, 614 y 616 son biestables D, pero también pueden ser utilizados otros tipos de biestables, como comprenderá una persona experta en la materia en base a las enseñanzas contenidas en la presente memoria.
El multiplexador 622 recibe las señales de entrada de datos procedentes de la etapa de registro de datos y las señales de selección de entrada, procedentes de la etapa de registro de entrada de selección, y genera la señal 624 de salida. En una realización, el multiplexador 622 es un multiplexador 8:1.
El multiplexador 622 es un multiplexador no sin defectos. En otras palabras, pueden producirse defectos en la salida 624 del multiplexador 622. En consecuencia, la salida 624 del multiplexador 622 se proporciona a un circuito 626 de sincronización para asegurar que cualquier defecto en la salida 624 sea eliminado en la salida 642 del codificador.
El circuito 626 de sincronización incluye una primera etapa XOR, ilustrada utilizando las compuertas XOR 628 y 630, una etapa final de registro de datos, ilustrada utilizando los biestables 632, 634, 636 y 638, y una etapa XOR final, ilustrada utilizando la compuerta XOR 640, para generar la salida 642 del codificador.
Las compuertas 628 y 630 de la primera etapa XOR reciben la señal 624 de salida y las señales de retroalimentación procedentes de los biestables 633 y 634, respectivamente. Las salidas de las compuertas XOR 628 y 630 son respectivamente recibidas por los biestables 632, 634, 636 y 638. Los biestables 632, 634, 636 y 638 son controlados por una señal de reloj clk, actualizando los biestables 632 y 634 las salidas de los flancos de subida de la señal de reloj, y actualizando los biestables 636 y 638 las salidas de los flancos de caída de la señal de reloj.
Los biestables 634 y 636 son biestables de retroalimentación de la etapa final de registro de datos que presenta sus salidas acopladas transversalmente a las compuertas XOR 628 y 638 de la primera etapa XOR. En otras realizaciones, las señales de retroalimentación hacia las compuertas XOR 628 y 630 son proporcionadas desde las salidas de los biestables 638 y 632, respectivamente, siendo eliminados los biestables 634 y 636 de la etapa final de registro de datos. Un diseño más estable, sin embargo, se obtiene mediante la utilización de los biestables 634 y 636 para proporcionar las señales de retroalimentación a la primera etapa XOR. Esto reduce cualquier encaminamiento adicional de las salidas de los biestables 632 y 638, los cuales, entonces, solo necesitan ser introducidos en la etapa
XOR final del circuito 626 de sincronización.
La etapa XOR final del circuito 626 de sincronización incluye una única compuerta XOR 640, la cual recibe las salidas de los biestables 632, 638 y emite la salida 642 del codificador. La salida 642 del codificador es una salida sin defectos con baja desalineación de salida.
Se destaca que, en el codificador 600 en serie, una sola capa de lógica separa la etapa final de registro de datos de la salida del codificador. En consecuencia, la desalineación individual de las señales que contribuyen a la salida del codificador permanece muy baja. Además, se destaca que solo dos señales procedentes de la etapa final de registro de datos (salidas de los biestables 632 y 638) contribuyen a la salida 642 del descodificador, reduciendo adicionalmente la desalineación de salida. El número reducido de trayectorias desde la etapa final de registro hasta la salida del codificador simplifica también el análisis de la desalineación de salida.
La FIG. 8 es un diagrama de circuito que ilustra un codificador 800 en serie de la MDDI de acuerdo a una realización adicional de la presente invención. El codificador 800 en serie de la MDDI es similar en diversos aspectos al codificador 600 en serie de la MDDI de la FIG. 6, pero emplea una implementación 812 distinta del circuito de sincronización. Se destaca que, en la práctica, el circuito de sincronización es equivalente a un biestable de flanco doble y, por consiguiente, cualquier implementación de un biestable de flanco doble o de un conjunto de circuitos funcionalmente equivalente puede ser utilizada para el circuito de sincronización, de acuerdo a las realizaciones de la presente invención.
En la FIG. 8, el circuito 812 de sincronización incluye una etapa final de registro de datos, ilustrada utilizando los biestables 804 y 806 y un multiplexador 808. Los biestables 804 y 806 reciben la señal 624 de salida del multiplexador 622 y son controlados por la señal 802 de reloj, actualizando el biestable 804 su salida en los flancos de subida de la señal 802 de reloj, y actualizando el biestable 806 su salida en los flancos de caída de la señal 802 de reloj. Las salidas de los biestables 804 y 806 forman posteriormente entradas al multiplexador 808. El multiplexador 808 es también controlado por la señal 802 de reloj, siendo la salida del biestable 804 emitida desde el multiplexador 808 cuando la señal 802 de reloj está alta, y siendo la salida del biestable 806 emitida desde el multiplexador 808 cuando la señal 802 de reloj está baja, para generar la salida 810 del codificador. Se destaca que, en la realización 800, la salida 810 del codificador presenta una condición de carrera sobre la señal 802 de reloj. Esta condición de carrera es un resultado de un flanco de subida o de caída en la señal 802 de reloj, que provoca que cambie la entrada actualmente seleccionada al multiplexador 808. La salida 810 del codificador es sin defectos solamente si un flanco de subida o caída de la señal 802 de reloj ha seleccionado la otra entrada del multiplexador 808 como la salida 810 del codificador antes de que la entrada actual cambie. A modo de ejemplo, cuando la señal 802 de reloj está baja, la salida del biestable 806 está siendo emitida desde el multiplexador 808 como salida 810 del codificador. En un flanco de subida de la señal 802 de reloj, la salida del biestable 806 será actualizada en un nuevo estado mientras que, al mismo tiempo, la salida del biestable 804 es seleccionada como la salida del multiplexador 808, como salida 810 del codificador. Para evitar defectos en la salida 810 del codificador, el retardo procedente de la señal 802 de reloj a través del multiplexador 808 hasta la salida 810 del codificador debe ser inferior al retardo de la señal 802 de reloj a través de los biestables 804 u 810 hasta el multiplexador 808. Mientras esta condición de temporización se cumpla, la salida 810 del codificador es una salida sin defectos con baja desalineación de salida.
Se destaca también que en el codificador 800 en serie, una sola capa de lógica separa la etapa final de registro de la salida del codificador, contribuyendo solo dos señales procedentes de la etapa final de registro de datos a la salida 810 del codificador, dando por ello como resultado una desalineación de salida reducida y un análisis simplificado de la desalineación de salida.
Diagramas de temporización de ejemplo
La FIG. 7 es un diagrama de temporización de ejemplo relacionado con las señales del codificador 600 en serie de la MDDI de la FIG. 6. En este diagrama de ejemplo, las transiciones de las entradas de selección, ilustradas como la señal sel [2:0] de la FIG. 7, son de acuerdo a una secuencia de código Gray, según lo habitualmente requerido para los codificadores de la MDDI con multiplexador sin defectos. En consecuencia, el multiplexador 622 de la FIG. 6 funciona de manera idéntica a un multiplexador sin defectos, pero sin el requisito de salida libre de defectos. Nótese que la secuencia de entradas de selección en la FIG. 7 es una secuencia ejemplar y que también pueden ser utilizadas otras secuencias de entradas de selección.
La salida din [7:0] de la FIG. 7 corresponde a la señal 610 de entrada de datos en la FIG. 6. Una secuencia ejemplar de la señal din [7:0] se proporciona en la FIG. 7.
La señal din_reg [7:0] corresponde a la señal din_reg [7:0] ilustrada en la FIG. 6, y puede ser generada a partir de la señal din [7:0] de acuerdo a la señal data_en en la FIG. 7. Una secuencia ejemplar de la señal din_reg [7:0] se proporciona en la FIG. 7.
La señal desired_data_out corresponde a la señal 624 de la FIG. 6.
Las señales out_rise y out_fall corresponden, respectivamente, a las salidas de los biestables 632 y 638. Nótese que out_rise = (desired_data_out XOR out_fall) y que out_fall = (desired_data_out XOR out_rise). Asimismo, nótese que 8
la señal dout = out_rise XOR out_fall. En consecuencia, uno cualquiera de los dos registros de salida finales puede llevar el valor desired_data_out hasta dout mediante la retención o la inversión de su salida. La señal dout es equivalente a la señal desired_data_out, pero está retardada en ½ ciclo de reloj.
La FIG. 9 es un diagrama de temporización de ejemplo relativo a las señales del codificador 800 en serie de la MDDI
5 de la FIG. 8. De modo similar al diagrama de temporización de ejemplo de la FIG. 7, las transiciones de entradas de selección, ilustradas como sel [2:0] en la FIG. 9, son de acuerdo a una secuencia de código Gray, como se requiere habitualmente para los codificadores de MDDI con multiplexador sin defectos. Nótese que, sin embargo, la secuencia de entradas de selección ilustrada en la FIG. 9 es solo ejemplar, y que también pueden ser utilizadas otras secuencias de entradas de selección.
10 La señal din [7:0] en la FIG. 9 corresponde a la señal 610 de entrada de datos en la FIG. 8. Una secuencia ejemplar de la señal din [7:0] se proporciona en la FIG. 9.
La señal din_reg [7:0] corresponde a la salida del biestable 620 en la FIG. 8. Una secuencia ejemplar de la señal din_reg [7:0] se proporciona en la FIG. 9.
La señal desired_data_out corresponde a la señal 624 en la FIG. 8.
15 Las señales post_reg y neg_reg corresponden, respectivamente, a las salidas de los biestables 804 y 806 en la FIG.
8.
La señal dout corresponde al dout 810 de salida del codificador en la FIG. 8. Nótese que dout es equivalente a la señal desired_data_out, pero está retrasada en 1 ciclo de reloj, con un retraso de ½ ciclo de reloj debido a los biestables 804 y 806, y un retraso de ½ ciclo de reloj debido al multiplexador 808.
20 Conclusión
Aunque en las líneas anteriores se han descrito diversas realizaciones de la presente invención, debería entenderse que han sido ofrecidas solo a modo de ejemplo, y no de limitación. Será evidente para las personas expertas en la técnica relevante que en la presente memoria pueden llevarse a cabo diversos cambios de forma y detalle sin apartarse del ámbito de la invención. Por tanto, la amplitud y el alcance de la presente invención no deben quedar
25 limitados por ninguna de las realizaciones ejemplares descritas anteriormente, sino que deben quedar definidos únicamente con arreglo a las siguientes reivindicaciones y sus equivalentes.
Claims (10)
- REIVINDICACIONES1. Un codificador (800) en serie, que comprende:un medio (620, 622) para almacenar una pluralidad de bits de entrada de datos;un medio (612; 614, 616) para almacenar una pluralidad de bits de entrada de selección;5 un medio (622) para emitir en serie la pluralidad de bits de entrada de datos de acuerdo a una secuencia de selección de entrada generada por la pluralidad de bits de entrada de selección, caracterizado por comprender adicionalmenteun medio para eliminar (812) defectos de una salida de dicho medio de emisión en serie, generando por ello una salida de codificador en serie sin defectos, en el que dicho medio para eliminar defectos incluye una10 etapa (804, 806) de registro controlada por reloj que emite dos señales, yun medio (808) para seleccionar una de las dos señales como la salida del codificador en serie, y en el que la salida del codificador en serie está únicamente determinada por dos señales provenientes de dicha etapa de registro, dando como resultado por ello una baja desalineación de salida del codificador, en el que la salida de dicho medio de emisión en serie está acoplada con una entrada de datos de la etapa de registro15 controlada por reloj.
- 2. El codificador serie de la reivindicación 1, en el queel medio para almacenar bits de entrada de datos comprende adicionalmente un primer multiplexor (622) que presenta una pluralidad de entradas de datos, una pluralidad de entradas de selección, una salida y una pluralidad de biestables (620) de entrada de datos acoplados con las entradas de datos del multiplexador;20 el medio para almacenar los bits de entrada de selección comprende adicionalmente una pluralidad de biestables (612, 614, 616) de entradas de selección, acoplado con las entradas de selección del multiplexador; yel medio para eliminar comprende adicionalmente un circuito (812) de sincronización acoplado con la salida del multiplexador, y que proporciona una salida del codificador (810) en serie, en el que el circuito de25 sincronización comprende una etapa final (804, 806) de registro de datos que emite dos señales, y un segundo multiplexador (808) para seleccionar una de las dos señales como la salida del codificador en serie.
- 3. El codificador en serie de acuerdo a la reivindicación 2, en el que el primer multiplexador presenta ocho entradas de datos y tres entradas de selección.
- 4. El codificador en serie de acuerdo a la reivindicación 2, en el que el primer multiplexador es un multiplexador 30 no sin defectos.
-
- 5.
- El codificador en serie de acuerdo a la reivindicación 2, en el que los biestables de entrada de datos y los biestables de entrada de selección son biestables D.
-
- 6.
- El codificador en serie de acuerdo a la reivindicación 2, en el que las entradas de selección del primer multiplexador son proporcionadas por un contador de acuerdo a una señal de reloj.
35 7. El codificador en serie de acuerdo a la reivindicación 2, en el que el primer multiplexor emite un bit en cada flanco de la señal de reloj. - 8. El codificador en serie de acuerdo a la reivindicación 2, en el que la etapa final de registro de datos es controlada por reloj.
- 9. El codificador en serie de acuerdo a la reivindicación 2, en el que el codificador recibe una entrada de datos 40 en paralelo y emite en serie la entrada de datos sobre un enlace de comunicaciones en serie.
-
- 10.
- El codificador en serie de acuerdo a la reivindicación 2, en el que dicho medio de emisión en serie emite un bit en cada flanco de una señal de reloj, haciendo por ello del codificador en serie un codificador de doble velocidad de transmisión de datos.
-
- 11.
- Un procedimiento de codificación en serie, que comprende
45 proporcionar un primer multiplexador (622) con una pluralidad de entradas de datos, una pluralidad de entradas de selección y una salida;proporcionar una pluralidad de biestables (620) de entrada de datos, acoplados con las entradas de datos de dicho primer multiplexador;proporcionar una pluralidad de biestables (612, 614, 616) de entradas de selección, acoplados con las entradas de selección de dicho primer multiplexador; yproporcionar un circuito (812) de sincronización acoplado con la salida de dicho primer multiplexador, y proporcionar una salida del codificador (810) en serie, en el que el circuito de sincronización comprende una5 etapa final (804, 806) de registro de datos, que emite dos señales, y un segundo multiplexador (808) para seleccionar una de las dos señales como la salida del codificador en serie, dando como resultado por ello una baja desalineación de salida del codificador, en el que la salida de dicho primer multiplexador está acoplada con una entrada de datos de la etapa de registro controlada por reloj, yemplear el circuito de sincronización para eliminar esencialmente los defectos de salida de la salida de dicho 10 primer multiplexador.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US463129 | 2006-08-08 | ||
US11/463,129 US8723705B2 (en) | 2004-11-24 | 2006-08-08 | Low output skew double data rate serial encoder |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2460723T3 true ES2460723T3 (es) | 2014-05-14 |
Family
ID=38823562
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES07813729.6T Active ES2440491T3 (es) | 2006-08-08 | 2007-08-02 | Codificador serie con doble tasa de trasmisión de datos con leve desalineación de salida |
ES12189620.3T Active ES2460723T3 (es) | 2006-08-08 | 2007-08-02 | Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES07813729.6T Active ES2440491T3 (es) | 2006-08-08 | 2007-08-02 | Codificador serie con doble tasa de trasmisión de datos con leve desalineación de salida |
Country Status (10)
Country | Link |
---|---|
US (1) | US8723705B2 (es) |
EP (2) | EP2552026B1 (es) |
JP (1) | JP5038418B2 (es) |
KR (1) | KR101096932B1 (es) |
CN (1) | CN101502000B (es) |
BR (1) | BRPI0714865B1 (es) |
CA (1) | CA2658561C (es) |
ES (2) | ES2440491T3 (es) |
RU (1) | RU2009108263A (es) |
WO (1) | WO2008021749A1 (es) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760772B2 (en) * | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
TWI374635B (en) * | 2003-06-02 | 2012-10-11 | Qualcomm Inc | Generating and implementing a signal protocol and interface for higher data rates |
EP1661351A2 (en) * | 2003-08-13 | 2006-05-31 | Qualcomm, Incorporated | A signal interface for higher data rates |
KR100951158B1 (ko) * | 2003-09-10 | 2010-04-06 | 콸콤 인코포레이티드 | 고속 데이터 인터페이스 |
JP2007509533A (ja) * | 2003-10-15 | 2007-04-12 | クゥアルコム・インコーポレイテッド | 高速データレートインタフェース |
AU2004307162A1 (en) | 2003-10-29 | 2005-05-12 | Qualcomm Incorporated | High data rate interface |
TWI381686B (zh) * | 2003-11-12 | 2013-01-01 | Qualcomm Inc | 具有改良的鏈路控制之高資料速率介面 |
JP2007512785A (ja) * | 2003-11-25 | 2007-05-17 | クゥアルコム・インコーポレイテッド | 改良されたリンク同期を備えた高速データレートインタフェース |
EP2247069B1 (en) * | 2003-12-08 | 2013-09-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
EP1733537A1 (en) * | 2004-03-10 | 2006-12-20 | Qualcomm, Incorporated | High data rate interface apparatus and method |
KR20060130749A (ko) * | 2004-03-17 | 2006-12-19 | 퀄컴 인코포레이티드 | 고 데이터 레이트 인터페이스 장치 및 방법 |
AU2005227500B2 (en) * | 2004-03-24 | 2008-12-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
EP1978692B1 (en) * | 2004-06-04 | 2011-07-27 | QUALCOMM Incorporated | High data rate interface apparatus and method |
US8650304B2 (en) * | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
US20060161691A1 (en) * | 2004-11-24 | 2006-07-20 | Behnam Katibian | Methods and systems for synchronous execution of commands across a communication link |
US8692838B2 (en) * | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8539119B2 (en) * | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
US8667363B2 (en) * | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US8692839B2 (en) * | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8730069B2 (en) * | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
JP2014052548A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052551A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052552A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2014052902A (ja) | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP6199070B2 (ja) | 2013-04-26 | 2017-09-20 | シャープ株式会社 | メモリ制御装置、および携帯端末 |
KR20150040540A (ko) * | 2013-10-07 | 2015-04-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
KR20160112143A (ko) | 2015-03-18 | 2016-09-28 | 삼성전자주식회사 | 전자 장치 및 전자 장치에서의 디스플레이 패널의 화면 업데이트 방법 |
CN112290922B (zh) * | 2020-11-09 | 2024-05-14 | 无锡舜铭存储科技有限公司 | 并行输入串行输出电路及采用该电路的存储器 |
Family Cites Families (437)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274652B1 (en) | 2000-06-02 | 2007-09-25 | Conexant, Inc. | Dual packet configuration for wireless communications |
US3594304A (en) | 1970-04-13 | 1971-07-20 | Sun Oil Co | Thermal liquefaction of coal |
US4042783A (en) | 1976-08-11 | 1977-08-16 | International Business Machines Corporation | Method and apparatus for byte and frame synchronization on a loop system coupling a CPU channel to bulk storage devices |
US4393444A (en) | 1980-11-06 | 1983-07-12 | Rca Corporation | Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories |
US4363123A (en) | 1980-12-01 | 1982-12-07 | Northern Telecom Limited | Method of and apparatus for monitoring digital transmission systems in which line transmission errors are detected |
JPS57136833A (en) | 1981-02-17 | 1982-08-24 | Sony Corp | Time-division multiplex data transmitting method |
US4660096A (en) | 1984-12-11 | 1987-04-21 | Rca Corporation | Dividing high-resolution-camera video signal response into sub-image blocks individually raster scanned |
DE3531809A1 (de) | 1985-09-06 | 1987-03-26 | Kraftwerk Union Ag | Katalysatormaterial zur reduktion von stickoxiden |
US4769761A (en) | 1986-10-09 | 1988-09-06 | International Business Machines Corporation | Apparatus and method for isolating and predicting errors in a local area network |
JPS63226762A (ja) | 1987-03-16 | 1988-09-21 | Hitachi Ltd | デ−タ処理方式 |
US4764805A (en) | 1987-06-02 | 1988-08-16 | Eastman Kodak Company | Image transmission system with line averaging preview mode using two-pass block-edge interpolation |
US4821296A (en) * | 1987-08-26 | 1989-04-11 | Bell Communications Research, Inc. | Digital phase aligner with outrigger sampling |
US5227783A (en) | 1987-10-13 | 1993-07-13 | The Regents Of New Mexico State University | Telemetry apparatus and method with digital to analog converter internally integrated within C.P.U. |
US5155590A (en) | 1990-03-20 | 1992-10-13 | Scientific-Atlanta, Inc. | System for data channel level control |
US4891805A (en) | 1988-06-13 | 1990-01-02 | Racal Data Communications Inc. | Multiplexer with dynamic bandwidth allocation |
US5167035A (en) | 1988-09-08 | 1992-11-24 | Digital Equipment Corporation | Transferring messages between nodes in a network |
US5136717A (en) | 1988-11-23 | 1992-08-04 | Flavors Technology Inc. | Realtime systolic, multiple-instruction, single-data parallel computer system |
US5079693A (en) | 1989-02-28 | 1992-01-07 | Integrated Device Technology, Inc. | Bidirectional FIFO buffer having reread and rewrite means |
US6014705A (en) | 1991-10-01 | 2000-01-11 | Intermec Ip Corp. | Modular portable data processing terminal having a higher layer and lower layer partitioned communication protocol stack for use in a radio frequency communications network |
US5224213A (en) | 1989-09-05 | 1993-06-29 | International Business Machines Corporation | Ping-pong data buffer for transferring data from one data bus to another data bus |
US5495482A (en) | 1989-09-29 | 1996-02-27 | Motorola Inc. | Packet transmission system and method utilizing both a data bus and dedicated control lines |
US5543939A (en) | 1989-12-28 | 1996-08-06 | Massachusetts Institute Of Technology | Video telephone systems |
US5138616A (en) | 1990-03-19 | 1992-08-11 | The United States Of America As Represented By The Secretary Of The Army | Continuous on-line link error rate detector utilizing the frame bit error rate |
US5111455A (en) | 1990-08-24 | 1992-05-05 | Avantek, Inc. | Interleaved time-division multiplexor with phase-compensated frequency doublers |
US5131012A (en) | 1990-09-18 | 1992-07-14 | At&T Bell Laboratories | Synchronization for cylic redundancy check based, broadband communications network |
GB2249460B (en) | 1990-09-19 | 1994-06-29 | Intel Corp | Network providing common access to dissimilar hardware interfaces |
GB2250668B (en) | 1990-11-21 | 1994-07-20 | Apple Computer | Tear-free updates of computer graphical output displays |
IL100213A (en) | 1990-12-07 | 1995-03-30 | Qualcomm Inc | Mikrata Kedma phone system and its antenna distribution system |
US5359595A (en) | 1991-01-09 | 1994-10-25 | Rockwell International Corporation | Skywave adaptable network transceiver apparatus and method using a stable probe and traffic protocol |
US5345542A (en) | 1991-06-27 | 1994-09-06 | At&T Bell Laboratories | Proportional replication mapping system |
US5231636A (en) | 1991-09-13 | 1993-07-27 | National Semiconductor Corporation | Asynchronous glitchless digital MUX |
DE69233608T2 (de) | 1991-10-01 | 2007-03-01 | Broadcom Corp., Irvine | Lokales Funkfrequenznetzwerk |
US5396636A (en) | 1991-10-21 | 1995-03-07 | International Business Machines Corporation | Remote power control via data link |
US5751445A (en) | 1991-11-11 | 1998-05-12 | Canon Kk | Image transmission system and terminal device |
CA2064541C (en) | 1992-03-31 | 1998-09-15 | Thomas A. Gray | Cycling error count for link maintenance |
US5331642A (en) | 1992-09-01 | 1994-07-19 | International Business Machines Corporation | Management of FDDI physical link errors |
JP3305769B2 (ja) | 1992-09-18 | 2002-07-24 | 株式会社東芝 | 通信装置 |
JPH06124147A (ja) | 1992-10-13 | 1994-05-06 | Sanyo Electric Co Ltd | 情報処理装置 |
GB9222282D0 (en) | 1992-10-22 | 1992-12-09 | Hewlett Packard Co | Monitoring network status |
US5513185A (en) | 1992-11-23 | 1996-04-30 | At&T Corp. | Method and apparatus for transmission link error rate monitoring |
US5867501A (en) | 1992-12-17 | 1999-02-02 | Tandem Computers Incorporated | Encoding for communicating data and commands |
US5619650A (en) | 1992-12-31 | 1997-04-08 | International Business Machines Corporation | Network processor for transforming a message transported from an I/O channel to a network by adding a message identifier and then converting the message |
GB9304638D0 (en) | 1993-03-06 | 1993-04-21 | Ncr Int Inc | Wireless data communication system having power saving function |
JPH06332664A (ja) | 1993-03-23 | 1994-12-02 | Toshiba Corp | 表示制御システム |
US5418452A (en) | 1993-03-25 | 1995-05-23 | Fujitsu Limited | Apparatus for testing integrated circuits using time division multiplexing |
EP0695323A4 (en) | 1993-04-16 | 1996-04-10 | Akzo Nobel Nv | METAL STABILIZER COMPRISING METAL SOAP AND DISSOLVED METAL PERCHLORATE |
JP3197679B2 (ja) | 1993-04-30 | 2001-08-13 | 富士写真フイルム株式会社 | 写真撮影システムおよび方法 |
US5519830A (en) | 1993-06-10 | 1996-05-21 | Adc Telecommunications, Inc. | Point-to-multipoint performance monitoring and failure isolation system |
JP2768621B2 (ja) | 1993-06-25 | 1998-06-25 | 沖電気工業株式会社 | 分散送信される畳み込み符号の復号装置 |
US5477534A (en) * | 1993-07-30 | 1995-12-19 | Kyocera Corporation | Acoustic echo canceller |
US5430486A (en) | 1993-08-17 | 1995-07-04 | Rgb Technology | High resolution video image transmission and storage |
US5426694A (en) | 1993-10-08 | 1995-06-20 | Excel, Inc. | Telecommunication switch having programmable network protocols and communications services |
US5490247A (en) | 1993-11-24 | 1996-02-06 | Intel Corporation | Video subsystem for computer-based conferencing system |
US5510832A (en) | 1993-12-01 | 1996-04-23 | Medi-Vision Technologies, Inc. | Synthesized stereoscopic imaging system and method |
US5565957A (en) | 1993-12-27 | 1996-10-15 | Nikon Corporation | Camera |
US5724536A (en) | 1994-01-04 | 1998-03-03 | Intel Corporation | Method and apparatus for blocking execution of and storing load operations during their execution |
US5844606A (en) | 1994-03-03 | 1998-12-01 | Fuji Photo Film Co., Ltd. | Videocamera having a multiconnector connectable to a variety of accessories |
JP2790034B2 (ja) | 1994-03-28 | 1998-08-27 | 日本電気株式会社 | 非運用系メモリ更新方式 |
US5483185A (en) | 1994-06-09 | 1996-01-09 | Intel Corporation | Method and apparatus for dynamically switching between asynchronous signals without generating glitches |
JP3329076B2 (ja) | 1994-06-27 | 2002-09-30 | ソニー株式会社 | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 |
US5560022A (en) | 1994-07-19 | 1996-09-24 | Intel Corporation | Power management coordinator system and interface |
US5748891A (en) | 1994-07-22 | 1998-05-05 | Aether Wire & Location | Spread spectrum localizers |
EP0772937B1 (de) | 1994-07-25 | 1998-10-28 | Siemens Aktiengesellschaft | Verfahren zum verbindungsaufbau und zum steuern der bildtelefonkommunikation |
US5664948A (en) | 1994-07-29 | 1997-09-09 | Seiko Communications Holding N.V. | Delivery of data including preloaded advertising data |
US5733131A (en) | 1994-07-29 | 1998-03-31 | Seiko Communications Holding N.V. | Education and entertainment device with dynamic configuration and operation |
JP3592376B2 (ja) | 1994-08-10 | 2004-11-24 | 株式会社アドバンテスト | 時間間隔測定装置 |
BR9506375A (pt) | 1994-09-27 | 1997-09-16 | Sega Enterprises Kk | Dispositivo de transferencia de dados aparelho pa ra processar informação aparelho de vídeo game e circuito de acesso direto a memória |
US5559459A (en) | 1994-12-29 | 1996-09-24 | Stratus Computer, Inc. | Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal |
FR2729528A1 (fr) | 1995-01-13 | 1996-07-19 | Suisse Electronique Microtech | Circuit de multiplexage |
GB2298109B (en) | 1995-02-14 | 1999-09-01 | Nokia Mobile Phones Ltd | Data interface |
US5530704A (en) | 1995-02-16 | 1996-06-25 | Motorola, Inc. | Method and apparatus for synchronizing radio ports in a commnuication system |
US5646947A (en) | 1995-03-27 | 1997-07-08 | Westinghouse Electric Corporation | Mobile telephone single channel per carrier superframe lock subsystem |
US6117681A (en) | 1995-03-29 | 2000-09-12 | Bavarian Nordic Research Inst. A/S | Pseudotyped retroviral particles |
KR100411372B1 (ko) | 1995-04-11 | 2004-05-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 비디오정보조정장치,비디오정보송신장치및비디오정보수신장치 |
US5521907A (en) | 1995-04-25 | 1996-05-28 | Visual Networks, Inc. | Method and apparatus for non-intrusive measurement of round trip delay in communications networks |
US5963564A (en) | 1995-06-13 | 1999-10-05 | Telefonaktiebolaget Lm Ericsson | Synchronizing the transmission of data via a two-way link |
SE506540C2 (sv) | 1995-06-13 | 1998-01-12 | Ericsson Telefon Ab L M | Synkronisering av överföring av data via en dubbelriktad länk |
WO1997003508A1 (fr) | 1995-07-13 | 1997-01-30 | Sony Corporation | Procede, appareil et systeme de transmission de donnees |
JPH0936871A (ja) | 1995-07-17 | 1997-02-07 | Sony Corp | データ伝送システムおよびデータ伝送方法 |
US5604450A (en) | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
JPH0955667A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | マルチプレクサ,及びデマルチプレクサ |
US5742840A (en) | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
EP0792487A4 (en) | 1995-09-19 | 1998-12-16 | Microchip Tech Inc | WAKE-UP FUNCTION OF A MICRO CONTROLLER WITH A PROGRAMMABLE SHIFT SHAFT |
US5748642A (en) | 1995-09-25 | 1998-05-05 | Credence Systems Corporation | Parallel processing integrated circuit tester |
US5818255A (en) | 1995-09-29 | 1998-10-06 | Xilinx, Inc. | Method and circuit for using a function generator of a programmable logic device to implement carry logic functions |
US5550489A (en) | 1995-09-29 | 1996-08-27 | Quantum Corporation | Secondary clock source for low power, fast response clocking |
US5732352A (en) | 1995-09-29 | 1998-03-24 | Motorola, Inc. | Method and apparatus for performing handoff in a wireless communication system |
US5751951A (en) | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
EP0772119A3 (en) | 1995-10-31 | 1997-12-29 | Cirrus Logic, Inc. | Automatic graphics operation |
US5958006A (en) | 1995-11-13 | 1999-09-28 | Motorola, Inc. | Method and apparatus for communicating summarized data |
US7003796B1 (en) | 1995-11-22 | 2006-02-21 | Samsung Information Systems America | Method and apparatus for recovering data stream clock |
US5790551A (en) | 1995-11-28 | 1998-08-04 | At&T Wireless Services Inc. | Packet data transmission using dynamic channel assignment |
US5844918A (en) | 1995-11-28 | 1998-12-01 | Sanyo Electric Co., Ltd. | Digital transmission/receiving method, digital communications method, and data receiving apparatus |
US6865610B2 (en) | 1995-12-08 | 2005-03-08 | Microsoft Corporation | Wire protocol for a media server system |
EP0781068A1 (en) | 1995-12-20 | 1997-06-25 | International Business Machines Corporation | Method and system for adaptive bandwidth allocation in a high speed data network |
JP3427149B2 (ja) | 1996-01-26 | 2003-07-14 | 三菱電機株式会社 | 符号化信号の復号回路及びその同期制御方法, 同期検出回路及び同期検出方法 |
US5903281A (en) | 1996-03-07 | 1999-05-11 | Powertv, Inc. | List controlled video operations |
US6243596B1 (en) | 1996-04-10 | 2001-06-05 | Lextron Systems, Inc. | Method and apparatus for modifying and integrating a cellular phone with the capability to access and browse the internet |
US5815507A (en) | 1996-04-15 | 1998-09-29 | Motorola, Inc. | Error detector circuit for digital receiver using variable threshold based on signal quality |
US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
JPH09307457A (ja) | 1996-05-14 | 1997-11-28 | Sony Corp | パラレルシリアル変換回路 |
US5982362A (en) | 1996-05-30 | 1999-11-09 | Control Technology Corporation | Video interface architecture for programmable industrial control systems |
US5983261A (en) | 1996-07-01 | 1999-11-09 | Apple Computer, Inc. | Method and apparatus for allocating bandwidth in teleconferencing applications using bandwidth control |
GB9614561D0 (en) | 1996-07-11 | 1996-09-04 | 4Links Ltd | Communication system with improved code |
US6298387B1 (en) | 1996-07-12 | 2001-10-02 | Philips Electronics North America Corp | System for detecting a data packet in a bitstream by storing data from the bitstream in a buffer and comparing data at different locations in the buffer to predetermined data |
KR100221028B1 (ko) | 1996-07-23 | 1999-09-15 | 윤종용 | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 |
US6185601B1 (en) | 1996-08-02 | 2001-02-06 | Hewlett-Packard Company | Dynamic load balancing of a network of client and server computers |
US6886035B2 (en) | 1996-08-02 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Dynamic load balancing of a network of client and server computer |
US5969750A (en) | 1996-09-04 | 1999-10-19 | Winbcnd Electronics Corporation | Moving picture camera with universal serial bus interface |
CA2214743C (en) | 1996-09-20 | 2002-03-05 | Ntt Mobile Communications Network Inc. | A frame synchronization circuit and communications system |
US5990852A (en) | 1996-10-31 | 1999-11-23 | Fujitsu Limited | Display screen duplication system and method |
US5864546A (en) | 1996-11-05 | 1999-01-26 | Worldspace International Network, Inc. | System for formatting broadcast data for satellite transmission and radio reception |
US6308239B1 (en) | 1996-11-07 | 2001-10-23 | Hitachi, Ltd. | Interface switching apparatus and switching control method |
US6078361A (en) | 1996-11-18 | 2000-06-20 | Sage, Inc | Video adapter circuit for conversion of an analog video signal to a digital display image |
US6002709A (en) | 1996-11-21 | 1999-12-14 | Dsp Group, Inc. | Verification of PN synchronization in a direct-sequence spread-spectrum digital communications system |
KR100211918B1 (ko) | 1996-11-30 | 1999-08-02 | 김영환 | 비동기식전송모드셀 경계 식별장치 |
US5862160A (en) | 1996-12-31 | 1999-01-19 | Ericsson, Inc. | Secondary channel for communication networks |
US5995512A (en) | 1997-01-17 | 1999-11-30 | Delco Electronics Corporation | High speed multimedia data network |
US6064649A (en) | 1997-01-31 | 2000-05-16 | Nec Usa, Inc. | Network interface card for wireless asynchronous transfer mode networks |
US6081513A (en) | 1997-02-10 | 2000-06-27 | At&T Corp. | Providing multimedia conferencing services over a wide area network interconnecting nonguaranteed quality of services LANs |
EP0859326A3 (en) | 1997-02-14 | 1999-05-12 | Canon Kabushiki Kaisha | Data transmission apparatus, system and method, and image processing apparatus |
US6584144B2 (en) | 1997-02-24 | 2003-06-24 | At&T Wireless Services, Inc. | Vertical adaptive antenna array for a discrete multitone spread spectrum communications system |
US6359923B1 (en) | 1997-12-18 | 2002-03-19 | At&T Wireless Services, Inc. | Highly bandwidth efficient communications |
DE19733005B4 (de) | 1997-03-12 | 2007-06-21 | Storz Endoskop Gmbh | Einrichtung zur zentralen Überwachung und/oder Steuerung wenigstens eines Gerätes |
US6480521B1 (en) | 1997-03-26 | 2002-11-12 | Qualcomm Incorporated | Method and apparatus for transmitting high speed data in a spread spectrum communications system |
US7143177B1 (en) | 1997-03-31 | 2006-11-28 | West Corporation | Providing a presentation on a network having a plurality of synchronized media types |
US5963557A (en) | 1997-04-11 | 1999-10-05 | Eng; John W. | High capacity reservation multiple access network with multiple shared unidirectional paths |
US6405111B2 (en) | 1997-05-16 | 2002-06-11 | Snap-On Technologies, Inc. | System and method for distributed computer automotive service equipment |
US5867510A (en) | 1997-05-30 | 1999-02-02 | Motorola, Inc. | Method of and apparatus for decoding and processing messages |
JP3143079B2 (ja) | 1997-05-30 | 2001-03-07 | 松下電器産業株式会社 | 辞書索引作成装置と文書検索装置 |
KR100550190B1 (ko) | 1997-06-03 | 2006-04-21 | 소니 가부시끼 가이샤 | 휴대용정보처리장치의제어방법,및휴대용정보처리장치 |
US6236647B1 (en) | 1998-02-24 | 2001-05-22 | Tantivy Communications, Inc. | Dynamic frame size adjustment and selective reject on a multi-link channel to improve effective throughput and bit error rate |
US6314479B1 (en) | 1997-08-04 | 2001-11-06 | Compaq Computer Corporation | Universal multi-pin plug and display connector for standardizing signals transmitted between a computer and a display for a PC theatre interconnectivity system |
WO1999010719A1 (en) | 1997-08-29 | 1999-03-04 | The Regents Of The University Of California | Method and apparatus for hybrid coding of speech at 4kbps |
US6288739B1 (en) | 1997-09-05 | 2001-09-11 | Intelect Systems Corporation | Distributed video communications system |
US6470386B1 (en) | 1997-09-26 | 2002-10-22 | Worldcom, Inc. | Integrated proxy interface for web based telecommunications management tools |
WO1999019991A1 (en) | 1997-10-14 | 1999-04-22 | Alation | Digital radio-frequency transceiver |
US6894994B1 (en) | 1997-11-03 | 2005-05-17 | Qualcomm Incorporated | High data rate wireless packet data communications system |
US6574211B2 (en) | 1997-11-03 | 2003-06-03 | Qualcomm Incorporated | Method and apparatus for high rate packet data transmission |
TW408315B (en) | 1997-11-07 | 2000-10-11 | Sharp Kk | Magnetic recording device, magnetic recording and reproducing device, and magnetic recording method |
US6246876B1 (en) | 1997-11-13 | 2001-06-12 | Telefonaktiebolaget L M Ericsson (Publ) | Synchronization messages for hand-off operations |
US6091709A (en) | 1997-11-25 | 2000-07-18 | International Business Machines Corporation | Quality of service management for packet switched networks |
US20010012293A1 (en) | 1997-12-02 | 2001-08-09 | Lars-Goran Petersen | Simultaneous transmission of voice and non-voice data on a single narrowband connection |
US6049837A (en) | 1997-12-08 | 2000-04-11 | International Business Machines Corporation | Programmable output interface for lower level open system interconnection architecture |
US6393008B1 (en) | 1997-12-23 | 2002-05-21 | Nokia Movile Phones Ltd. | Control structures for contention-based packet data services in wideband CDMA |
KR100286080B1 (ko) | 1997-12-30 | 2001-04-16 | 윤종용 | 데이터링크를이용한데이터송신및수신방법 |
KR100251963B1 (ko) | 1997-12-31 | 2000-04-15 | 윤종용 | 종합정보통신망과 연동 가능한 비동기전송모드 망 접속영상전화 단말장치 |
TW459184B (en) | 1998-01-23 | 2001-10-11 | Shiu Ming Wei | Multimedia message processing system |
EP1057070B1 (en) | 1998-02-20 | 2011-03-02 | PureDepth Limited | A multi-layer display and a method for displaying images on such a display |
JP3004618B2 (ja) | 1998-02-27 | 2000-01-31 | キヤノン株式会社 | 画像入力装置及び画像入力システム及び画像送受信システム及び画像入力方法及び記憶媒体 |
JPH11249987A (ja) | 1998-03-05 | 1999-09-17 | Nec Corp | メッセージ処理装置およびその方法ならびにメッセージ処理制御プログラムを格納した記憶媒体 |
CA2323446C (en) | 1998-03-16 | 2016-11-08 | Ejaz Ul Haq | High speed signaling for interfacing vlsi cmos circuits |
DE69927198T2 (de) | 1998-03-19 | 2006-06-29 | Hitachi, Ltd. | Rundfunk-Informationsversorgungssystem |
US6243761B1 (en) | 1998-03-26 | 2001-06-05 | Digital Equipment Corporation | Method for dynamically adjusting multimedia content of a web page by a server in accordance to network path characteristics between client and server |
US6199169B1 (en) | 1998-03-31 | 2001-03-06 | Compaq Computer Corporation | System and method for synchronizing time across a computer cluster |
EP1414180A3 (en) | 1998-04-01 | 2004-05-06 | Matsushita Graphic Communication Systems, Inc. | Activation of multiple xDSL modems with implicit channel probe |
US6101601A (en) | 1998-04-20 | 2000-08-08 | International Business Machines Corporation | Method and apparatus for hibernation within a distributed data processing system |
US6430196B1 (en) | 1998-05-01 | 2002-08-06 | Cisco Technology, Inc. | Transmitting delay sensitive information over IP over frame relay |
KR100413417B1 (ko) | 1998-05-04 | 2004-02-14 | 엘지전자 주식회사 | 이동통신시스템에서 단말기의 호 접속 제어 방법. |
US6611503B1 (en) | 1998-05-22 | 2003-08-26 | Tandberg Telecom As | Method and apparatus for multimedia conferencing with dynamic bandwidth allocation |
JP3792894B2 (ja) | 1998-05-27 | 2006-07-05 | キヤノン株式会社 | 固体撮像素子及び固体撮像装置 |
US6043693A (en) * | 1998-06-01 | 2000-03-28 | 3Dfx Interactive, Incorporated | Multiplexed synchronization circuits for switching frequency synthesized signals |
US6850282B1 (en) | 1998-06-02 | 2005-02-01 | Canon Kabushiki Kaisha | Remote control of image sensing apparatus |
JP3475081B2 (ja) | 1998-06-03 | 2003-12-08 | 三洋電機株式会社 | 立体映像再生方法 |
US6092231A (en) | 1998-06-12 | 2000-07-18 | Qlogic Corporation | Circuit and method for rapid checking of error correction codes using cyclic redundancy check |
JP4267092B2 (ja) | 1998-07-07 | 2009-05-27 | 富士通株式会社 | 時刻同期方法 |
US6621809B1 (en) | 1998-07-12 | 2003-09-16 | Samsung Electronics Co., Ltd. | Device and method for gating transmission in a CDMA mobile communication system |
US6510503B2 (en) | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6359479B1 (en) | 1998-08-04 | 2002-03-19 | Juniper Networks, Inc. | Synchronizing data transfers between two distinct clock domains |
US6532506B1 (en) | 1998-08-12 | 2003-03-11 | Intel Corporation | Communicating with devices over a bus and negotiating the transfer rate over the same |
US6728263B2 (en) | 1998-08-18 | 2004-04-27 | Microsoft Corporation | Dynamic sizing of data packets |
WO2000016518A2 (en) | 1998-09-11 | 2000-03-23 | Sharewave, Inc. | Method and apparatus for controlling communication within a computer network |
JP2000188626A (ja) | 1998-10-13 | 2000-07-04 | Texas Instr Inc <Ti> | 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク/トランザクション層コントロ―ラ |
US7180951B2 (en) | 1998-10-30 | 2007-02-20 | Broadcom Corporation | Reduction of aggregate EMI emissions of multiple transmitters |
ATE297623T1 (de) | 1998-10-30 | 2005-06-15 | Broadcom Corp | Internet-gigabit-ethernet-sender-architektur |
US6421735B1 (en) | 1998-10-30 | 2002-07-16 | Advanced Micro Devices, Inc. | Apparatus and method for automatically selecting a network port for a home network station |
TW466410B (en) | 2000-06-16 | 2001-12-01 | Via Tech Inc | Cache device inside peripheral component interface chipset and data synchronous method to externals |
US6545979B1 (en) | 1998-11-27 | 2003-04-08 | Alcatel Canada Inc. | Round trip delay measurement |
US6791379B1 (en) | 1998-12-07 | 2004-09-14 | Broadcom Corporation | Low jitter high phase resolution PLL-based timing recovery system |
US6363439B1 (en) | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
US6297684B1 (en) | 1998-12-14 | 2001-10-02 | Seiko Epson Corporation | Circuit and method for switching between digital signals that have different signal rates |
US6252526B1 (en) | 1998-12-14 | 2001-06-26 | Seiko Epson Corporation | Circuit and method for fast parallel data strobe encoding |
JP2000196986A (ja) | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子的撮像装置 |
US6950428B1 (en) | 1998-12-30 | 2005-09-27 | Hewlett-Packard Development Company, L.P. | System and method for configuring adaptive sets of links between routers in a system area network (SAN) |
US6549538B1 (en) | 1998-12-31 | 2003-04-15 | Compaq Information Technologies Group, L.P. | Computer method and apparatus for managing network ports cluster-wide using a lookaside list |
US6836469B1 (en) | 1999-01-15 | 2004-12-28 | Industrial Technology Research Institute | Medium access control protocol for a multi-channel communication system |
JP2000216843A (ja) | 1999-01-22 | 2000-08-04 | Oki Electric Ind Co Ltd | デジタル復調器 |
US6636508B1 (en) | 1999-02-12 | 2003-10-21 | Nortel Networks Limted | Network resource conservation system |
US6493824B1 (en) | 1999-02-19 | 2002-12-10 | Compaq Information Technologies Group, L.P. | Secure system for remotely waking a computer in a power-down state |
US6199099B1 (en) | 1999-03-05 | 2001-03-06 | Ac Properties B.V. | System, method and article of manufacture for a mobile communication network utilizing a distributed communication network |
JP2002539531A (ja) | 1999-03-05 | 2002-11-19 | アクセンチュア・リミテッド・ライアビリティ・パートナーシップ | 高度モバイル通信のためのシステム、方法、及び製造品 |
JP4181685B2 (ja) | 1999-03-12 | 2008-11-19 | 富士通株式会社 | 電力制御方法及び電子機器並びに記録媒体 |
US6429867B1 (en) | 1999-03-15 | 2002-08-06 | Sun Microsystems, Inc. | System and method for generating and playback of three-dimensional movies |
US6609167B1 (en) | 1999-03-17 | 2003-08-19 | Adaptec, Inc. | Host and device serial communication protocols and communication packet formats |
US6636922B1 (en) | 1999-03-17 | 2003-10-21 | Adaptec, Inc. | Methods and apparatus for implementing a host side advanced serial protocol |
FI107424B (fi) | 1999-03-22 | 2001-07-31 | Nokia Mobile Phones Ltd | Menetelmä ja järjestelmä multimediaan liittyvän informaation välittämiseen valmistautumiseksi pakettikytkentäisessä solukkoradioverkossa |
JP2000278141A (ja) | 1999-03-26 | 2000-10-06 | Mitsubishi Electric Corp | マルチプレクサ |
KR100350607B1 (ko) | 1999-03-31 | 2002-08-28 | 삼성전자 주식회사 | 음성 및 화상 송수신을 위한 휴대용 복합 통신단말기 및 그 동작방법과 통신시스템 |
US6222677B1 (en) | 1999-04-12 | 2001-04-24 | International Business Machines Corporation | Compact optical system for use in virtual display applications |
JP2000358033A (ja) | 1999-06-14 | 2000-12-26 | Canon Inc | データ通信システム及びデータ通信方法 |
US6618360B1 (en) | 1999-06-15 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Method for testing data path of peripheral server devices |
US6457090B1 (en) | 1999-06-30 | 2002-09-24 | Adaptec, Inc. | Structure and method for automatic configuration for SCSI Synchronous data transfers |
JP2001025010A (ja) | 1999-07-09 | 2001-01-26 | Mitsubishi Electric Corp | マルチメディア情報通信装置およびその方法 |
US6865609B1 (en) | 1999-08-17 | 2005-03-08 | Sharewave, Inc. | Multimedia extensions for wireless local area network |
US6597197B1 (en) | 1999-08-27 | 2003-07-22 | Intel Corporation | I2C repeater with voltage translation |
KR20010019734A (ko) | 1999-08-30 | 2001-03-15 | 윤종용 | 유무선 통신을 이용한 컴퓨터 교육용 시스템 |
US7010607B1 (en) | 1999-09-15 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Method for training a communication link between ports to correct for errors |
JP3116090B1 (ja) | 1999-09-17 | 2000-12-11 | 郵政省通信総合研究所長 | 通信システム、送信装置、受信装置、送信方法、受信方法、および、情報記録媒体 |
JP4207329B2 (ja) | 1999-09-20 | 2009-01-14 | 富士通株式会社 | フレーム同期回路 |
US6782277B1 (en) | 1999-09-30 | 2004-08-24 | Qualcomm Incorporated | Wireless communication system with base station beam sweeping |
US6643787B1 (en) | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6662322B1 (en) | 1999-10-29 | 2003-12-09 | International Business Machines Corporation | Systems, methods, and computer program products for controlling the error rate in a communication device by adjusting the distance between signal constellation points |
WO2001035544A1 (de) | 1999-11-11 | 2001-05-17 | Ascom Powerline Communications Ag | Kommunikationssystem insbesondere für den indoor-bereich |
US6438363B1 (en) | 1999-11-15 | 2002-08-20 | Lucent Technologies Inc. | Wireless modem alignment in a multi-cell environment |
WO2001037484A2 (en) | 1999-11-16 | 2001-05-25 | Broadcom Corporation | Serializing data using hazard-free multilevel glitchless multiplexing |
TW513636B (en) | 2000-06-30 | 2002-12-11 | Via Tech Inc | Bus data interface for transmitting data on PCI bus, the structure and the operating method thereof |
US6804257B1 (en) | 1999-11-25 | 2004-10-12 | International Business Machines Corporation | System and method for framing and protecting variable-lenght packet streams |
JP4058888B2 (ja) | 1999-11-29 | 2008-03-12 | セイコーエプソン株式会社 | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
JP4191869B2 (ja) | 1999-12-20 | 2008-12-03 | 富士フイルム株式会社 | ディジタルカメラを用いたコンピュータシステム |
US7383350B1 (en) | 2000-02-03 | 2008-06-03 | International Business Machines Corporation | User input based allocation of bandwidth on a data link |
US6778493B1 (en) | 2000-02-07 | 2004-08-17 | Sharp Laboratories Of America, Inc. | Real-time media content synchronization and transmission in packet network apparatus and method |
JP3490368B2 (ja) | 2000-02-07 | 2004-01-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2001236304A (ja) | 2000-02-21 | 2001-08-31 | Mitsubishi Electric Corp | マイクロコンピュータ |
EP2271148B1 (en) | 2000-03-03 | 2012-10-31 | Qualcomm Incorporated | Communication device and its corresponding method for providing security in a group communication network |
US6477150B1 (en) | 2000-03-03 | 2002-11-05 | Qualcomm, Inc. | System and method for providing group communication services in an existing communication system |
JP2001282714A (ja) | 2000-03-30 | 2001-10-12 | Olympus Optical Co Ltd | マルチカメラデータ転送方式及びデータ転送方式 |
JP2001292146A (ja) | 2000-04-07 | 2001-10-19 | Sony Corp | 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法 |
US6882361B1 (en) | 2000-04-19 | 2005-04-19 | Pixelworks, Inc. | Imager linked with image processing station |
JP2001306428A (ja) | 2000-04-25 | 2001-11-02 | Canon Inc | ネットワーク機器、ネットワークシステム、通信方法及び記録媒体 |
JP2001319745A (ja) | 2000-05-08 | 2001-11-16 | Honda Tsushin Kogyo Co Ltd | 変換用アダプタ |
JP2001320280A (ja) | 2000-05-10 | 2001-11-16 | Mitsubishi Electric Corp | 並列−直列変換回路 |
US6760722B1 (en) | 2000-05-16 | 2004-07-06 | International Business Machines Corporation | Computer implemented automated remote support |
JP4292685B2 (ja) | 2000-05-23 | 2009-07-08 | 日本電気株式会社 | データ転送システム、データ送受信システム、データ送受信方法、フォーマット変換装置、フォーマット変換方法およびフォーマット変換プログラムを記録したコンピュータ読み取り可能な記録媒体 |
KR100360622B1 (ko) * | 2000-06-12 | 2002-11-13 | 주식회사 문화방송 | 엠펙 데이터 프레임과 이를 이용한 송수신 시스템 |
US6754179B1 (en) | 2000-06-13 | 2004-06-22 | Lsi Logic Corporation | Real time control of pause frame transmissions for improved bandwidth utilization |
JP3415567B2 (ja) | 2000-06-21 | 2003-06-09 | エヌイーシーマイクロシステム株式会社 | Usb転送制御方法およびusbコントローラ |
US6714233B2 (en) | 2000-06-21 | 2004-03-30 | Seiko Epson Corporation | Mobile video telephone system |
US6999432B2 (en) | 2000-07-13 | 2006-02-14 | Microsoft Corporation | Channel and quality of service adaptation for multimedia over wireless networks |
JP2004506352A (ja) | 2000-08-08 | 2004-02-26 | リプレイティブィ・インコーポレーテッド | リモートテレビジョン再生制御 |
US6784941B1 (en) | 2000-08-09 | 2004-08-31 | Sunplus Technology Co., Ltd. | Digital camera with video input |
ATE271301T1 (de) | 2000-08-09 | 2004-07-15 | Sk Telecom Co Ltd | Weiterreichungsverfahren in drahtlosen telekommunikationssystemen mit usts unterstützung |
US6725412B1 (en) | 2000-08-15 | 2004-04-20 | Dolby Laboratories Licensing Corporation | Low latency data encoder |
JP2002062990A (ja) | 2000-08-15 | 2002-02-28 | Fujitsu Media Device Kk | インターフェイス装置 |
US7138989B2 (en) | 2000-09-15 | 2006-11-21 | Silicon Graphics, Inc. | Display capable of displaying images in response to signals of a plurality of signal formats |
US6747964B1 (en) | 2000-09-15 | 2004-06-08 | Qualcomm Incorporated | Method and apparatus for high data rate transmission in a wireless communication system |
JP4146991B2 (ja) | 2000-09-18 | 2008-09-10 | キヤノン株式会社 | 電子カメラシステム、電子カメラ及び電子カメラシステムの制御方法 |
US7466978B1 (en) | 2000-09-18 | 2008-12-16 | International Business Machines Corporation | Telephone network node device |
US6760882B1 (en) | 2000-09-19 | 2004-07-06 | Intel Corporation | Mode selection for data transmission in wireless communication channels based on statistical parameters |
US6738344B1 (en) | 2000-09-27 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Link extenders with link alive propagation |
US7336613B2 (en) | 2000-10-17 | 2008-02-26 | Avaya Technology Corp. | Method and apparatus for the assessment and optimization of network traffic |
US6690655B1 (en) | 2000-10-19 | 2004-02-10 | Motorola, Inc. | Low-powered communication system and method of operation |
US7869067B2 (en) | 2000-10-20 | 2011-01-11 | Visioneer, Inc. | Combination scanner and image data reader system including image management and software |
US7278069B2 (en) | 2000-10-31 | 2007-10-02 | Igor Anatolievich Abrosimov | Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration |
US8996698B1 (en) | 2000-11-03 | 2015-03-31 | Truphone Limited | Cooperative network for mobile internet access |
KR100433903B1 (ko) | 2000-11-17 | 2004-06-04 | 삼성전자주식회사 | 협대역 시분할 듀플렉싱 부호분할다중접속이동통신시스템의 전파지연 측정장치 및 방법 |
US7464877B2 (en) | 2003-11-13 | 2008-12-16 | Metrologic Instruments, Inc. | Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor |
FI115802B (fi) | 2000-12-04 | 2005-07-15 | Nokia Corp | Kuvakehyksien päivittäminen muistillisessa näytössä |
GB2397733B (en) | 2000-12-06 | 2004-10-06 | Fujitsu Ltd | Clock recovery circuitry |
US6973039B2 (en) | 2000-12-08 | 2005-12-06 | Bbnt Solutions Llc | Mechanism for performing energy-based routing in wireless networks |
US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
CA2725844C (en) | 2000-12-15 | 2015-03-31 | Qualcomm Incorporated | Generating and implementing a communication protocol and interface for high data rate signal transfer |
JP2002208844A (ja) | 2001-01-12 | 2002-07-26 | Nec Eng Ltd | グリッチ除去回路 |
US6947436B2 (en) | 2001-02-01 | 2005-09-20 | Motorola, Inc. | Method for optimizing forward link data transmission rates in spread-spectrum communications systems |
US7301968B2 (en) | 2001-03-02 | 2007-11-27 | Pmc-Sierra Israel Ltd. | Communication protocol for passive optical network topologies |
KR20020071226A (ko) | 2001-03-05 | 2002-09-12 | 삼성전자 주식회사 | 이동통신 시스템에서 역방향 링크 송신 제어 장치 및 방법 |
JP4106226B2 (ja) | 2001-03-26 | 2008-06-25 | 松下電器産業株式会社 | 電源制御装置 |
CN1165141C (zh) | 2001-03-27 | 2004-09-01 | 华为技术有限公司 | 路由器接口驱动数据转发过程的方法 |
JP2002300299A (ja) | 2001-03-29 | 2002-10-11 | Shunichi Toyoda | 携帯電話材のメモリを利用した情報端末装置による教育システム |
JP3497834B2 (ja) | 2001-03-30 | 2004-02-16 | 株式会社東芝 | ルートリピータ、usb通信システム、usb通信制御方法 |
JP2002359774A (ja) | 2001-03-30 | 2002-12-13 | Fuji Photo Film Co Ltd | 電子カメラ |
CN1159935C (zh) | 2001-03-30 | 2004-07-28 | 华为技术有限公司 | 一种提高市区环境下蜂窝移动台定位精度的方法和装置 |
US20020159458A1 (en) | 2001-04-27 | 2002-10-31 | Foster Michael S. | Method and system for reserved addressing in a communications network |
US6889056B2 (en) | 2001-04-30 | 2005-05-03 | Ntt Docomo, Inc. | Transmission control scheme |
JP3884322B2 (ja) | 2001-05-16 | 2007-02-21 | 株式会社リコー | ネットワークインターフェース |
US7392541B2 (en) | 2001-05-17 | 2008-06-24 | Vir2Us, Inc. | Computer system architecture and method providing operating-system independent virus-, hacker-, and cyber-terror-immune processing environments |
WO2002098112A2 (en) | 2001-05-29 | 2002-12-05 | Transchip, Inc. | Patent application cmos imager for cellular applications and methods of using such |
JP2002351689A (ja) | 2001-05-30 | 2002-12-06 | Nec Corp | データ転送システム |
US7191281B2 (en) | 2001-06-13 | 2007-03-13 | Intel Corporation | Mobile computer system having a navigation mode to optimize system performance and power management for mobile applications |
JP2003006143A (ja) | 2001-06-22 | 2003-01-10 | Nec Corp | バス共有化システムと装置及び方法 |
US7165112B2 (en) | 2001-06-22 | 2007-01-16 | Motorola, Inc. | Method and apparatus for transmitting data in a communication system |
US6745364B2 (en) | 2001-06-28 | 2004-06-01 | Microsoft Corporation | Negotiated/dynamic error correction for streamed media |
JP2003046595A (ja) | 2001-07-06 | 2003-02-14 | Texas Instruments Inc | データ通信の方法および装置 |
US7051218B1 (en) | 2001-07-18 | 2006-05-23 | Advanced Micro Devices, Inc. | Message based power management |
US7184408B2 (en) | 2001-07-31 | 2007-02-27 | Denton I Claude | Method and apparatus for programmable generation of traffic streams |
US8407292B2 (en) | 2001-07-31 | 2013-03-26 | Comverse, Ltd. | E-mail protocol optimized for a mobile environment and gateway using same |
JP2003044184A (ja) | 2001-08-01 | 2003-02-14 | Canon Inc | データ処理装置及び電力制御方法 |
GB2415314B (en) | 2001-08-08 | 2006-05-03 | Adder Tech Ltd | Video switch |
JP4733877B2 (ja) | 2001-08-15 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2003069544A (ja) | 2001-08-23 | 2003-03-07 | Hitachi Kokusai Electric Inc | 通信制御方法及び通信制御装置 |
JP4322451B2 (ja) | 2001-09-05 | 2009-09-02 | 日本電気株式会社 | Dspメモリ間あるいはdspメモリとcpu用メモリ(dpram)間データ転送方式 |
RU2004110228A (ru) | 2001-09-06 | 2005-03-10 | Квэлкомм Инкорпорейтед (US) | Генерация и реализация коммуникационного протокола и интерфейса для передачи высокоскоростных сигналов данных |
US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
DE10145722A1 (de) | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen |
US20030061431A1 (en) | 2001-09-21 | 2003-03-27 | Intel Corporation | Multiple channel interface for communications between devices |
KR100408299B1 (ko) | 2001-09-29 | 2003-12-01 | 삼성전자주식회사 | 모드 판단 장치 및 방법 |
JP3633538B2 (ja) | 2001-10-02 | 2005-03-30 | 日本電気株式会社 | 輻輳制御システム |
US7570668B2 (en) | 2001-10-03 | 2009-08-04 | Nokia Corporation | Data synchronization |
KR100408525B1 (ko) | 2001-10-31 | 2003-12-06 | 삼성전자주식회사 | 네트워크에 적응적인 실시간 멀티미디어 스트리밍 시스템및 방법 |
US20030125040A1 (en) | 2001-11-06 | 2003-07-03 | Walton Jay R. | Multiple-access multiple-input multiple-output (MIMO) communication system |
US7126945B2 (en) | 2001-11-07 | 2006-10-24 | Symbol Technologies, Inc. | Power saving function for wireless LANS: methods, system and program products |
US6990549B2 (en) | 2001-11-09 | 2006-01-24 | Texas Instruments Incorporated | Low pin count (LPC) I/O bridge |
US7536598B2 (en) | 2001-11-19 | 2009-05-19 | Vir2Us, Inc. | Computer system capable of supporting a plurality of independent computing environments |
US6891545B2 (en) | 2001-11-20 | 2005-05-10 | Koninklijke Philips Electronics N.V. | Color burst queue for a shared memory controller in a color sequential display system |
GB2382502B (en) | 2001-11-23 | 2005-10-19 | Actix Ltd | Network testing systems |
JP2003167680A (ja) | 2001-11-30 | 2003-06-13 | Hitachi Ltd | ディスク装置 |
US7486693B2 (en) | 2001-12-14 | 2009-02-03 | General Electric Company | Time slot protocol |
US6993393B2 (en) | 2001-12-19 | 2006-01-31 | Cardiac Pacemakers, Inc. | Telemetry duty cycle management system for an implantable medical device |
JP2003198550A (ja) | 2001-12-25 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 通信装置及び通信方法 |
KR100428767B1 (ko) | 2002-01-11 | 2004-04-28 | 삼성전자주식회사 | 트래픽 정보를 이용한 가입자 라우팅 설정 방법 및 이를위한 기록매체 |
US20030144006A1 (en) | 2002-01-25 | 2003-07-31 | Mikael Johansson | Methods, systems, and computer program products for determining the location of a mobile terminal based on delays in receiving data packets from transmitters having known locations |
US20050120208A1 (en) | 2002-01-25 | 2005-06-02 | Albert Dobson Robert W. | Data transmission systems |
US6690201B1 (en) | 2002-01-28 | 2004-02-10 | Xilinx, Inc. | Method and apparatus for locating data transition regions |
US6867668B1 (en) | 2002-03-18 | 2005-03-15 | Applied Micro Circuits Corporation | High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable |
US7336139B2 (en) | 2002-03-18 | 2008-02-26 | Applied Micro Circuits Corporation | Flexible interconnect cable with grounded coplanar waveguide |
US6797891B1 (en) | 2002-03-18 | 2004-09-28 | Applied Micro Circuits Corporation | Flexible interconnect cable with high frequency electrical transmission line |
US7145411B1 (en) | 2002-03-18 | 2006-12-05 | Applied Micro Circuits Corporation | Flexible differential interconnect cable with isolated high frequency electrical transmission line |
US20030185220A1 (en) | 2002-03-27 | 2003-10-02 | Moshe Valenci | Dynamically loading parsing capabilities |
US7310535B1 (en) | 2002-03-29 | 2007-12-18 | Good Technology, Inc. | Apparatus and method for reducing power consumption in a wireless device |
US7425986B2 (en) | 2002-03-29 | 2008-09-16 | Canon Kabushiki Kaisha | Conversion apparatus for image data delivery |
US7430001B2 (en) | 2002-04-12 | 2008-09-30 | Canon Kabushiki Kaisha | Image sensing system, communication apparatus and image sensing apparatus having remote control function, and their control method |
TWI235917B (en) | 2002-04-15 | 2005-07-11 | Via Tech Inc | High speed data transmitter and transmission method thereof |
US7158539B2 (en) | 2002-04-16 | 2007-01-02 | Microsoft Corporation | Error resilient windows media audio coding |
US7599689B2 (en) | 2002-04-22 | 2009-10-06 | Nokia Corporation | System and method for bookmarking radio stations and associated internet addresses |
JP4029390B2 (ja) | 2002-04-23 | 2008-01-09 | ソニー株式会社 | 情報処理システム、情報処理装置および方法、プログラム格納媒体、並びにプログラム |
US7284181B1 (en) | 2002-04-24 | 2007-10-16 | Juniper Networks, Inc. | Systems and methods for implementing end-to-end checksum |
US7206516B2 (en) | 2002-04-30 | 2007-04-17 | Pivotal Decisions Llc | Apparatus and method for measuring the dispersion of a fiber span |
US7574113B2 (en) | 2002-05-06 | 2009-08-11 | Sony Corporation | Video and audio data recording apparatus, video and audio data recording method, video and audio data reproducing apparatus, and video and audio data reproducing method |
US20050091593A1 (en) | 2002-05-10 | 2005-04-28 | General Electric Company | Method and system for coordinated transfer of control of a remote controlled locomotive |
US6886067B2 (en) | 2002-05-23 | 2005-04-26 | Seiko Epson Corporation | 32 Bit generic asynchronous bus interface using read/write strobe byte enables |
US7269153B1 (en) | 2002-05-24 | 2007-09-11 | Conexant Systems, Inc. | Method for minimizing time critical transmit processing for a personal computer implementation of a wireless local area network adapter |
US7036066B2 (en) | 2002-05-24 | 2006-04-25 | Sun Microsystems, Inc. | Error detection using data block mapping |
JP2003098583A (ja) | 2002-06-10 | 2003-04-03 | Nikon Corp | 書換え可能なメモリを使用するカメラ |
US7543326B2 (en) | 2002-06-10 | 2009-06-02 | Microsoft Corporation | Dynamic rate control |
JP2004021613A (ja) | 2002-06-17 | 2004-01-22 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
EP1376945B1 (en) | 2002-06-18 | 2006-06-07 | Matsushita Electric Industrial Co., Ltd. | Receiver-based RTT measurement in TCP |
KR100469427B1 (ko) | 2002-06-24 | 2005-02-02 | 엘지전자 주식회사 | 이동통신 시스템의 동영상 재생 방법 |
US7486696B2 (en) | 2002-06-25 | 2009-02-03 | Avaya, Inc. | System and method for providing bandwidth management for VPNs |
JP4175838B2 (ja) | 2002-07-09 | 2008-11-05 | 三菱電機株式会社 | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 |
DE10234991B4 (de) | 2002-07-31 | 2008-07-31 | Advanced Micro Devices, Inc., Sunnyvale | Hostcontrollerdiagnose für einen seriellen Bus |
US7403511B2 (en) | 2002-08-02 | 2008-07-22 | Texas Instruments Incorporated | Low power packet detector for low power WLAN devices |
US6611221B1 (en) | 2002-08-26 | 2003-08-26 | Texas Instruments Incorporated | Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging |
EP1547393A4 (en) | 2002-09-05 | 2010-10-13 | Agency Science Tech & Res | METHOD AND DEVICE FOR CONTROLLING THE RATE OF A VIDEO SEQUENCE AND VIDEO CODING DEVICE |
WO2004025365A1 (en) | 2002-09-13 | 2004-03-25 | Digimarc Id Systems, Llc | Enhanced shadow reduction system and related techniques for digital image capture |
US7257087B2 (en) | 2002-10-04 | 2007-08-14 | Agilent Technologies, Inc. | System and method to calculate round trip delay for real time protocol packet streams |
CN1266976C (zh) | 2002-10-15 | 2006-07-26 | 华为技术有限公司 | 一种移动台定位方法及其直放站 |
US20040082383A1 (en) | 2002-10-24 | 2004-04-29 | Motorola, Inc | Methodology and wireless device for interactive gaming |
JP4028356B2 (ja) | 2002-10-31 | 2007-12-26 | 京セラ株式会社 | 通信システム、無線通信端末、データ配信装置及び通信方法 |
GB0226014D0 (en) | 2002-11-08 | 2002-12-18 | Nokia Corp | Camera-LSI and information device |
US7336667B2 (en) | 2002-11-21 | 2008-02-26 | International Business Machines Corporation | Apparatus, method and program product to generate and use CRC in communications network |
US7327735B2 (en) | 2002-11-27 | 2008-02-05 | Alcatel Canada Inc. | System and method for detecting lost messages transmitted between modules in a communication device |
JP3642332B2 (ja) | 2002-12-20 | 2005-04-27 | 松下電器産業株式会社 | 折り畳み式携帯電話装置 |
US7191349B2 (en) | 2002-12-26 | 2007-03-13 | Intel Corporation | Mechanism for processor power state aware distribution of lowest priority interrupt |
US6765506B1 (en) | 2003-01-06 | 2004-07-20 | Via Technologies Inc. | Scrambler, de-scrambler, and related method |
GB2397709B (en) | 2003-01-27 | 2005-12-28 | Evangelos Arkas | Period-to-digital converter |
US7047475B2 (en) | 2003-02-04 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | CRC encoding scheme for conveying status information |
JP4119764B2 (ja) | 2003-02-13 | 2008-07-16 | 京セラ株式会社 | カメラ付き携帯端末 |
US20040176065A1 (en) | 2003-02-20 | 2004-09-09 | Bo Liu | Low power operation in a personal area network communication system |
US7787886B2 (en) | 2003-02-24 | 2010-08-31 | Invisitrack, Inc. | System and method for locating a target using RFID |
US6944136B2 (en) | 2003-02-28 | 2005-09-13 | On-Demand Technologies, Inc. | Two-way audio/video conferencing system |
US20040184450A1 (en) | 2003-03-19 | 2004-09-23 | Abdu H. Omran | Method and system for transport and routing of packets over frame-based networks |
JP4112414B2 (ja) | 2003-03-28 | 2008-07-02 | 京セラ株式会社 | 携帯端末装置 |
US7260087B2 (en) | 2003-04-02 | 2007-08-21 | Cellco Partnership | Implementation methodology for client initiated parameter negotiation for PTT/VoIP type services |
JP2004309623A (ja) | 2003-04-03 | 2004-11-04 | Konica Minolta Opto Inc | 撮像装置及び携帯端末並びに撮像装置製造方法 |
JP4288994B2 (ja) | 2003-04-10 | 2009-07-01 | 株式会社日立製作所 | 端末装置、配信サーバ、映像データの受信方法及び映像データの送信方法 |
US20040221315A1 (en) | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Video interface arranged to provide pixel data independent of a link character clock |
US6895410B2 (en) | 2003-05-02 | 2005-05-17 | Nokia Corporation | Method and apparatus for providing a multimedia data stream |
US7477604B2 (en) | 2003-05-14 | 2009-01-13 | Ntt Docomo, Inc. | Packet communications system |
WO2004107678A2 (en) | 2003-05-28 | 2004-12-09 | Artimi Ltd | Ultra-wideband network, device, device controller, method and data packet for establishing a mesh network and forwarding packets on another channel |
US7110420B2 (en) | 2003-05-30 | 2006-09-19 | North Carolina State University | Integrated circuit devices having on-chip adaptive bandwidth buses and related methods |
JP4278439B2 (ja) | 2003-06-02 | 2009-06-17 | パイオニア株式会社 | 情報通信装置、そのシステム、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 |
US6975145B1 (en) | 2003-06-02 | 2005-12-13 | Xilinx, Inc. | Glitchless dynamic multiplexer with synchronous and asynchronous controls |
TWI374635B (en) | 2003-06-02 | 2012-10-11 | Qualcomm Inc | Generating and implementing a signal protocol and interface for higher data rates |
US20040260823A1 (en) | 2003-06-17 | 2004-12-23 | General Instrument Corporation | Simultaneously transporting multiple MPEG-2 transport streams |
JP3834819B2 (ja) | 2003-07-17 | 2006-10-18 | 船井電機株式会社 | プロジェクタ |
KR100538226B1 (ko) | 2003-07-18 | 2005-12-21 | 삼성전자주식회사 | 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 |
US7526350B2 (en) | 2003-08-06 | 2009-04-28 | Creative Technology Ltd | Method and device to process digital media streams |
EP1661351A2 (en) | 2003-08-13 | 2006-05-31 | Qualcomm, Incorporated | A signal interface for higher data rates |
KR100951158B1 (ko) | 2003-09-10 | 2010-04-06 | 콸콤 인코포레이티드 | 고속 데이터 인터페이스 |
US7015838B1 (en) * | 2003-09-11 | 2006-03-21 | Xilinx, Inc. | Programmable serializing data path |
KR20050028396A (ko) | 2003-09-17 | 2005-03-23 | 삼성전자주식회사 | 멀티 세션 방식을 이용한 데이터 기록 방법 및 그정보저장매체 |
ATE387824T1 (de) | 2003-10-08 | 2008-03-15 | Research In Motion Ltd | Verfahren und vorrichtung zur dynamischen paketübertragung in cdma2000 netzwerken |
JP2007509533A (ja) | 2003-10-15 | 2007-04-12 | クゥアルコム・インコーポレイテッド | 高速データレートインタフェース |
AU2004307162A1 (en) | 2003-10-29 | 2005-05-12 | Qualcomm Incorporated | High data rate interface |
TWI381686B (zh) | 2003-11-12 | 2013-01-01 | Qualcomm Inc | 具有改良的鏈路控制之高資料速率介面 |
US7219294B2 (en) | 2003-11-14 | 2007-05-15 | Intel Corporation | Early CRC delivery for partial frame |
US7143207B2 (en) | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
US7447953B2 (en) | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
JP2007512785A (ja) | 2003-11-25 | 2007-05-17 | クゥアルコム・インコーポレイテッド | 改良されたリンク同期を備えた高速データレートインタフェース |
EP2247069B1 (en) | 2003-12-08 | 2013-09-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
US7451362B2 (en) | 2003-12-12 | 2008-11-11 | Broadcom Corporation | Method and system for onboard bit error rate (BER) estimation in a port bypass controller |
US7340548B2 (en) | 2003-12-17 | 2008-03-04 | Microsoft Corporation | On-chip bus |
US20050163085A1 (en) | 2003-12-24 | 2005-07-28 | International Business Machines Corporation | System and method for autonomic wireless presence ping |
US7317754B1 (en) | 2004-01-12 | 2008-01-08 | Verizon Services Corp. | Rate agile rate-adaptive digital subscriber line |
US7158536B2 (en) | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
EP1711934A1 (en) | 2004-01-28 | 2006-10-18 | Koninklijke Philips Electronics N.V. | Displaying on a matrix display |
US7868890B2 (en) | 2004-02-24 | 2011-01-11 | Qualcomm Incorporated | Display processor for a wireless device |
EP1733537A1 (en) | 2004-03-10 | 2006-12-20 | Qualcomm, Incorporated | High data rate interface apparatus and method |
KR20060130749A (ko) | 2004-03-17 | 2006-12-19 | 퀄컴 인코포레이티드 | 고 데이터 레이트 인터페이스 장치 및 방법 |
AU2005227500B2 (en) | 2004-03-24 | 2008-12-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
DE102004014973B3 (de) | 2004-03-26 | 2005-11-03 | Infineon Technologies Ag | Parallel-Seriell-Umsetzer |
EP1745556A4 (en) | 2004-04-21 | 2012-09-19 | DEVICE AND METHOD FOR MULTI-DATA PROCESSING IN A WIRELESS TERMINAL | |
US20050265333A1 (en) | 2004-06-01 | 2005-12-01 | Texas Instruments Incorporated | Method for enabling efficient multicast transmission in a packet-based network |
US7088294B2 (en) | 2004-06-02 | 2006-08-08 | Research In Motion Limited | Mobile wireless communications device comprising a top-mounted auxiliary input/output device and a bottom-mounted antenna |
EP1978692B1 (en) | 2004-06-04 | 2011-07-27 | QUALCOMM Incorporated | High data rate interface apparatus and method |
US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
US20060034301A1 (en) | 2004-06-04 | 2006-02-16 | Anderson Jon J | High data rate interface apparatus and method |
US7383399B2 (en) | 2004-06-30 | 2008-06-03 | Intel Corporation | Method and apparatus for memory compression |
US7095435B1 (en) | 2004-07-21 | 2006-08-22 | Hartman Richard L | Programmable multifunction electronic camera |
ATE482194T1 (de) | 2004-07-22 | 2010-10-15 | Ucb Pharma Sa | Indolonderivate, verfahren zu deren herstellung und deren anwendungen |
CN101041989A (zh) | 2004-08-05 | 2007-09-26 | 邱则有 | 一种钢筋砼立体承力结构楼盖 |
KR100604323B1 (ko) | 2004-08-28 | 2006-07-24 | 삼성테크윈 주식회사 | 내장형 카메라 장치 및 이를 구비한 휴대폰 |
KR100624311B1 (ko) | 2004-08-30 | 2006-09-19 | 삼성에스디아이 주식회사 | 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 |
US7161846B2 (en) * | 2004-11-16 | 2007-01-09 | Seiko Epson Corporation | Dual-edge triggered multiplexer flip-flop and method |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US20060161691A1 (en) | 2004-11-24 | 2006-07-20 | Behnam Katibian | Methods and systems for synchronous execution of commands across a communication link |
US7315265B2 (en) | 2004-11-24 | 2008-01-01 | Qualcomm Incorporated | Double data rate serial encoder |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
CN101103568B (zh) | 2004-11-24 | 2012-05-30 | 高通股份有限公司 | 调节包的传输速率和大小的方法以及传递包的系统 |
EP1825623A4 (en) | 2004-11-24 | 2011-08-24 | Qualcomm Inc | MESSAGE FORMAT OF AN INTERFACE DEVICE FOR DIGITAL DATA |
US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
KR100672987B1 (ko) | 2004-12-20 | 2007-01-24 | 삼성전자주식회사 | 고속 아날로그 인벨롭 디텍터 |
JP2006211394A (ja) | 2005-01-28 | 2006-08-10 | Toshiba Corp | 折り畳み型携帯端末装置 |
US7412642B2 (en) | 2005-03-09 | 2008-08-12 | Sun Microsystems, Inc. | System and method for tolerating communication lane failures |
JP4428272B2 (ja) | 2005-03-28 | 2010-03-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
US7605837B2 (en) | 2005-06-02 | 2009-10-20 | Lao Chan Yuen | Display system and method |
JP2007012937A (ja) | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | 表示ドライバ |
JP4756950B2 (ja) | 2005-08-08 | 2011-08-24 | キヤノン株式会社 | 撮像装置及びその制御方法 |
US7302510B2 (en) | 2005-09-29 | 2007-11-27 | International Business Machines Corporation | Fair hierarchical arbiter |
US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US7893990B1 (en) | 2006-07-31 | 2011-02-22 | Cisco Technology, Inc. | Digital video camera with retractable data connector and resident software application |
JP4250648B2 (ja) | 2006-09-21 | 2009-04-08 | 株式会社東芝 | 情報処理装置 |
US7912503B2 (en) | 2007-07-16 | 2011-03-22 | Microsoft Corporation | Smart interface system for mobile communications devices |
JP2009284281A (ja) | 2008-05-23 | 2009-12-03 | Nec Electronics Corp | 無線通信機器、及び無線通信状態表示方法 |
KR200469360Y1 (ko) | 2008-12-26 | 2013-10-11 | 대성전기공업 주식회사 | 시트 온도 조절 스위치 장치 |
-
2006
- 2006-08-08 US US11/463,129 patent/US8723705B2/en active Active
-
2007
- 2007-08-02 BR BRPI0714865-8A patent/BRPI0714865B1/pt active IP Right Grant
- 2007-08-02 KR KR1020097004894A patent/KR101096932B1/ko active IP Right Grant
- 2007-08-02 CN CN2007800293195A patent/CN101502000B/zh active Active
- 2007-08-02 CA CA2658561A patent/CA2658561C/en not_active Expired - Fee Related
- 2007-08-02 EP EP12189620.3A patent/EP2552026B1/en active Active
- 2007-08-02 RU RU2009108263/09A patent/RU2009108263A/ru unknown
- 2007-08-02 ES ES07813729.6T patent/ES2440491T3/es active Active
- 2007-08-02 JP JP2009523912A patent/JP5038418B2/ja not_active Expired - Fee Related
- 2007-08-02 WO PCT/US2007/075127 patent/WO2008021749A1/en active Application Filing
- 2007-08-02 EP EP07813729.6A patent/EP2055008B1/en active Active
- 2007-08-02 ES ES12189620.3T patent/ES2460723T3/es active Active
Also Published As
Publication number | Publication date |
---|---|
US8723705B2 (en) | 2014-05-13 |
EP2055008B1 (en) | 2013-11-20 |
CN101502000A (zh) | 2009-08-05 |
EP2055008A1 (en) | 2009-05-06 |
BRPI0714865B1 (pt) | 2023-05-09 |
US20080036631A1 (en) | 2008-02-14 |
KR20090051083A (ko) | 2009-05-20 |
BRPI0714865A2 (pt) | 2013-05-28 |
WO2008021749A1 (en) | 2008-02-21 |
CA2658561A1 (en) | 2008-02-21 |
CA2658561C (en) | 2016-08-16 |
JP5038418B2 (ja) | 2012-10-03 |
ES2440491T3 (es) | 2014-01-29 |
EP2552026B1 (en) | 2014-03-26 |
RU2009108263A (ru) | 2010-09-20 |
CN101502000B (zh) | 2011-10-19 |
EP2552026A1 (en) | 2013-01-30 |
KR101096932B1 (ko) | 2011-12-22 |
JP2010500822A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2460723T3 (es) | Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida | |
EP1815626B1 (en) | Double data rate serial encoder | |
US8730069B2 (en) | Double data rate serial encoder | |
US7315265B2 (en) | Double data rate serial encoder | |
US8619762B2 (en) | Low power deserializer and demultiplexing method | |
BRPI0808530B1 (pt) | Interface serial trifásica e codificada por polaridade | |
ES2363059T3 (es) | Estructura de paquetes para una interfaz digital de pantalla móvil. | |
TWI412936B (zh) | 雙倍資料速率串列編碼器 | |
MX2007006187A (es) | Codificador en serie de tasa de transferencia de datos doble |