KR100286080B1

KR100286080B1 - 데이터링크를이용한데이터송신및수신방법

Info

Publication number: KR100286080B1
Application number: KR1019970079003A
Authority: KR
Inventors: 안은숙
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 2001-04-16
Also published as: KR19990058829A

Abstract

E1 인터페이스 기능을 구비하는 통신시스템의 E1 인터페이스 방법이, E1 인터페이스의 기능을 변경하기 위한 명령어를 형성하는 과정과, 형성된 명령어를 상기 E1 프레임의 특정 타임 슬롯에 링크시켜 E1 인터페이스를 통해 전송하는 과정으로 이루어지며, 여기서 특정 타임 슬롯은 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 명령어가 링크되는 위치는 상기 타임 슬롯0의 Sn 비트들의 위치가 된다.

또한 E1 인터페이스를 통해 수신되는 정보를 수신하는 통신시스템의 E1 인터페이스 방법이, E1 프레임의 특정 타임 슬롯에 링크된 명령어를 E1 인터페이스를 통해 수신하는 과정과, 수신된 명령어에 따라 E1 인터페이스의 기능을 변경하는 과정으로 이루어지는 이루어지며, 여기서 특정 타임 슬롯이 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 명령어가 링크되는 위치는 상기 타임 슬롯0의 Sn 비트들의 위치가 된다.

Description

데이터 링크를 이용한 데이터 송신 및 수신 방법{A DATA TRANSMITTING AND RECEIVING METHOD USING DATA LINK}

본 발명은 통신 시스템의 중계선 인터페이스 방법에 관한 것으로, 특히 원격에서 중계선을 통해 중계선 인터페이스 보드의 기능 및 세팅을 원격제어할 수 있는 데이터 통신방법에 관한 것이다.

전송 링크를 통한 신호의 전송을 위해서는 그 전송 매체인 데이터 링크 제어와 데이터 링크 프로토콜(Data Link Protocol)이 필요하다.

상위 레벨 데이터 링크 제어(High-level Data Link Control: HDLC)는 데이터 링크를 제어하기 위한 대표적인 프로토콜로서, 국제 표준화 기구(International Organization for Standardization: ISO)에 의하여 규정된 것이다. HDLC는 동기 전송 방식을 사용하며, 단일한 프레임 포맷으로 모든 종류의 데이터와 제어 교환에 사용한다.

전송될 데이터는 HDLC에서 사용되기 위하여 몇가지 오버헤드(overhead)와 함께 조합되어 하나의 프레임(frame)을 이룬다. HDLC에서 사용되는 프레임은 8비트의 시작 플래그(Flag) 필드(Field)와, 1개 이상의 옥텟(octette)(8비트)으로 구성되 어드레스(Address) 필드와, 8 또는 16 비트의 제어(Control) 필드와, 실제 데이터인 임의 크기의 정보(Information) 필드와, 16 또는 32 비트의 프레임 체크 시퀀스(Frame Check Sequence: FCS) 필드 및 8비트의 끝 플래그 필드로 구성된다.

상기와 같이 구성된 프레임은 하나의 패킷(packet)화 되어, 데이터 링크를 통하여 전송된다. 데이터 링크를 통하여 전송된 패킷 데이터는 서로 다른 프로토콜을 사용할 수도 있는 다른 네트워크에서도 사용할 수 있도록 라우터(router)를 통해 데이터로 변환되어 분석된다.

네트워크로 서로 연결된 이동 통신 시스템은 중계선을 사용하여 통신을 할 수 있도록 해주는, 즉 패킷 라우팅 보드(Packet Routing Board)와 E1/T1 인터페이스 보드를 가진다. 이하의 설명에서는 E1 중계선을 예로들어 설명하기로 한다.

도 1 은 종래 기술에 의한 시스템과 시스템간의 중계선 관련 시스템의 구성도를 나타낸 것이다. 도시된 바와 같이, 하나의 주 프로세서(Main Processor)(110)와, 다수의 지역 프로세서(Local Processor)(120), 상기 주 프로세서 및 지역 프로세서와 연결된 패킷 라우팅 보드(130), 상기 패킷 라우팅 보드를 중계선로로 연결하는 E1 인터페이스 보드(140)를 포함하는 다수의 시스템과; 상기 시스템들을 연결하는 E1 중계선로로 구성된다.

각 시스템의 주 프로세서(110)는 지역 프로세서(120)들로부터 수집된 유지 보수 데이터를 처리함으로써, 각 시스템의 모든 제어를 총괄한다. 지역 프로세서(120)는 각각 하위 보드를 가지며, 해당 하위 보드의 유지 보수와 데이터 수집을 담당한다. 상기 하위 보드는 패킷 라우팅 보드(130)와 E1 인터페이스 보드(140)가 포함된다

주 프로세서(110)와 다른 기타 보드 또는 교환기로부터 들어오는 데이터는 상위 레벨 데이터 링크 제어(High-level Data Link Control: HDLC) 형태의 데이터 포맷을 사용하여 패킷 라우팅 보드(130)와 상호 통신한다. 패킷 라우팅 보드(130)는 각 시스템의 노드를 조정하여 이를 RS422 방식으로 E1 중계선에 연결한다. E1 인터페이스 보드는 이 RS422 방식의 데이터를 프레이머(framer)라는 장치를 이용하여, E1 포맷에 맞게 변환한다. E1 포맷의 데이터는 E1 중계선 링크를 통해서 대국으로 전달된다. 대국에서는 이의 역과정을 거쳐서 받아들인 E1 포맷 데이터를 다시 RS422 방식의 데이터로 변환한다.

상기와 같이 동작되는 종래의 E1 인터페이스 보드는 E1 인터페이스만을 담당하며, 또한 인터페이스 중에 발생한 경보(Alarm)를 보고하는 기능을 갖는다. 즉, 종래 기술에서의 중계선 인터페이스 보드는 단순히 RS422 신호를 받아서 이를 E1 신호로 변환한 다음 중계선으로 내보내는 인터페이스 기능만을 수행한다. 그러므로 자체적으로는 패킷 라우팅 보드에서 들어오는 신호만을 인터페이스할 뿐, 그 상위의 프로세서에서 어떠한 명령어를 받아들일 수는 없다.

따라서 중계선 인터페이스 보드에 새로운 기능을 추가하거나 세팅(setting)을 변경하고자 할 때는 중계선 인터페이스 보드내의 읽기 전용 메모리(Read Only Memory: ROM) 프로그램을 모두 교체해야만 한다는 문제점을 가진다.

따라서 본 발명의 목적은 통신 시스템의 중계선 인터페이스 보드에 데이터 링크 구현이 가능한 프레이머를 사용하여 상위 프로세서의 명령을 수신하므로써 중계선 인터페이스의 기능 및 세팅을 원격제어할 수 있는 방법을 제공함에 있다.

도 1 은 이동 통신시스템에서 기지국과 기지국 제어기 간의 중계선 관련 구조를 도시하는 도면

도 2 는 E1 중계선의 다중프레임의 구조도.

도 3 은 본 발명에 의하여 데이터 링크를 이용한 데이터 송신 방법을 나타낸 타이밍도.

도 4 는 본 발명에 의하여 데이터 링크를 이용한 데이터 수신 방법을 나타낸 타이밍도.

상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 바람직한 일 실시예에서,

E1 인터페이스 기능을 구비하는 통신시스템의 E1 인터페이스 방법은 E1 인터페이스의 기능을 변경하기 위한 명령어를 형성하는 과정과, 상기 형성된 명령어를 상기 E1 프레임의 특정 타임 슬롯에 링크시켜 E1 인터페이스를 통해 전송하는 과정으로 이루어진다. 그리고 상기 특정 타임 슬롯은 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 상기 명령어가 링크되는 위치는 상기 타임 슬롯0의 Sn 비트들의 위치가 된다.

또한 E1 인터페이스를 통해 수신되는 정보를 수신하는 통신시스템의 E1 인터페이스 방법은 E1 프레임의 특정 타임 슬롯에 링크된 명령어를 E1 인터페이스를 통해 수신하는 과정과, 상기 수신된 명령어에 따라 E1 인터페이스의 기능을 변경하는 과정으로 이루어지는 이루어지며, 상기 특정 타임 슬롯은 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 상기 명령어가 링크되는 위치는 상기 타임 슬롯0의 Sn 비트들의 위치가 된다.

본 발명은 E1 중계선을 통하여 연결된 두 시스템간에 데이터 링크를 구현함으로써, 하위 시스템으로 명령어 데이터를 전달하여 원격으로 명령을 수행시킬 수 있도록 한다. 이러한 데이터 링크 기능은 중계선 인터페이스 보드의 프레이머(framer)에 구현된다. 프레이머는 중계선에서 사용되는 다중프레임(Multiframe)의 내부 비트를 사용하여 데이터 링크 기능을 구현한다.

도 2 는 중계선 다중프레임의 구조도를 나타낸 것이다.

도 2 의 (가)는 16개의 프레임들로 구성된 E1 중계선의 다중프레임(multi-frame)의 구조를 도시하고 있다. 도 2 의 (나)는 상기 도 2의 (가)와 구조를 갖는 다중 프레임에서 임의의 한 프레임구조를 도시하는 도면으로, 한 프레임은 32개의 타임 슬롯(time slot)들로 이루어져 있다. 도 2 의 (다)는 상기 도 2의 (나)와 같은 구조를 갖는 프레임에서 본 발명의 실시예에 따른 데이터를 전송하기 위한 특정 타임슬롯의 구조를 도시하는 도면이다. 상기 프레임의 각 타임슬롯들은 8비트로 이루어져 있다.

본 발명의 실시예에서 상위 프로세서의 명령을 전송하기 위해 사용되는 부분은 상기 E1 중계선 프레임들의 첫 번째 타임 슬롯(타임 슬롯0)이라 가정한다. 상기 타임 슬롯0는 프레임 할당 신호(Frame Alignment Signal: FAS) 또는 프레임 비할당 신호(Non Frame Alignment Signal: NFAS)로 사용된다. 도 2 의 (다)에 나타낸 바와 같이, 첫 번째 타임 슬롯0의 각 비트들은 각각 사용 방법이 다르다. Si는 국제적인 사용(international use)를 위해 지정된 비트이다. Sn은 국가적인 사용(National use)을 위해 지정된 비트이다. 이때 상기 타임 슬롯0가 프레임 비할당 신호 NFAS로 사용되는 경우, 4번째에서 8번째 비트의 다섯 비트는 Sn으로 사용된다. 여기서 프레임 할당 신호 FAS로 사용되는 타임 슬롯0는 돈 케어(Don't care)하고, 본 발명의 실시예에서는 프레임 비할당 신호 NFAS로 사용되는 타임 슬롯0의 4번째에서 8번째 비트들의 5비트들을 사용하여 데이터 링크를 구성하도록 한다. 상기된 바와 같이, 프레임 비할당 신호로 사용되는 타임 슬롯0의 4번째 비트에서 8번째 비트들을 사용하여 구성되는 데이터 링크를 본 발명의 실시예에서는 편의 데이터 링크(Facility Data Link: FDL)라고 칭하기로 한다.

상기와 같이, 프레이머 내부에서 데이터 링크를 실행하기 위해서는 소프트웨어적인 데이터 송신 및 수신 방법이 필요하다. FDL은 프레이머의 HDLC 수신기 블럭(Receive FDL: RFDL)과 HDLC 송신기 블럭(Transmit FDL: XFDL)에서 구현된다.

수신 FDL은 E1 다중프레임의 타임 슬롯16을 사용하거나 타임 슬롯0의 Sn(national bit)을 사용하여 HDLC 프레임을 수신한다. 송신 FDL은 프로세서나 직접 메모리 액세스(Direct Memory Access: DMA)의 제어하에 E1 다중 프레임의 타임 슬롯16을 사용하거나 타임 슬롯0의 Sn을 사용하여 HDLC 프레임을 송신한다.

송신 FDL 데이터 전송은 폴링(polling) 모드로 동작한다. 상기 송신 FDL 데이터 전송은 타이머를 사용하여 주기적으로 서비스 루틴(service routine)을 수행한다.

도 3 은 본 발명의 실시예에 의하여 데이터 링크를 이용한 데이터 송신 방법을 나타낸 타이밍도이다. 상기 도 3의 참조하면, 데이터 링크를 활용 가능하도록 프레이머의 세팅 조건이 주어지면 타임 슬롯0의 Sn비트들은 3b와 같은 송신 데이터 링크 클럭에 동기되어 3c와 같이 송신 데이터 링크에 나타난다. 상기 송신 데이터 링크의 속도는 프레이머의 조건 비트 세팅에 의해 4kbps에서 20kbps로 가변된다. 상기 3c와 같은 송신 데이터 링크 신호는 상기 3b와 같은 송신 데이터 링크 클럭의 상승 에지(Raising Edge)에서 생성된다. 여기서 상기 타임 슬롯0의 5비트의 Sn 비트들은 상위 프로세서가 E1 인터페이스의 기능 및 세팅을 변경하기 위한 명령어가 될 수 있다.

도 4 는 본 발명에 의하여 데이터 링크를 이용한 데이터 수신 방법을 나타낸 타이밍도이다. 상기 도 4를 참조하면, 데이터 링크를 활용 가능하도록 프레이머의 세팅 조건이 주어지면, 타임 슬롯0의 Sn은 4b와 같은 수신 데이터 링크 클럭에 동기되어 3c와 같이 수신 데이터 링크상에 나타난다. 상기 수신 데이터 링크의 속도는 프레이머의 조건 비트 세팅에 의해 4kbps에서 20kbps로 가변된다. 상기 4c와 같은 수신 데이터 링크 신호는 상기 4b와 같은 수신 데이터 링크 클럭의 하강 에지(Falling Edge)에서 생성된다. 상기와 같은 방법으로 E1 인터페이스는 상위 프로세서에서 송신되는 타임 슬롯0의 Sn 비트들을 수신하게 된다. 이때 상기 Sn 비트들은 상기한 바와 같이 E1 인터페이스의 기능 및 세팅을 변경하기 위한 명령어가 될 수 있으며, 이에 따라 상기 E1 인터페이스는 해당하는 명령어에 따라 기능 및 세팅을 변경하게 된다.

상기된 바와 같이 데이터 링크를 활용 가능한 프레이머를 사용하여 E1 중계선 인터페이스를 구성하고 이에 알맞은 소프트웨어를 구현함으로써, 데이터 링크를 이용하여 상위 프로세서의 명령에 의한 원격 제어를 수행할 수 있다.

상기한 바와 같이 E1 인터페이스의 기능 및 세팅을 원격 제어하는 본 발명은, 다중프레임내의 국가적인 비트(Sn)을 사용하여 중계선 인터페이스 보드내의 프레이머에 데이터 링크 기능을 구현한다. 따라서 중앙 시스템이 중계선 인터페이스 보드를 통해 하위 시스템에 명령어 데이터를 송신하여 하위 시스템을 원격으로 제어 및 조정하는 것이 가능하다. 그러므로 제어국에 비해 많은 기지국의 중계선 링크를 제어하기 위한 인적 노력을 절감할 수 있다. 또한 고정된 프레이머의 세팅 값을 갖지 않고 환경에 따라 변화시킴으로써 시스템의 효율을 증가시킬 수 있다.

Claims

E1 인터페이스를 통해 정보를 송신하는 통신시스템의 E1 인터페이스 방법에 있어서,

E1 인터페이스의 기능을 변경하기 위한 명령어를 형성하는 과정과,

상기 형성된 명령어를 상기 E1 프레임의 특정 타임 슬롯에 링크시켜 E1 인터페이스를 통해 전송하는 과정으로 이루어지는 방법.
제1항에 있어서, 상기 특정 타임 슬롯이 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 상기 명령어가 링크되는 위치가 상기 타임 슬롯0의 Sn 비트들의 위치인 방법.
E1 인터페이스를 통해 수신되는 정보를 수신하는 통신시스템의 E1 인터페이스 방법에 있어서,

E1 프레임의 특정 타임 슬롯에 링크된 명령어를 E1 인터페이스를 통해 수신하는 과정과,

상기 수신된 명령어에 따라 E1 인터페이스의 기능을 변경하는 과정으로 이루어지는 이루어지는 방법.
제3항에 있어서, 상기 특정 타임 슬롯이 E1 프레임의 프레임 비할당신호로 사용되는 타임슬롯 0이며, 상기 명령어가 링크되는 위치가 상기 타임 슬롯0의 Sn 비트들의 위치인 방법.