KR100211918B1

KR100211918B1 - 비동기식전송모드셀 경계 식별장치

Info

Publication number: KR100211918B1
Application number: KR1019960060253A
Authority: KR
Inventors: 심기평
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-11-30
Filing date: 1996-11-30
Publication date: 1999-08-02
Also published as: JP3916743B2; KR19980040996A; JPH10173658A; US6151320A

Abstract

본 발명은 비동기식 전송모드(ATM)셀을 E1프레임의 각 타임슬롯에 매핑하고 한 멀티 프레임을 주기로 각 ATM셀을 순차적으로 매핑하여 전송하므로써 수신단에서 ATM셀의 추출과정을 용이하게 하고 에러 발생을 방지하도록 한 비동기식 전송모드 셀 경계 식별장치에 관한 것으로서, 이러한 본 발명은 송신 프레이머에서 셀 혼화수단에서 혼화된 ATM셀을 E1프레임의 멀티 프레임에 다수개 매핑하며, 상기 멀티 프레임에 매핑되는 각 ATM셀은 상기 E1프레임의 소정 타임슬롯에 매핑하여 라인 인터페이스 수단에 전달해 주며, 수신 프레이머에서 라인 인터페이스수단에서 수신된 E1프레임으로부터 프레임 동기 신호를 탐색하고, 그 프레임 동기 신호의 탐색후 타임 슬롯 데이터를 검색하여 ATM셀의 시작을 감지하며, 그 시작점 감지후부터 타임 슬롯을 카운트하여 ATL셀의 경계를 식별한 후 ATM셀을 추출한다.

Description

비동기식전송모드(ATM) 셀 경계 식별 장치

본 발명은 ATM(Asynchronous Transfer Mode : 비동기식전송모드)셀을 E1 프레임의 각 타임 슬롯에 매핑하고 한 멀티 프레임을 주기로 각 ATM셀을 순차적으로 매핑하여 전송하므로써 수신단에서 ATM셀의 추출과정을 용이하게 하고 ATM셀 추출시 에러 발생을 방지하도록 한 ATM셀 경계 식별장치에 관한 것이다.

일반적으로, ATM 통신은 사용자 정보를 일정한 패킷 크기로 나누고, 패킷 헤더 부분에 목적지 정보를 부가하여 고정 크기의 셀(cell)형태로 전달한 후 원래의 정보로 환원하는 방식이다.

여기서, ATM셀은 5바이트의 헤더 필드와 48바이트의 정보 필드로 구성되며, 셀 헤더내의 가상 경로 식별자(VPI : Virtual Path Indentifier)와 가상 채널 식별자(VCI : Virtual Channel Identifier)에 의해 셀의 연결이 구별되어진다.

한편, ATM셀들을 DS1E프레임에 매핑시켜서 전송할 경우, 송신단에서는 ATM계층에서 전달받은 셀에 대해 헤더 에러 제어(HEC)를 위한 셀을 생성 및 삽입하고 휴지 셀(Idle cell)을 삽입하여 물리 계층의 속도를 맞춘 후 DS1E 프레이머로 전달하여 ATM셀이 송신되도록 한다.

즉, ATM 레이어로부터 수취한 셀의 속도는 반드시 전송로의 정보 용량과 일치하지 않는다. 따라서 이들의 차분 즉, ATM 레이어로부터 수취한 셀과 셀의 틈새를 채우기 위해 TC(전송 수렴 부계층 : 전송 프레임 생성 및 삭제를 수행하는 기능으로, 전송 프레임의 페이로드에 ATM셀을 매핑하는 기능을 제공함)에서 유휴셀(Idel Cell)이 생성되며, 상기 틈새에 그 유휴 셀이 삽입된다. 그리고 유휴 셀은 특정한 셀 헤더값을 가지며, 수신측에서는 이 헤더값으로 유휴 셀이 식별되어 폐기된다.

또한, 셀 전송시 전송 비터 에러가 ATM셀 헤더의 에러로 되는 경우에는 셀 손실 및 셀 삽입 에러가 발생하는 서비스 품질에 영향을 준다. 그러므로 셀 헤더 에러 발생 확률을 감소시키기 위해 5바이트의 셀 헤더중 마지막 1바이트에는 헤더의 에러 정정 및 복수 비트 에러 검출을 위한 헤더 에러 제어(HEC : Header Error Control)정보가 포함된다. 이 HEC에는 남은 4바이트를 보호하기 위한 CRC(Cyclic Redundancy check Code : 순회 용장 부호)가 포함되며, 이 CRC연산을 하여 헤더의 비트 에러 정정을 한다.

HEC의 값은, 원래 헤더 최초의 32비트의 비트열을 다항식 A(x)(최고차항의 계수는 제1비트)로 간주하고, 여기에 x⁸을 곱한 A(x)x⁸을 CRC 생성 다항식 P(x) = x²+ x +1로 나눌 때의 나머지 R(x)이다. 그러나 실제의 HEC의 비트 패턴은, 셀 동기의 성능을 높이기 위해 그 나머지 R(x)에 다시 C(x)= x⁶+ x⁴+ x²+ 1(01010101)을 더한 형태로 되어 있다.

이러한 과정으로 E1 프레임에 ATM셀이 매핑되어 셀 전송이 이루어지며, 수신단에 DS1E 페이로드로부터 셀 스트림을 추출하는 경우, DS1E 프레이머에서 전달받은 신호로부터 ATM셀의 경계를 추출하고 휴지 셀 및 헤더 에러 제어(HEC)셀을 제거한 유효 셀만을 ATM계층으로 전달한다.

즉, 수신단에서는 헤더 에러 제어 필드(1옥텟)를 사용한 자기동기에 의해서 셀 동기를 확립하여 수신되는 셀 스트림으로부터 각 셀의 선두 위치(셀 경계)를 식별하게 된다.

이를 일반적인 셀 동기 확률 상태 천이도를 참조하여 좀더 상세히 살펴보면 다음과 같다.

동기 이탈 상태로부터 동기를 확립하려 할 경우(헌팅 상태)에는 수신한 비트를 일시적으로 셀의 선도 비트로 간주하여 HEC계산을 하며, 그 결과를 5바이트째와 비교한다. 그대로 계속하여 선두 비트를 1비트씩 옮겨가면서 HEC계산을 반복하여 정확한 연산 결과가 얻어지는 곳을 찾는다. 그렇게 하여 일단 정확한 연산 결과가 얻어지면 셀 동기가 임시로 취해져 있는(준동기 상태)것으로 판단하고, 이번에는 그로부터 53바이트마다 HEC계산을 한다. 그 결과 M회 연속하여 정확한 HEC의 값이 얻어지면 확실하게 셀 동기가 취해진 것으로 판단하고 동기 확립 상태(동기상태)로 이행한다. 이 동기 확립 상태에서 HEC의 에러가 발생한 경우에는 즉시 동기 이탈로 판단하지 않고 에러가 N회 연속하여 발생하면 비로서 동기 이탈로 판단하여 헌팅상태로 천이한다.

여기서 동기 확립 때와 동기 이탈 때에 각각의 판단에 유예를 주고 있는 것은 안정적인 동작을 보장하기 위함이며, 헌팅 상태에서 동기 확립으로 판단할 때의 유예를 후방보호, 동기 확립 상태에서 동기 이탈로 판단할 때의 유예를 전방 보호라 부른다.

한편, 주지한 TC에서는 셀 동기 기능을 도와주는 기능을 갖고 있는데, 송신 측의 TC에서의 셀의 페이로드에 x⁴³+1의 다항식을 사용한 자기 동기형 스크램블러가 바로 그것이다. 여기서 자기 동기형 스크램블러는 x⁴³+1의 다항식을 사용할 경우 항상 43비트 앞의 원정보를 가산함으로써 원정보를 변환하는 방법이다.

따라서 임시로 페이로드에 헤더와 같은 패턴이 포함되어도 수신측에서 그것을 헤더로 오인하여 틀린 동기를 확립하는 일은 거의 전무하다.

그런데 주지한 바와 같은 종래의 물리 계층 셀의 송수신 처리 방법은, 수신 단에서의 셀 추출시 셀 동기 확립이라는 복잡한 알고리즘을 수행하여 셀을 추출하므로 셀 추출이 매우 어려울 뿐만 아니라 셀 추출 시간도 상당히 소요되는 문제점을 발생하였다.

따라서 본 발명은 상기와 같이 물리 계층 셀 수신단의 셀 추출시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명은 ATM셀을 E1 프레임의 각 타임 슬롯에 매핑하고 한 멀티 프레임을 주기로 각 ATM셀을 순차적으로 매핑하여 전송함으로써 수신단에서 ATM셀의 추출과 정이 용이하도록 ATM셀 경계 식별장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명(장치)은,

속도 정합을 위한 휴지 셀 삽입수단, 휴지 셀이 삽입된 ATM셀의 헤더에러 제어 셀을 생성하는 헤더 에러 셀 생성수단, 헤더 에러 셀 생성수단을 통한 ATM셀의 페이로드를 혼화하는 셀 혼화수단, 수신된 ATM셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더에러 셀 검색수단, 유효 셀로 판별된 수신 셀만을 역혼화하는 셀 역혼화수단을 포함하여 구성된 ATM셀 송, 수신 장치에 있어서,

상기 셀 혼화수단에서 혼화된 ATM셀을 E1 프레임의 멀티 프레임에 다수개 매핑하고, 각 ATM셀은 상기 E1 프레임의 타임 슬롯에 매핑하여 라인 인터페이스수단에 전달해주는 송신 프레이머와;

상기 라인 인터페이스수단에서 수신된 E1 프레임으로부터 프레임 동기 신호를 탐색하고, 그 프레임 동기 신호의 탐색 후 타임 슬롯 데이터를 검색하여 ATM셀의 시작을 감지하며, 그 시작점 감지 후부터 타임 슬롯을 카운트하여 ATL셀의 경계를 식별한 후 ATM셀을 추출하여 상기 헤더 에러 셀 검색수단에 전달해 주는 수신 프레이머를 포함하여 구성됨을 특징으로 한다.

제1도는 일반적인 ATM셀 전송을 위한 E1 프레임 구조도.

제2도는 본 발명에 의한 ATM셀 경계 식별장치 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

2 : 휴지 셀 삽입부 3 : 헤더 에러 셀 생성부

4 : 셀 혼화부 5 : 송신 프레이머

7 : 수신 프레이머 8 : 헤더 에러 셀 검색부

11 : 셀 역혼화부

이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면의 의거 상세히 설명하면 다음과 같다.

첨부한 도면 제1도는 본 발명에 적용되는 ATM셀의 전송을 위한 E1(2.048Mbps)전송 프레임 포맷을 보인 것이다.

즉, ITU-T G.704에 의한 E1 프레임은 256 비트를 한 프레임으로 하며, 연속된 16프레임으로 하나의 멀티-프레임을 구성한다. 각 프레임은 32개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 8비트이다. 타임 슬롯 0번은 프레임 오버헤드로 사용되고 타임 슬롯 16은 신호 전송을 위해 할당된다.

E1 프레임을 이용하여 ATM셀을 전송할 경우, 송신단의 ATM셀 물리계층의 기능은 ATM 계층에서 내려온 속도 정합을 위해 휴지 셀을 삽입하고, 헤더 에러 셀 생성과정을 거쳐 셀 페이로드를 스크램블링한 후, E1 프레임의 정보 필드에 순차적으로 실어서 전송하는 것이다.

제1도에서, 첫 번째 셀을 E1 프레임의 타임 슬롯(TS)4에 매핑한다. 한 셀은 53바이트이므로 두 번째 셀은 53바이트 뒤에 위치하며, E1의 멀티-프레임 중에서 오버헤드의 타임 슬롯 0번과 신호 전송에 사용되는 타임 슬롯 16을 제외한 정보 필드는 총 3840비트가 된다.

따라서 9개의 ATM셀을 순차적으로 매핑하면 3816비트이므로, 3바이트(24비트)가 남게 되는데, 이 영역은 셀의 시작을 알리기 위한 영역으로 스타트 오브 셀을 나타내는 비트(Reserved bits)로 사용하며, 위치는 타임 슬롯 1에서 3까지를 사용한다. 여기서 타임 슬롯1 내지 타임 슬롯3의 비트 패턴은 00110011이 3번 연속된다. 수신단에서는 E1 프레임상에서 프레임 동기 신호로 프레임을 찾은 후 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 3까지의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지한다. 타임 슬롯 1에서 3의 비트 패턴은 110011이 3번 연속되며, ATM셀들은 타임 슬롯에 순차적으로 매핑되고, E1 프레임의 각 타임 슬롯 3.9μs이므로 첫 번째 타임 슬롯4를 ATM셀의 첫 번째 헤더로 인식하고, 53개의 연속된 타임 슬롯을 추출하면 하나의 ATM셀을 추출하게 되는 것이다.

이러한 방법으로 54타임 슬롯을 두 번째 셀의 첫 번째 헤더로 인식하고, 53바이트의 ATM셀을 추출한다. 같은 방법으로 53바이트의 셀을 연속하여 추출한다. 이 과정에서 타임 슬롯1번과 타임 슬롯16번은 제외한다.

동일한 방법으로 9개의 ATM셀을 추출하면 하나의 멀티-프레임에서의 셀 추출이 끝나게 되며, 이렇게 프레임의 동기신호를 사용하는 방식으로 수신단에서 ATM셀을 찾아내므로 기존과 같이 셀 추출을 위한 복잡한 알고리즘을 수행하지 않아도 되므로 전체적인 하드웨어를 간략하게 설계할 수 있고, 또한 셀 추출 과정에서 발생 빈도가 높은 에러 발생률도 낮추게 된다.

첨부한 도면 제2도는 상기와 같은 본 발명의 전체적인 개념을 적용한 바람직한 실시예로서, ATM셀 경계 식별장치의 블록 구성도이다.

여기서, 참조번호 1은 ATM 계층으로부터 전송된 셀을 버퍼링하는 송신 선입선출부이고, 참조번호 2는 송신 선입선출부(1)에서 얻어지는 셀의 속도 정합을 위한 휴지 셀을 삽입하는 휴지 셀 삽입부이며, 참조번호 3은 상기 휴지 셀 삽입부(2)에서 전송된 셀의 헤더 정보에 의해 헤더 에러 셀을 생성하는 헤더 에러 셀 생성부(3)이다.

그리고 참조번호 4는 상기 헤더 에러 셀 생성부(3)에서 얻어지는 셀의 페이로드를 스크램블링하는 셀 혼화부이며, 참조번호 5는 상기 셀 혼화부(4)에서 얻어지는 셀을 E1 프레임에 맞게 포맷하는 송신 프레이머이고, 참조번호 6은 상기 송신 프레이머(5)에서 얻어지는 송신 프레임을 바이폴라 전송신호로 만들어 전송라인으로 전송하고, 그 전송라인으로부터 얻어지는 E1 프레임은 수신 프레이머(7)에 전달하는 라인 인터페이스부(6)이다.

또한, 참조번호 7은 상기 라인 인터페이스부(6)에서 전송된 E1 프레임의 타임 슬롯에 따라 셀의 경계를 식별하여 헤더 에러 셀을 추출하는 수신 프레이머(7)이고, 참조번호 8은 상기 수신 프레이머(7)에서 추출된 헤더 에러 셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색부이며, 참조번호 9는 상기 헤더 에러 셀 검색부(8)에서 얻어지는 셀을 필터링하여 에러 셀을 처리하는 셀 필터링부이다.

아울러 참조번호 10은 상기 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 각각 얻어지는 헤더 에러 셀 상태와 에러 셀 상태를 모니터링하는 셀상태 모니터링부이고, 참조번호 11은 상기 셀 필터링부(9)를 통한 셀을 디스크램블링하는 셀 역혼화부이며, 참조번호 12는 상기 셀 역혼화부(11)에서 디스크램블링된 셀을 버퍼링하여 ATM계층으로 전송하는 수신 선입선출부(12)이다.

이러한 구성을 갖는 본 발명에 의한 바람직한 실시예는 먼저, 송신 선입선출부(1)에서 ATM 계층으로부터 전송되는 비동기적인 셀을 E1전송로 상으로 매핑하는데 요구되는 시간적인 버퍼링 기능을 수행한다. 따라서 ATM 계층의 동작 클록과 물리계층의 동작 클록을 서로 분리하여 바이트 단위의 데이터를 전달받는 기능을 제공한다.

즉, 송신 선입선출부(1)는 ATM 계층으로부터 바이트 단위 데이터아 이에 동기된 클록 및 제어 신호에 의해 데이터를 전달받게 되며, 이때 쓰기 상태는 4개의 ATM 셀 버퍼 가운데 최소한 1셀 이상의 쓰기 여유가 있을 때 쓰기 가용 상태를 나타낸다.

아울러 휴지 셀 삽입부(2)는 상기 송신 선입선출부(1)에서 버퍼링된 셀에 속도 정합을 위한 휴지 셀(Idle Cell)을 삽입하고, 헤더 에러 셀 생성부(3)는 전달되는 셀 헤더의 처음 4바이트를 이용하여 헤더 에러 제어 셀(HEC)을 생성한 후 헤더의 5번째 영역에 써넣게 된다.

즉, 헤더 에러 셀 생성부(3)는 셀 헤더의 첫 4바이트에 대해 CRC를 생성하여 셀 헤더 5번째 바이트에 삽입하게 되며, 이때 헤더 에러 셀 생성은 전술한 X⁸+ X²+X+1이라는 다항식에 따른다.

다음으로 셀 혼화부(4)는 상기 헤더 에러 셀 생성부(3)로부터 얻어지는 셀 페이로드 정보에 대해 X⁴³+ 1의 자기 동기식 생성 다항식을 사용하여 바이트 단위로 스크램블링하고, 이렇게 페이로드가 스크램블링된 셀은 송신 프레이머(5)에서 E1 프레임 포맷에 맞게 포맷팅된다. 상기 송신 프레이머(5)에서 ATM셀을 E1 프레임에 맞게 포맷팅하는 방법은 주지한 본 발명의 개념에서 상세히 설명했기 때문에 여기서는 중복 설명을 회피하기 위해서 생략한다.

그리고 라인 인터페이스부(6)는 그 포맷팅된 E1 프레임을 바이폴라 전송신호로 변환을 하여 전송라인으로 전송을 하게 된다.

한편, 상기 전송라인으로부터 수신되는 E1 프레임은 상기 라인 인터페이스부(6)를 통한 수신 프레이머(7)에 전달되며, 수신 프레이머(7)는 전송된 E1 프레임의 타임 슬롯에 따라 셀의 경계를 식별하여 셀을 추출한다.

즉, 수신 프레이머(7)는 수신되는 E1 프레임상에서 프레임 동기 신호로 프레임을 찾은 후, 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 3까지의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지한다. 이때 타임 슬롯 1내지 3의 비트 패턴은 110011이 3번 연속되며, ATM셀들은 타임 슬롯에 순차적으로 매핑되어 있으며 E1 프레임의 각 타임 슬롯 3.9μs이므로 첫 번째 타임 슬롯4를 ATM셀의 첫 번째 헤더로 인식하고, 53개의 연속된 타임 슬롯을 추출하면 하나의 ATM셀을 추출할 수 있다.

아울러 헤더 에러 셀 검색부(8)는 그 추출된 헤더 에러 셀을 검색하여 유효셀인지 무효 셀인지를 판별한다. 그리고 헤더 에러 셀 검색부(8)를 통한 셀 필터링부(9)에서 셀 헤더 패턴에 따라 필터링 되어 2개 이상의 에러 셀은 폐기된다. 아울러 에러 검출 모드 상태에서 셀 헤더부의 에러 셀도 폐기되며, 이때 유효 셀 가운데 페이로드를 제외한 셀들을 필터링 할 수 있는데, 이 기능은 셀 정합 기능을 위하여 삽입된 휴지 셀 또는 송신측과 협의된 특정 패턴의 셀들을 제거하여 순수한 서비스 셀들만 후단으로 전달하기 위함이다.

여기서, 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 처리도는 셀의 상태는 셀 상태 모니터링부(10)에 모니터링된다.

그리고 에러가 없는 정상적인 셀은 셀 역혼화부(12)에서 셀 페이로드 정보에 대해 X⁴³+1의 자기 동기식 생성 다항식을 바이트 단위로 디스크램블링하며, 이러게 디스크램블링된 셀은 수신 선입선출부(12)에서 비동기적으로 ATM 계층으로 전달하는데 요구되는 시간적 버퍼링 기능이 수행된 후 ATM 계층으로 전달된다.

즉, ATM 계층의 동작 클록과 물리계층의 동작 클록을 분리하게 되며, ATM 계층은 바이트 단위의 데이터를 전달받게 된다.

이상에서 상세히 설명한 바와 같이 본 발명은 ATM셀을 E1 프레임의 각 타임 슬롯에서 순차적으로 매핑하여 전송하고, 수신단에서는 프레임 동기를 찾은 후 E1 프레임의 타임 슬롯만을 카운트하여 ATM셀을 추출할 수 있으므로, ATM셀의 추출과정이 용이한 효과가 있다.

또한, E1 프레임의 타임 슬롯 카운팅에 의해 셀 경계 식별도 가능하므로, 셀 경계 식별을 위한 부가적인 하드웨어를 줄일 수 있어 전체적인 시스템의 구성을 간략화시킬 수 있는 효과도 있다.

Claims

속도 정합을 위한 휴지 셀 삽입수단, 휴지 셀이 삽입된 ATM셀의 헤더 에러 제어 셀을 생성하는 헤더 에러 셀 생성수단, 헤더 에러 셀 생성수단을 통한 ATM셀의 페이로드를 혼화하는 셀 혼화수단, 수신된 ATM셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색수단, 유효 셀로 판별된 수신 셀만을 역혼화하는 셀역혼화수단을 포함하여 구성된 ATM셀 송, 수신 장치에 있어서, 상기 셀 혼화수단에서 혼화된 ATM셀을 E1 프레임의 멀티 프레임에 다수개 매핑하며, 상기 멀티 프레임에 매핑되는 각 ATM셀을 상기 E1 프레임의 타임 슬롯에 매핑하여 라인 인터페이스수단에 전달해주는 송신 프레이머와; 상기 라인 인터페이스수단에서 수신된 E1 프레임으로부터 프레임 동기 신호를 탐색하고 그 프레임 동기 신호의 탐색후 타임 슬롯 데이터를 검색하여 ATM셀의 시작을 감지하며, 그 시작점 감지후부터 타임 슬롯을 카운트하여 ATL셀의 경계를 식별한 후 ATM셀을 추출하여 상기 헤더 에러 셀 검색수단에 전달해 주는 수신 프레이머를 포함하여 구성된 것을 특징으로 하는 ATM셀 경계 식별장치.
제1항에 있어서, 상기 수신 프레이머는 수신되는 E1 프레임상에서 프레임 동기 신호로 프레임을 찾은 후 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 타임슬롯 3의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지하고, 다음 타임 슬롯 4를 ATM셀의 첫 번째 헤더로 인식한 후 53개의 연속된 타임 슬롯을 추출하여 하나의 ATM셀을 추출하는 것을 특징으로 하는 ATM셀 경계 식별장치.