KR19980040996A - 비동기식전송모드(atm)셀 경계 식별장치 - Google Patents

비동기식전송모드(atm)셀 경계 식별장치 Download PDF

Info

Publication number
KR19980040996A
KR19980040996A KR1019960060253A KR19960060253A KR19980040996A KR 19980040996 A KR19980040996 A KR 19980040996A KR 1019960060253 A KR1019960060253 A KR 1019960060253A KR 19960060253 A KR19960060253 A KR 19960060253A KR 19980040996 A KR19980040996 A KR 19980040996A
Authority
KR
South Korea
Prior art keywords
cell
unit
atm
header
cells
Prior art date
Application number
KR1019960060253A
Other languages
English (en)
Other versions
KR100211918B1 (ko
Inventor
심기평
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960060253A priority Critical patent/KR100211918B1/ko
Priority to US08/933,909 priority patent/US6151320A/en
Priority to JP32000697A priority patent/JP3916743B2/ja
Publication of KR19980040996A publication Critical patent/KR19980040996A/ko
Application granted granted Critical
Publication of KR100211918B1 publication Critical patent/KR100211918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5673—Coding or scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
ATM셀 경계 식별장치
2. 발명이 해결하려고 하는 기술적 과제
종래 ISDN 수신단에서 복잡한 알고리즘과 많은 로직에 의한 하드웨어로 ATM셀을 추출하므로써 발생하는 ATM셀 추출의 복잡화 문제를 해결하고자 한 것임.
3. 발명의 해결방법의 요지
ATM계층으로 부터 전송된 셀의 속도 정합을 위해 휴지 셀을 삽입하는 휴지 셀 삽입부(2)와; 상기 휴지 셀 삽입부(2)에서 전송된 셀의 헤더 정보에 의해 헤더 에러 셀을 생성하는 헤더 에러 셀 생성부(3)와; 상기 헤더 에러 셀 생성부(3)에서 얻어지는 셀의 페이로드를 스크림블링하는 셀 혼화부(4)와; 상기 셀 혼화부(4)에서 얻어지는 셀을 E1프레임에 맞게 포맷하는 송신 프레이머(5)와; 상기 송신 프레이머(5)에서 얻어지는 송신 셀을 바이폴라 전송신호로 만들어 전송라인으로 전송하고, 그 전송라인으로 부터 얻어지는 셀은 수신 프레이머(7)에 전달하는 라인 인터페이스부(6)와, 상기 라인 인터페이스부(6)에서 전송된 셀의 타임슬롯에 따라 셀의 경계를 식별하여 헤더 에러 셀을 추출하는 수신 프레이머(7)와; 상기 수신 프레이머(7)에서 추출된 헤더 에러 셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색부(8)와; 상기 헤더 에러 셀 검색부(8)에서 얻어지는 셀을 필터링하여 에러 셀을 처리하는 셀 필터링부(9)와; 상기 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 각각 얻어지는 헤더 에러 셀 상태와 에러 셀 상태를 모니터링하는 셀상태 모니터링부(10)와; 상기 셀 필터링부(9)를 통한 셀을 디스크램블링하여 ATM계층으로 전송하는 셀 역혼화부(11)로 이루어짐을 특징으로 한 것이다.
4. 발명의 중요한 용도
ISDN시스템의 수신단에서 ATM셀을 추출하는데 적용되는 것임.

Description

비동기식전송모드(ATM)셀 경계 식별장치
일반적으로, ATM셀들을 DS1E 프레임에 매핑시켜서 전송할 경우에 송신단에서는 ATM계층에서 전달받은 셀에 대해 헤더 에러 셀(HEC)를 생성, 삽입하고 휴지 셀을 삽입하여 물리계층의 속도를 맞추어 DS1E프레이머로 전달한다. 수신단에서 DS1E 페이로드로부터 셀 스트림을 추출하는 경우에는 DS1E프레이머에서 전달받은 신호로부터 ATM셀의 경계를 추출하고 휴지 셀 및 헤드 에러 셀을 제거한 후 유효 셀만을 ATM계층으로 전달한다.
이러한 물리 계층 셀의 송수신 처리과정 중에서 수신단에서의 셀을 추출하는 과정은 상당히 복잡한 알고리즘을 수행하여야 하며, 하드웨어적으로도 많은 로직을 써야 하므로 설계가 복잡하다는 단점이 있다.
여기서, ATM셀의 추출과정에서 정확히 셀을 추출하지 못하면 셀 에러가 발생하여 해당 셀을 폐기해야 하므로 정보의 손실이 발생하게 되어 시스템의 성능을 저하시키게 된다.
따라서 본 발명은 상기와 같이 수신단의 셀 추출시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서, 본 발명의 목적은 ATM셀을 E1프레임의 각 타임슬롯에 순차적으로 매핑하여 전송하므로써 ATM셀의 추출과정을 용이하게 하고 에러 발생을 방지하도록 한 비동기식전송모드(ATM)셀 경계 식별장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, ATM계층으로 부터 전송된 송신할 셀에 속도 정합을 위한 휴지 셀을 삽입하는 휴지 셀 삽입부와; 상기 휴지 셀 삽입부에서 전송된 셀의 헤더 정보에 의해 헤더 에러 셀을 생성하는 헤더 에러 셀 생성부와; 상기 헤더 에러 셀 생성부에서 얻어지는 셀의 페이로드를 스크램블링하는 셀 혼화부와; 상기 셀 혼화부에서 얻어지는 셀을 E1프레임에 맞게 포맷하는 송신 프레이머와; 상기 송신 프레이머에서 얻어지는 송신 셀을 바이폴라 전송신호로 만들어 전송라인으로 전송하고, 그 전송라인으로 부터 얻어지는 셀은 수신 프레이머에 전달하는 라인 인터페이스부와; 상기 라인 인터페이스부에서 전송된 셀의 타임슬롯에 따라 셀의 경계를 식별하여 헤더 에러 셀을 추출하는 수신 프레이머와; 상기 수신 프레이머에서 추출된 헤더 에러 셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색부와; 상기 헤더 에러 셀 검색부에서 얻어지는 셀을 필터링하여 에러 셀을 처리하는 셀 필터링부와; 상기 헤더 에러 셀 검색부 및 셀 필터링부에서 각각 얻어지는 헤더 에러 셀 상태와 에러 셀 상태를 모니터링하는 셀상태 모니터링부와; 상기 셀 필터링부를 통한 셀을 디스크램블링하여 ATM계층으로 전송하는 셀 역혼화부로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
도 1은 일반적인 ATM셀 전송을 위한 E1프레임 구조도,
도 2는 본 발명에 의한 ATM셀 경계 식별장치 블록 구성도.
*도면의 주요 부분에 대한 부호의 설명*
2; 휴지 셀 삽입부3; 헤더 에러 셀 생성부
4; 셀 혼화부5; 송신 프레이머
7; 수신 프레이머8; 헤더 에러 셀 검색부
9; 셀 필터링부11; 셀 역혼화부
도 2는 본 발명에 의한 ATM셀 경계 식별장치 블록 구성도이다.
도시된 바와 같이, ATM계층으로 부터 전송된 셀을 버퍼링하는 송신 선입선출부(1)와, 상기 송신 선입선출부(1)에서 얻어지는 셀에 속도 정합을 위해 휴지 셀을 삽입하는 휴지 셀 삽입부(2)와; 상기 휴지 셀 삽입부(2)에서 전송된 셀의 헤더 정보에 의해 헤더 에러 셀을 생성하는 헤더 에러 셀 생성부(3)와; 상기 헤더 에러 셀 생성부(3)에서 얻어지는 셀의 페이로드를 스크램블링하는 셀 혼화부(4)와; 상기 셀 혼화부(4)에서 얻어지는 셀을 E1프레임에 맞게 포맷하는 송신 프레이머(5)와; 상기 송신 프레이머(5)에서 얻어지는 송신 셀을 바이폴라 전송신호로 만들어 전송라인으로 전송하고, 그 전송라인으로 부터 얻어지는 셀은 수신 프레이머(7)에 전달하는 라인 인터페이스부(6)와, 상기 라인 인터페이스부(6)에서 전송된 셀의 타임슬롯에 따라 셀의 경계를 식별하여 헤더 에러 셀을 추출하는 수신 프레이머(7)와; 상기 수신 프레이머(7)에서 추출된 헤더 에러 셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색부(8)와; 상기 헤더 에러 셀 검색부(8)에서 얻어지는 셀을 필터링하여 에러 셀을 처리하는 셀 필터링부(9)와; 상기 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 각각 얻어지는 헤더 에러 셀 상태와 에러 셀 상태를 모니터링하는 셀상태 모니터링부(10)와; 상기 셀 필터링부(9)를 통한 셀을 디스크램블링하는 셀 역혼화부(11)와, 상기 셀 역혼화부(11)에서 디스클램블링된 셀을 버퍼링하여 ATM계층으로 전송하는 수신 선입선출부(12)로 구성 되었다.
이와 같이 구성된 본 발명에 의한 ATM셀 경계 식별장치의 작용을 첨부한 도면 도 1을 참조하여 설명하면 다음과 같다.
먼저, 본 발명에 적용되는 ATM셀의 전송을 위한 E1(2.048Mbps)전송 프레임 포맷은 도 1에 도시된 바와 같다. 즉, ITU-T G.704에 의한 E1프레임은 256비트를 한 프레임으로 하며, 연속된 16프레임으로 하나의 멀티프레임을 구성한다. 각 프레임은 32개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 8비트이다. 타임 슬롯 0번은 프레임 오버헤드로 사용되고 타임 슬롯 16은 신호전송을 위해 할당되었다.
E1프레임을 이용하여 ATM셀을 전송할 경우 송신단의 ATM 물리계층의 기능은 ATM계층에서 내려온 속도 정합을 위해 휴지 셀을 삽입하고, 헤더 에러 셀 생성 과정을 거쳐 셀 페이로드를 스크램블링 한 후 E1프레임의 정보 필드에 순차적으로 실어서 전송하는 것이다.
도 1은 ATM셀이 E1프레임의 정보 필드에 매핑되는 위치를 보여주고 있다.
즉, 첫 번째 셀을 E1프레임의 타임 슬롯(TS)4에 매핑한다. 한 셀을 53바이트이므로 두 번째 셀은 53바이트 뒤에 위치하며, E1의 멀티 프레임중에서 오버헤드의 타임 슬롯 0번과 신호 전송에 사용되는 타임 슬롯 16을 제외한 정보 필드는 총 3840비트가 된다.
따라서 9개의 ATM셀을 순차적으로 매핑하면 3816비트이므로 3바이트(24비트)가 남게 되는데, 이 여역은 셀의 시작을 알리기 위한 영역으로 스타트 오브 셀을 나타내는 비트(Reserved bits)로 사용하며, 위치는 타임 슬롯 1에서 3까지를 사용한다. 타임 슬롯 103의 비트 패턴은 00110011의 3번 연속으로 한다.
수신단에서는 E1프레임상에서 프레임 동기 신호로 프레임을 찾은 후 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 3까지의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지한다. 타임 슬롯 1-3의 비트패턴은 00110011의 3번 연속되며, ATM셀들은 타임 슬롯에 순차적으로 매핑되어 있고, E1프레임의 각 타임 슬롯은 3.9㎲이므로 첫 번째 타임 슬롯4를 ATM셀의 첫 번째 헤더로 인식하고, 53개의 연속된 타임 슬롯을 추출하면 하나의 ATM셀을 추출하게 되는 것이다.
다음으로 54타임 슬롯을 두 번째 셀의 첫 번째 헤더로 인식하고 53바이트의 ATM셀을 추출한다. 같은 방법으로 53바이트의 셀을 연속하여 추출한다. 이 과정에서 타임슬롯 1번과 타임슬롯 16번은 제외한다.
상기한 방법으로 9개의 셀을 추출하면 하나의 멀티프레임이 끝나게 되며, 이렇게 프레임의 동기신호를 사용하는 방식으로 수신단에서 ATM셀을 찾아 내므로 알고리즘을 수행하지 않아도 되어 전체적인 하드웨어를 간략하게 설계할 수 있고, 또한 셀 추출과정에서 발생 빈도가 높은 에러 발생율도 낮추게 된다.
도 2는 상기한 본 발명을 실제로 적용한 실시예이다.
먼저, 송신 선입선출부(1)는 ATM계층으로부터 전송되는 비동기적인 셀을 E1전송로상으로 매핑하는데 요구되는 시간적 버퍼링 기능을 수행한다. 따라서 ATM계층의 동작 클럭과 물리계층의 동작 클럭을 서로 분리하여 바이트 단위의 데이터를 전달받는 기능을 제공하는 것이다.
즉, 송신 선입선출부(1)는 ATM계층으로부터 바이트 단위 데이터와 이에 동기된 클럭 및 제어 신호에 의해 데이터를 전달받게 되며, 이때 쓰기 상태는 4개의 ATM셀 버퍼 가운데 최소한 1셀 이상의 쓰기 여유가 있을 때 쓰기 가용상태를 나타낸다.
아울러 휴지 셀 삽입부(2)는 상기 송신 선입선출부(1)에서 버퍼링된 셀에 속도 정합을 위한 휴지 셀(Idle Cell)을 삽입하고, 헤더 에러 셀생성부(3)는 전달되는 셀의 헤더의 처음 4바이트를 이용하여 헤더 에러 셀(HEC)을 생성한 후 헤더의 5번째 영역에 써넣게 된다.
즉, 헤더 에러 셀 생성부(3)는 셀 헤더의 첫 4바이트에 대해 CRC를 생성하여 셀 헤더 5번째 바이트에 삽입하게 되며, 이때 헤더 에러 셀 생성은 X8+ X2+ X + 1이라는 다항식을 따른다.
다음으로 셀 혼화부(4)는 상기한 헤더 에러 셀 생성부(3)로부터 얻어지는 셀 페이로드 정보에 대해 X43+ 1의 자기동기식 생성 다항식을 사용하여 바이트 단위로 스크램블링하고, 이렇게 페이로드가 스크램블링된 셀은 송신 프레이머(5)에서 E1프레임 포맷에 맞게 포맷팅된다.
그러면 라인 인터페이스부(6)는 그 포맷팅된 셀을 바이폴라 전송신호로 변환을 하여 전송라인으로 전송을 하게 되는 것이다.
한편, 상기한 전송라인으로부터 수신되는 셀들은 상기한 라인 인터페이스부(6)를 통한 후 수신 프레이머(7)에 전달되며, 수신 프레이머(7)는 타임 슬롯에 따라 셀의 경계를 식별하여 셀을 추출한다.
즉, 수신 프레이머(7)는 E1프레임상에서 프레임 동기 신호로 프레임을 찾은 후 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 3까지의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지한다. 이때 타임 슬롯 1-3의 비트패턴은 00110011이 3번 연속되며, ATM셀들은 타임 슬롯에 순차적으로 매핑되어 있으며 E1프레임의 각 타임슬롯은 3.9㎲이므로 첫 번째 타임 슬롯4를 ATM셀의 첫 번째 헤더로 인식하고, 53개의 연속된 타임 슬롯을 추출하면 하나의 ATM셀을 추출하게 되는 것이다.
아울러 헤더 에러 셀 검색부(8)는 그 추출된 헤더 에러 셀을 검색하여 유효 셀인지 무효 셀 인지를 판별한다. 그리고 헤더 에러 셀 검색부(8)를 통한 셀은 셀 필터링부(9)에서 셀 헤더 패턴에 따라 필터링되어 2개 이상의 에러 셀은 폐기된다.
아울러 에러 검출 모드 상태에서 셀 헤더부의 에러 셀도 폐기되며, 이때 유효 셀 가운데 페이로드를 제외한 헤더 바이트들의 값을 중앙처리장치(도면에는 미도시)의 제어에 의해 특정 패턴의 셀들을 필터링하게 되는 것이다.
이 기능은 셀 정합 기능을 위하여 삽입된 휴지 셀 또는 송신측과 협의된 특정 패턴의 셀들을 순수한 서비스 셀들만 전달하게 된다.
이때 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 처리되는 셀의 상태는 셀상태 모니터링부(10)에 모니터링된다.
그리고 에러가 없는 정상적인 셀은 셀 역혼화부(12)에서 셀 페이로드 정보에 의해 X43+ 1의 자기동기식 생성 다항식을 바이트 단위로 디스크램블링되며, 이렇게 다시크램블링된 셀은 수신 선입선출부(12)에서 비동기적으로 ATM계층으로 전달하는데 요구되는 시간적 버퍼링 기능이 수행된 후 ATM계층으로 전달된다.
즉, ATM게층의 동작 클럭과 물리계층의 동작 클럭을 분리하게 되며, ATM계층은 바이트 단위의 데이터를 전달받게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 ATM셀을 E1프레임의 각 타임슬롯에 순차적으로 매핑하여 전송하므로써 수신단에서 ATM셀의 추출과정이 용이한 효과가 있으며, 더불어 셀 경계 식별이 용이하므로 부가적인 하드웨어도 줄일 수 있어 전체적인 구성을 간략화시킬 수 있는 효과가 있다.
본 발명은 ISDN의 비동기식전송모드(ATM)셀 경계 식별에 관한 것으로, 특히 ATM셀을 El프레임의 각 타임슬롯에 순차적으로 매핑하여 전송하므로써 수신단에서 ATM셀의 추출과정을 용이하게 하고 에러 발생을 방지하도록 한 비동기식전송모드(ATM)셀 경계 식별장치에 관한 것이다.

Claims (4)

  1. 데이터를 ATM셀로 만들어 프레임의 페이로드에 매핑하여 전송하는 통신 시스템에 있어서,
    ATM계층으로 부터 전송된 셀의 속도 정합을 위해 휴지 셀을 삽입하는 휴지 셀 삽입부(2)와; 상기 휴지 셀 삽입부(2)에서 전송된 셀의 헤더 정보에 의해 헤더 에러 셀을 생성하는 헤더 에러 셀 생성부(3)와; 상기 헤더 에러 셀 생성부(3)에서 얻어지는 셀의 페이로드를 스크램블링하는 셀 혼화부(4)와; 상기 셀 혼화부(4)에서 얻어지는 셀을 E1프레임에 맞게 포맷하는 송신 프레이머(5)와; 상기 송신 프레이머(5)에서 얻어지는 송신 셀을 바이폴라 전송신호로 만들어 전송라인으로 전송하고, 그 전송라인으로 부터 얻어지는 셀은 수신 프레이머(7)에 전달하는 라인 인터페이스부(6)와, 상기 라인 인터페이스부(6)에서 전송된 셀의 타임슬롯에 따라 셀의 경계를 식별하여 헤더 에러 셀을 추출하는 수신 프레이머(7)와; 상기 수신 프레이머(7)에서 추출된 헤더 에러 셀을 검색하여 유효 또는 무효 셀을 판별하는 헤더 에러 셀 검색부(8)와; 상기 헤더 에러 셀 검색부(8)에서 얻어지는 셀을 필터링하여 에러 셀을 처리하는 셀 필터링부(9)와; 상기 헤더 에러 셀 검색부(8) 및 셀 필터링부(9)에서 각각 얻어지는 헤더 에러 셀 상태와 에러 셀 상태를 모니터링하는 셀상태 모니터링부(10)와; 상기 셀 필터링부(9)를 통한 셀을 디스크램블링하여 ATM계층으로 전송하는 셀 역혼화부(11)를 포함하여 구성된 것을 특징으로 하는 비동기식전송(ATM)셀 경계 식별장치.
  2. 제 1 항에 있어서,
    상기 헤더 에러 셀 생성부(3)는 입력되는 셀 헤더의 처음 4바이트를 이용하여 CRC를 생성하고 그 생성한 CRC를 셀 헤더 5번째 바이트에 삽입하는 것을 특징으로 하는 비동기식전송모드(ATM)셀 경계 식별장치.
  3. 제 1 항에 있어서,
    셀 혼화부(4)는 셀 페이로드 정보에 대해 X43+ 1의 자기동기식 생성 다항식을 사용하여 바이트 단위로 스크램블링하는 것을 특징으로 하는 비동기식전송모드(ATM)셀 경계 식별장치.
  4. 제 1 항에 있어서,
    상기 수신 프레이머(7)는 E1프레임상에서 프레임 동기 신호로 프레임을 찾은 후 타임 슬롯 0의 프레임 비트인 8비트 C0011011을 식별한 다음 타임 슬롯 1에서 3까지의 3바이트를 검색하여 ATM셀의 첫 번째 셀이 시작됨을 감지하고, 첫 번째 타임 슬롯4를 ATM셀의 첫 번째 헤더로 인식한 후 53개의 연속된 타임 슬롯을 추출하여 하나의 ATM셀을 추출하는 것을 특징으로 하는 비동기식전송모드(ATM)셀 경계 식별장치.
KR1019960060253A 1996-11-30 1996-11-30 비동기식전송모드셀 경계 식별장치 KR100211918B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960060253A KR100211918B1 (ko) 1996-11-30 1996-11-30 비동기식전송모드셀 경계 식별장치
US08/933,909 US6151320A (en) 1996-11-30 1997-09-23 Apparatus and method for identifying boundary of asynchronous transfer mode cell
JP32000697A JP3916743B2 (ja) 1996-11-30 1997-11-20 Ａｔｍセル境界識別装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960060253A KR100211918B1 (ko) 1996-11-30 1996-11-30 비동기식전송모드셀 경계 식별장치

Publications (2)

Publication Number Publication Date
KR19980040996A true KR19980040996A (ko) 1998-08-17
KR100211918B1 KR100211918B1 (ko) 1999-08-02

Family

ID=19484942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960060253A KR100211918B1 (ko) 1996-11-30 1996-11-30 비동기식전송모드셀 경계 식별장치

Country Status (3)

Country Link
US (1) US6151320A (ko)
JP (1) JP3916743B2 (ko)
KR (1) KR100211918B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300356B1 (ko) * 1999-07-31 2001-09-29 윤종용 비동기전송모드 회선 에뮬레이션 장치 및 방법
KR100428683B1 (ko) * 2001-07-23 2004-04-28 엘지전자 주식회사 지에프피 수신 프레임의 경계식별 장치 및 그 방법
KR20040048760A (ko) * 2002-12-04 2004-06-10 삼성전자주식회사 싱크로너스 에스램을 이용한 다중채널 일반 프레이밍 절차프레임 경계 검출 회로
KR100539668B1 (ko) * 2001-07-05 2005-12-28 엘지전자 주식회사 동기식 전송시스템의 디에스 쓰리 유엔아이장치의에이티엠셀 경계식별장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290999B1 (ko) * 1997-06-11 2001-07-12 윤종용 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법
US7126950B2 (en) * 2000-02-14 2006-10-24 Nec Corporation Method and system for transmission and reception of asynchronously multiplexed signals
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
GB0101704D0 (en) * 2001-01-23 2005-03-30 Bae Sys Defence Sys Ltd Improvements in ATM data transmission systems
FR2825866B1 (fr) * 2001-06-12 2003-09-12 France Telecom Procede de transport de paquets a longueur variable dans des trames de circuits temporels
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
KR101166734B1 (ko) * 2003-06-02 2012-07-19 퀄컴 인코포레이티드 고속 데이터 레이트를 위한 신호 프로토콜 및 인터페이스의 생성 및 구현
US20050031026A1 (en) * 2003-08-07 2005-02-10 Huaiyu Zeng Hybrid computer modem
JP2007507918A (ja) 2003-08-13 2007-03-29 クゥアルコム・インコーポレイテッド さらに高速なデータレート用の信号インタフェース
KR100973103B1 (ko) 2003-09-10 2010-08-02 콸콤 인코포레이티드 고속 데이터 인터페이스
AU2004306903C1 (en) 2003-10-15 2009-01-22 Qualcomm Incorporated High data rate interface
AU2004307162A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
KR100915250B1 (ko) 2003-11-12 2009-09-03 콸콤 인코포레이티드 향상된 링크 제어를 제공하는 고속 데이터 레이트 인터페이스
WO2005053272A1 (en) 2003-11-25 2005-06-09 Qualcomm Incorporated High data rate interface with improved link synchronization
EP2247070B1 (en) 2003-12-08 2013-09-25 QUALCOMM Incorporated High data rate interface with improved link synchronization
EP2375676B1 (en) 2004-03-10 2013-06-26 Qualcomm Incorporated High data rate interface apparatus and method
EP1735986B1 (en) 2004-03-17 2013-05-22 Qualcomm, Incorporated High data rate interface apparatus and method
BRPI0509147A (pt) 2004-03-24 2007-09-11 Qualcomm Inc equipamentos e método para interface de alta taxa de dados
DE102004044785A1 (de) * 2004-04-10 2005-10-27 Leica Microsystems Semiconductor Gmbh Vorrichtung und Verfahren zur Bestimmung von Positionierkoordinaten für Halbleitersubstrate
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
KR100926658B1 (ko) 2004-06-04 2009-11-17 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
CN101803308B (zh) 2007-09-26 2013-02-13 日本电气株式会社 传输装置、传输系统和传输方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088983A (ja) * 1994-06-15 1996-01-12 Fujitsu Ltd 装置間ディジタル信号伝送方法並びにディジタル信号送受信装置，ディジタル信号送信装置及びディジタル信号受信装置
US5710756A (en) * 1995-02-13 1998-01-20 Netro Corporation Burst-error resistant ATM microwave link and network
US5742765A (en) * 1996-06-19 1998-04-21 Pmc-Sierra, Inc. Combination local ATM segmentation and reassembly and physical layer device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300356B1 (ko) * 1999-07-31 2001-09-29 윤종용 비동기전송모드 회선 에뮬레이션 장치 및 방법
KR100539668B1 (ko) * 2001-07-05 2005-12-28 엘지전자 주식회사 동기식 전송시스템의 디에스 쓰리 유엔아이장치의에이티엠셀 경계식별장치
KR100428683B1 (ko) * 2001-07-23 2004-04-28 엘지전자 주식회사 지에프피 수신 프레임의 경계식별 장치 및 그 방법
KR20040048760A (ko) * 2002-12-04 2004-06-10 삼성전자주식회사 싱크로너스 에스램을 이용한 다중채널 일반 프레이밍 절차프레임 경계 검출 회로

Also Published As

Publication number Publication date
KR100211918B1 (ko) 1999-08-02
US6151320A (en) 2000-11-21
JPH10173658A (ja) 1998-06-26
JP3916743B2 (ja) 2007-05-23

Similar Documents

Publication Publication Date Title
KR19980040996A (ko) 비동기식전송모드(atm)셀 경계 식별장치
US5568486A (en) Integrated user network interface device
KR100457952B1 (ko) Sonet 경로／atm 물리 계층 송신／수신 프로세서
US7593411B2 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US7630399B2 (en) Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode
US6820159B2 (en) Bus interface for transfer of SONET/SDH data
KR100871218B1 (ko) 이동통신 시스템에서 기지국의 주 장치와 원거리 장치간데이터 송/수신 장치
JP2003101502A (ja) 多重転送システム及び装置
CA2453738C (en) Transmission system for efficient transmission of protocol data
US6823137B2 (en) Optical line protection device and optical line protection method
US6714531B1 (en) Method and device for avoiding error of pointer process in SDH radio communication
US6721336B1 (en) STS-n with enhanced granularity
US20020114348A1 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
KR970002714B1 (ko) Atm 물리 계층 가입자 액세스 처리기
CN219659830U (zh) 一种高速多业务芯片间传输接口
CN219780122U (zh) 一种多路e1业务芯片间传输接口
KR100271305B1 (ko) 광 가입자 전송장치에서의 관리단위신호 프레임 정렬장치
JP3189057B2 (ja) キャリアリレー信号伝送方法および装置
KR100255807B1 (ko) 수요밀집형 광 가입자 전송장치의 광 송수신장치
KR910005502B1 (ko) 중규모 isdn 가입자 다중장치의 가입자측 u 인터페이스 채널장치
JP2770790B2 (ja) Ｓｏｈ終端回路
KR0179505B1 (ko) 저속 스위칭을 위한 티유 신호의 프레임 정렬기
JP2976732B2 (ja) 同期光多重化装置
KR950008216B1 (ko) 동기 전송 모듈-1(stm-1) 신호 처리 장치
KR0154564B1 (ko) 광케이블텔레비젼망의 가입자 단말장치용 다중/역다중화장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee