JP2770790B2 - Ｓｏｈ終端回路 - Google Patents
Ｓｏｈ終端回路Info
- Publication number
- JP2770790B2 JP2770790B2 JP15250795A JP15250795A JP2770790B2 JP 2770790 B2 JP2770790 B2 JP 2770790B2 JP 15250795 A JP15250795 A JP 15250795A JP 15250795 A JP15250795 A JP 15250795A JP 2770790 B2 JP2770790 B2 JP 2770790B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- stm
- frame
- msoh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はＳＯＨ(Section Over He
ad：セクションオーバヘッド）終端回路に関し、特に同
期ディジタルハイアラーキ(Synchronous Digital Hiera
chy,以下ＳＤＨと略称する）無線伝送システムにおい
て、対向する無線伝送システムがＳＴＭ−Ｎ(Synchrono
us Transport Module-N)リング構成に含まれる場合にあ
って伝送される同期多重信号としてのＳＴＭ−Ｎ信号の
含むＳＯＨの終端を行うＳＯＨ終端回路に関する。
ad：セクションオーバヘッド）終端回路に関し、特に同
期ディジタルハイアラーキ(Synchronous Digital Hiera
chy,以下ＳＤＨと略称する）無線伝送システムにおい
て、対向する無線伝送システムがＳＴＭ−Ｎ(Synchrono
us Transport Module-N)リング構成に含まれる場合にあ
って伝送される同期多重信号としてのＳＴＭ−Ｎ信号の
含むＳＯＨの終端を行うＳＯＨ終端回路に関する。
【０００２】
【従来の技術】従来のＳＯＨ終端回路の基本的構成を図
２に示す。図２に示すＳＯＨ終端回路は、フレーム同期
を確立し、また入力信号のスクランブルを解除してＲＳ
ＯＨ（Regenerator SOH)は分離するＲＳＯＨ分離回路10
1と、ＭＳＯＨ（Multiplex SOH)の分離を行い、分離し
た回線劣化情報としてのＢ２バイトとＢＩＰ（Bit Inte
rleaved Parity) −２４による演算結果との比較に基づ
く誤り検出を行い、回線切替用に供する切替制御情報と
してのＫ１・Ｋ２バイトを出力するとともにメインデー
タとしてのペイロード信号を出力するＭＳＯＨ分離回路
202 と、ＭＳＯＨ分離回路202 の出力するペイロード信
号を装置内クロックおよびフレームへ乗せ換えるポイン
タ処理を行うポインタ処理回路103 と、ポインタ処理さ
れて入力するペイロード信号にパリティ演算結果Ｂ２バ
イトなどを含むＭＳＯＨを多重化しＳＴＭ−Ｎ信号とし
て出力するＭＳＯＨ多重回路204 と、入力するＳＴＭ−
Ｎ信号にＲＳＯＨ多重化し、スクランブル処理を施して
伝送路に送出するＲＳＯＨ多重回路105 とを備える。
２に示す。図２に示すＳＯＨ終端回路は、フレーム同期
を確立し、また入力信号のスクランブルを解除してＲＳ
ＯＨ（Regenerator SOH)は分離するＲＳＯＨ分離回路10
1と、ＭＳＯＨ（Multiplex SOH)の分離を行い、分離し
た回線劣化情報としてのＢ２バイトとＢＩＰ（Bit Inte
rleaved Parity) −２４による演算結果との比較に基づ
く誤り検出を行い、回線切替用に供する切替制御情報と
してのＫ１・Ｋ２バイトを出力するとともにメインデー
タとしてのペイロード信号を出力するＭＳＯＨ分離回路
202 と、ＭＳＯＨ分離回路202 の出力するペイロード信
号を装置内クロックおよびフレームへ乗せ換えるポイン
タ処理を行うポインタ処理回路103 と、ポインタ処理さ
れて入力するペイロード信号にパリティ演算結果Ｂ２バ
イトなどを含むＭＳＯＨを多重化しＳＴＭ−Ｎ信号とし
て出力するＭＳＯＨ多重回路204 と、入力するＳＴＭ−
Ｎ信号にＲＳＯＨ多重化し、スクランブル処理を施して
伝送路に送出するＲＳＯＨ多重回路105 とを備える。
【０００３】このような構成の従来のＳＯＨ終端回路の
動作は、次のとおりである。即ち、ＲＳＯＨ分離回路10
1 は、入力するＳＴＭ−Ｎ信号１１中のフレーム同期バ
ーストによってフレーム同期を確立し、ＩＴＵ−Ｔ勧告
で規定されている基準に基づいてデスクランブル処理お
よびＲＳＯＨの分離を行い、送出データであるＳＴＭ−
Ｎ信号１１のフレーム先頭を示し、且つ当該回路での全
ての処理の基準とするフレームパルスとしてのＦパルス
１２とともに、ＲＳＯＨを分離したＳＴＭ−Ｎ信号１３
を出力する。分離されたＲＳＯＨは、図示しない装置内
別回路に供給される。
動作は、次のとおりである。即ち、ＲＳＯＨ分離回路10
1 は、入力するＳＴＭ−Ｎ信号１１中のフレーム同期バ
ーストによってフレーム同期を確立し、ＩＴＵ−Ｔ勧告
で規定されている基準に基づいてデスクランブル処理お
よびＲＳＯＨの分離を行い、送出データであるＳＴＭ−
Ｎ信号１１のフレーム先頭を示し、且つ当該回路での全
ての処理の基準とするフレームパルスとしてのＦパルス
１２とともに、ＲＳＯＨを分離したＳＴＭ−Ｎ信号１３
を出力する。分離されたＲＳＯＨは、図示しない装置内
別回路に供給される。
【０００４】ＭＳＯＨ分離回路202 は、入力したＳＴＭ
−Ｎ信号１３からＭＳＯＨを分離し、送出データの先頭
を示すＦパルス１４とともにメインデータとしてのペイ
ロード信号１５を出力する。分離されたＭＳＯＨは分離
されたＲＳＯＨと同様に図示しない装置内別回路にて処
理される。ポインタ処理回路103 は、入力したＦパルス
１４およびペイロード信号１５と装置内での基準とする
フレームである装置内フレームの先頭を示す装置内Ｆパ
ルス１９と装置内での基準とする同期クロックである装
置内同期クロック２０とにより、ペイロード信号のポイ
ンタ値の付替あるいはジャスティフィケーション(justi
fication）を実施し、装置内同期クロック２０に同期し
た送出データのペイロード信号２２を、その先頭を示す
Ｆパルス２１とともに出力する。
−Ｎ信号１３からＭＳＯＨを分離し、送出データの先頭
を示すＦパルス１４とともにメインデータとしてのペイ
ロード信号１５を出力する。分離されたＭＳＯＨは分離
されたＲＳＯＨと同様に図示しない装置内別回路にて処
理される。ポインタ処理回路103 は、入力したＦパルス
１４およびペイロード信号１５と装置内での基準とする
フレームである装置内フレームの先頭を示す装置内Ｆパ
ルス１９と装置内での基準とする同期クロックである装
置内同期クロック２０とにより、ペイロード信号のポイ
ンタ値の付替あるいはジャスティフィケーション(justi
fication）を実施し、装置内同期クロック２０に同期し
た送出データのペイロード信号２２を、その先頭を示す
Ｆパルス２１とともに出力する。
【０００５】ＭＳＯＨ多重回路204 は、入力したペイロ
ード信号２２に対してパリティ演算結果に基づくＢ２バ
イトであるパリティ演算結果Ｂ２バイト等のＭＳＯＨの
多重化を行い、送出データの先頭を示すＦパルス２５と
ともにＳＴＭ−Ｎ信号２８として出力する。ＲＳＯＨ多
重回路105 は、入力したＦパルス２５およびＳＴＭ−Ｎ
信号２８にＲＳＯＨを多重化し、スクランブル処理を施
したＳＴＭ−Ｎ信号２９を出力する。
ード信号２２に対してパリティ演算結果に基づくＢ２バ
イトであるパリティ演算結果Ｂ２バイト等のＭＳＯＨの
多重化を行い、送出データの先頭を示すＦパルス２５と
ともにＳＴＭ−Ｎ信号２８として出力する。ＲＳＯＨ多
重回路105 は、入力したＦパルス２５およびＳＴＭ−Ｎ
信号２８にＲＳＯＨを多重化し、スクランブル処理を施
したＳＴＭ−Ｎ信号２９を出力する。
【０００６】
【発明が解決しようとする課題】この従来のＳＯＨ終端
回路は、対向する無線伝送システムがＳＴＭ−Ｎリング
構成に含まれている場合には、ＭＳＯＨがＳＴＭ−Ｎ多
重化装置と無線装置との間で完全に終端されるため、Ｓ
ＴＭ−Ｎリングプロテクションの切替が、パスＡＩＳ(A
larm Indication Signal）が発動されるような回線断状
態に至るまで実行されない状態が生起することが避けら
れないという欠点がある。
回路は、対向する無線伝送システムがＳＴＭ−Ｎリング
構成に含まれている場合には、ＭＳＯＨがＳＴＭ−Ｎ多
重化装置と無線装置との間で完全に終端されるため、Ｓ
ＴＭ−Ｎリングプロテクションの切替が、パスＡＩＳ(A
larm Indication Signal）が発動されるような回線断状
態に至るまで実行されない状態が生起することが避けら
れないという欠点がある。
【０００７】本発明の目的は、上述した欠点を解決し、
回線劣化情報（Ｂ２バイト）および切替制御情報（Ｋ
１，Ｋ２バイト）を無線伝送システムを介してもＳＴＭ
−Ｎ多重化装置間で授受でき、ＳＴＭ−Ｎリングプロテ
クションを常時可能とするＳＯＨ終端回路を提供するこ
とにある。
回線劣化情報（Ｂ２バイト）および切替制御情報（Ｋ
１，Ｋ２バイト）を無線伝送システムを介してもＳＴＭ
−Ｎ多重化装置間で授受でき、ＳＴＭ−Ｎリングプロテ
クションを常時可能とするＳＯＨ終端回路を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明は、上述した目的
を達成するために次の手段構成を有する。即ち、ＳＯＨ
終端回路に関する本発明の第１の構成は、同期ディジタ
ルハイアラーキにおける同期伝送モジュールＳＴＭ−Ｎ
信号を入力し、対向する無線伝送システムがＳＴＭ−Ｎ
リング構成に含まれる場合にあっても無線伝送システム
を介してＳＴＭ−Ｎ多重化装置間で誤り検出に供する回
線劣化情報としてＢ２バイトと回線切替に供する切替制
御情報としてのＫ１，Ｋ２バイトの授受を確保してＳＴ
Ｍ−Ｎリングプロテクションを可能とするＳＯＨ終端回
路であって下記に示す（イ）ないし（ト）の各構成を備
える。 （イ）同期伝送モジュールＳＴＭ−Ｎ信号を入力し、前
記ＳＴＭ−Ｎ信号の含むフレーム同期バイトに基づいて
フレーム同期を確立し、入力のデスクランブルおよびＲ
ＳＯＨの分離を行って送出データのフレームの先頭を示
すフレームパルスとＲＳＯＨを分離したＳＴＭ−Ｎ信号
とを送出するＲＳＯＨ分離回路 （ロ）前記ＲＳＯＨ分離回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号からＭ
ＳＯＨを分離し、分離されたＭＳＯＨの含む回線劣化情
報としてのＢ２バイトとこのＢ２バイトを対象とするＢ
ＩＰ−２４演算結果との比較に基づき得られる誤り検出
情報および回線切替制御情報としてのＫ１，Ｋ２バイト
信号を送出するとともに送出データのフレームの先頭を
示すフレームパルスおよびメインデータとしてのペイロ
ード信号を送出するＭＳＯＨ分離回路 （ハ）前記ＭＳＯＨ分離回路の送出するペイロード信号
とフレームパルスとを入力とし、且つ外部からＳＴＭ−
Ｎ多重化装置内での基準同期クロックである装置内同期
クロックと基準フレームである装置内フレームの先頭を
示す装置内フレームパルスとを受け、前記ペイロード信
号を装置内の同期クロックおよびフレームに乗せ換えて
送出データのフレームの先頭を示すフレームパルスとと
もに出力するポインタ処理を行うポインタ処理回路 （ニ）前記ＭＳＯＨ分離回路の送出する誤り検出情報を
前記装置内フレームパルスに同期させて出力するバッフ
ァ機能を備えた第１のメモリ回路 （ホ）前記ＭＳＯＨ分離回路の送出するＫ１，Ｋ２バイ
ト信号を前記装置内フレームパルスに同期させて出力す
るバッファ機能を備えた第２のメモリ回路 （ヘ）前記ポインタ処理回路の送出するペイロード信号
とフレームパルスとを入力とし、ペイロード信号に対し
て前記第２のメモリ回路の送出するＫ１，Ｋ２バイト信
号を含むＭＳＯＨの多重化を行うとともに、前記第１の
メモリ回路の送出する誤り検出情報によりＢＩＰ−２４
演算結果の該当ビットを誤り検出した場合には誤りビッ
トに対応するパリティビットを反転し、その結果を次装
置に対するＢ２バイトとして前記ペイロード信号に多重
化したＳＴＭ−Ｎ信号送出データのフレームの先頭を示
すフレームパルスとともに送出するＭＳＯＨ多重回路 （ト）前記ＭＳＯＨ多重回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号に対す
るＲＳＯＨの多重化を行ったうえスクランブル処理を施
して送出するＲＳＯＨ多重回路
を達成するために次の手段構成を有する。即ち、ＳＯＨ
終端回路に関する本発明の第１の構成は、同期ディジタ
ルハイアラーキにおける同期伝送モジュールＳＴＭ−Ｎ
信号を入力し、対向する無線伝送システムがＳＴＭ−Ｎ
リング構成に含まれる場合にあっても無線伝送システム
を介してＳＴＭ−Ｎ多重化装置間で誤り検出に供する回
線劣化情報としてＢ２バイトと回線切替に供する切替制
御情報としてのＫ１，Ｋ２バイトの授受を確保してＳＴ
Ｍ−Ｎリングプロテクションを可能とするＳＯＨ終端回
路であって下記に示す（イ）ないし（ト）の各構成を備
える。 （イ）同期伝送モジュールＳＴＭ−Ｎ信号を入力し、前
記ＳＴＭ−Ｎ信号の含むフレーム同期バイトに基づいて
フレーム同期を確立し、入力のデスクランブルおよびＲ
ＳＯＨの分離を行って送出データのフレームの先頭を示
すフレームパルスとＲＳＯＨを分離したＳＴＭ−Ｎ信号
とを送出するＲＳＯＨ分離回路 （ロ）前記ＲＳＯＨ分離回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号からＭ
ＳＯＨを分離し、分離されたＭＳＯＨの含む回線劣化情
報としてのＢ２バイトとこのＢ２バイトを対象とするＢ
ＩＰ−２４演算結果との比較に基づき得られる誤り検出
情報および回線切替制御情報としてのＫ１，Ｋ２バイト
信号を送出するとともに送出データのフレームの先頭を
示すフレームパルスおよびメインデータとしてのペイロ
ード信号を送出するＭＳＯＨ分離回路 （ハ）前記ＭＳＯＨ分離回路の送出するペイロード信号
とフレームパルスとを入力とし、且つ外部からＳＴＭ−
Ｎ多重化装置内での基準同期クロックである装置内同期
クロックと基準フレームである装置内フレームの先頭を
示す装置内フレームパルスとを受け、前記ペイロード信
号を装置内の同期クロックおよびフレームに乗せ換えて
送出データのフレームの先頭を示すフレームパルスとと
もに出力するポインタ処理を行うポインタ処理回路 （ニ）前記ＭＳＯＨ分離回路の送出する誤り検出情報を
前記装置内フレームパルスに同期させて出力するバッフ
ァ機能を備えた第１のメモリ回路 （ホ）前記ＭＳＯＨ分離回路の送出するＫ１，Ｋ２バイ
ト信号を前記装置内フレームパルスに同期させて出力す
るバッファ機能を備えた第２のメモリ回路 （ヘ）前記ポインタ処理回路の送出するペイロード信号
とフレームパルスとを入力とし、ペイロード信号に対し
て前記第２のメモリ回路の送出するＫ１，Ｋ２バイト信
号を含むＭＳＯＨの多重化を行うとともに、前記第１の
メモリ回路の送出する誤り検出情報によりＢＩＰ−２４
演算結果の該当ビットを誤り検出した場合には誤りビッ
トに対応するパリティビットを反転し、その結果を次装
置に対するＢ２バイトとして前記ペイロード信号に多重
化したＳＴＭ−Ｎ信号送出データのフレームの先頭を示
すフレームパルスとともに送出するＭＳＯＨ多重回路 （ト）前記ＭＳＯＨ多重回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号に対す
るＲＳＯＨの多重化を行ったうえスクランブル処理を施
して送出するＲＳＯＨ多重回路
【０００９】また本発明の第２の構成は、前記第１の構
成において、前記第１のメモリ回路が、入力した前記誤
り検出情報を装置内フレームパルスで読み出して装置内
フレームに同期した誤り検出情報として出力する構成を
有する。
成において、前記第１のメモリ回路が、入力した前記誤
り検出情報を装置内フレームパルスで読み出して装置内
フレームに同期した誤り検出情報として出力する構成を
有する。
【００１０】また本発明の第３の構成は、前記第１の構
成において、前記第２のメモリ回路が、入力した前記切
替制御情報を装置内フレームパルスで読み出して装置内
フレームに同期した切替制御情報として出力する構成を
有する。
成において、前記第２のメモリ回路が、入力した前記切
替制御情報を装置内フレームパルスで読み出して装置内
フレームに同期した切替制御情報として出力する構成を
有する。
【００１１】
【作用】次に、前記の如く構成される本発明の作用を説
明する。ＳＤＨ無線伝送システムにおいて、伝送される
同期多重信号としてのＳＴＭ−Ｎ信号がメインデータで
あるペイロード信号とともに含むＳＯＨデータの終端を
行うＳＯＨ終端回路では、ＳＴＭ−Ｎ信号のパリティチ
ェックや警報終端などを含む各種の終端処理が行われ
る。
明する。ＳＤＨ無線伝送システムにおいて、伝送される
同期多重信号としてのＳＴＭ−Ｎ信号がメインデータで
あるペイロード信号とともに含むＳＯＨデータの終端を
行うＳＯＨ終端回路では、ＳＴＭ−Ｎ信号のパリティチ
ェックや警報終端などを含む各種の終端処理が行われ
る。
【００１２】このような終端処理を行う従来のＳＯＨ終
端回路は、対向する無線伝送システムがＳＴＭ−Ｎリン
グ構成に含まれている場合には、ＭＳＯＨがＳＴＭ−Ｎ
多重化装置と無線装置間で完全に終端されてしまい、Ｓ
ＴＭ−Ｎリングプロテクショの切替も、例えばパスＡＩ
Ｓが発動されるような回線断状態に至るまでも実行され
ないという欠点があった。
端回路は、対向する無線伝送システムがＳＴＭ−Ｎリン
グ構成に含まれている場合には、ＭＳＯＨがＳＴＭ−Ｎ
多重化装置と無線装置間で完全に終端されてしまい、Ｓ
ＴＭ−Ｎリングプロテクショの切替も、例えばパスＡＩ
Ｓが発動されるような回線断状態に至るまでも実行され
ないという欠点があった。
【００１３】本発明においては、分離されたＭＳＯＨの
回線劣化情報である誤り検出情報（Ｂ２バイト）と回線
切替情報としての切替制御情報（Ｋ１，Ｋ２バイト）と
をそれぞれ一旦バッファ機能を有するメモリ回路に格納
したうえ装置内フレームパルスによって読み出してから
ポインタ処理後のペイロード信号に多重化することによ
って、Ｂ２バイトおよびＫ１、Ｋ２バイトを利用するＳ
ＴＭ−Ｎリングプロテクションを可能としている。
回線劣化情報である誤り検出情報（Ｂ２バイト）と回線
切替情報としての切替制御情報（Ｋ１，Ｋ２バイト）と
をそれぞれ一旦バッファ機能を有するメモリ回路に格納
したうえ装置内フレームパルスによって読み出してから
ポインタ処理後のペイロード信号に多重化することによ
って、Ｂ２バイトおよびＫ１、Ｋ２バイトを利用するＳ
ＴＭ−Ｎリングプロテクションを可能としている。
【００１４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例の構成を示すブロック
図である。図１に示す実施例は、ＳＴＭ−Ｎ信号を入力
し、フレーム同期の確立をデスクランブルを行ってＲＳ
ＯＨを分離するＲＳＯＨ分離回路101 と、ＲＳＯＨ分離
回路101 の出力するＳＴＭ−Ｎ信号を受けてＭＳＯＨを
分離し、フレームパルスおよびペイロード信号とともに
誤り検出情報およびＫ１，Ｋ２バイト信号を出力するＭ
ＳＯＨ分離回路102 と、ＭＳＯＨ分離回路102 の出力す
るペイロード信号を装置内同期クロックおよびフレーム
に乗せ換えるポインタ処理回路103 と、ＭＳＯＨ分離回
路102 の出力する誤り検出情報を装置内フレームに同期
させて出力する第１のメモリ回路106 と、ＭＳＯＨ分離
回路102 の出力するＫ１，Ｋ２バイト信号を装置内フレ
ームに同期させて出力する第２のメモリ回路107 と、ポ
インタ処理回路103 の出力するペイロード信号に対する
ＭＳＯＨの多重化を行うＭＳＯＨ多重回路104 と、ＭＳ
ＯＨ多重回路104 の出力にＲＳＯＨを多重化し、これに
スクランブルをかけて出力するＲＳＯＨ多重回路105 と
を備える。
する。図１は、本発明の一実施例の構成を示すブロック
図である。図１に示す実施例は、ＳＴＭ−Ｎ信号を入力
し、フレーム同期の確立をデスクランブルを行ってＲＳ
ＯＨを分離するＲＳＯＨ分離回路101 と、ＲＳＯＨ分離
回路101 の出力するＳＴＭ−Ｎ信号を受けてＭＳＯＨを
分離し、フレームパルスおよびペイロード信号とともに
誤り検出情報およびＫ１，Ｋ２バイト信号を出力するＭ
ＳＯＨ分離回路102 と、ＭＳＯＨ分離回路102 の出力す
るペイロード信号を装置内同期クロックおよびフレーム
に乗せ換えるポインタ処理回路103 と、ＭＳＯＨ分離回
路102 の出力する誤り検出情報を装置内フレームに同期
させて出力する第１のメモリ回路106 と、ＭＳＯＨ分離
回路102 の出力するＫ１，Ｋ２バイト信号を装置内フレ
ームに同期させて出力する第２のメモリ回路107 と、ポ
インタ処理回路103 の出力するペイロード信号に対する
ＭＳＯＨの多重化を行うＭＳＯＨ多重回路104 と、ＭＳ
ＯＨ多重回路104 の出力にＲＳＯＨを多重化し、これに
スクランブルをかけて出力するＲＳＯＨ多重回路105 と
を備える。
【００１５】次に、本実施例の動作について説明する。
ＲＳＯＨ分離回路101 は、ＳＴＭ−Ｎ信号１１を入力と
し、ＳＴＭ−Ｎ信号１１の含むフレーム同期バイトから
フレーム同期を確立し、デスクランブルを行ってＲＳＯ
Ｈを分離し、送出データの先頭を示すフレームパルスの
Ｆパルス１２とＲＳＯＨを分離したＳＴＭ−Ｎ信号１３
をＭＳＯＨ分離回路102 に送出する。分離されたＲＳＯ
Ｈは、図示しない装置内別回路にて処理される。
ＲＳＯＨ分離回路101 は、ＳＴＭ−Ｎ信号１１を入力と
し、ＳＴＭ−Ｎ信号１１の含むフレーム同期バイトから
フレーム同期を確立し、デスクランブルを行ってＲＳＯ
Ｈを分離し、送出データの先頭を示すフレームパルスの
Ｆパルス１２とＲＳＯＨを分離したＳＴＭ−Ｎ信号１３
をＭＳＯＨ分離回路102 に送出する。分離されたＲＳＯ
Ｈは、図示しない装置内別回路にて処理される。
【００１６】ＭＳＯＨ102 は、Ｆパルス１２に基づいて
ＳＴＭ−Ｎ信号１３からＭＳＯＨを分離し、分離した回
線劣化情報としてのＢ２バイトとＢＩＰ−２４演算結果
との比較結果としての誤り検出情報１６を第１のメモリ
回路106 に送出し、また分離した切替制御情報としての
Ｋ１，Ｋ２バイト信号を第２のメモリ回路107 に送出す
る。ＭＳＯＨ分離回路102 はさらに、実データであるペ
イロード信号１５をフレームパルスのＦパルス１４とと
もにポインタ処理回路103 に送出する。
ＳＴＭ−Ｎ信号１３からＭＳＯＨを分離し、分離した回
線劣化情報としてのＢ２バイトとＢＩＰ−２４演算結果
との比較結果としての誤り検出情報１６を第１のメモリ
回路106 に送出し、また分離した切替制御情報としての
Ｋ１，Ｋ２バイト信号を第２のメモリ回路107 に送出す
る。ＭＳＯＨ分離回路102 はさらに、実データであるペ
イロード信号１５をフレームパルスのＦパルス１４とと
もにポインタ処理回路103 に送出する。
【００１７】ポインタ処理回路103 は、装置内Ｆパルス
１９と装置内同期クロック２０の供給を受けてペイロー
ド信号１５を装置内同期クロック２０および装置内フレ
ームに乗せ換えるポインタ処理を行い、処理後の送出デ
ータの先頭を示すＦパルス２１とペイロード２２をＭＳ
ＯＨ多重回路104 に送出する。ポインタ処理回路103に
供給される装置内Ｆパルス１９は、第１のメモリ回路10
6 と第２のメモリ回路107 にもそれぞれ供給される。
１９と装置内同期クロック２０の供給を受けてペイロー
ド信号１５を装置内同期クロック２０および装置内フレ
ームに乗せ換えるポインタ処理を行い、処理後の送出デ
ータの先頭を示すＦパルス２１とペイロード２２をＭＳ
ＯＨ多重回路104 に送出する。ポインタ処理回路103に
供給される装置内Ｆパルス１９は、第１のメモリ回路10
6 と第２のメモリ回路107 にもそれぞれ供給される。
【００１８】第１のメモリ回路106 は、格納した誤り検
出情報１６を装置内Ｆパルス１９で読み出し、読み出し
た誤り検出情報２３をＭＳＯＨ多重回路104 に送出す
る。第２のメモリ回路107 は、格納したＫ１，Ｋ２バイ
ト信号１７を装置内Ｆパルス１９で読み出し、読み出し
たＫ１，Ｋ２バイト信号２４をＭＳＯＨ多重回路104 に
送出する。第１のメモリ回路106 と第２のメモリ回路10
7 は、このようにして格納情報を装置内フレームに同期
させて出力するバッファ機能を提供する。
出情報１６を装置内Ｆパルス１９で読み出し、読み出し
た誤り検出情報２３をＭＳＯＨ多重回路104 に送出す
る。第２のメモリ回路107 は、格納したＫ１，Ｋ２バイ
ト信号１７を装置内Ｆパルス１９で読み出し、読み出し
たＫ１，Ｋ２バイト信号２４をＭＳＯＨ多重回路104 に
送出する。第１のメモリ回路106 と第２のメモリ回路10
7 は、このようにして格納情報を装置内フレームに同期
させて出力するバッファ機能を提供する。
【００１９】ＭＳＯＨ多重回路104 は、第１のメモリ回
路106 から提供される誤り検出情報２３に基づき、ＢＩ
Ｐ−２４演算結果の該当ビットを誤り検出した場合には
反転し、次装置に供給すべきＢ２バイトとしてペイロー
ド信号２２に多重化する。さらに、Ｋ１，Ｋ２バイト信
号２４やその他のＭＳＯＨを多重化し、ＳＴＭ−Ｎ信号
２６としてそのフレーム先頭を示すＦパルス２５ととも
にＲＳＯＨ多重回路105 に送出する。ＲＳＯＨ多重回路
105 は、Ｆパルス２５に基づきＳＴＭ−Ｎ信号に対する
ＲＳＯＨの多重化を行い、さらにスクランブル処理を施
してＳＴＭ−Ｎ信号２７を送出する。
路106 から提供される誤り検出情報２３に基づき、ＢＩ
Ｐ−２４演算結果の該当ビットを誤り検出した場合には
反転し、次装置に供給すべきＢ２バイトとしてペイロー
ド信号２２に多重化する。さらに、Ｋ１，Ｋ２バイト信
号２４やその他のＭＳＯＨを多重化し、ＳＴＭ−Ｎ信号
２６としてそのフレーム先頭を示すＦパルス２５ととも
にＲＳＯＨ多重回路105 に送出する。ＲＳＯＨ多重回路
105 は、Ｆパルス２５に基づきＳＴＭ−Ｎ信号に対する
ＲＳＯＨの多重化を行い、さらにスクランブル処理を施
してＳＴＭ−Ｎ信号２７を送出する。
【００２０】このようにして、ＳＴＭ−Ｎリングプロテ
クションにおいて、回線劣化情報としてのＢ２バイトと
回線の切替制御情報としてのＫ１，Ｋ２バイトとを無線
伝送システムを介してもＳＴＭ−Ｎ多重化装置間で授受
可能とし、ＳＴＭ−Ｎリングプロテクションを確保する
ことができる。
クションにおいて、回線劣化情報としてのＢ２バイトと
回線の切替制御情報としてのＫ１，Ｋ２バイトとを無線
伝送システムを介してもＳＴＭ−Ｎ多重化装置間で授受
可能とし、ＳＴＭ−Ｎリングプロテクションを確保する
ことができる。
【００２１】
【発明の効果】以上説明したように本発明は、ＳＤＨ無
線伝送システムにおけるＳＯＨ終端回路において、対向
する無線伝送システムがＳＴＭ−Ｎリング構成に含まれ
る場合のＳＴＭ−Ｎリングプロテクションにおいて、回
線劣化情報のＢ２バイトと回線の切替制御情報であるＫ
１，Ｋ２バイトとを無線伝送システムを介してもＳＴＭ
−Ｎ多重化装置間で授受できるＳＯＨ終端回路構成とす
ることにより、Ｂ２バイトおよびＫ１，Ｋ２バイトを用
いたＳＴＭ−Ｎリングプロテクションを常時可能とする
ことができる効果がある。
線伝送システムにおけるＳＯＨ終端回路において、対向
する無線伝送システムがＳＴＭ−Ｎリング構成に含まれ
る場合のＳＴＭ−Ｎリングプロテクションにおいて、回
線劣化情報のＢ２バイトと回線の切替制御情報であるＫ
１，Ｋ２バイトとを無線伝送システムを介してもＳＴＭ
−Ｎ多重化装置間で授受できるＳＯＨ終端回路構成とす
ることにより、Ｂ２バイトおよびＫ１，Ｋ２バイトを用
いたＳＴＭ−Ｎリングプロテクションを常時可能とする
ことができる効果がある。
【図１】本発明の一実施例のＳＯＨ終端回路の構成を示
すブロック図である。
すブロック図である。
【図２】従来のＳＯＨ終端回路の構成を示すブロック図
である。
である。
101 ＲＳＯＨ分離回路 102 ＭＳＯＨ分離回路 103 ポインタ処理回路 104 ＭＳＯＨ多重回路 105 ＲＳＯＨ多重回路 106 第１のメモリ回路 107 第２のメモリ回路 202 ＭＳＯＨ分離回路 204 ＭＳＯＨ多重回路
Claims (3)
- 【請求項１】 次の各構成を備え、同期ディジタルハイ
アラーキにおける同期伝送モジュールＳＴＭ−Ｎ信号を
入力し、対向する無線伝送システムがＳＴＭ−Ｎリング
構成に含まれる場合にあっても無線伝送システムを介し
てＳＴＭ−Ｎ多重化装置間で誤り検出に供する回線劣化
情報としてＢ２バイトと回線切替に供する切替制御情報
としてのＫ１，Ｋ２バイトの授受を確保してＳＴＭ−Ｎ
リングプロテクションを可能とすることを特徴とするＳ
ＯＨ終端回路。 （イ）同期伝送モジュールＳＴＭ−Ｎ信号を入力し、前
記ＳＴＭ−Ｎ信号の含むフレーム同期バイトに基づいて
フレーム同期を確立し、入力のデスクランブルおよびＲ
ＳＯＨの分離を行って送出データのフレームの先頭を示
すフレームパルスとＲＳＯＨを分離したＳＴＭ−Ｎ信号
とを送出するＲＳＯＨ分離回路 （ロ）前記ＲＳＯＨ分離回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号からＭ
ＳＯＨを分離し、分離されたＭＳＯＨの含む回線劣化情
報としてのＢ２バイトとこのＢ２バイトを対象とするＢ
ＩＰ−２４演算結果との比較に基づき得られる誤り検出
情報および回線切替制御情報としてのＫ１，Ｋ２バイト
信号を送出するとともに送出データのフレームの先頭を
示すフレームパルスおよびメインデータとしてのペイロ
ード信号を送出するＭＳＯＨ分離回路 （ハ）前記ＭＳＯＨ分離回路の送出するペイロード信号
とフレームパルスとを入力とし、且つ外部からＳＴＭ−
Ｎ多重化装置内での基準同期クロックである装置内同期
クロックと基準フレームである装置内フレームの先頭を
示す装置内フレームパルスとを受け、前記ペイロード信
号を装置内の同期クロックおよびフレームに乗せ換えて
送出データのフレームの先頭を示すフレームパルスとと
もに出力するポインタ処理を行うポインタ処理回路 （ニ）前記ＭＳＯＨ分離回路の送出する誤り検出情報を
前記装置内フレームパルスに同期させて出力するバッフ
ァ機能を備えた第１のメモリ回路 （ホ）前記ＭＳＯＨ分離回路の送出するＫ１，Ｋ２バイ
ト信号を前記装置内フレームパルスに同期させて出力す
るバッファ機能を備えた第２のメモリ回路 （ヘ）前記ポインタ処理回路の送出するペイロード信号
とフレームパルスとを入力とし、ペイロード信号に対し
て前記第２のメモリ回路の送出するＫ１，Ｋ２バイト信
号を含むＭＳＯＨの多重化を行うとともに、前記第１の
メモリ回路の送出する誤り検出情報によりＢＩＰ−２４
演算結果の該当ビットを誤り検出した場合には誤りビッ
トに対応するパリティビットを反転し、その結果を次装
置に対するＢ２バイトとして前記ペイロード信号に多重
化したＳＴＭ−Ｎ信号送出データのフレームの先頭を示
すフレームパルスとともに送出するＭＳＯＨ多重回路 （ト）前記ＭＳＯＨ多重回路の送出するＳＴＭ−Ｎ信号
とフレームパルスとを入力とし、ＳＴＭ−Ｎ信号に対す
るＲＳＯＨの多重化を行ったうえスクランブル処理を施
して送出するＲＳＯＨ多重回路 - 【請求項２】 入力した前記誤り検出情報を装置内フレ
ームパルスで読み出して装置内フレームに同期した誤り
検出情報として出力する前記第１のメモリ回路を備えた
ことを特徴とする請求項１記載のＳＯＨ終端回路。 - 【請求項３】 入力した前記切替制御情報を装置内フレ
ームパルスで読み出して装置内フレームに同期した切替
制御情報として出力する前記第２のメモリ回路を備えた
ことを特徴とする請求項１記載のＳＯＨ終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15250795A JP2770790B2 (ja) | 1995-05-26 | 1995-05-26 | Ｓｏｈ終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15250795A JP2770790B2 (ja) | 1995-05-26 | 1995-05-26 | Ｓｏｈ終端回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08331088A JPH08331088A (ja) | 1996-12-13 |
| JP2770790B2 true JP2770790B2 (ja) | 1998-07-02 |
Family
ID=15541969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15250795A Expired - Fee Related JP2770790B2 (ja) | 1995-05-26 | 1995-05-26 | Ｓｏｈ終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770790B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035318A (ja) * | 2006-07-31 | 2008-02-14 | Nec Corp | 非同期信号の同期化多重方法および装置 |
-
1995
- 1995-05-26 JP JP15250795A patent/JP2770790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08331088A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926303A (en) | System and apparatus for optical fiber interface | |
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US7372807B2 (en) | Method and apparatus for multiplex transmission | |
| KR19980040996A (ko) | 비동기식전송모드(atm)셀 경계 식별장치 | |
| US20030179783A1 (en) | Wavelength division multiplexing transmission system | |
| US7209493B2 (en) | Multiplex transmission system and multiplex transmitter | |
| US6188701B1 (en) | Apparatus and method for interfacing between communication networks | |
| US20030112463A1 (en) | Path control method, a transmitter circuit, and a receiver circuit | |
| JP2770790B2 (ja) | Ｓｏｈ終端回路 | |
| EP1109339B1 (en) | Data transmission and reception system, data transmitter and data receiver | |
| JP3168487B2 (ja) | 同期確立チェック方法及び伝送装置 | |
| EP1282250B1 (en) | Method of transparently transporting frames with reduced overhead between two networks through an intermediate network using a common frame with expanded payload section | |
| JP3556323B2 (ja) | 中継装置 | |
| JP4411111B2 (ja) | 無瞬断切替装置 | |
| JP3555760B2 (ja) | フレーム同期方式 | |
| JP2001268089A (ja) | Ａｔｍセルサービス装置及びその方法 | |
| JP2845184B2 (ja) | 警報送信装置および警報受信装置 | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP3368516B2 (ja) | 新同期ディジタルハイアラーキのための中継装置 | |
| JP4910624B2 (ja) | Ｓｄｈ伝送装置およびそのパス監視方法 | |
| JP2690627B2 (ja) | 非同期データ伝送方式 | |
| JP2965321B2 (ja) | Ｓｄｈ用ｓｏｈ終端回路 | |
| JP3003948B2 (ja) | 電気通信プロセッサ | |
| KR0179505B1 (ko) | 저속 스위칭을 위한 티유 신호의 프레임 정렬기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080417 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110417 |
|
| LAPS | Cancellation because of no payment of annual fees |