CN219780122U - 一种多路e1业务芯片间传输接口 - Google Patents

Abstract

本实用新型涉及到电子电路芯片内部通信技术领域，具体涉及到一种多路E1业务芯片间传输接口。本实用新型提供的一种多路E1业务芯片间传输接口，采用把多路E1业务集中到一个芯片复用为高速串行传输的方式，将原本Tx和Rx传输42路E1业务需要的时钟和数据168根并行线路缩减为串行数据和时钟4根线路，降低了PCB面积和布线难度，提高了系统可靠性，具有很好经济效益。本发明目前实现载体是可编程逻辑器件(比如FPGA或者CPLD)，对更大规模的应用，也可以通过流片以独立的芯片形式呈现，进一步降低芯片成本。

Description

一种多路E1业务芯片间传输接口

技术领域

本实用新型涉及到电子电路芯片内部通信技术领域，具体涉及到一种多路E1业务芯片间传输接口。

背景技术

E1业务在通信设备中应用广泛。E1业务具有高质量通话和数据传输界面，属于PDH体系接口，多应用于电话公司的数字化语音传输。我国采用的E1标准遵从ITU-TG703/704，一路E1带宽为：2.048M，采用PCM编码(脉冲编码调制)；由于通信技术的发展，E1业务的需求量也越来越多，若每一路E1业务按照单独的一条总线支撑传输，将会消耗大量的资源、线路以及成本。

实用新型内容

为了解决以上现有技术的不足，本实用新型基于FPGA或者CPLD，提供一种多路E1业务芯片间传输接口，它可以把多路E1业务集中到一组物理总线上传输，大大降低了PCB布线数量和难度，降低了系统成本，增加了可靠性。

本实用新型采用的技术方案如下：一种多路E1业务芯片间传输接口，包括物理编码子层和适配模块；所述物理编码子层包括SICI_PCS_Syn模块、SICI_PCS_OH_Ext模块、SICI_PCS_OH_Ins模块、Descram模块和Scram模块；所述适配模块双向信号连接有E1_Mux接口和E1 LOS接口；

其中SICI_PCS_Syn模块与SICI_PCS_OH_Ext模块电信号连接，SICI_PCS_OH_Ext模块分别与SICI_PCS_OH_Ins模块和Descram模块电信号连接，Descram模块与适配模块电信号连接，适配模块与Scram模块电信号连接，Scram模块与SICI_PCS_OH_Ins模块电信号连接；

SICI_PCS_Syn模块和SICI_PCS_OH_Ext模块分别还设置有多个输出接口。

进一步的，SICI_PCS_Syn模块的输入接口作为该多路E1业务芯片间传输接口的物理输入接口，SICI_PCS_OH_Ins模块的输出接口作为该多路E1业务芯片间传输接口的物理输出接口；SICI_PCS_Syn模块的输入接口和SICI_PCS_OH_Ins模块的输出接口一起作为该多路E1业务芯片间传输接口的物理接口。

进一步的，SICI_PCS_OH_Ins模块和SICI_PCS_Syn模块之间还有SICI_PCS_OH_Ins模块的输出接口到SICI_PCS_Syn模块的输入接口的PHY侧近端环回设置。

进一步的，Descram模块和Scram模块之间还有Descram模块的输出接口到Scram模块的输入接口的系统侧远端环回设置。

进一步的，适配模块到Scram模块的输出接口和Descram模块到适配模块的输入接口之间，还有从输出接口到输入接口的系统侧近端环回设置。

上述各模块中，值得说明的是SICI为Serial Inter-Chip Interface(中文为串行接口芯片)的首字母简写；

PCS为物理编码子层的英文首字母简写；

物理编码子层用于处理SICI帧及复帧定位，开销插入及抽取，扰码/解扰码等，通过设置物理编码子层不同的基本帧的位宽，物理编码子层可以运用到不同场景。适配模块把多路E1业务信号适配进SICI_E1帧结构。适配模块把多路E1业务信号适配进SICI_E1帧结构。

SICI_PCS_Syn模块处理SICI_E1基本帧同步(帧搜索)，SICI_E1基本帧格式如下：

其中， 并行时钟频率是77.76MHz， 因此接口串行速率是6.2208Gbps；SICI_E1帧的长度8比特，E1串行数据和数据有效指示占低6比特， 同步头SH占高两2比特； SH 2比特同步头， 同时也作为复帧同步开销及远端告警指示等，这两比特总是相反的；除SH外，其它6比特需要扰码，采用64/66B相同的扰码多项式；DV表示E1串行数据有效指示， 高有效； SD表示E1串行数据； 因一个SICI_E1基本帧可以传送3路E1信号，所以为了复用42路电口E1业务以16个基帧来循环。

虽然输入数据位宽是8比特，和SICI_E1基本帧相同，但是由于物理层模块处理了串并转换后，SICI_E1基本帧并不一定和8比特位置完全同步， 所以， 需要作帧同步处理。帧同步状态机有3个状态：HUNT状态、SLIP状态和SYNC状态。在HUNT状态，如果在SH位置探测到SH[1]不等于SH[0]，则进入SLIP状态，否则，SH计数器加1，如果SH计数器的值大于31，表示收到连续32个正确的SH，SICI帧进入SYNC同步状态，在SYNC状态，当连续收到8个错误的SH时或者4个复帧的CRC错误，SICI帧进入HUNT状态。在进入SLIP状态时，产生一个比特滑动指示脉冲送到物理层(或者外部滑动模块)，然后等待比特滑动完成(这个时间跟不同的物理层相关，实际实现时这个时间是参数，可以根据实际情况修改)后进入HUNT状态。该模块产生两个告警信号：帧头错误和帧丢失。只要有任何一次SH错误，就会产生帧头错误告警，在帧失步状态下会产生帧丢失告警。

SICI_PCS_OH_Ext模块处理复帧同步、CRC校验及开销抽取。

SICI_E1复帧定义如下：

其中，SH[0]用来传递复帧信息及开销；复帧图案为0x7FFFFE，占24比特，对应复帧0至23；对前一复帧所有比特进行CRC16计算(生成多项式17‘h11021)，结果存在当前复帧的最后16比特；216比特的保留域，可以用来传递需要的信息(确保不要有连续的22个1出现)，如果没有使用，必须为0；R0用来传递远端帧失步信号，R1用来传递远端复帧失步信号，R2用来传递远端CRC校验错误信号。R3到R215可以用来传输任意的信息。

当收到连续8个正确的复帧图案(7FFFFE)时，SICI复帧帧进入同步状态，同时把本地复帧计数器同步到正确的值，在同步状态，当连续收到8个错误的复帧图案时，SICI复帧进入失步状态。在复帧计数器为0时，锁存前一复帧的CRC计算结果，同时前一复帧接收到CRC值和前前复帧计算的CRC值相比较，如果不相同，则产生CRC错误告警指示信号。该模块产生3个本地告警信号：复帧头错误、复帧丢失和CRC错误。同时抽取远端的3个告警信号：远端帧丢失、远端复帧丢失和远端CRC错误。

SICI_PCS_OH_Ins模块插入复帧图案(7FFFFE)、CRC计算及插入，接收方向告警插入。为了调试，该模块也能通过软件配置主动插入错误的帧头，错误的复帧头，错误的CRC。本地复帧计数器和SH[0]来源于前一级模块，本模块只在复帧号为0到23的位置插入复帧图案(7FFFFE)，在复帧号为24到26的位置插入本地接收方向对应的告警，在复帧号为240到255插入前一复帧计算出的CRC值。其它位置保留外部输入的SH[0]，由适配模块灵活处理。

Scram模块处理发送侧帧的扰码，只有6比特的数据位需要扰码，SH[1:0]的位置不扰码，扰码多项式是x⁵⁸+x⁴³+1。扰码的作用一是消除过长的连续0或1，便于对端接收方向物理层模块时钟恢复，二是把有规律的码流随机化，降低出现虚假的SH同步头的概率。

Descram模块处理接收侧帧的解扰码，解扰码是扰码的逆操作，把接收到扰码后的6比特数据经过解扰后，恢复出真正的数据，送到适配模块。

适配模块，根据前面定义和前级模块E1_Mux接口16个基帧循环的SICI_E1帧进行适配，将原本的16帧循环扩展为SICI适配的256帧循环的复帧格式；再根据不同复帧位置把SH[0]里R3到R215的内容(如果有定义)插入和取出，如每路E1业务丢失和板卡信息等。E1_Mux模块复用42路E1业务的复帧格式如下：

以SICI_E1基帧格式支持多路E1业务同时传输，基帧时钟频率是77.76MHz，而一次E1业务的时钟频率是2.048MHz，那么在一次E1业务传输过程中，自定义的8bit基帧可以传输至少37帧(37.96取整)，而一个基帧可以装载最多3路E1业务，所以基帧的总带宽支持3x37路即111路E1业务同时传输。在本应用中需要复用42路E1业务，所以E1_Mux采用16次基帧循环支持最大48路E1业务。芯片间业务的最大速率77.76MHz的8bit基帧并转串后的速率为77.76x 8即622.08Mhz。

有益效果：

本实用新型提供的一种多路E1业务芯片间传输接口，采用把多路E1业务集中到一个芯片复用为高速串行传输的方式，将原本Tx和Rx传输42路E1业务需要的时钟和数据168根并行线路缩减为串行数据和时钟4根线路，降低了PCB面积和布线难度，提高了系统可靠性，具有很好经济效益。本发明目前实现载体是可编程逻辑器件(比如FPGA或者CPLD)，对更大规模的应用，也可以通过流片以独立的芯片形式呈现，进一步降低芯片成本。

附图说明

图1为本实用新型一种多路E1业务芯片间传输接口的结构框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型的保护范围。

如图1所示的一种多路E1业务芯片间传输接口，包括物理编码子层和适配模块；所述物理编码子层包括SICI_PCS_Syn模块、SICI_PCS_OH_Ext模块、SICI_PCS_OH_Ins模块、Descram模块和Scram模块；所述适配模块双向信号连接有E1_Mux接口和E1 LOS接口；

其中SICI_PCS_Syn模块与SICI_PCS_OH_Ext模块电信号连接，SICI_PCS_OH_Ext模块分别与SICI_PCS_OH_Ins模块和Descram模块电信号连接，Descram模块与适配模块电信号连接，适配模块与Scram模块电信号连接，Scram模块与SICI_PCS_OH_Ins模块电信号连接；

SICI_PCS_Syn模块和SICI_PCS_OH_Ext模块分别还设置有多个输出接口。

在本实施例中，SICI_PCS_Syn模块的输入接口作为该多路E1业务芯片间传输接口的物理输入接口，SICI_PCS_OH_Ins模块的输出接口作为该多路E1业务芯片间传输接口的物理输出接口；

SICI_PCS_Syn模块的输入接口和SICI_PCS_OH_Ins模块的输出接口一起作为该多路E1业务芯片间传输接口的物理接口。

在本实施例中，SICI_PCS_OH_Ins模块和SICI_PCS_Syn模块之间还有SICI_PCS_OH_Ins模块的输出接口到SICI_PCS_Syn模块的输入接口的PHY侧近端环回设置。

在本实施例中，Descram模块和Scram模块之间还有Descram模块的输出接口到Scram模块的输入接口的系统侧远端环回设置。

在本实施例中，适配模块到Scram模块的输出接口和Descram模块到适配模块的输入接口之间，还有从输出接口到输入接口的系统侧近端环回设置。

上述各模块中，值得说明的是SICI为Serial Inter-Chip Interface(中文为串行接口芯片)的首字母简写；

PCS为物理编码子层的英文首字母简写；

物理编码子层用于处理SICI帧及复帧定位，开销插入及抽取，扰码/解扰码等，通过设置物理编码子层不同的基本帧的位宽，物理编码子层可以运用到不同场景。适配模块把多路E1业务信号适配进SICI_E1帧结构。适配模块把多路E1业务信号适配进SICI_E1帧结构。

SICI_PCS_Syn模块处理SICI_E1基本帧同步(帧搜索)，SICI_E1基本帧格式如下：

其中，并行时钟频率是77.76MHz，因此接口串行速率是6.2208Gbps；SICI_E1帧的长度8比特，E1串行数据和数据有效指示占低6比特，同步头SH占高两2比特；SH 2比特同步头，同时也作为复帧同步开销及远端告警指示等，这两比特总是相反的；除SH外，其它6比特需要扰码，采用64/66B相同的扰码多项式；DV表示E1串行数据有效指示，高有效；SD表示E1串行数据；因一个SICI_E1基本帧可以传送3路E1信号，所以为了复用42路电口E1业务以16个基帧来循环。

虽然输入数据位宽是8比特，和SICI_E1基本帧相同，但是由于物理层模块处理了串并转换后，SICI_E1基本帧并不一定和8比特位置完全同步，所以，需要作帧同步处理。帧同步状态机有3个状态：HUNT状态、SLIP状态和SYNC状态。在HUNT状态，如果在SH位置探测到SH[1]不等于SH[0]，则进入SLIP状态，否则，SH计数器加1，如果SH计数器的值大于31，表示收到连续32个正确的SH，SICI帧进入SYNC同步状态，在SYNC状态，当连续收到8个错误的SH时或者4个复帧的CRC错误，SICI帧进入HUNT状态。在进入SLIP状态时，产生一个比特滑动指示脉冲送到物理层(或者外部滑动模块)，然后等待比特滑动完成(这个时间跟不同的物理层相关，实际实现时这个时间是参数，可以根据实际情况修改)后进入HUNT状态。该模块产生两个告警信号：帧头错误和帧丢失。只要有任何一次SH错误，就会产生帧头错误告警，在帧失步状态下会产生帧丢失告警。

SICI_PCS_OH_Ext模块处理复帧同步、CRC校验及开销抽取。

SICI_E1复帧定义如下：

其中，SH[0]用来传递复帧信息及开销；复帧图案为0x7FFFFE，占24比特，对应复帧0至23；对前一复帧所有比特进行CRC16计算(生成多项式17‘h11021)，结果存在当前复帧的最后16比特；216比特的保留域，可以用来传递需要的信息(确保不要有连续的22个1出现)，如果没有使用，必须为0；R0用来传递远端帧失步信号，R1用来传递远端复帧失步信号，R2用来传递远端CRC校验错误信号。R3到R215可以用来传输任意的信息。

当收到连续8个正确的复帧图案(7FFFFE)时，SICI复帧帧进入同步状态，同时把本地复帧计数器同步到正确的值，在同步状态，当连续收到8个错误的复帧图案时，SICI复帧进入失步状态。在复帧计数器为0时，锁存前一复帧的CRC计算结果，同时前一复帧接收到CRC值和前前复帧计算的CRC值相比较，如果不相同，则产生CRC错误告警指示信号。该模块产生3个本地告警信号：复帧头错误、复帧丢失和CRC错误。同时抽取远端的3个告警信号：远端帧丢失、远端复帧丢失和远端CRC错误。

SICI_PCS_OH_Ins模块插入复帧图案(7FFFFE)、CRC计算及插入，接收方向告警插入。为了调试，该模块也能通过软件配置主动插入错误的帧头，错误的复帧头，错误的CRC。本地复帧计数器和SH[0]来源于前一级模块，本模块只在复帧号为0到23的位置插入复帧图案(7FFFFE)，在复帧号为24到26的位置插入本地接收方向对应的告警，在复帧号为240到255插入前一复帧计算出的CRC值。其它位置保留外部输入的SH[0]，由适配模块灵活处理。

Scram模块处理发送侧帧的扰码，只有6比特的数据位需要扰码，SH[1:0]的位置不扰码，扰码多项式是x⁵⁸+x⁴³+1。扰码的作用一是消除过长的连续0或1，便于对端接收方向物理层模块时钟恢复，二是把有规律的码流随机化，降低出现虚假的SH同步头的概率。

Descram模块处理接收侧帧的解扰码，解扰码是扰码的逆操作，把接收到扰码后的6比特数据经过解扰后，恢复出真正的数据，送到适配模块。

适配模块，根据前面定义和前级模块E1_Mux接口16个基帧循环的SICI_E1帧进行适配，将原本的16帧循环扩展为SICI适配的256帧循环的复帧格式；再根据不同复帧位置把SH[0]里R3到R215的内容(如果有定义)插入和取出，如每路E1业务丢失和板卡信息等。E1_Mux模块复用42路E1业务的复帧格式如下：

以SICI_E1基帧格式支持多路E1业务同时传输，基帧时钟频率是77.76MHz，而一次E1业务的时钟频率是2.048MHz，那么在一次E1业务传输过程中，自定义的8bit基帧可以传输至少37帧(37.96取整)，而一个基帧可以装载最多3路E1业务，所以基帧的总带宽支持3x37路即111路E1业务同时传输。在本应用中需要复用42路E1业务，所以E1_Mux采用16次基帧循环支持最大48路E1业务。芯片间业务的最大速率77.76MHz的8bit基帧并转串后的速率为77.76x 8即622.08Mhz。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所有的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种多路E1业务芯片间传输接口，包括物理编码子层和适配模块，其特征在于：所述物理编码子层包括SICI_PCS_Syn模块、SICI_PCS_OH_Ext模块、SICI_PCS_OH_Ins模块、Descram模块和Scram模块；所述适配模块双向信号连接有E1_Mux接口和E1 LOS接口；

其中SICI_PCS_Syn模块与SICI_PCS_OH_Ext模块电信号连接，SICI_PCS_OH_Ext模块分别与SICI_PCS_OH_Ins模块和Descram模块电信号连接，Descram模块与适配模块电信号连接，适配模块与Scram模块电信号连接，Scram模块与SICI_PCS_OH_Ins模块电信号连接；

SICI_PCS_Syn模块和SICI_PCS_OH_Ext模块分别还设置有多个输出接口。

2.根据权利要求1所述的一种多路E1业务芯片间传输接口，其特征在于：所述SICI_PCS_Syn模块的输入接口作为该多路E1业务芯片间传输接口的物理输入接口，SICI_PCS_OH_Ins模块的输出接口作为该多路E1业务芯片间传输接口的物理输出接口；SICI_PCS_Syn模块的输入接口和SICI_PCS_OH_Ins模块的输出接口一起作为该多路E1业务芯片间传输接口的物理接口。

3.根据权利要求1所述的一种多路E1业务芯片间传输接口，其特征在于：所述SICI_PCS_OH_Ins模块和SICI_PCS_Syn模块之间还有SICI_PCS_OH_Ins模块的输出接口到SICI_PCS_Syn模块的输入接口的PHY侧近端环回设置。

4.根据权利要求1所述的一种多路E1业务芯片间传输接口，其特征在于：所述Descram模块和Scram模块之间还有Descram模块的输出接口到Scram模块的输入接口的系统侧远端环回设置。

5.根据权利要求1所述的一种多路E1业务芯片间传输接口，其特征在于：所述适配模块到Scram模块的输出接口和Descram模块到适配模块的输入接口之间，还有从输出接口到输入接口的系统侧近端环回设置。