JP3916743B2

JP3916743B2 - Ａｔｍセル境界識別装置及び方法

Info

Publication number: JP3916743B2
Application number: JP32000697A
Authority: JP
Inventors: 基平沈
Original assignee: ユーティースターコムコリアリミテッド
Priority date: 1996-11-30
Filing date: 1997-11-20
Publication date: 2007-05-23
Anticipated expiration: 2017-11-20
Also published as: US6151320A; JPH10173658A; KR100211918B1; KR19980040996A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode：非同期式転送モード）セルをＥ１の各タイムスロットにマッピングし、一マルチフレーム周期で各ＡＴＭセルを順次マッピングして伝送することによって、受信端でＡＴＭセルの抽出過程を容易にし、エラー発生を防止するようにするＡＴＭセル境界識別装置及び方法に関するものである。
【０００２】
【従来の技術】
一般的に、ＡＴＭは、使用者情報を一定したパケットの大きさに分け、パケットヘッダ部分に目的地情報を付加し、固定の大きさのセル（cell）形態で伝達してから元の情報に還元する方式である。
ここで、ＡＴＭセルは、５バイトヘッダフィールドと４８バイトの情報フィールドから構成され、セルヘッダ内の仮想経路識別子（ＶＰＩ：Virtual Path Indentifier）と、仮想チャンネル識別子（ＶＣＩ：Virtual Channel Identifier）とによりセルの連結が区別される。
【０００３】
一方、前記ＡＴＭセルをＤＳ１Ｅフレームにマッピングさせて転送する場合、送信端ではＡＴＭ層から伝達されたセルに対し、ヘッダエラー制御（ＨＥＣ）のためのセルを生成及び挿入し休止セル（Idle cell）を挿入して、物理階層の速度を合せてからＤＳ１Ｅフレーマーに伝達してＡＴＭセルを送信する。
すなわち、ＡＴＭレイヤーから受け取ったセルの速度は、必ず伝送路の情報容量と一致することではない。従って、この差分、すなわちＡＴＭレイヤーから受け取ったセルとセルの隙間を埋めるために、ＴＣ（転送収束副階層：転送フレーム生成及び削除を遂行する機能で、転送フレームのペイロードにＡＴＭセルをマッピングする機能を提供する）で休止セル（Idle cell）が生成され、前記の隙間にその休止セルが挿入される。そして、休止セルは特定したセルヘッダ値を有し、受信側ではこのヘッダ値で休止セルが識別され廃棄される。
【０００４】
また、セル伝送時に、転送ビットエラーがＡＴＭセルヘッダのエラーとなる場合、セル損失及び挿入エラーが発生しサービス品質に影響を与える。従って、セルヘッダエラーの発生確率を減少させるために、５バイトのセルヘッダ中の最後の１バイトには、ヘッダエラー訂正及び複数ビットエラーの検出のためのヘッダエラー制御（ＨＥＣ：Header Error Control）情報が含まれる。このＨＥＣには、残りの４バイトを保護するためのＣＲＣ（Cycle Redundancy Check：巡回冗長符号）が含まれるが、このＣＲＣ演算をして、ヘッダのビットエラー訂正をすることはＴＣの機能である。
【０００５】
前記のＨＥＣ値は、本来ヘッダ第１番目の３２ビットのビット列を多項式（ｘ）（最高次項の係数は第１ビット）として見なし、ここにｘ⁸をかけたＡ（ｘ）ｘ⁸をＣＲＣ生成多項式Ｐ（ｘ）＝ｘ²＋ｘ＋１で割算する時の余りＲ（ｘ）である。しかし、実際のＨＥＣのビットパターンは、ビットストリーム（セル同期がビット単位で流れること）時のセル同期の性能を高めるため、その余りＲ（ｘ）に、更にＣ（ｘ）＝ｘ⁶＋ｘ⁴＋ｘ²＋１（０１０１０１０１）を加えた形態からなっている。
【０００６】
このような過程により、Ｅ１フレームにＡＴＭセルがマッピングされセル転送が遂行され、受信端にＤＳ１Ｅペイロードからセルストリームを抽出する場合、ＤＳ１Ｅプレーマーから伝達された信号からＡＴＭセルの境界を抽出し、休止セル及びヘッダエラー制御（ＨＥＣ）セルを除去した有効セルのみをＡＴＭ階層に伝達する。
すなわち、受信端ではヘッダエラー制御フィールド（１オクテット）を使用した“自己同期”によりセル同期を確立し、受信されるセルストリームから各セルの先頭位置（セル境界）を識別するようになる。
【０００７】
これを添付の図３のセル同期確率状態遷移図を参照しより詳細に説明すると下記のとおりである。
同期離脱状態から同期を確立しようとする場合（ハンティング状態）は、受信ビットを一次的にセルの先頭ビットに見なしてＨＥＣ計算し、その結果を５バイト目のものと比較する。そのまま続けて先頭ビットを１ビットづつ移動しつつＨＥＣ計算を反復し、正確な演算結果が得られる場所を探す。そのようにして、一応正確な演算結果が得られると、セル同期が臨時に取られている（準同期状態）ものと判断し、今度はそれから５３バイト毎にＨＥＣ計算をする。その結果、Ｍ回連続し正確なＨＥＣ値が得られると、確実にセル同期が取られたものと判断し、同期確立状態（同期状態）に移行する。この同期確立状態でＨＥＣエラーが発生した場合は、直ちに同期離脱と判断せず、エラーがＮ回連続発生して始めて、同期離脱と判断して前記のハンティング状態に遷移する。
このように確立時と同期離脱時とにそれぞれ判断に猶予を与えることは、安定的な動作を保証するためであり、ハンティング状態で同期確立と判断する時の猶予を“後方保護”、同期確立状態で同期離脱と判断する時の猶予を“前方保護”と呼ぶ。
【０００８】
前記のＴＣでは、また、このようなセル同期機能を助ける機能を有しているが、送信側のＴＣでセルのペイロードにｘ⁴³＋１の多項式を使用した自己同期型スクランブラーがそれである。
従って、臨時にペイロードにヘッダのようなパターンが含まれても、受信側でそれをヘッダに誤認し、間違った同期を確立する場合はあまりない。
前記において自己同期型スクランブラーは、Ｘ⁴³＋１の多項式を使用する場合、常に４３ビット前の元情報を加えることによって、原情報を変換する方法である。
【０００９】
【発明が解決しようとする課題】
ところが、上述した既存の物理階層セルの送受信処理方法は、受信端からセルを抽出する時に、セル同期確立という複雑なアルゴリズムを遂行してセルを抽出するので、セル抽出が非常に難しいだけでなく、セル抽出期間も相当所要されるという諸般問題点が発生していた。
【００１０】
従って、本発明は、前記のように物理階層セル受信端のセル抽出時に発生する諸般問題点を解決するために提案されたもので、ＡＴＭセルをＥ１フレームの各タイムスロットにマッピングし、一マルチフレーム周期で各ＡＴＭセルを順次マッピングして転送することによって、受信端でＡＴＭセル抽出過程が容易になるようにするＡＴＭセル境界識別装置及びその方法を提供することにその目的がある。
また、本発明は、ＡＴＭセルをＥ１フレームの各タイムスロットにマッピングし、一マルチフレーム周期で各ＡＴＭセルを順次マッピングして転送することによって、受信端でＡＴＭセルを抽出する時のエラー発生を防止するようにするＡＴＭセル境界識別装置及びその方法を提供することにそのまた他の目的がある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るＡＴＭセル境界識別装置は、ＡＴＭセルをＥ１フレームにマッピングして伝送する通信システムにおいて、ＡＴＭ階層から伝送された送信するセルに、速度整合のための休止セルを挿入する休止セル挿入手段と、その休止セル挿入手段から伝送されたセルのヘッダ情報によりヘッダエラー制御セルを生成するヘッダエラーセル生成手段とを順次通したセルのペイロードをスクランブリングするセルスクランブル手段と、前記セルスクランブル手段から得られるセルを、Ｅ１フレームに適合するように変換する送信フレーマーと、前記送信フレーマーから得られる送信セルをパイポーラ伝送信号にして伝送ラインに伝送し、その伝送ラインから得られるセルを受信フレーマーに伝達するラインインターフェース手段と、前記ラインインターフェース手段から伝送されたセルのタイムスロットによりセルの境界を識別し、ヘッダエラー制御セルを抽出する受信フレーマーと、前記受信フレーマーから抽出されたヘッダエラーセルを検索し、有効または無効セルを判別するヘッダエラーセル検索手段とを含んで構成されることを特徴とするものである。
【００１２】
また、前記送信フレーマーは、８個のＡＴＭセルを１つのＥ１マルチフレームにフォーマッティングすることを特徴とするものである。
【００１３】
また、前記送信フレーマーは、マルチフレームの第１番目のタイムスロット（ＴＳ０）にはオーバーヘッド情報をマッピングし、タイムスロット１から３までは、セルのスタートを知らせるスタートオブセルを表すビット（Reserved bits）をマッピングし、第１番目のセルをタイムスロット（ＴＳ）４からマッピングして１つのフレームを構成することを特徴とするものである。
【００１４】
また、前記タイムスロット１乃至タイムスロット３のビットパターンは、００１１００１１が３回連続することを特徴とするものである。
【００１５】
また、前記受信フレーマーは、受信されるＥ１フレーム上で同期信号でフレームを探した後、タイムスロット０のフレームビットである８ビット“Ｃ００１１０１１”を識別してから、タイムスロットで３までの３バイトを検索し、ＡＴＭセルの第１番目のセルが始まることを感知し、第１番目のタイムスロット４をＡＴＭセルの第１番目ヘッダとして認識した後、５３個の連続したタイムスロットを抽出して、１つのＡＴＭセルを抽出することを特徴とするものである。
【００１６】
また、本発明に係るＡＴＭセル境界識別方法は、ＡＴＭセルをＥ１フレームにマッピングして伝送する通信システムにおいて、第１番目のタイムスロットには、オーバーヘッド情報をマッピングし、次に所定のタイムスロットには、セルスタートを知らせる情報をマッピングし、前記セルスタート情報が記録されたタイムスロット以降のタイムスロットに第１番目のセルをマッピングする過程を反復遂行し、１つのマルチフレームに多数個のセルをマッピングしてＥ１フレームに伝送するセル伝送過程と、受信される前記のマルチフレームからフレーム同期信号を探索し、前記フレーム同期信号が探索されると、タイムスロットのデータを検索しＡＴＭセルのスタートを感知し、そのスタート点を感知してから検出されるタイムスロットを、ＡＴＭセルの第１番目のヘッダとして認識してＡＴＭセルを抽出するセル受信過程とからなることを特徴とするものである。
【００１７】
また、前記第１番目のセルは、前記Ｅ１マルチフレームのタイムスロット（ＴＳ）４からマッピングされることを特徴とするものである。
【００１８】
また、前記Ｅ１マルチフレームのタイムスロット０番にはオーバーヘッド情報をマッピングし、タイムスロット１乃至タイムスロット３には、セルのスタートを知らせるためのスタートオブセルを表すビット（Reserved bits）をマッピングすることを特徴とするものである。
【００１９】
また、前記タイムスロット１乃至タイムスロット３のビットパターンは、００１１００１１が３回連続されることを特徴とするものである。
【００２０】
また、前記フレーム同期信号でフレームを探してから、タイムスロット０のフレームビットである８ビット“Ｃ００１１０１１”を識別した後、前記タイムスロットで１から３までの３バイトを検索し、ＡＴＭセルの第１番目のセルが始まることを感知することを特徴とするものである。
【００２１】
さらに、前記Ｅ１マルチ−フレームの４番目のタイムスロットをセルの第１番目ヘッダとして認識し、５３個の連続したタイムスロットを抽出して、１つのＡＴＭセルを抽出することを特徴とするものである。
【００２２】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付図面により詳細に説明すると下記のとおりである。
まず、本発明に適用されるＡＴＭセルの伝送のための転送フレームＥ１（２．０４８Ｍｂｐｓ）のフォーマットは、図１に図示のとおりである。
すなわち、ＩＴＵ−ＴＧ．７０４によるＥ１フレームは、２５６ビットを一フレームとし、連続する１６フレームで１つのマルチフレームを構成する。各フレームは、３２個のタイムスロットから構成され、各タイムスロットは８ビットである。タイムスロット０番は、フレームオーバーヘッドとして使用され、タイムスロット１６は信号伝送の為に割当てられる。
Ｅ１フレームを利用してＡＴＭセルを伝送する場合、送信端のＡＴＭ物理階層の機能は、ＡＴＭ層からの速度に整合するために休止セルを挿入し、ヘッダエラーセルの生成過程を経てセルペイロードをスクランブリングしてから、Ｅ１フレームの情報フィールドに順次載せて転送する。
【００２３】
図１は、ＡＴＭセルがＥ１フレームの情報フィールドにマッピングされる位置を示している。
すなわち、第１番目のセルをＥ１フレームのタイムスロット（ＴＳ）４にマッピングする。一セルは５３バイトであるので、第２番目のセルは５３バイトの後に位置し、Ｅ１のマルチフレームの中でオーバーヘッドのタイムスロット０番と信号伝送に使用されるタイムスロット１６とを除外した情報フィールドは、総３８４０ビットとなる。
【００２４】
従って、９個のＡＴＭセルを順次マッピングすると３８１６ビットであるので３バイト（２４ビット）が残るが、この領域はセルのスタートを知らせるための領域であり、スタートオブセルを示すビット（Reserved bits）として使用し、位置はタイムスロット１から３までを使用する。ここにおいて、タイムスロット１乃至スロット３のビットパターンは、００１１００１１の３回連続にする。
【００２５】
受信端ではＥ１フレーム上でフレーム同期信号でフレームを探してから、タイムスロット０のフレームビットである８ビット“Ｃ００１１０１１”を識別してから、タイムスロット１から３までの３バイトを検索し、ＡＴＭセルの第１番目のセルが始まることを感知する。
【００２６】
タイムスロット１−３のビットパターンは、００１１００１１が３回連続し、ＡＴＭセルはタイムスロットに順次マッピングされ、Ｅ１フレームの各タイムスロットは３．９μｓであるので、第１番目のタイムスロット４をＡＴＭセルの第１番目のヘッダとして認識し、５３個の連続したタイムスロットを抽出すると、１つのＡＴＭセルを抽出するようになる。
このような方法により、５４タイムスロットを第２番目セルの第１番目ヘッダで認識し、５３バイトのＡＴＭセルを抽出する。同じ方法により５３バイトのセルを連続抽出する。この過程でタイムスロット１番とタイムスロット１６番とは除外する。
【００２７】
前記の方法により９個のセルを抽出すると、１つのマルチフレームが終わるようになり、このようにフレームの同期信号を使用する方式で、受信端でＡＴＭセルを探し出すので、アルゴリズムを遂行しなくて済むので、全体的なハードウェアを簡略に設計することができ、また、セル抽出過程で発生頻度が高いエラー発生率も低くなる。
【００２８】
図２は、本発明の概念を適用した好ましい実施の形態であって、ＡＴＭセル境界識別装置のブロック構成図である。
これに図示のとおり、参照番号１はＡＴＭ階層から転送されたセルをバッファリングする送信先入先出部であり、参照番号２は前記送信先入先出部１から得られるセルの速度整合のために休止セルを挿入する休止セル挿入部であり、参照番号３は、前記休止セル挿入部２から伝送されたセルヘッダ情報によりヘッダエラーセルを生成するヘッダエラーセル生成部３である。
【００２９】
そして、参照番号４は、前記ヘッダエラーセル生成部３から得られるペイロードをスクランブリングするセル混和部であり、参照番号５は、前記のセル混和部４から得られるセルを、Ｅ１フレームに適合するようにフォーマッティングする送信フレーマーであり、参照番号６は、前記送信フレーマー５から得られる送信フレームをバイポーラ伝送信号にし伝送ラインに伝送し、その伝送ラインから得られるＥ１フレームは、受信フレーマー７に伝達するラインインターフェース部６である。
【００３０】
また、参照番号７は、前記ラインインターフェース部６から伝送されたＥ１フレームのタイムスロットによりセルの境界を識別し、ヘッダエラーセルを抽出する受信フレーマー７であり、参照番号８は前記受信フレーマー７から抽出されたヘッダエラーセルを検索し、有効または無効セルを判別するヘッダエラーセル検索部であり、参照番号９は前記ヘッダエラーセル検索部８から得られるセルをフィルタリングし、エラーセルを処理するセルフィルタリング部９である。
【００３１】
さらに、参照番号１０は、前記ヘッダエラーセル検索部８及びフィルタリング部９からそれぞれ得られるヘッダエラーセル状態と、エラーセル状態をモニタリングするセル状態モニタリング部であり、参照番号１１は前記セルフィルタリング部９を通したセルをディスクランブリングするセル逆混和部であり、参照番号１２は、前記セル逆混和部１１でディスクランブリングされたセルをバッファリングし、ＡＴＭ階層に伝送する受信先入先出部１２である。
【００３２】
このような構成を有する本発明による好ましい実施の形態は、まず、送信先入先出部１でＡＴＭ階層から伝送される非同期セルを、Ｅ１伝送路上にマッピングするように要求される時間的バッファリング機能を遂行する。従って、送信先入先出部１は、ＡＴＭ階層の動作クロックと物理階層の動作クロックとを相互に分離し、バイト単位のデータが伝達される機能を提供するものである。
すなわち、送信先入先出部１は、ＡＴＭ階層からバイト単位のデータと、これに同期されたクロック及び制御信号とによりデータが伝達され、この場合の書き込み状態は、４個のＡＴＭセルバッファの中で、少なくとも一セル以上の書き込み余裕がある時に書き込み可能状態を表す。
【００３３】
また、休止セル挿入部２は、前記送信先入先出部１でバッファリングされたセルに、速度制御のための休止セル（Idle Cell）を挿入し、ヘッダエラーセル生成部３は、伝達されるセルヘッダの第１番目の４バイトを利用してヘッダエラーセル（ＨＥＣ）を生成してからヘッダの第５番目の領域に書き込むようになる。
すなわち、ヘッダエラーセル生成部３は、セルヘッダの第１番目４バイトに対しＣＲＣを生成し、セルヘッダ第５番目のバイトに挿入するようになり、この時ヘッダエラーセル生成は、上述したＸ⁸＋Ｘ²＋Ｘ＋１の多項式に従う。
【００３４】
次に、セル混和部４は、前記ヘッダエラーセル生成部３から得られるセルペイロード情報に対し、Ｘ⁴³＋１の自己同期式生成多項式を使用し、バイト単位でスクランブリングし、このようにペイロードがスクランブリングされたセルは、送信フレーマーでＥ１フレームフォーマットに適合するようにフォーマッティングされる。
【００３５】
すると、ラインインターフェース部６は、そのフォーマッティングされたＥ１フレームをバイポーラ伝送信号に変換し、伝送ラインに伝送するようになる。
まず、前記伝送ラインから受信されるＥ１フレームは、前記ラインインターフェース部６を通してから受信フレーマー７に伝達され、受信フレーマー７は、伝送されたＥ１フレームのタイムスロットによりセル境界を識別してセルを抽出する。
【００３６】
すなわち、受信フレーマー７は、Ｅ１フレーム上でフレーム同期信号でフレームを探してから、タイムスロット０のフレームビットである８ビット“Ｃ００１１０１１”を識別してから、タイムスロットで１から３までの３バイトを検索し、ＡＴＭセルの第１番目セルが始まることを感知する。この時、タイムスロット１−３のビットパターンは、００１１００１１が３回連続し、ＡＴＭセルはタイムスロットに順次マッピングされており、Ｅ１フレームの各タイムスロットは３．９μｓであるので、第１番目のタイムスロット４をＡＴＭセルの第１番目ヘッダとして認識し、５３個の連続したタイムスロットを抽出すると、１つのＡＴＭセルを抽出するようになる。
【００３７】
また、ヘッダエラーセル検索部８は、その抽出されたヘッダエラーセルを検索し、有効または無効セルを判別する。そして、ヘッダエラーセル検索部８を通過したセルは、セルフィルタリング部９でセルヘッダパターンによりフィルタリングされ、２個以上のエラーセルは廃棄される。
また、エラー検出モード状態で、セルヘッダ部のエラーセルも廃棄され、この時有効セルの中で、ペイロードを除いたセルのフィルタリングが可能であるが、この機能は、セル制御機能のために挿入された休止セルまたは送信側と協議された特定パターンのセルを除去し、純粋なサービスセルのみを後端に伝達するためのものである。
【００３８】
ここにおいて、ヘッダエラーセル検索部８及びセルフィルタリング部９で処理されるセルの状態は、セル状態モニタリング部１０にモニタリングされる。
そして、エラーのない正常的なセルは、セル逆混和部１２でセルペイロード情報に対し、Ｘ⁴³＋１の自己同期式生成多項式をバイト単位でディスクランブリングし、このようにディスクランブリングされたセルは、受信先入先出部１２で非同期的にＡＴＭ階層に伝達するように要求される時間的なバッファリング機能が遂行されてからＡＴＭ階層に伝達される。
すなわち、ＡＴＭ階層の動作クロックと物理階層の動作クロックとを分離するようになり、ＡＴＭ階層にはバイト単位のデータが伝達されるようになる。
【００３９】
上述した本発明を要約すると次のとおりである。
本発明は、セル混和手段でＡＴＭ階層から転送された送信するセルに、速度整合のための休止セルを挿入する休止セル挿入手段と、その休止セル挿入手段から転送されたセルのヘッダ情報により、ヘッダエラー制御セルを生成するヘッダエラーセル生成手段を順次に通したセルのペイロードをスクランブリングすることを特徴とする。
また、送信フレーマーで、前記セル混和手段から得られるセルをＥ１フレームに適合するように変換することを特徴とする。
そして、ラインインターフェース手段で、前記の送信フレーマーから得られる送信セルをパイポーラ伝送信号にして伝送ラインに伝送し、その伝送ラインから得られるＥ１フレームを受信フレーマーに伝達することを特徴とする。
一方、受信フレーマーは、前記ラインインターフェース手段から伝送されたＥ１フレームのタイムスロットによりセルの境界を識別し、ヘッダエラー制御セルを抽出し、ヘッダエラーセル検索手段は、前記受信フレーマーから抽出されたヘッダエラーセルを検索し、有効または無効セルを判別することを特徴とする。
【００４０】
また、本発明の目的を達成するための方法は、第１番目のタイムスロットには、オーバーヘッド情報をマッピングし、前記セルスタート情報が記録されたタイムスロット以降のタイムスロットに第１番目のセルをマッピングする過程を反復遂行し、１つのマルチフレームに多数個のセルをマッピングして転送するセル転送過程と、受信される前記マルチフレームからフレーム同期信号を探索し、それからタイムスロットのデータを検索し、ＡＴＭセルのスタートを感知しそのスタート点を感知してから、検出されるタイムスロットをＡＴＭセルの第１番目のヘッダで認識してＡＴＭセルを抽出するセル受信過程からなることを特徴とする。
【００４１】
【発明の効果】
上述した説明の通り、本発明は、ＡＴＭセルをＥ１フレームの各タイムスロットに順次マッピングして伝送することにより、受信端でＡＴＭセルの抽出過程が容易になる効果があり、併せてセル境界識別が容易であるので、付加的なハードウェアも減少させることができて、全体的な構成を簡略化させ得る効果がある。
【図面の簡単な説明】
【図１】本発明に係るＡＴＭセル転送のためのＥ１フレーム構造図である。
【図２】本発明に係るＡＴＭセル境界識別装置ブロック構成図である。
【図３】従来のＡＴＭセル受信端でのセル抽出のためのセル同期確率状態遷移図である。
【符号の説明】
２休止セル挿入部、３ヘッダエラーセル生成部、４セル混和部、５送信フレーマー、７受信フレーマー、８ヘッダエラーセル検索部、９セルフィルタリング部、１１セル逆混和部。

Claims

ＡＴＭセルをＥ１マルチフレームにマッピングして伝送する通信システムにおいて、
スクランブリング後のＡＴＭセルを一のＥ１マルチフレームに適合するようにマッピングする送信フレーマーと、
前記送信フレーマーによりマッピングされたＥ１マルチフレームをバイポーラ伝送信号にして伝送ラインに伝送するラインインターフェース手段を含み、
前記送信フレーマーは、前記一のＥ１マルチフレーム全体で９個の完全なスクランブリング後のＡＴＭセルをマッピングすることを特徴とするＡＴＭセル送信装置。
前記送信フレーマーは、前記Ｅ１マルチフレームのＥ１フレームのタイムスロット０（ＴＳ０）にオーバーヘッド情報をマッピングし、
前記Ｅ１マルチフレームの第一番目のＥ１フレームのタイムスロット１（ＴＳ１）から３（ＴＳ３）までにＡＴＭセルのスタートを知らせるスタートオブセルビットをマッピングし、
スクランブリング後のＡＴＭセルを前記マルチフレームの第一番目のＥ１フレームのタイムスロット４（ＴＳ４）からマッピングして前記一のＥ１マルチフレームを構成することを特徴とする請求項１記載のＡＴＭセル送信装置。
前記スタートオブセルビットのビットパターンは、００１１００１１が３回連続することを特徴とする請求項２記載のＡＴＭセル送信装置。
ＡＴＭセルをＥ１マルチフレームにマッピングして伝送する通信システムにおいて、
伝送ラインから信号を受信するラインインターフェース手段と、
前記ラインインターフェース手段から伝送された信号からタイムスロットによりＡＴＭセルの境界を識別し、前記ＡＴＭセル及び前記ＡＴＭセルのヘッダエラー制御情報を抽出する受信フレーマーと、
前記ヘッダエラー制御情報により前記ＡＴＭセルが有効または無効かを判別するヘッダーエラーセル検出手段を含むことを特徴とするＡＴＭセル境界識別装置。
前記受信フレーマーは、前記受信した信号から同期信号でＥ１マルチフレームを探した後、Ｅ１マルチフレームの最初のＥ１フレームのタイムスロット０のフレームビット及びスタートオブセルビットを検索することで前記ＡＴＭセルの境界を識別することを特徴とする請求項４記載のＡＴＭセル境界識別装置。
前記スタートオブセルビットのビットパターンは、００１１００１１が３回連続し、これを検知することでスタートオブセルビットを検索することを特徴とする請求項５記載のＡＴＭセル境界識別装置。
ＡＴＭセルをＥ１マルチフレームにマッピングして伝送する通信システムにおいて、
一のＥ１マルチフレームのＥ１フレームのタイムスロット０にオーバーヘッド情報をマッピングするステップと、
前記一のＥ１マルチフレームの所定のタイムスロットにＡＴＭセルの開始を知らせるスタートオブセルビットをマッピングするステップ（スタートオブセルマッピングステップ）と、
前記スタートオブセルビットが記録されたタイムスロット以降のタイムスロットに複数のＡＴＭセルをマッピングするステップ（ＡＴＭセルマッピングステップ）と、
マッピングがなされた前記一のＥ１マルチフレームを伝送するステップとからなり、
前記ＡＴＭセルマッピングステップは前記一のＥ１マルチフレームに５３バイトからなるＡＴＭセルのみをマッピングすることを特徴とするＥ１マルチフレーム伝送方法。
前記スタートオブセルマッピングステップは前記Ｅ１マルチフレームの最初のＥ１フレームのタイムスロット１乃至タイムスロット３に、スタートオブセルビットをマッピングすることを特徴とする請求項７記載のＥ１マルチフレーム伝送方法。
前記スタートオブセルビットを表すビットパターンは００１１００１１が３回連続されることを特徴とする請求項８記載のＥ１マルチフレーム伝送方法。
前記ＡＴＭセルは、前記Ｅ１マルチフレームのタイムスロット４（ＴＳ４）からマッピングされることを特徴とする請求項７記載のＥ１マルチフレーム伝送方法。
ＡＴＭセルをＥ１マルチフレームにマッピングして伝送する通信システムにおいて、
受信された信号からフレーム同期信号を探索するステップと、
前記フレーム同期信号が探索された後Ｅ１マルチフレームのタイムスロットのデータを検索しＡＴＭセルのスタート点を感知するステップと、
前記スタート点を感知してから検出されるタイムスロットをＡＴＭセルの第１番目のヘッダとして認識するステップとからなることを特徴とするＡＴＭセル境界識別方法。
前記Ｅ１マルチフレームの最初のＥ１フレームのタイムスロット０のフレームビット及びスタートオブセルを表すビットパターンを検索することで、最初のＡＴＭセルが始まることを感知することを特徴とする請求項１１記載のＡＴＭセル境界識別方法。
前記Ｅ１マルチフレームの最初のＥ１フレームのタイムスロット４（ＴＳ４）をＡＴＭセルの先頭として認識し、５３個の連続したタイムスロットを抽出して、１つのＡＴＭセルを抽出することを特徴とする請求項１２記載のＡＴＭセル境界識別方法。