JPH09214518A - 同期転送モード／非同期転送モード変換伝送路終端装置 - Google Patents
同期転送モード／非同期転送モード変換伝送路終端装置Info
- Publication number
- JPH09214518A JPH09214518A JP8021522A JP2152296A JPH09214518A JP H09214518 A JPH09214518 A JP H09214518A JP 8021522 A JP8021522 A JP 8021522A JP 2152296 A JP2152296 A JP 2152296A JP H09214518 A JPH09214518 A JP H09214518A
- Authority
- JP
- Japan
- Prior art keywords
- transfer mode
- unit
- signal
- cell
- error information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 576
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 265
- 230000005540 biological transmission Effects 0.000 title claims description 337
- 238000006243 chemical reaction Methods 0.000 title claims description 163
- 238000012545 processing Methods 0.000 claims abstract description 467
- 238000001514 detection method Methods 0.000 claims abstract description 314
- 239000000284 extract Substances 0.000 claims abstract description 6
- 238000003780 insertion Methods 0.000 claims description 115
- 230000037431 insertion Effects 0.000 claims description 115
- 238000000605 extraction Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 31
- 238000012544 monitoring process Methods 0.000 claims description 13
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 61
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000006727 cell loss Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004574 scanning tunneling microscopy Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＳＥＦ信号などの警報発出直後においても、
常に正確なデータ（セル）を取り込んで処理を継続する
とともに、正確な伝送路切替のためのエラー情報を転送
して不要な伝送路の切替えを防止できるようにする。 【解決手段】 同期転送モード／非同期転送モード変換
伝送路終端装置１において、受信同期転送モード処理部
２が、同期外れ情報を検出する同期外れ検出部２１をそ
なえ、非同期転送モードセル抽出部３が、同期外れ検出
部２１から同期外れ情報を受けると強制的にその旨の信
号を出力する非同期転送モードセル同期部３２と、同期
外れ検出部２１から同期外れ情報を受けると強制的にセ
ル廃棄信号を出力する非同期転送モードセル廃棄判定部
３３と、同期外れ検出部２１から同期外れ情報を受ける
と強制的に非同期転送モードセルのメモリ部３４への書
き込みを禁止するメモリ書き込み制御部３５とをそなえ
るように構成する。
常に正確なデータ（セル）を取り込んで処理を継続する
とともに、正確な伝送路切替のためのエラー情報を転送
して不要な伝送路の切替えを防止できるようにする。 【解決手段】 同期転送モード／非同期転送モード変換
伝送路終端装置１において、受信同期転送モード処理部
２が、同期外れ情報を検出する同期外れ検出部２１をそ
なえ、非同期転送モードセル抽出部３が、同期外れ検出
部２１から同期外れ情報を受けると強制的にその旨の信
号を出力する非同期転送モードセル同期部３２と、同期
外れ検出部２１から同期外れ情報を受けると強制的にセ
ル廃棄信号を出力する非同期転送モードセル廃棄判定部
３３と、同期外れ検出部２１から同期外れ情報を受ける
と強制的に非同期転送モードセルのメモリ部３４への書
き込みを禁止するメモリ書き込み制御部３５とをそなえ
るように構成する。
Description
【０００１】（目次） 発明の属する技術分野 従来の技術（図６８，図６９） 発明が解決しようとする課題（図６８，図６９） 課題を解決するための手段（図１〜図３） 発明の実施の形態 （ａ）第１実施形態の説明（図４〜図５５） （ｂ）第２実施形態の説明（図５６〜図６７） （ｃ）その他 発明の効果
【０００２】
【発明の属する技術分野】本発明は、同期転送モード／
非同期転送モード変換伝送路終端装置に関する。近年、
急速に普及しつつあるＢ−ＩＳＤＮでは、ユーザの多種
多様なニーズに応えるため、回線モード，パケットモー
ドなどをはじめとする同期転送モード（ＳＴＭ：Synchr
onous Transfer Mode)の技術限界を克服した非同期転送
モード（ＡＴＭ：Asynchronous Transfer Mode）が次世
代のデータ転送技術としてＩＴＵ−Ｔの勧告により規定
されている。
非同期転送モード変換伝送路終端装置に関する。近年、
急速に普及しつつあるＢ−ＩＳＤＮでは、ユーザの多種
多様なニーズに応えるため、回線モード，パケットモー
ドなどをはじめとする同期転送モード（ＳＴＭ：Synchr
onous Transfer Mode)の技術限界を克服した非同期転送
モード（ＡＴＭ：Asynchronous Transfer Mode）が次世
代のデータ転送技術としてＩＴＵ−Ｔの勧告により規定
されている。
【０００３】これに伴い、近年では、ＡＴＭに対応した
ＳＤＨ(Synchronous Digital Hierarchy）網における伝
送路の終端を行なう同期転送モード（ＳＴＭ）／非同期
転送モード（ＡＴＭ）変換伝送路終端装置に対する高機
能，高性能化が要求されてきている。
ＳＤＨ(Synchronous Digital Hierarchy）網における伝
送路の終端を行なう同期転送モード（ＳＴＭ）／非同期
転送モード（ＡＴＭ）変換伝送路終端装置に対する高機
能，高性能化が要求されてきている。
【０００４】
【従来の技術】図６８は一般的なＳＴＭ／ＡＴＭ交換伝
送路終端装置の構成を示すブロック図で、この図６８に
示すように、ＳＴＭ／ＡＴＭ変換伝送路終端装置（以
下、単に「終端装置」という）１は、それぞれ、受信Ｓ
ＴＭ処理部２，ＡＴＭセル抽出部３，ＡＴＭスイッチ
（ＡＴＭ−ＳＷ）４，ＡＴＭセル挿入部５，送信ＳＴＭ
処理部６をそなえて構成されている。なお、７はそれぞ
れ加入者端末である。
送路終端装置の構成を示すブロック図で、この図６８に
示すように、ＳＴＭ／ＡＴＭ変換伝送路終端装置（以
下、単に「終端装置」という）１は、それぞれ、受信Ｓ
ＴＭ処理部２，ＡＴＭセル抽出部３，ＡＴＭスイッチ
（ＡＴＭ−ＳＷ）４，ＡＴＭセル挿入部５，送信ＳＴＭ
処理部６をそなえて構成されている。なお、７はそれぞ
れ加入者端末である。
【０００５】ここで、受信ＳＴＭ処理部２は、ＳＴＭ伝
送路から送られてくるＳＴＭ信号を受信し、そのＳＴＭ
信号に含まれるセクションオーバヘッド（ＳＯＨ），パ
スオーバヘッド（ＰＯＨ）などのオーバヘッド情報に基
づいて、ＳＴＭ信号（フレーム）に対して同期保護を取
ったり、伝送路状態（伝送路の障害など）を監視するな
どの所要の処理を施すものである。なお、この受信ＳＴ
Ｍ処理部２においてＳＴＭフレームの同期外れが検出さ
れると、その旨を示すＳＥＦ(Severelly Errored Fram
e) 信号の発出状態となる。
送路から送られてくるＳＴＭ信号を受信し、そのＳＴＭ
信号に含まれるセクションオーバヘッド（ＳＯＨ），パ
スオーバヘッド（ＰＯＨ）などのオーバヘッド情報に基
づいて、ＳＴＭ信号（フレーム）に対して同期保護を取
ったり、伝送路状態（伝送路の障害など）を監視するな
どの所要の処理を施すものである。なお、この受信ＳＴ
Ｍ処理部２においてＳＴＭフレームの同期外れが検出さ
れると、その旨を示すＳＥＦ(Severelly Errored Fram
e) 信号の発出状態となる。
【０００６】ところで、一般に、上述のＳＴＭフレーム
は、例えば図６９（ａ）に示すように、セクションオー
バヘッド８，パスオーバヘッド９及びペイロード（情報
フィールド）１０を有し、これらの各部分が１フレーム
として１２５μｓｅｃの間に９フレーム（９Ｒｏｗ）分
だけ伝送されるようになっている。具体的に、１フレー
ム分のＳＴＭフレーム（例えば、伝送速度が５１．８４
Ｍｂ／ｓ）は、例えば図６９（ｂ）に示すように、セク
ションオーバヘッド８に９行（９Ｒｏｗ）×３列（３ｂ
ｙｔｅ）分、２７種類のオーバヘッド情報（Ａ１，Ａ
２，Ｃ１など）が収容され、パスオーバヘッド９に９種
類（９行×１列）のオーバヘッド情報（Ｊ１，Ｂ３，Ｃ
２など）が収容され、ペイロード１０に各加入者端末７
のためのＡＴＭセル１１が、適宜、複数個マッピング
（収容）されるようになっている。
は、例えば図６９（ａ）に示すように、セクションオー
バヘッド８，パスオーバヘッド９及びペイロード（情報
フィールド）１０を有し、これらの各部分が１フレーム
として１２５μｓｅｃの間に９フレーム（９Ｒｏｗ）分
だけ伝送されるようになっている。具体的に、１フレー
ム分のＳＴＭフレーム（例えば、伝送速度が５１．８４
Ｍｂ／ｓ）は、例えば図６９（ｂ）に示すように、セク
ションオーバヘッド８に９行（９Ｒｏｗ）×３列（３ｂ
ｙｔｅ）分、２７種類のオーバヘッド情報（Ａ１，Ａ
２，Ｃ１など）が収容され、パスオーバヘッド９に９種
類（９行×１列）のオーバヘッド情報（Ｊ１，Ｂ３，Ｃ
２など）が収容され、ペイロード１０に各加入者端末７
のためのＡＴＭセル１１が、適宜、複数個マッピング
（収容）されるようになっている。
【０００７】なお、セクションオーバヘッド８におい
て、Ａ１，Ａ２はＳＴＭフレームのフレーム同期を取る
際に用いられるフレームパターンバイト、Ｃ１はＳＴＭ
フレームの識別番号を表すバイト、Ｂ１は中継セクショ
ン（中継器間）における符号誤りの監視用バイト、Ｅ１
は中継セクションの音声打合せ用バイト、Ｆ１は中継セ
クションの障害特定用バイト、Ｄ１〜Ｄ３はそれぞれ中
継セクションのデータ通信用バイトである。
て、Ａ１，Ａ２はＳＴＭフレームのフレーム同期を取る
際に用いられるフレームパターンバイト、Ｃ１はＳＴＭ
フレームの識別番号を表すバイト、Ｂ１は中継セクショ
ン（中継器間）における符号誤りの監視用バイト、Ｅ１
は中継セクションの音声打合せ用バイト、Ｆ１は中継セ
クションの障害特定用バイト、Ｄ１〜Ｄ３はそれぞれ中
継セクションのデータ通信用バイトである。
【０００８】また、Ｈ１〜Ｈ３はそれぞれペイロード１
０にマッピングされているＡＴＭセル１１の先頭位置を
示すポインタ・バイト、Ｂ２はセクションの誤り監視用
バイト、Ｋ１は切替え系の制御用バイト、Ｋ２は多重セ
クション（端局中継装置間）状態の転送用バイト、Ｄ４
〜Ｄ１２はそれぞれ多重セクションのデータ通信用バイ
ト、Ｚ１，Ｚ２はそれぞれ予備用バイト、Ｅ２は多重セ
クションの音声打合せ用バイトである。
０にマッピングされているＡＴＭセル１１の先頭位置を
示すポインタ・バイト、Ｂ２はセクションの誤り監視用
バイト、Ｋ１は切替え系の制御用バイト、Ｋ２は多重セ
クション（端局中継装置間）状態の転送用バイト、Ｄ４
〜Ｄ１２はそれぞれ多重セクションのデータ通信用バイ
ト、Ｚ１，Ｚ２はそれぞれ予備用バイト、Ｅ２は多重セ
クションの音声打合せ用バイトである。
【０００９】一方、パスオーバヘッド９において、Ｊ１
はパスの導通監視用バイト、Ｂ３はパスの誤り監視用バ
イト、Ｃ２はパスの情報識別用バイト、Ｇ１は送信パス
状態の誤り通知用バイト、Ｆ２は保守用チャネルのため
のバイト、Ｈ４はフレーム番号の識別（ＡＴＭセル１１
の先頭識別）用バイト、Ｚ３〜Ｚ５は予備用バイトであ
る。
はパスの導通監視用バイト、Ｂ３はパスの誤り監視用バ
イト、Ｃ２はパスの情報識別用バイト、Ｇ１は送信パス
状態の誤り通知用バイト、Ｆ２は保守用チャネルのため
のバイト、Ｈ４はフレーム番号の識別（ＡＴＭセル１１
の先頭識別）用バイト、Ｚ３〜Ｚ５は予備用バイトであ
る。
【００１０】さらに、上述のＡＴＭセル１１は、例えば
図６９（ｃ）に示すように、自身の転送先情報などから
なる５バイト分のヘッダ部１１ａと４８バイト（３８４
ビット）分のデータ部（情報フィールド）１１ｂとの計
５３バイトのフォーマットを有しており、ヘッダ部１１
ａには、一般的フロー制御（ＧＦＣ:Generic Flow Cont
rol)，仮想パス識別子（ＶＰＩ:Virtual Path Identifi
er），仮想チャネル識別子（ＶＣＩ:Virtual Channel I
dentifier ），ペイロード・タイプ（ＰＴ），セル損失
優先表示（ＣＬＰ:Cell Loss Priority)，ヘッダ誤り制
御（ＨＥＣ:Header Error Control)の各種のフィールド
が用意されている。
図６９（ｃ）に示すように、自身の転送先情報などから
なる５バイト分のヘッダ部１１ａと４８バイト（３８４
ビット）分のデータ部（情報フィールド）１１ｂとの計
５３バイトのフォーマットを有しており、ヘッダ部１１
ａには、一般的フロー制御（ＧＦＣ:Generic Flow Cont
rol)，仮想パス識別子（ＶＰＩ:Virtual Path Identifi
er），仮想チャネル識別子（ＶＣＩ:Virtual Channel I
dentifier ），ペイロード・タイプ（ＰＴ），セル損失
優先表示（ＣＬＰ:Cell Loss Priority)，ヘッダ誤り制
御（ＨＥＣ:Header Error Control)の各種のフィールド
が用意されている。
【００１１】なお、一般的フロー制御（ＧＦＣ）は、各
加入者端末７から送出されたＡＴＭセル１１がインタフ
ェース上で衝突することを防ぐために用意されているフ
ィールド、仮想パス識別子（ＶＰＩ），仮想チャネル識
別子（ＶＣＩ）は、それぞれ転送経路（ＶＰ，ＶＣ）を
区別するための番号情報が収容されるフィールド、ペイ
ロード・タイプ（ＰＴ）は、データ部１１ｂに収容され
ているデータが、ユーザ情報又は制御情報かなどを識別
するための情報が収容されるフィールド、セル損失優先
表示（ＣＬＰ）は、ＡＴＭセル１１が損失してもよいか
などの転送優先度を表す情報が収容されるフィールド、
ヘッダ誤り制御（ＨＥＣ）は、ヘッダ部１１ａの誤り検
出やＡＴＭセル１１の同期検出などに用いられるフィー
ルドで、ＣＲＣ(Cyclic Redundancy Check) 符号が書き
込まれるようになっている。
加入者端末７から送出されたＡＴＭセル１１がインタフ
ェース上で衝突することを防ぐために用意されているフ
ィールド、仮想パス識別子（ＶＰＩ），仮想チャネル識
別子（ＶＣＩ）は、それぞれ転送経路（ＶＰ，ＶＣ）を
区別するための番号情報が収容されるフィールド、ペイ
ロード・タイプ（ＰＴ）は、データ部１１ｂに収容され
ているデータが、ユーザ情報又は制御情報かなどを識別
するための情報が収容されるフィールド、セル損失優先
表示（ＣＬＰ）は、ＡＴＭセル１１が損失してもよいか
などの転送優先度を表す情報が収容されるフィールド、
ヘッダ誤り制御（ＨＥＣ）は、ヘッダ部１１ａの誤り検
出やＡＴＭセル１１の同期検出などに用いられるフィー
ルドで、ＣＲＣ(Cyclic Redundancy Check) 符号が書き
込まれるようになっている。
【００１２】次に、図６８において、ＡＴＭセル抽出部
３は、上述の受信ＳＴＭ処理部２で処理された後のＳＴ
Ｍフレームのセクションオーバヘッド８，パスオーバヘ
ッド９に基づいて、図６９（ｂ），図６９（ｃ）により
上述したようにペイロード１０にマッピングされている
ＡＴＭセル１１を抽出するものであり、ＡＴＭスイッチ
４は、このＡＴＭセル抽出部３で抽出されたＡＴＭセル
１１について、そのヘッダ部１１ａ（特に、ＶＰＩ，Ｖ
ＣＩ）に基づき、各加入者端末７又は他の終端装置１と
の間における交換処理を施すものである。
３は、上述の受信ＳＴＭ処理部２で処理された後のＳＴ
Ｍフレームのセクションオーバヘッド８，パスオーバヘ
ッド９に基づいて、図６９（ｂ），図６９（ｃ）により
上述したようにペイロード１０にマッピングされている
ＡＴＭセル１１を抽出するものであり、ＡＴＭスイッチ
４は、このＡＴＭセル抽出部３で抽出されたＡＴＭセル
１１について、そのヘッダ部１１ａ（特に、ＶＰＩ，Ｖ
ＣＩ）に基づき、各加入者端末７又は他の終端装置１と
の間における交換処理を施すものである。
【００１３】さらに、ＡＴＭセル挿入部５は、ＡＴＭス
イッチ４からの信号に、各加入者端末７からのＡＴＭセ
ル１１を順次挿入するものであり、送信ＳＴＭ処理部６
は、このＡＴＭセル挿入部５からの信号（複数のＡＴＭ
セル）について、セクションオーバヘッド８，パスオー
バヘッド９のための各種オーバヘッド情報を順次挿入す
るなどの所要の処理を施してゆくことによって、図６９
（ｂ），図６９（ｃ）により前述したようなフォーマッ
トを有するＳＴＭフレームを組み上げて、ＳＴＭ伝送路
へこのＳＴＭフレームを送信するものである。
イッチ４からの信号に、各加入者端末７からのＡＴＭセ
ル１１を順次挿入するものであり、送信ＳＴＭ処理部６
は、このＡＴＭセル挿入部５からの信号（複数のＡＴＭ
セル）について、セクションオーバヘッド８，パスオー
バヘッド９のための各種オーバヘッド情報を順次挿入す
るなどの所要の処理を施してゆくことによって、図６９
（ｂ），図６９（ｃ）により前述したようなフォーマッ
トを有するＳＴＭフレームを組み上げて、ＳＴＭ伝送路
へこのＳＴＭフレームを送信するものである。
【００１４】このような構成により、上述の終端装置１
では、各加入者端末７からの複数のＡＴＭセル１１を伝
送速度の高いＳＴＭフレームに変換して他の終端装置１
に高速に転送したり、他の終端装置１からのＳＴＭフレ
ームから複数のＡＴＭセル１１を抽出して、それぞれを
ヘッダ部１１ａ内の転送先情報（ＶＰＩ，ＶＣＩ）に基
づいて、該当する各加入者端末装置７へ送信したりする
ことができる。
では、各加入者端末７からの複数のＡＴＭセル１１を伝
送速度の高いＳＴＭフレームに変換して他の終端装置１
に高速に転送したり、他の終端装置１からのＳＴＭフレ
ームから複数のＡＴＭセル１１を抽出して、それぞれを
ヘッダ部１１ａ内の転送先情報（ＶＰＩ，ＶＣＩ）に基
づいて、該当する各加入者端末装置７へ送信したりする
ことができる。
【００１５】
【発明が解決しようとする課題】ところで、このような
一般的な終端装置１では、ＡＴＭセル抽出部３において
ＡＴＭセル１１を抽出する際、ＳＴＭフレームのペイロ
ード１０にマッピングされているＡＴＭセル１１に対し
て所要の段数の同期保護が取られるが、この同期保護
は、ＳＴＭフレームのフレーム同期状態に関わらず行な
われている。
一般的な終端装置１では、ＡＴＭセル抽出部３において
ＡＴＭセル１１を抽出する際、ＳＴＭフレームのペイロ
ード１０にマッピングされているＡＴＭセル１１に対し
て所要の段数の同期保護が取られるが、この同期保護
は、ＳＴＭフレームのフレーム同期状態に関わらず行な
われている。
【００１６】このため、受信側の終端装置１において、
受信ＳＴＭ処理部２にてＳＴＭフレームの同期外れが検
出されＳＥＦ信号の発出状態となった場合でも、ＡＴＭ
セル抽出部３では、内部のメモリ（例えば、ＦＩＦＯメ
モリ）に書き込み途中であるＡＴＭセル１１について
は、その同期が確立しヘッダ誤りがないと判断されるた
め、ＳＴＭフレームの信号品質が保証されていないにも
関わらずそのまま終端装置１内に取り込まれてしまう可
能性がある。
受信ＳＴＭ処理部２にてＳＴＭフレームの同期外れが検
出されＳＥＦ信号の発出状態となった場合でも、ＡＴＭ
セル抽出部３では、内部のメモリ（例えば、ＦＩＦＯメ
モリ）に書き込み途中であるＡＴＭセル１１について
は、その同期が確立しヘッダ誤りがないと判断されるた
め、ＳＴＭフレームの信号品質が保証されていないにも
関わらずそのまま終端装置１内に取り込まれてしまう可
能性がある。
【００１７】また、このように受信ＳＴＭ処理部２にお
いて、ＳＥＦ信号の発出状態となったのち、ＳＴＭフレ
ームのフレームパターン〔Ａ１，Ａ２バイト：図６９
（ｂ）参照〕が１度でも正常に検出（つまり同期保護１
段）されると、内部のＳＴＭフレームカウント処理が正
常動作となるため、ＳＥＦ信号発出状態であるにも関わ
らず、ＡＴＭセル抽出部３内でのＡＴＭセル１１に対す
る同期保護処理も通常動作状態になる。
いて、ＳＥＦ信号の発出状態となったのち、ＳＴＭフレ
ームのフレームパターン〔Ａ１，Ａ２バイト：図６９
（ｂ）参照〕が１度でも正常に検出（つまり同期保護１
段）されると、内部のＳＴＭフレームカウント処理が正
常動作となるため、ＳＥＦ信号発出状態であるにも関わ
らず、ＡＴＭセル抽出部３内でのＡＴＭセル１１に対す
る同期保護処理も通常動作状態になる。
【００１８】従って、ＳＴＭフレームの同期が確立しＳ
ＥＦ信号の発出が停止される前に、ＡＴＭセル１１の同
期が確立してしまい、この場合も、ＳＴＭフレームの信
号品質が保証されていないにも関わらずＡＴＭセル１１
が終端装置１１内に取り込まれる可能性がある。さら
に、一般に、終端装置１では、受信ＳＴＭ処理部２にお
いて、ＳＴＭフレームのセクションオーバヘッド８に含
まれるポインタバイトＨ１〜Ｈ３（ＳＴＭフレームにお
けるＡＴＭセル１１の先頭位置を示すバイト）が正常に
検出できない場合や、ＳＴＭ伝送路（トランスミッショ
ンパス）に障害などが発生したことが検出された場合
に、それぞれ、ＬＯＰ(Loss of pointer) やパス警報表
示信号（Ｐ−ＡＩＳ：Path-Alarm Indication Signal）
が発出されるが、これらの警報信号が解除されると、主
信号（ＳＴＭフレーム）は即時に警報信号から正常信号
となるため、ＡＴＭセル抽出部３においてセル同期が確
立すれば終端装置１内にＡＴＭセル１１が取り込まれ
る。
ＥＦ信号の発出が停止される前に、ＡＴＭセル１１の同
期が確立してしまい、この場合も、ＳＴＭフレームの信
号品質が保証されていないにも関わらずＡＴＭセル１１
が終端装置１１内に取り込まれる可能性がある。さら
に、一般に、終端装置１では、受信ＳＴＭ処理部２にお
いて、ＳＴＭフレームのセクションオーバヘッド８に含
まれるポインタバイトＨ１〜Ｈ３（ＳＴＭフレームにお
けるＡＴＭセル１１の先頭位置を示すバイト）が正常に
検出できない場合や、ＳＴＭ伝送路（トランスミッショ
ンパス）に障害などが発生したことが検出された場合
に、それぞれ、ＬＯＰ(Loss of pointer) やパス警報表
示信号（Ｐ−ＡＩＳ：Path-Alarm Indication Signal）
が発出されるが、これらの警報信号が解除されると、主
信号（ＳＴＭフレーム）は即時に警報信号から正常信号
となるため、ＡＴＭセル抽出部３においてセル同期が確
立すれば終端装置１内にＡＴＭセル１１が取り込まれ
る。
【００１９】ところが、ＬＯＰおよびＰ−ＡＩＳの解除
後、最初に受信ＳＴＭ処理部２にて検出されるＪ１バイ
ト〔図６９（ｂ）参照〕までのパスオーバヘッド９は正
確な位置にないため、警報解除タイミングから最初のＪ
１バイト検出までの間はヘッダ誤りの可能性があるＡＴ
Ｍセル１１が終端装置１内に取り込まれてしまうことに
なる。
後、最初に受信ＳＴＭ処理部２にて検出されるＪ１バイ
ト〔図６９（ｂ）参照〕までのパスオーバヘッド９は正
確な位置にないため、警報解除タイミングから最初のＪ
１バイト検出までの間はヘッダ誤りの可能性があるＡＴ
Ｍセル１１が終端装置１内に取り込まれてしまうことに
なる。
【００２０】次に、通常、終端装置１では、受信ＳＴＭ
処理部２においてセクションオーバヘッド８に含まれる
Ｂ２バイト，Ｂ３バイト〔図６９（ｂ）参照〕を用いて
パリティ演算が行なわれ、その演算結果がＳＴＭ伝送路
の状態に応じて伝送路切替を行なうための監視用情報で
あるライン遠端ブロックエラー情報（Ｌ−ＦＥＢＥ：Li
ne-Far End Block Error) ，パス遠端ブロックエラー情
報（Ｐ−ＦＥＢＥ：Path-Far End Block Error) とし
て、送信ＳＴＭ処理部６を通じＳＴＭフレームの送信元
の終端装置１へ転送される。
処理部２においてセクションオーバヘッド８に含まれる
Ｂ２バイト，Ｂ３バイト〔図６９（ｂ）参照〕を用いて
パリティ演算が行なわれ、その演算結果がＳＴＭ伝送路
の状態に応じて伝送路切替を行なうための監視用情報で
あるライン遠端ブロックエラー情報（Ｌ−ＦＥＢＥ：Li
ne-Far End Block Error) ，パス遠端ブロックエラー情
報（Ｐ−ＦＥＢＥ：Path-Far End Block Error) とし
て、送信ＳＴＭ処理部６を通じＳＴＭフレームの送信元
の終端装置１へ転送される。
【００２１】しかしながら、このような一般的な終端装
置１におけるＬ−ＦＥＢＥ，Ｐ−ＦＥＢＥの転送処理で
は、受信ＳＴＭ処理部２におけるＳＥＦ信号の発出時に
おいては、ＳＴＭフレームの同期が外れているため、誤
った演算結果を転送してしまい、その結果、不要なＳＴ
Ｍ伝送路の切り替えが行なわれてしまう可能性がある。
置１におけるＬ−ＦＥＢＥ，Ｐ−ＦＥＢＥの転送処理で
は、受信ＳＴＭ処理部２におけるＳＥＦ信号の発出時に
おいては、ＳＴＭフレームの同期が外れているため、誤
った演算結果を転送してしまい、その結果、不要なＳＴ
Ｍ伝送路の切り替えが行なわれてしまう可能性がある。
【００２２】また、一般的な終端装置１では、Ｂ１バイ
ト〜Ｂ３バイトのいずれかのパリティ演算結果をパフォ
ーマンス・モニタなどのインタフェース処理によって監
視・カウントして、そのカウント値に応じてＳＴＭ伝送
路の切り替えを行なうこともできるが、この場合も、受
信ＳＴＭ処理部２におけるＳＥＦ信号の発出時において
は、ＳＴＭフレームの同期が外れているため、誤った演
算結果がカウントされてしまい、その結果、不要なＳＴ
Ｍ伝送路の切り替えが行なわれてしまう可能性がある。
ト〜Ｂ３バイトのいずれかのパリティ演算結果をパフォ
ーマンス・モニタなどのインタフェース処理によって監
視・カウントして、そのカウント値に応じてＳＴＭ伝送
路の切り替えを行なうこともできるが、この場合も、受
信ＳＴＭ処理部２におけるＳＥＦ信号の発出時において
は、ＳＴＭフレームの同期が外れているため、誤った演
算結果がカウントされてしまい、その結果、不要なＳＴ
Ｍ伝送路の切り替えが行なわれてしまう可能性がある。
【００２３】本発明は、このような課題に鑑み創案され
たもので、ＳＥＦ信号などの警報が発出された場合に即
座にデータ（セル）の取り込みを中止することにより常
に正確なデータに基づいた処理を継続できるとともに、
正確な伝送路切替のためのエラー情報を転送して不要な
伝送路の切替えを防止できるようにした、同期転送モー
ド／非同期転送モード変換伝送路終端装置を提供するこ
とを目的とする。
たもので、ＳＥＦ信号などの警報が発出された場合に即
座にデータ（セル）の取り込みを中止することにより常
に正確なデータに基づいた処理を継続できるとともに、
正確な伝送路切替のためのエラー情報を転送して不要な
伝送路の切替えを防止できるようにした、同期転送モー
ド／非同期転送モード変換伝送路終端装置を提供するこ
とを目的とする。
【００２４】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は同期転送モード伝送
路を終端して、非同期転送モードでの交換処理を行なう
同期転送モード／非同期転送モード変換伝送路終端装置
であり、この図１に示すように、受信同期転送モード処
理部２，非同期転送モードセル抽出部３，非同期転送モ
ードスイッチ部４，非同期転送モードセル挿入部５及び
送信同期転送モード処理部６をそなえて構成されてい
る。
ック図で、この図１において、１は同期転送モード伝送
路を終端して、非同期転送モードでの交換処理を行なう
同期転送モード／非同期転送モード変換伝送路終端装置
であり、この図１に示すように、受信同期転送モード処
理部２，非同期転送モードセル抽出部３，非同期転送モ
ードスイッチ部４，非同期転送モードセル挿入部５及び
送信同期転送モード処理部６をそなえて構成されてい
る。
【００２５】ここで、受信同期転送モード処理部２は、
同期転送モード伝送路から送られてくる同期転送モード
信号を受信し、その同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施すものであり、非
同期転送モードセル抽出部３は、この受信同期転送モー
ド処理部２で処理された後の信号に基づいて非同期転送
モードセルを抽出するものである。
同期転送モード伝送路から送られてくる同期転送モード
信号を受信し、その同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施すものであり、非
同期転送モードセル抽出部３は、この受信同期転送モー
ド処理部２で処理された後の信号に基づいて非同期転送
モードセルを抽出するものである。
【００２６】また、非同期転送モードスイッチ部４は、
非同期転送モードセル抽出部３からの信号について交換
処理を施すものであり、非同期転送モードセル挿入部５
は、非同期転送モードスイッチ部４からの信号について
同期転送モードセルを挿入するものであり、送信同期転
送モード処理部６は、非同期転送モードセル挿入部５か
らの信号について、オーバヘッド情報に対する所要の処
理を施して、上記の同期転送モード伝送路又は他の同期
転送モード伝送路へ同期転送モード信号を送信するもの
である。
非同期転送モードセル抽出部３からの信号について交換
処理を施すものであり、非同期転送モードセル挿入部５
は、非同期転送モードスイッチ部４からの信号について
同期転送モードセルを挿入するものであり、送信同期転
送モード処理部６は、非同期転送モードセル挿入部５か
らの信号について、オーバヘッド情報に対する所要の処
理を施して、上記の同期転送モード伝送路又は他の同期
転送モード伝送路へ同期転送モード信号を送信するもの
である。
【００２７】さらに、この図１に示すように、受信同期
転送モード処理部２は、同期外れ検出部２１をそなえる
とともに、非同期転送モードセル抽出部３は、ヘッダ誤
り情報演算部３１，非同期転送モードセル同期部３２，
非同期転送モードセル廃棄判定部３３，メモリ部３４，
メモリ書き込み制御部３５及びメモリ読み出し制御部３
６をそなえて構成されている。
転送モード処理部２は、同期外れ検出部２１をそなえる
とともに、非同期転送モードセル抽出部３は、ヘッダ誤
り情報演算部３１，非同期転送モードセル同期部３２，
非同期転送モードセル廃棄判定部３３，メモリ部３４，
メモリ書き込み制御部３５及びメモリ読み出し制御部３
６をそなえて構成されている。
【００２８】ここで、受信同期転送モード処理部２にお
いて、同期外れ検出部２１は、受信した同期転送モード
信号から同期外れ情報を検出するものであり、非同期転
送モードセル抽出部３において、ヘッダ誤り情報演算部
３１は、非同期転送モードセルのヘッダ誤り情報を演算
により求めるものであり、非同期転送モードセル同期部
３２は、ヘッダ誤り情報演算部３１からのヘッダ誤り情
報に基づいて受信した同期転送モード信号の同期状態を
判定するとともに、受信同期転送モード処理部２の同期
外れ検出部２１で検出された同期外れ情報を受けると強
制的に受信した同期転送モード信号が同期外れである旨
の信号を出力するものである。
いて、同期外れ検出部２１は、受信した同期転送モード
信号から同期外れ情報を検出するものであり、非同期転
送モードセル抽出部３において、ヘッダ誤り情報演算部
３１は、非同期転送モードセルのヘッダ誤り情報を演算
により求めるものであり、非同期転送モードセル同期部
３２は、ヘッダ誤り情報演算部３１からのヘッダ誤り情
報に基づいて受信した同期転送モード信号の同期状態を
判定するとともに、受信同期転送モード処理部２の同期
外れ検出部２１で検出された同期外れ情報を受けると強
制的に受信した同期転送モード信号が同期外れである旨
の信号を出力するものである。
【００２９】また、非同期転送モードセル廃棄判定部３
３は、非同期転送モードセル同期部３２からの同期判定
情報を受けて非同期転送モードセルを廃棄するか否かを
判定するとともに、受信同期転送モード処理部２の同期
外れ検出部２１で検出された同期外れ情報を受けると強
制的にセル廃棄信号を出力するものであり、メモリ部３
４は、受信した同期転送モード信号情報を持った非同期
転送モードセルを順次記憶するものである。
３は、非同期転送モードセル同期部３２からの同期判定
情報を受けて非同期転送モードセルを廃棄するか否かを
判定するとともに、受信同期転送モード処理部２の同期
外れ検出部２１で検出された同期外れ情報を受けると強
制的にセル廃棄信号を出力するものであり、メモリ部３
４は、受信した同期転送モード信号情報を持った非同期
転送モードセルを順次記憶するものである。
【００３０】さらに、メモリ書き込み制御部３５は、非
同期転送モードセル同期部３２及び非同期転送モードセ
ル廃棄判定部３３からの出力に基づいて非同期転送モー
ドセルをメモリ部３４に書き込むための制御を行なうと
ともに、受信同期転送モード処理部２の同期外れ検出部
２１で検出された同期外れ情報を受けると強制的に非同
期転送モードセルのメモリ部３４への書き込みを禁止す
るものであり、メモリ読み出し制御部３６は、メモリ部
３４に記憶されている非同期転送モードセル情報を読み
出して非同期転送モードスイッチ部４へ出力するための
制御を行なうものである。
同期転送モードセル同期部３２及び非同期転送モードセ
ル廃棄判定部３３からの出力に基づいて非同期転送モー
ドセルをメモリ部３４に書き込むための制御を行なうと
ともに、受信同期転送モード処理部２の同期外れ検出部
２１で検出された同期外れ情報を受けると強制的に非同
期転送モードセルのメモリ部３４への書き込みを禁止す
るものであり、メモリ読み出し制御部３６は、メモリ部
３４に記憶されている非同期転送モードセル情報を読み
出して非同期転送モードスイッチ部４へ出力するための
制御を行なうものである。
【００３１】このような構成により、本発明の同期転送
モード／非同期転送モード変換伝送路終端装置（以下、
単に「終端装置」ということがある）１では、受信同期
転送モード処理部２１の同期外れ検出部２１にて同期外
れ情報が検出されると、非同期転送モードセル抽出部３
において、まず非同期転送モードセル同期部３２が、受
信した同期転送モード信号が同期外れである旨の信号を
出力して、その後に処理されるべき同期転送モード信号
を強制的に同期外れ状態とする。
モード／非同期転送モード変換伝送路終端装置（以下、
単に「終端装置」ということがある）１では、受信同期
転送モード処理部２１の同期外れ検出部２１にて同期外
れ情報が検出されると、非同期転送モードセル抽出部３
において、まず非同期転送モードセル同期部３２が、受
信した同期転送モード信号が同期外れである旨の信号を
出力して、その後に処理されるべき同期転送モード信号
を強制的に同期外れ状態とする。
【００３２】そして、このとき、非同期転送モードセル
廃棄判定部３３は、セル廃棄信号を出力することによ
り、同期外れ状態にある同期転送モード信号から抽出さ
れる非同期転送モードセルを廃棄するとともに、メモリ
書き込み制御部３５が、非同期転送モードセルのメモリ
部３４への書き込みを禁止する。従って、同期外れが検
出された時点で非同期転送モードセル抽出部３において
処理途中であった非同期転送モードセル、つまり、受信
した同期転送モード信号から同期外れが検出されて信号
品質に信頼性のなくなった非同期転送モードセルがメモ
リ部３４へ書き込まれることを即座に防止して、信号品
質に信頼性のない非同期転送モードセルを終端装置１内
に取り込まないようにすることができる（以上、請求項
１）。
廃棄判定部３３は、セル廃棄信号を出力することによ
り、同期外れ状態にある同期転送モード信号から抽出さ
れる非同期転送モードセルを廃棄するとともに、メモリ
書き込み制御部３５が、非同期転送モードセルのメモリ
部３４への書き込みを禁止する。従って、同期外れが検
出された時点で非同期転送モードセル抽出部３において
処理途中であった非同期転送モードセル、つまり、受信
した同期転送モード信号から同期外れが検出されて信号
品質に信頼性のなくなった非同期転送モードセルがメモ
リ部３４へ書き込まれることを即座に防止して、信号品
質に信頼性のない非同期転送モードセルを終端装置１内
に取り込まないようにすることができる（以上、請求項
１）。
【００３３】ところで、上述の非同期転送モードセル同
期部３２は、具体的には、ヘッダ誤り情報演算部３１か
らのヘッダ誤り情報を複数回に渡って受けることによ
り、同期又は同期外れである旨の信号を出力する同期保
護部をそなえ、この同期保護部に、受信同期転送モード
処理部２の同期外れ検出部２１で検出された同期外れ情
報を受けると強制的に受信した同期転送モード信号が同
期外れである旨の信号を出力する回路部が付加されて構
成される。
期部３２は、具体的には、ヘッダ誤り情報演算部３１か
らのヘッダ誤り情報を複数回に渡って受けることによ
り、同期又は同期外れである旨の信号を出力する同期保
護部をそなえ、この同期保護部に、受信同期転送モード
処理部２の同期外れ検出部２１で検出された同期外れ情
報を受けると強制的に受信した同期転送モード信号が同
期外れである旨の信号を出力する回路部が付加されて構
成される。
【００３４】これにより、非同期転送モードセル同期部
３２では、同期保護部にてヘッダ誤り情報が複数回に渡
って受信され、完全に受信した同期転送モード信号の同
期が外れていることが検出された時点で、瞬時に受信し
た同期転送モード信号が同期外れである旨の信号が回路
部より出力されて、同期転送モード信号が強制的に同期
外れ状態にされる（以上、請求項２）。
３２では、同期保護部にてヘッダ誤り情報が複数回に渡
って受信され、完全に受信した同期転送モード信号の同
期が外れていることが検出された時点で、瞬時に受信し
た同期転送モード信号が同期外れである旨の信号が回路
部より出力されて、同期転送モード信号が強制的に同期
外れ状態にされる（以上、請求項２）。
【００３５】また、上述の非同期転送モードセル廃棄判
定部３３は、具体的には、非同期転送モードセルデータ
からアイドルセルを検出するアイドルセル検出部と、ヘ
ッダ誤り情報演算部３１からのヘッダ誤り情報からビッ
ト誤りを検出するビット誤り検出部とをそなえるととも
に、非同期転送モードセル同期部３２からの同期判定情
報，受信同期転送モード処理部２の同期外れ検出部２１
で検出された同期外れ情報，上記のアイドルセル検出部
からのアイドルセル検出情報，上記のビット誤り検出部
からのビット誤り検出情報を保持するセル廃棄信号保持
部をそなえて構成される。
定部３３は、具体的には、非同期転送モードセルデータ
からアイドルセルを検出するアイドルセル検出部と、ヘ
ッダ誤り情報演算部３１からのヘッダ誤り情報からビッ
ト誤りを検出するビット誤り検出部とをそなえるととも
に、非同期転送モードセル同期部３２からの同期判定情
報，受信同期転送モード処理部２の同期外れ検出部２１
で検出された同期外れ情報，上記のアイドルセル検出部
からのアイドルセル検出情報，上記のビット誤り検出部
からのビット誤り検出情報を保持するセル廃棄信号保持
部をそなえて構成される。
【００３６】これにより、非同期転送モードセル廃棄判
定部３３では、上記の同期判定情報，同期外れ情報，ア
イドルセル検出情報及びビット誤り検出情報のいずれが
検出されても、セル廃棄信号保持部からセル廃棄信号が
出力されて、信号品質に信頼性のない非同期転送モード
セルが廃棄される（以上、請求項３）。さらに、上述の
メモリ書き込み制御部３５は、具体的には、メモリ部３
４への書き込みアドレスを計数する書き込みアドレスカ
ウンタ部と、非同期転送モードセル同期部３２及び非同
期転送モードセル廃棄判定部３３からの出力に基づいて
この書き込みアドレスカウンタ部を制御する書き込みア
ドレスカウンタ制御部とをそなえ、さらに、このアドレ
スカウンタ制御部が、受信同期転送モード処理部２の同
期外れ検出部２１で検出された同期外れ情報を受けると
強制的に非同期転送モードセルのメモリ部３４への書き
込みを禁止すべく上記のアドレスカウンタ部を制御する
ように構成される。
定部３３では、上記の同期判定情報，同期外れ情報，ア
イドルセル検出情報及びビット誤り検出情報のいずれが
検出されても、セル廃棄信号保持部からセル廃棄信号が
出力されて、信号品質に信頼性のない非同期転送モード
セルが廃棄される（以上、請求項３）。さらに、上述の
メモリ書き込み制御部３５は、具体的には、メモリ部３
４への書き込みアドレスを計数する書き込みアドレスカ
ウンタ部と、非同期転送モードセル同期部３２及び非同
期転送モードセル廃棄判定部３３からの出力に基づいて
この書き込みアドレスカウンタ部を制御する書き込みア
ドレスカウンタ制御部とをそなえ、さらに、このアドレ
スカウンタ制御部が、受信同期転送モード処理部２の同
期外れ検出部２１で検出された同期外れ情報を受けると
強制的に非同期転送モードセルのメモリ部３４への書き
込みを禁止すべく上記のアドレスカウンタ部を制御する
ように構成される。
【００３７】これにより、このメモリ書き込み制御部３
５では、受信同期転送モード処理部２の同期外れ検出部
２１にて、受信した同期転送モード信号の同期外れが検
出されると、メモリ部３４への書き込みアドレスを計数
する書き込みアドレスカウンタ部がアドレスカウンタ制
御部によって制御され、即座に信号品質に信頼性のない
非同期転送モードセルのメモリ部３４への書き込みが禁
止される（以上、請求項４）。
５では、受信同期転送モード処理部２の同期外れ検出部
２１にて、受信した同期転送モード信号の同期外れが検
出されると、メモリ部３４への書き込みアドレスを計数
する書き込みアドレスカウンタ部がアドレスカウンタ制
御部によって制御され、即座に信号品質に信頼性のない
非同期転送モードセルのメモリ部３４への書き込みが禁
止される（以上、請求項４）。
【００３８】なお、上述の非同期転送モードセル抽出部
３は、受信同期転送モード処理部２の同期外れ検出部２
１で検出された同期外れ情報を受けると、強制的に受信
した同期転送モード信号が同期外れであるとする処理，
強制的にセル廃棄信号を出力する処理及び強制的に非同
期転送モードセルのメモリ部への書き込みを禁止する処
理のいずれかを少なくとも実行するように構成しても、
同様に、信号品質に信頼性のない非同期転送モードセル
を終端装置１内に取り込まないようにすることができる
（請求項５）。
３は、受信同期転送モード処理部２の同期外れ検出部２
１で検出された同期外れ情報を受けると、強制的に受信
した同期転送モード信号が同期外れであるとする処理，
強制的にセル廃棄信号を出力する処理及び強制的に非同
期転送モードセルのメモリ部への書き込みを禁止する処
理のいずれかを少なくとも実行するように構成しても、
同様に、信号品質に信頼性のない非同期転送モードセル
を終端装置１内に取り込まないようにすることができる
（請求項５）。
【００３９】次に、図２も本発明の原理ブロック図で、
この図２において、図１中に示す符号と同一符号を付し
たものはそれぞれ図１により上述したものとそれぞれ同
様のものであるが、この図２に示す同期転送モード／非
同期転送モード変換伝送路終端装置１は、受信同期転送
モード処理部２が同期外れ検出部２１に加えて受信ポイ
ンタ処理部２２をそなえる一方、非同期転送モードセル
抽出部３が非同期転送モードセル同期部３２，非同期転
送モードセル廃棄判定部３３及びメモリ書き込み制御部
３５に代えて非同期転送モードセル同期部３２′，非同
期転送モードセル廃棄判定部３３′及びメモリ書き込み
制御部３５′をそなえて構成されている。
この図２において、図１中に示す符号と同一符号を付し
たものはそれぞれ図１により上述したものとそれぞれ同
様のものであるが、この図２に示す同期転送モード／非
同期転送モード変換伝送路終端装置１は、受信同期転送
モード処理部２が同期外れ検出部２１に加えて受信ポイ
ンタ処理部２２をそなえる一方、非同期転送モードセル
抽出部３が非同期転送モードセル同期部３２，非同期転
送モードセル廃棄判定部３３及びメモリ書き込み制御部
３５に代えて非同期転送モードセル同期部３２′，非同
期転送モードセル廃棄判定部３３′及びメモリ書き込み
制御部３５′をそなえて構成されている。
【００４０】ここで、受信同期転送モード処理部２にお
いて、受信ポインタ処理部２２は、受信した同期転送モ
ード信号のオーバヘッド情報のうちのポインタ情報に対
して所要の処理を施すとともに同期外れ検出部２１で検
出された同期外れ情報に基づいて警報信号を出力するも
のである。一方、非同期転送モードセル抽出部３におい
て、非同期転送モードセル同期部３２′は、ヘッダ誤り
情報演算部３１からのヘッダ誤り情報に基づいて受信し
た同期転送モード信号の同期状態を判定するとともに、
受信同期転送モード処理部２の受信ポインタ処理部２２
からの警報信号を受けると強制的に受信した同期転送モ
ード信号が同期外れである旨の信号を出力するものであ
る。
いて、受信ポインタ処理部２２は、受信した同期転送モ
ード信号のオーバヘッド情報のうちのポインタ情報に対
して所要の処理を施すとともに同期外れ検出部２１で検
出された同期外れ情報に基づいて警報信号を出力するも
のである。一方、非同期転送モードセル抽出部３におい
て、非同期転送モードセル同期部３２′は、ヘッダ誤り
情報演算部３１からのヘッダ誤り情報に基づいて受信し
た同期転送モード信号の同期状態を判定するとともに、
受信同期転送モード処理部２の受信ポインタ処理部２２
からの警報信号を受けると強制的に受信した同期転送モ
ード信号が同期外れである旨の信号を出力するものであ
る。
【００４１】また、非同期転送モードセル廃棄判定部３
３′は、この非同期転送モードセル同期部３２′からの
同期判定情報を受けて非同期転送モードセルを廃棄する
かを判定するとともに、受信同期転送モード処理部２の
受信ポインタ処理部２２からの警報信号を受けると強制
的にセル廃棄信号を出力するものであり、メモリ書き込
み制御部３５′は、非同期転送モードセル同期部３２′
及び非同期転送モードセル廃棄判定部３３′からの出力
に基づいて非同期転送モードセルをメモリ部３４に書き
込むための制御を行なうものである。
３′は、この非同期転送モードセル同期部３２′からの
同期判定情報を受けて非同期転送モードセルを廃棄する
かを判定するとともに、受信同期転送モード処理部２の
受信ポインタ処理部２２からの警報信号を受けると強制
的にセル廃棄信号を出力するものであり、メモリ書き込
み制御部３５′は、非同期転送モードセル同期部３２′
及び非同期転送モードセル廃棄判定部３３′からの出力
に基づいて非同期転送モードセルをメモリ部３４に書き
込むための制御を行なうものである。
【００４２】つまり、この図２に示す終端装置１は、受
信同期転送モード処理部２において、同期転送モード信
号の同期外れが検出されると、その同期外れ情報に基づ
いて受信ポインタ処理部２２より警報信号が出力され、
この警報信号が非同期転送モードセル同期部３２′及び
非同期転送モードセル廃棄判定部３３′で受信される
と、図１により上述した終端装置１と同様に、その後に
処理されるべき同期転送モード信号が強制的に同期外れ
状態にされるとともに、同期外れ状態にある同期転送モ
ード信号から抽出される非同期転送モードセルが廃棄さ
れるようになっている。
信同期転送モード処理部２において、同期転送モード信
号の同期外れが検出されると、その同期外れ情報に基づ
いて受信ポインタ処理部２２より警報信号が出力され、
この警報信号が非同期転送モードセル同期部３２′及び
非同期転送モードセル廃棄判定部３３′で受信される
と、図１により上述した終端装置１と同様に、その後に
処理されるべき同期転送モード信号が強制的に同期外れ
状態にされるとともに、同期外れ状態にある同期転送モ
ード信号から抽出される非同期転送モードセルが廃棄さ
れるようになっている。
【００４３】従って、この場合も、同期外れが検出され
た時点で非同期転送モードセル抽出部３において処理途
中であった非同期転送モードセル、つまり、受信した同
期転送モード信号から同期外れが検出されて信号品質に
信頼性のなくなった非同期転送モードセルがメモリ部３
４へ書き込まれることを即座に防止して、信号品質に信
頼性のない非同期転送モードセルを終端装置１内に取り
込まないようにすることができる（以上、請求項６）。
た時点で非同期転送モードセル抽出部３において処理途
中であった非同期転送モードセル、つまり、受信した同
期転送モード信号から同期外れが検出されて信号品質に
信頼性のなくなった非同期転送モードセルがメモリ部３
４へ書き込まれることを即座に防止して、信号品質に信
頼性のない非同期転送モードセルを終端装置１内に取り
込まないようにすることができる（以上、請求項６）。
【００４４】ところで、この場合も、上述の非同期転送
モードセル同期部３２′は、ヘッダ誤り情報演算部３１
からのヘッダ誤り情報を複数回に渡って受けることによ
り、同期又は同期外れである旨の信号を出力する同期保
護部をそなえて構成されるが、この同期保護部には、受
信同期転送モード処理部２の受信ポインタ処理部２２か
らの警報信号を受けると強制的に受信した同期転送モー
ド信号が同期外れである旨の信号を出力する回路部が付
加される。
モードセル同期部３２′は、ヘッダ誤り情報演算部３１
からのヘッダ誤り情報を複数回に渡って受けることによ
り、同期又は同期外れである旨の信号を出力する同期保
護部をそなえて構成されるが、この同期保護部には、受
信同期転送モード処理部２の受信ポインタ処理部２２か
らの警報信号を受けると強制的に受信した同期転送モー
ド信号が同期外れである旨の信号を出力する回路部が付
加される。
【００４５】これにより、非同期転送モードセル同期部
３２′でも、同期保護部にてヘッダ誤り情報が複数回に
渡って受信され、完全に受信した同期転送モード信号の
同期が外れていることが検出された時点で、瞬時に受信
した同期転送モード信号が同期外れである旨の信号が回
路部より出力されて、同期転送モード信号が強制的に同
期外れ状態に設定される（以上、請求項７）。
３２′でも、同期保護部にてヘッダ誤り情報が複数回に
渡って受信され、完全に受信した同期転送モード信号の
同期が外れていることが検出された時点で、瞬時に受信
した同期転送モード信号が同期外れである旨の信号が回
路部より出力されて、同期転送モード信号が強制的に同
期外れ状態に設定される（以上、請求項７）。
【００４６】また、上述の非同期転送モードセル廃棄判
定部３３′も、具体的には、非同期転送モードセルデー
タからアイドルセルを検出するアイドルセル検出部と、
ヘッダ誤り情報演算部３１からのヘッダ誤り情報からビ
ット誤りを検出するビット誤り検出部とをそなえるとと
もに、非同期転送モードセル同期部３２′からの同期判
定情報，受信同期転送モード処理部２の受信ポインタ処
理部２２からの警報信号，上記のアイドルセル検出部か
らのアイドルセル検出情報，上記のビット誤り検出部か
らのビット誤り検出情報を保持するセル廃棄信号保持部
をそなえて構成される。
定部３３′も、具体的には、非同期転送モードセルデー
タからアイドルセルを検出するアイドルセル検出部と、
ヘッダ誤り情報演算部３１からのヘッダ誤り情報からビ
ット誤りを検出するビット誤り検出部とをそなえるとと
もに、非同期転送モードセル同期部３２′からの同期判
定情報，受信同期転送モード処理部２の受信ポインタ処
理部２２からの警報信号，上記のアイドルセル検出部か
らのアイドルセル検出情報，上記のビット誤り検出部か
らのビット誤り検出情報を保持するセル廃棄信号保持部
をそなえて構成される。
【００４７】これにより、この非同期転送モードセル廃
棄判定部３３′でも、上記の警報信号，同期外れ情報，
アイドルセル検出情報及びビット誤り検出情報のいずれ
が検出されても、セル廃棄信号保持部からセル廃棄信号
が出力されて、信号品質に信頼性のない非同期転送モー
ドセルが廃棄される（以上、請求項８）。なお、図２に
示す終端装置１も、非同期転送モードセル抽出部２は、
受信同期転送モード処理部２の受信ポインタ処理部２３
から警報信号を受けると、強制的に受信した同期転送モ
ード信号が同期外れであるとする処理及び強制的にセル
廃棄信号を出力する処理のいずれかを少なくとも実行す
るように構成しても、同様に、信号品質に信頼性のない
非同期転送モードセルを終端装置１内に取り込まないよ
うにすることができる（請求項９）。
棄判定部３３′でも、上記の警報信号，同期外れ情報，
アイドルセル検出情報及びビット誤り検出情報のいずれ
が検出されても、セル廃棄信号保持部からセル廃棄信号
が出力されて、信号品質に信頼性のない非同期転送モー
ドセルが廃棄される（以上、請求項８）。なお、図２に
示す終端装置１も、非同期転送モードセル抽出部２は、
受信同期転送モード処理部２の受信ポインタ処理部２３
から警報信号を受けると、強制的に受信した同期転送モ
ード信号が同期外れであるとする処理及び強制的にセル
廃棄信号を出力する処理のいずれかを少なくとも実行す
るように構成しても、同様に、信号品質に信頼性のない
非同期転送モードセルを終端装置１内に取り込まないよ
うにすることができる（請求項９）。
【００４８】次に、図３も本発明の原理ブロック図で、
この図３においても、図１中に示す符号と同一符号を付
したものはそれぞれ図１により前述したものと同様のも
のであるが、この図３に示す同期転送モード／非同期転
送モード変換伝送路終端装置１は、受信同期転送モード
処理部２が同期外れ検出部２１に加えてエラー情報検出
部２３及びモニタ部２４をそなえ、送信同期転送モード
処理部６がエラー情報挿入部６１をそなえて構成されて
いる。
この図３においても、図１中に示す符号と同一符号を付
したものはそれぞれ図１により前述したものと同様のも
のであるが、この図３に示す同期転送モード／非同期転
送モード変換伝送路終端装置１は、受信同期転送モード
処理部２が同期外れ検出部２１に加えてエラー情報検出
部２３及びモニタ部２４をそなえ、送信同期転送モード
処理部６がエラー情報挿入部６１をそなえて構成されて
いる。
【００４９】ここで、受信同期転送モード処理部２にお
いて、エラー情報検出部２３は、受信した同期転送モー
ド信号から遠端ブロックエラー情報からなる第１エラー
情報並びに受信した同期転送モード信号から伝送路エラ
ー情報からなる第２エラー情報を検出するものであり、
モニタ部２４は、このエラー情報検出部２３で検出され
た第２エラー情報をモニタして伝送路切替のための情報
を提供するものであり、送信同期転送モード処理部６に
おいて、エラー情報挿入部６１は、受信同期転送モード
処理部２のエラー情報検出部２３からの第１エラー情報
を挿入して伝送路切替のための情報を提供するものであ
る。
いて、エラー情報検出部２３は、受信した同期転送モー
ド信号から遠端ブロックエラー情報からなる第１エラー
情報並びに受信した同期転送モード信号から伝送路エラ
ー情報からなる第２エラー情報を検出するものであり、
モニタ部２４は、このエラー情報検出部２３で検出され
た第２エラー情報をモニタして伝送路切替のための情報
を提供するものであり、送信同期転送モード処理部６に
おいて、エラー情報挿入部６１は、受信同期転送モード
処理部２のエラー情報検出部２３からの第１エラー情報
を挿入して伝送路切替のための情報を提供するものであ
る。
【００５０】そして、この図３に示す終端装置１では、
受信同期転送モード処理部２のエラー情報検出部２３
が、同期外れ検出部２１からの同期外れ情報を受ける
と、送信同期転送モード処理部６のエラー情報挿入部６
１への第１エラー情報（遠端ブロックエラー情報）の転
送を禁止するとともに、モニタ部２４への第２エラー情
報（伝送路エラー情報）の転送を禁止するように構成さ
れている。
受信同期転送モード処理部２のエラー情報検出部２３
が、同期外れ検出部２１からの同期外れ情報を受ける
と、送信同期転送モード処理部６のエラー情報挿入部６
１への第１エラー情報（遠端ブロックエラー情報）の転
送を禁止するとともに、モニタ部２４への第２エラー情
報（伝送路エラー情報）の転送を禁止するように構成さ
れている。
【００５１】このような構成により、上述の同期転送モ
ード／非同期転送モード変換伝送路終端装置１では、受
信同期転送モード処理部２の同期外れ検出部２１にて受
信した同期転送モード信号の同期外れが検出されると、
受信同期転送モード処理部２のエラー情報検出部２３か
らモニタ部２４，送信同期転送モード処理部６のエラー
情報挿入部６１への第２エラー情報，第１エラー情報の
転送がそれぞれ禁止されるので、受信した同期転送モー
ド信号の同期が外れたために信頼性のなくなった第１エ
ラー情報，第２エラー情報を転送することがなく、特
に、不要な伝送路の切り替えなどを防止することができ
る（以上、請求項１０，１３，１７）。
ード／非同期転送モード変換伝送路終端装置１では、受
信同期転送モード処理部２の同期外れ検出部２１にて受
信した同期転送モード信号の同期外れが検出されると、
受信同期転送モード処理部２のエラー情報検出部２３か
らモニタ部２４，送信同期転送モード処理部６のエラー
情報挿入部６１への第２エラー情報，第１エラー情報の
転送がそれぞれ禁止されるので、受信した同期転送モー
ド信号の同期が外れたために信頼性のなくなった第１エ
ラー情報，第２エラー情報を転送することがなく、特
に、不要な伝送路の切り替えなどを防止することができ
る（以上、請求項１０，１３，１７）。
【００５２】なお、上述の受信同期転送モード処理部２
のエラー情報検出部２３は、第１エラー情報（遠端ブロ
ックエラー情報）として、ライン遠端ブロックエラー情
報又はパス遠端ブロックエラー情報を検出するように構
成され（請求項１１，１２）、第２エラー情報（伝送路
エラー情報）として、セクションエラー情報，ラインエ
ラー情報又はパスエラー情報を検出するように構成され
る（請求項１４〜１６）。
のエラー情報検出部２３は、第１エラー情報（遠端ブロ
ックエラー情報）として、ライン遠端ブロックエラー情
報又はパス遠端ブロックエラー情報を検出するように構
成され（請求項１１，１２）、第２エラー情報（伝送路
エラー情報）として、セクションエラー情報，ラインエ
ラー情報又はパスエラー情報を検出するように構成され
る（請求項１４〜１６）。
【００５３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （ａ）第１実施形態の説明 図４は本発明の第１実施形態としての同期転送モード／
非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端装
置の構成を示すブロック図で、この図４に示すように、
本実施形態におけるＳＴＭ／ＡＴＭ変換伝送路終端装置
（以下、単に「終端装置」ということがある）１も、図
６８により前述した装置と同様に、受信ＳＴＭ処理部
２，ＡＴＭセル抽出部３，ＡＴＭスイッチ４，ＡＴＭセ
ル挿入部５，送信ＳＴＭ処理部６をそなえて構成され
る。
施の形態を説明する。 （ａ）第１実施形態の説明 図４は本発明の第１実施形態としての同期転送モード／
非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端装
置の構成を示すブロック図で、この図４に示すように、
本実施形態におけるＳＴＭ／ＡＴＭ変換伝送路終端装置
（以下、単に「終端装置」ということがある）１も、図
６８により前述した装置と同様に、受信ＳＴＭ処理部
２，ＡＴＭセル抽出部３，ＡＴＭスイッチ４，ＡＴＭセ
ル挿入部５，送信ＳＴＭ処理部６をそなえて構成され
る。
【００５４】そして、受信ＳＴＭ処理部２は、ＳＴＭ伝
送路から送られてくるＳＴＭ信号（ＳＴＭフレーム）を
受信し、そのＳＴＭフレームに含まれるセクションオー
バヘッド（ＳＯＨ）８，パスオーバヘッド（ＰＯＨ）９
〔図６９（ａ）〜図６９（ｃ）参照〕などのオーバヘッ
ド情報に基づいて、ＳＴＭフレームに対して同期保護を
取ったり、伝送路状態を監視するなどの所要の処理を施
すもので、この図４に示すように、ＳＴＭ同期部２１，
デスクランブル（ＤＳＣＲ）処理部２１Ａ，エラー情報
検出部２３，マイコンインタフェース処理部（パフォー
マンスモニタ）２４をそなえて構成されている。
送路から送られてくるＳＴＭ信号（ＳＴＭフレーム）を
受信し、そのＳＴＭフレームに含まれるセクションオー
バヘッド（ＳＯＨ）８，パスオーバヘッド（ＰＯＨ）９
〔図６９（ａ）〜図６９（ｃ）参照〕などのオーバヘッ
ド情報に基づいて、ＳＴＭフレームに対して同期保護を
取ったり、伝送路状態を監視するなどの所要の処理を施
すもので、この図４に示すように、ＳＴＭ同期部２１，
デスクランブル（ＤＳＣＲ）処理部２１Ａ，エラー情報
検出部２３，マイコンインタフェース処理部（パフォー
マンスモニタ）２４をそなえて構成されている。
【００５５】ここで、ＳＴＭ同期部（同期外れ検出部）
２１は、ＳＴＭ伝送路より受信したＳＴＭフレームに対
して所要の保護段数の同期保護を取るもので、ＳＴＭフ
レームのセクションオーバヘッド８に含まれるフレーム
パターン（Ａ１，Ａ２バイト）が正常に検出できない場
合に、ＳＴＭフレームの同期が外れた旨を示すＳＥＦ信
号が同期外れ情報として検出され、これが後述するエラ
ー情報検出部２３のＢ１バイト処理部(B1-BiP/B1-CV)２
３Ｃ，Ｂ２バイト処理部(B2-BiP/B1-CV/L-FEBE) ２３
Ｄ，パフォーマンスモニタ２４，ＡＴＭセル抽出部３の
ＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部３３，Ｆ
ｉＦｏ書込部３５，送信ＳＴＭ処理部６のエラー情報挿
入部６１へ送出されるようになっている。
２１は、ＳＴＭ伝送路より受信したＳＴＭフレームに対
して所要の保護段数の同期保護を取るもので、ＳＴＭフ
レームのセクションオーバヘッド８に含まれるフレーム
パターン（Ａ１，Ａ２バイト）が正常に検出できない場
合に、ＳＴＭフレームの同期が外れた旨を示すＳＥＦ信
号が同期外れ情報として検出され、これが後述するエラ
ー情報検出部２３のＢ１バイト処理部(B1-BiP/B1-CV)２
３Ｃ，Ｂ２バイト処理部(B2-BiP/B1-CV/L-FEBE) ２３
Ｄ，パフォーマンスモニタ２４，ＡＴＭセル抽出部３の
ＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部３３，Ｆ
ｉＦｏ書込部３５，送信ＳＴＭ処理部６のエラー情報挿
入部６１へ送出されるようになっている。
【００５６】また、デスクランブル処理部２１Ａは、こ
のＳＴＭ同期部２１を通じて受信されるＳＴＭフレーム
がデータ（ビット列）が識別しやすいように送信側でス
クランブル処理を施されて（ただし、オーバヘッド情報
には施されていない）ランダム化されているので、これ
を元のデータに戻すためのデスクランブル処理を施すも
のである。
のＳＴＭ同期部２１を通じて受信されるＳＴＭフレーム
がデータ（ビット列）が識別しやすいように送信側でス
クランブル処理を施されて（ただし、オーバヘッド情報
には施されていない）ランダム化されているので、これ
を元のデータに戻すためのデスクランブル処理を施すも
のである。
【００５７】さらに、エラー情報検出部２３は、受信し
たＳＴＭフレームからライン遠端ブロックエラー情報(L
-FEBE)又はパス遠端ブロックエラー情報(P-FEBE)からな
るエ遠端ブロックエラー情報（第１エラー情報）並びに
受信したＳＴＭフレームのセクションオーバヘッド８に
含まれるＢ１，Ｂ２バイトを基にＢ１パリティエラー情
報（セクションエラー情報），Ｂ２パリティエラー情報
（ラインエラー情報）あるいはパスオーバヘッド９に含
まれるＢ３バイトを基にＢ３パリティエラー情報（パス
エラー情報）からなる伝送路エラー情報（第２エラー情
報）を検出するものであり、パフォーマンスモニタ（モ
ニタ部）２４は、このエラー情報検出部２３で検出され
たＢ１，Ｂ２あるいはＢ３パリティエラー情報をカウン
ト（モニタ）して伝送路切替のための情報を伝送路の切
替えを指示するマイコン（図示略）などへ提供するもの
である。
たＳＴＭフレームからライン遠端ブロックエラー情報(L
-FEBE)又はパス遠端ブロックエラー情報(P-FEBE)からな
るエ遠端ブロックエラー情報（第１エラー情報）並びに
受信したＳＴＭフレームのセクションオーバヘッド８に
含まれるＢ１，Ｂ２バイトを基にＢ１パリティエラー情
報（セクションエラー情報），Ｂ２パリティエラー情報
（ラインエラー情報）あるいはパスオーバヘッド９に含
まれるＢ３バイトを基にＢ３パリティエラー情報（パス
エラー情報）からなる伝送路エラー情報（第２エラー情
報）を検出するものであり、パフォーマンスモニタ（モ
ニタ部）２４は、このエラー情報検出部２３で検出され
たＢ１，Ｂ２あるいはＢ３パリティエラー情報をカウン
ト（モニタ）して伝送路切替のための情報を伝送路の切
替えを指示するマイコン（図示略）などへ提供するもの
である。
【００５８】このため、上述のエラー情報検出部２３
は、図４に示すように、受信セクションオーバヘッド
（ＳＯＨ）抽出部２３Ａ，受信パスオーバヘッド（ＰＯ
Ｈ）抽出部２３Ｂ，Ｂ１バイト処理部２３Ｃ，Ｂ２バイ
ト処理部２３Ｄ，Ｂ３バイト処理部２３Ｅを有して構成
される。ここで、受信セクションオーバヘッド抽出部２
３Ａは、ＳＴＭ同期部２１，デスクランブル処理部２１
Ａを通じて受信されたＳＴＭフレームからセクションオ
ーバヘッド８を抽出するものであり、受信パスオーバヘ
ッド抽出部２３Ｂは、この受信セクションオーバヘッド
抽出部２３Ａによるセクションオーバヘッド８抽出後の
ＳＴＭフレームからさらにパスオーバヘッド９を抽出す
るものである。
は、図４に示すように、受信セクションオーバヘッド
（ＳＯＨ）抽出部２３Ａ，受信パスオーバヘッド（ＰＯ
Ｈ）抽出部２３Ｂ，Ｂ１バイト処理部２３Ｃ，Ｂ２バイ
ト処理部２３Ｄ，Ｂ３バイト処理部２３Ｅを有して構成
される。ここで、受信セクションオーバヘッド抽出部２
３Ａは、ＳＴＭ同期部２１，デスクランブル処理部２１
Ａを通じて受信されたＳＴＭフレームからセクションオ
ーバヘッド８を抽出するものであり、受信パスオーバヘ
ッド抽出部２３Ｂは、この受信セクションオーバヘッド
抽出部２３Ａによるセクションオーバヘッド８抽出後の
ＳＴＭフレームからさらにパスオーバヘッド９を抽出す
るものである。
【００５９】また、Ｂ１バイト処理部２３Ｃは、受信セ
クションオーバヘッド抽出部２３Ａにより抽出されたセ
クションオーバヘッド８のＢ１バイトに書き込まれてい
るビット情報に対してパリティ演算を施してその演算結
果（Ｂ１パリティエラー情報）をパフォーマンスモニタ
２４のためのカウント値(B1CV)として転送するものであ
るが、本実施形態では、後述するように受信ＳＴＭ処理
部２のＳＴＭ同期部２１にてＳＴＭフレームの同期外れ
が検出されてＳＥＦ信号が受信されると、このパフォー
マンスモニタ２４へのＢ１パリティエラー情報の転送が
禁止されるようになっている。
クションオーバヘッド抽出部２３Ａにより抽出されたセ
クションオーバヘッド８のＢ１バイトに書き込まれてい
るビット情報に対してパリティ演算を施してその演算結
果（Ｂ１パリティエラー情報）をパフォーマンスモニタ
２４のためのカウント値(B1CV)として転送するものであ
るが、本実施形態では、後述するように受信ＳＴＭ処理
部２のＳＴＭ同期部２１にてＳＴＭフレームの同期外れ
が検出されてＳＥＦ信号が受信されると、このパフォー
マンスモニタ２４へのＢ１パリティエラー情報の転送が
禁止されるようになっている。
【００６０】さらに、Ｂ２バイト処理部２３Ｄは、同様
にセクションオーバヘッド８のＢ２バイトに書き込まれ
ているビット情報に対してパリティ演算を施してその演
算結果（Ｂ２パリティエラー情報）をパフォーマンスモ
ニタ２４のためのカウント値(B2CV)として転送するとと
もに、このＢ２パリティエラー情報に基づいてライン遠
端ブロックエラー情報(L-FEBE)を検出し、これを送信用
ＳＴＭフレームに挿入して〔具体的には、セクションオ
ーバヘッド８のＺ２バイト（図６９（ｂ）参照）として
挿入される〕、受信ＳＴＭフレームの送信元に返信すべ
く、後述する送信ＳＴＭ処理部６の伝送路切替情報を提
供するエラー情報挿入部６１へ転送するものである。
にセクションオーバヘッド８のＢ２バイトに書き込まれ
ているビット情報に対してパリティ演算を施してその演
算結果（Ｂ２パリティエラー情報）をパフォーマンスモ
ニタ２４のためのカウント値(B2CV)として転送するとと
もに、このＢ２パリティエラー情報に基づいてライン遠
端ブロックエラー情報(L-FEBE)を検出し、これを送信用
ＳＴＭフレームに挿入して〔具体的には、セクションオ
ーバヘッド８のＺ２バイト（図６９（ｂ）参照）として
挿入される〕、受信ＳＴＭフレームの送信元に返信すべ
く、後述する送信ＳＴＭ処理部６の伝送路切替情報を提
供するエラー情報挿入部６１へ転送するものである。
【００６１】また、Ｂ３バイト処理部２３Ｅは、受信パ
スオーバヘッド抽出部２３Ｂにより抽出されたパスオー
バヘッド９のＢ３バイトに書き込まれているビット情報
に対してパリティ演算を施してその演算結果（Ｂ３パリ
ティエラー情報）をパフォーマンスモニタ２４のための
カウント値(B3CV)として転送するとともに、このＢ３パ
リティエラー情報に基づいてパス遠端ブロックエラー情
報(P-FEBE)を検出して、これを送信用ＳＴＭフレームに
挿入すべく〔具体的には、パスオーバヘッド９のＧ１バ
イト（図６９（ｂ）参照）として挿入される〕、同様に
エラー情報挿入部６１へ転送するものである。
スオーバヘッド抽出部２３Ｂにより抽出されたパスオー
バヘッド９のＢ３バイトに書き込まれているビット情報
に対してパリティ演算を施してその演算結果（Ｂ３パリ
ティエラー情報）をパフォーマンスモニタ２４のための
カウント値(B3CV)として転送するとともに、このＢ３パ
リティエラー情報に基づいてパス遠端ブロックエラー情
報(P-FEBE)を検出して、これを送信用ＳＴＭフレームに
挿入すべく〔具体的には、パスオーバヘッド９のＧ１バ
イト（図６９（ｂ）参照）として挿入される〕、同様に
エラー情報挿入部６１へ転送するものである。
【００６２】そして、これらのＢ２バイト処理部２３
Ｄ，Ｂ３バイト処理部２３Ｅも、それぞれ後述するよう
に、受信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出されてＳＥＦ信号が受信され
ると、パフォーマンスモニタ２４への伝送路エラー情報
（Ｂ１／Ｂ２／Ｂ３パリティエラー情報）の転送，エラ
ー情報挿入部６１へのライン遠端ブロックエラー情報(L
-FEBE)，パス遠端ブロックエラー情報(P-FEBE)の転送が
それぞれ禁止されるようになっている。
Ｄ，Ｂ３バイト処理部２３Ｅも、それぞれ後述するよう
に、受信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出されてＳＥＦ信号が受信され
ると、パフォーマンスモニタ２４への伝送路エラー情報
（Ｂ１／Ｂ２／Ｂ３パリティエラー情報）の転送，エラ
ー情報挿入部６１へのライン遠端ブロックエラー情報(L
-FEBE)，パス遠端ブロックエラー情報(P-FEBE)の転送が
それぞれ禁止されるようになっている。
【００６３】つまり、本実施形態における終端装置１
は、受信ＳＴＭ処理部２のエラー情報検出部２３が、Ｓ
ＴＭ同期部２１からのＳＥＦ信号（同期外れ情報）を受
けると、パフォーマンスモニタ２４へのＢ１／Ｂ２／Ｂ
３パリティエラー情報の転送を禁止するとともに、送信
ＳＴＭ処理部６のエラー情報挿入部６１へのライン／パ
ス遠端ブロックエラー情報の転送を禁止するようになっ
ているのである。
は、受信ＳＴＭ処理部２のエラー情報検出部２３が、Ｓ
ＴＭ同期部２１からのＳＥＦ信号（同期外れ情報）を受
けると、パフォーマンスモニタ２４へのＢ１／Ｂ２／Ｂ
３パリティエラー情報の転送を禁止するとともに、送信
ＳＴＭ処理部６のエラー情報挿入部６１へのライン／パ
ス遠端ブロックエラー情報の転送を禁止するようになっ
ているのである。
【００６４】次に、ＡＴＭセル抽出部３は、ＨＥＣ(Hea
der Error Control)演算部３１，ＡＴＭセル同期部３
２，ＡＴＭセル廃棄判定部３３，ＦｉＦｏ(First-in Fi
rst-out)メモリ３４，ＦｉＦｏ書込部３５及びＦｉＦｏ
読出部３６をそなえて構成されている。ここで、ＨＥＣ
演算部（ヘッダ誤り情報演算部）３１は、ＡＴＭセル１
１のヘッダ誤り情報を演算により求めるものであり、Ａ
ＴＭセル同期部（非同期転送モードセル同期部）３２
は、このＨＥＣ演算部３１からのヘッダ誤り情報に基づ
いて受信したＳＴＭフレームの同期状態を判定するとと
もに、受信ＳＴＭ処理部２のＳＴＭ同期部２１で検出さ
れたＳＥＦ信号を受けると強制的に受信したＳＴＭフレ
ームが同期外れである旨の信号を出力して、ＳＴＭフレ
ームのフレームパターンを同期外れ状態とするものであ
る。
der Error Control)演算部３１，ＡＴＭセル同期部３
２，ＡＴＭセル廃棄判定部３３，ＦｉＦｏ(First-in Fi
rst-out)メモリ３４，ＦｉＦｏ書込部３５及びＦｉＦｏ
読出部３６をそなえて構成されている。ここで、ＨＥＣ
演算部（ヘッダ誤り情報演算部）３１は、ＡＴＭセル１
１のヘッダ誤り情報を演算により求めるものであり、Ａ
ＴＭセル同期部（非同期転送モードセル同期部）３２
は、このＨＥＣ演算部３１からのヘッダ誤り情報に基づ
いて受信したＳＴＭフレームの同期状態を判定するとと
もに、受信ＳＴＭ処理部２のＳＴＭ同期部２１で検出さ
れたＳＥＦ信号を受けると強制的に受信したＳＴＭフレ
ームが同期外れである旨の信号を出力して、ＳＴＭフレ
ームのフレームパターンを同期外れ状態とするものであ
る。
【００６５】また、ＡＴＭセル廃棄判定部（非同期転送
モードセル廃棄判定部）３３は、ＡＴＭセル同期部３２
からの同期判定情報を受けてＡＴＭセル１１を廃棄する
か否かを判定するとともに、受信ＳＴＭ処理部２のＳＴ
Ｍ同期部２１で検出されたＳＥＦ信号を受けると強制的
にセル廃棄信号を出力して、ＡＴＭセル１１を廃棄する
ものであり、ＦｉＦｏメモリ（メモリ部）３４は、受信
したＳＴＭフレーム情報を持ったＡＴＭセル１１を順次
記憶するものである。
モードセル廃棄判定部）３３は、ＡＴＭセル同期部３２
からの同期判定情報を受けてＡＴＭセル１１を廃棄する
か否かを判定するとともに、受信ＳＴＭ処理部２のＳＴ
Ｍ同期部２１で検出されたＳＥＦ信号を受けると強制的
にセル廃棄信号を出力して、ＡＴＭセル１１を廃棄する
ものであり、ＦｉＦｏメモリ（メモリ部）３４は、受信
したＳＴＭフレーム情報を持ったＡＴＭセル１１を順次
記憶するものである。
【００６６】さらに、ＦｉＦｏ書込部（メモリ書き込み
制御部）３５は、ＡＴＭセル同期部３２及びＡＴＭセル
廃棄判定部３３からの出力に基づいてＡＴＭセル１１を
ＦｉＦｏメモリ３４に書き込むための制御を行なうとと
もに、受信ＳＴＭ処理部２のＳＴＭ同期部２１で検出さ
れたＳＥＦ信号を受けると強制的にＡＴＭセル１１のＦ
ｉＦｏメモリ３４への書き込みを禁止するものであり、
ＦｉＦｏ読出部（メモリ読み出し制御部）３６は、Ｆｉ
Ｆｏメモリ３４に記憶されているＡＴＭセルデータを読
み出してＡＴＭスイッチ４へ出力するための制御を行な
うものである。
制御部）３５は、ＡＴＭセル同期部３２及びＡＴＭセル
廃棄判定部３３からの出力に基づいてＡＴＭセル１１を
ＦｉＦｏメモリ３４に書き込むための制御を行なうとと
もに、受信ＳＴＭ処理部２のＳＴＭ同期部２１で検出さ
れたＳＥＦ信号を受けると強制的にＡＴＭセル１１のＦ
ｉＦｏメモリ３４への書き込みを禁止するものであり、
ＦｉＦｏ読出部（メモリ読み出し制御部）３６は、Ｆｉ
Ｆｏメモリ３４に記憶されているＡＴＭセルデータを読
み出してＡＴＭスイッチ４へ出力するための制御を行な
うものである。
【００６７】次に、ＡＴＭスイッチ（非同期転送モード
スイッチ部）４は、ＡＴＭセル抽出部３からの信号（Ａ
ＴＭセル１１）について、そのヘッダ部１１ａ〔ＶＰ
Ｉ，ＶＣＩなど：図６９（ｃ）参照〕に基づき、各加入
者端末７（図６８参照）又は他の終端装置１との間にお
ける交換処理を施すものであり、ＡＴＭセル挿入部５
は、ＡＴＭスイッチ４からの信号に、各加入者端末７か
らのＡＴＭセル１１を順次挿入するものである。
スイッチ部）４は、ＡＴＭセル抽出部３からの信号（Ａ
ＴＭセル１１）について、そのヘッダ部１１ａ〔ＶＰ
Ｉ，ＶＣＩなど：図６９（ｃ）参照〕に基づき、各加入
者端末７（図６８参照）又は他の終端装置１との間にお
ける交換処理を施すものであり、ＡＴＭセル挿入部５
は、ＡＴＭスイッチ４からの信号に、各加入者端末７か
らのＡＴＭセル１１を順次挿入するものである。
【００６８】さらに、送信ＳＴＭ処理部６は、このＡＴ
Ｍセル挿入部５からの信号（複数のＡＴＭセル１１）に
ついて、セクションオーバヘッド８，パスオーバヘッド
９のための各種オーバヘッド情報を順次挿入するなどの
所要の処理を施してゆくことによって、ＳＴＭフレーム
を組み上げて、ＳＴＭ伝送路へこのＳＴＭフレームを送
信するものである。
Ｍセル挿入部５からの信号（複数のＡＴＭセル１１）に
ついて、セクションオーバヘッド８，パスオーバヘッド
９のための各種オーバヘッド情報を順次挿入するなどの
所要の処理を施してゆくことによって、ＳＴＭフレーム
を組み上げて、ＳＴＭ伝送路へこのＳＴＭフレームを送
信するものである。
【００６９】このため、この送信ＳＴＭ処理部６は、図
４に示すように、エラー情報挿入部６１及びスクランブ
ル（ＳＣＲ）処理部６２をそなえて構成されており、さ
らにエラー情報挿入部６１は、送信パスオーバヘッド
（ＰＯＨ）挿入部６１Ａ，送信ポインタ処理部６１Ｂ，
送信セクションオーバヘッド（ＳＯＨ）挿入部６１Ｃを
有して構成されている。
４に示すように、エラー情報挿入部６１及びスクランブ
ル（ＳＣＲ）処理部６２をそなえて構成されており、さ
らにエラー情報挿入部６１は、送信パスオーバヘッド
（ＰＯＨ）挿入部６１Ａ，送信ポインタ処理部６１Ｂ，
送信セクションオーバヘッド（ＳＯＨ）挿入部６１Ｃを
有して構成されている。
【００７０】ここで、エラー情報挿入部６１は、ＡＴＭ
セル挿入部５からの送信すべき信号にセクションオーバ
ヘッド８，パスオーバヘッド９を挿入するなどのオーバ
ヘッド情報に対する所要の処理を施して送信ＳＴＭフレ
ームを組み上げるとともに、受信ＳＴＭ処理部２のエラ
ー情報検出部２３からのエラー情報（ライン遠端ブロッ
クエラー情報，パス遠端ブロックエラー情報）を挿入し
て伝送路切替のための情報を提供するためのものであ
り、スクランブル処理部６２は、このように組み上げら
れたＳＴＭフレームのオーバヘッド情報部分以外のデー
タ部分に受信側でのビット情報の識別を容易にするため
にスクランブル処理を施すものである。
セル挿入部５からの送信すべき信号にセクションオーバ
ヘッド８，パスオーバヘッド９を挿入するなどのオーバ
ヘッド情報に対する所要の処理を施して送信ＳＴＭフレ
ームを組み上げるとともに、受信ＳＴＭ処理部２のエラ
ー情報検出部２３からのエラー情報（ライン遠端ブロッ
クエラー情報，パス遠端ブロックエラー情報）を挿入し
て伝送路切替のための情報を提供するためのものであ
り、スクランブル処理部６２は、このように組み上げら
れたＳＴＭフレームのオーバヘッド情報部分以外のデー
タ部分に受信側でのビット情報の識別を容易にするため
にスクランブル処理を施すものである。
【００７１】そして、エラー情報挿入部６１において、
送信パスオーバヘッド挿入部６１Ａは、送信すべきＳＴ
Ｍフレーム用のパスオーバヘッド９を挿入する際、送信
ＳＴＭ処理部２のエラー情報検出部２３（Ｂ３パリティ
演算部２３Ｅ）からのパス遠端ブロックエラー情報(P-F
EBE)を、挿入するパスオーバヘッド９のＧ１バイトに書
き込むことによって、伝送路切替のための情報を提供す
るものであり、送信ポインタ処理部６１ＢはＳＴＭフレ
ームに収容される複数のＡＴＭセル１１の各先頭位置を
示すためのポインタを生成するなどの処理を行なうもの
である。
送信パスオーバヘッド挿入部６１Ａは、送信すべきＳＴ
Ｍフレーム用のパスオーバヘッド９を挿入する際、送信
ＳＴＭ処理部２のエラー情報検出部２３（Ｂ３パリティ
演算部２３Ｅ）からのパス遠端ブロックエラー情報(P-F
EBE)を、挿入するパスオーバヘッド９のＧ１バイトに書
き込むことによって、伝送路切替のための情報を提供す
るものであり、送信ポインタ処理部６１ＢはＳＴＭフレ
ームに収容される複数のＡＴＭセル１１の各先頭位置を
示すためのポインタを生成するなどの処理を行なうもの
である。
【００７２】また、送信セクションオーバヘッド挿入部
６１Ｃは、この送信ポインタ処理部６１Ｂからの信号に
対してセクションオーバヘッド８を挿入する際、送信Ｓ
ＴＭ処理部２のエラー情報検出部２３（Ｂ２パリティ演
算部２３Ｄ）からのライン遠端ブロックエラー情報(L-F
EBE)を、セクションオーバヘッド８のＺ２バイトとして
挿入することによって、ＳＴＭフレームの受信側終端装
置１へ伝送路切替のための情報（ＡＴＭセル１１の多重
誤りなど）を提供するものである。
６１Ｃは、この送信ポインタ処理部６１Ｂからの信号に
対してセクションオーバヘッド８を挿入する際、送信Ｓ
ＴＭ処理部２のエラー情報検出部２３（Ｂ２パリティ演
算部２３Ｄ）からのライン遠端ブロックエラー情報(L-F
EBE)を、セクションオーバヘッド８のＺ２バイトとして
挿入することによって、ＳＴＭフレームの受信側終端装
置１へ伝送路切替のための情報（ＡＴＭセル１１の多重
誤りなど）を提供するものである。
【００７３】次に、以下では、本実施形態の要部である
受信ＳＴＭ処理部２（エラー情報検出部２３Ｂ），ＡＴ
Ｍセル抽出部３（ＡＴＭセル同期部３２，ＡＴＭセル廃
棄判定部３３，ＦｉＦｏ書込部３５）及び送信ＳＴＭ処
理部６（エラー情報挿入部６１）についてより詳細に説
明する。なお、説明の便宜上、まずＡＴＭセル抽出部３
（ＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部３３，
ＦｉＦｏ書込部３５）について詳述する。
受信ＳＴＭ処理部２（エラー情報検出部２３Ｂ），ＡＴ
Ｍセル抽出部３（ＡＴＭセル同期部３２，ＡＴＭセル廃
棄判定部３３，ＦｉＦｏ書込部３５）及び送信ＳＴＭ処
理部６（エラー情報挿入部６１）についてより詳細に説
明する。なお、説明の便宜上、まずＡＴＭセル抽出部３
（ＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部３３，
ＦｉＦｏ書込部３５）について詳述する。
【００７４】図５はＡＴＭセル同期部３２の構成を示す
ブロック図で、この図５において、３２ＡはＨＥＣ演算
結果判定部、３２Ｂは同期保護部、３２ＣはＡＴＭセル
フレームカウンタ部、３２Ｄはセル損失表示信号（ＯＣ
Ｄ:Out Of Cell Delineation) 検出部である。そして、
図６に示すように、ＨＥＣ演算結果判定部３２Ａは、Ｎ
ＯＲゲート（否定論理和演算素子）３２１Ａを用いるこ
とにより、ＨＥＣ演算部３１からの演算結果に基づいて
ＡＴＭセル１１がヘッダ誤りとなっているか否かを判定
するものである。
ブロック図で、この図５において、３２ＡはＨＥＣ演算
結果判定部、３２Ｂは同期保護部、３２ＣはＡＴＭセル
フレームカウンタ部、３２Ｄはセル損失表示信号（ＯＣ
Ｄ:Out Of Cell Delineation) 検出部である。そして、
図６に示すように、ＨＥＣ演算結果判定部３２Ａは、Ｎ
ＯＲゲート（否定論理和演算素子）３２１Ａを用いるこ
とにより、ＨＥＣ演算部３１からの演算結果に基づいて
ＡＴＭセル１１がヘッダ誤りとなっているか否かを判定
するものである。
【００７５】また、同期保護部３２は、図６に示すよう
に、１入力反転型のＡＮＤゲート（論理積演算素子）３
２１Ｂ，反転ゲート（ＩＮＶ）３２２Ｂ，６段の非同期
状態判定部３２３Ｂ，６段の同期状態判定部３２４Ｂ，
ＡＮＤゲート３２５Ｂ〜３２７Ｂ及びＯＲゲート（論理
和演算素子）３２８Ｂを用いることにより、ＨＥＣ演算
部３１からのヘッダ誤り情報を６回連続して非同期状態
判定部３２３Ｂ，同期状態判定部３２４Ｂにて受けるこ
とにより、同期外れ（ＮＧ）又は同期（ＯＫ）である旨
の信号を出力するものである。
に、１入力反転型のＡＮＤゲート（論理積演算素子）３
２１Ｂ，反転ゲート（ＩＮＶ）３２２Ｂ，６段の非同期
状態判定部３２３Ｂ，６段の同期状態判定部３２４Ｂ，
ＡＮＤゲート３２５Ｂ〜３２７Ｂ及びＯＲゲート（論理
和演算素子）３２８Ｂを用いることにより、ＨＥＣ演算
部３１からのヘッダ誤り情報を６回連続して非同期状態
判定部３２３Ｂ，同期状態判定部３２４Ｂにて受けるこ
とにより、同期外れ（ＮＧ）又は同期（ＯＫ）である旨
の信号を出力するものである。
【００７６】さらに、ＯＣＤ検出部（回路部）３２１Ｄ
は、図６に示すように、Ｊ−Ｋフリップフロップ回路３
２１Ｄを用いることにより、受信ＳＴＭ処理部２のＳＴ
Ｍ同期部２１で検出されたＳＥＦ信号が同期保護部３２
Ｂで受信されると、強制的に受信したＳＴＭフレームが
同期外れである旨のＯＣＤ信号を出力するものである。
は、図６に示すように、Ｊ−Ｋフリップフロップ回路３
２１Ｄを用いることにより、受信ＳＴＭ処理部２のＳＴ
Ｍ同期部２１で検出されたＳＥＦ信号が同期保護部３２
Ｂで受信されると、強制的に受信したＳＴＭフレームが
同期外れである旨のＯＣＤ信号を出力するものである。
【００７７】ＡＴＭセルフレームカウンタ部３２Ｃは、
図６に示すように、ＡＮＤゲート３２１Ｃ，フレームカ
ウンタ３２２Ｃ，デコーダ３２３Ｃ及び反転ゲート（Ｉ
ＮＶ）３２４Ｄを用いることにより、同期保護部３２Ｂ
での同期保護処理が１フレームのＡＴＭセル１１の全バ
イト（５３バイト）単位に施されるように、５３個分の
カウンタ値を同期保護部３２Ｂの出力に基づいて生成し
て同期保護部３２Ｂへ出力するものである。
図６に示すように、ＡＮＤゲート３２１Ｃ，フレームカ
ウンタ３２２Ｃ，デコーダ３２３Ｃ及び反転ゲート（Ｉ
ＮＶ）３２４Ｄを用いることにより、同期保護部３２Ｂ
での同期保護処理が１フレームのＡＴＭセル１１の全バ
イト（５３バイト）単位に施されるように、５３個分の
カウンタ値を同期保護部３２Ｂの出力に基づいて生成し
て同期保護部３２Ｂへ出力するものである。
【００７８】ただし、ここでは、後述するように、ＳＴ
Ｍフレームの同期が外れた場合、ＡＴＭセル１１のヘッ
ダが正常に再捕捉（ハンティング）されるまでの間はカ
ウンタ値を“０”に固定するようにしているため、フレ
ームカウンタ３２２Ｃのデータ入力端子（Ｄ）には初期
カウンタ値として“０”ではなく例えば“１２”が入力
されるようになっている。
Ｍフレームの同期が外れた場合、ＡＴＭセル１１のヘッ
ダが正常に再捕捉（ハンティング）されるまでの間はカ
ウンタ値を“０”に固定するようにしているため、フレ
ームカウンタ３２２Ｃのデータ入力端子（Ｄ）には初期
カウンタ値として“０”ではなく例えば“１２”が入力
されるようになっている。
【００７９】このような構成により、上述のＡＴＭセル
同期部３２では、受信ＳＴＭ処理部２のＳＴＭ同期部２
１（図４参照）にて受信したＳＴＭフレームの同期外れ
が検出され、ＳＥＦ信号が、例えば図７（ａ）に示すよ
うに時点ｔ１より“Ｈ”レベルとなると、ＡＮＤゲート
３２７Ｂ，ＯＲゲート３２８Ｂの出力がそれぞれ“Ｈ”
レベルとなり、図７（ｂ）に示すように、時点ｔ２より
ＡＴＭセルフレームカウンタ３２Ｃのフレームカウンタ
３２２Ｃのカウンタ値が“０”に固定される。
同期部３２では、受信ＳＴＭ処理部２のＳＴＭ同期部２
１（図４参照）にて受信したＳＴＭフレームの同期外れ
が検出され、ＳＥＦ信号が、例えば図７（ａ）に示すよ
うに時点ｔ１より“Ｈ”レベルとなると、ＡＮＤゲート
３２７Ｂ，ＯＲゲート３２８Ｂの出力がそれぞれ“Ｈ”
レベルとなり、図７（ｂ）に示すように、時点ｔ２より
ＡＴＭセルフレームカウンタ３２Ｃのフレームカウンタ
３２２Ｃのカウンタ値が“０”に固定される。
【００８０】そして、同時にＯＣＤ検出部３２Ｄでは、
同期保護部３２ＢのＯＲゲート３２８Ｂの出力を受ける
ことにより、Ｊ−Ｋフリップフロップ回路３２１Ｄの出
力が“Ｈ”レベルとなり、この結果、ＯＣＤ検出部３２
ＤのＪ−Ｋフリップフロップ回路３２１Ｄより図７
（ｄ）の時点ｔ２に示すようにＯＣＤ信号（受信したＳ
ＴＭフレームが同期外れである旨の信号）が無条件に出
力されて、その後に処理されるべきＳＴＭフレームが、
ＨＥＣ演算結果〔ＨＥＣタイミング：図７（ｃ）参照〕
に関わらず強制的に同期外れ状態に設定される。
同期保護部３２ＢのＯＲゲート３２８Ｂの出力を受ける
ことにより、Ｊ−Ｋフリップフロップ回路３２１Ｄの出
力が“Ｈ”レベルとなり、この結果、ＯＣＤ検出部３２
ＤのＪ−Ｋフリップフロップ回路３２１Ｄより図７
（ｄ）の時点ｔ２に示すようにＯＣＤ信号（受信したＳ
ＴＭフレームが同期外れである旨の信号）が無条件に出
力されて、その後に処理されるべきＳＴＭフレームが、
ＨＥＣ演算結果〔ＨＥＣタイミング：図７（ｃ）参照〕
に関わらず強制的に同期外れ状態に設定される。
【００８１】その後、例えば図７（ａ）の時点ｔ３で示
すように、ＳＴＭフレームの同期が確立し受信ＳＴＭ処
理部２のＳＴＭ同期部２１からのＳＥＦ信号が解除され
ると、図７（ｂ）に示すようにＡＴＭセルフレームカウ
ンタ３２Ｃのカウントが再開され、図７（ｃ）中に〜
で示すようにＨＥＣタイミングが“Ｌ”レベルとなる
（ＡＴＭセルフレームカウンタ３２Ｃがリタイミングさ
れる）毎に正常なＡＴＭセル１１が７回連続して受信さ
れた時点ｔ４で、ＯＣＤ検出部３２ＤからのＯＣＤ信号
の発出が解除される。
すように、ＳＴＭフレームの同期が確立し受信ＳＴＭ処
理部２のＳＴＭ同期部２１からのＳＥＦ信号が解除され
ると、図７（ｂ）に示すようにＡＴＭセルフレームカウ
ンタ３２Ｃのカウントが再開され、図７（ｃ）中に〜
で示すようにＨＥＣタイミングが“Ｌ”レベルとなる
（ＡＴＭセルフレームカウンタ３２Ｃがリタイミングさ
れる）毎に正常なＡＴＭセル１１が７回連続して受信さ
れた時点ｔ４で、ＯＣＤ検出部３２ＤからのＯＣＤ信号
の発出が解除される。
【００８２】つまり、上述のＡＴＭ同期部３２は、受信
ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＥＦ信号が検
出されなくなると、正常なＡＴＭセルデータを所定回数
（ここでは、７回）連続して受信した時点で、ＯＣＤ信
号の出力を停止して、強制的な同期外れ状態を解除する
ようになっている。このように、上述のＡＴＭセル同期
部３２では、受信ＳＴＭ処理部２のＳＴＭ同期部２１で
ＳＴＭフレームの同期外れが検出されＳＥＦ信号が発出
されている間、受信したＳＴＭフレームが同期外れであ
る旨のＯＣＤ信号をＯＣＤ検出部３２Ｄより出力して、
正常に同期の取れたＡＴＭセル１１が７回連続して受信
され完全にＳＴＭフレームの同期が確立されたことが認
識されるまで、ＡＴＭセル１１を強制的に同期外れ状態
にするので、信号品質に信頼性のないＡＴＭセル１１が
本終端装置１内に取り込まれることがなく、常に正確な
データに基づいて処理を継続することができる。
ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＥＦ信号が検
出されなくなると、正常なＡＴＭセルデータを所定回数
（ここでは、７回）連続して受信した時点で、ＯＣＤ信
号の出力を停止して、強制的な同期外れ状態を解除する
ようになっている。このように、上述のＡＴＭセル同期
部３２では、受信ＳＴＭ処理部２のＳＴＭ同期部２１で
ＳＴＭフレームの同期外れが検出されＳＥＦ信号が発出
されている間、受信したＳＴＭフレームが同期外れであ
る旨のＯＣＤ信号をＯＣＤ検出部３２Ｄより出力して、
正常に同期の取れたＡＴＭセル１１が７回連続して受信
され完全にＳＴＭフレームの同期が確立されたことが認
識されるまで、ＡＴＭセル１１を強制的に同期外れ状態
にするので、信号品質に信頼性のないＡＴＭセル１１が
本終端装置１内に取り込まれることがなく、常に正確な
データに基づいて処理を継続することができる。
【００８３】次に、図８はＡＴＭセル廃棄判定部３３の
構成を示すブロック図で、この図８において、３３Ａは
アイドルセル検出部、３３Ｂはビット（ｂｉｔ）誤り検
出部、３３Ｃは廃棄信号保持部である。ここで、アイド
ルセル検出部３３Ａは、上述のＡＴＭセル同期部３２か
らのＡＴＭセルデータからアイドルセル（空きセル）を
検出するもので、本実施形態では、例えば、図９に示す
ように、４段構成のフリップフロップ（ＦＦ）回路３３
１Ａ，ＡＮＤゲート３３２Ａ，アイドルパターン検出部
３３３Ａを有して構成され、フリップフロップ回路３３
１Ａで４段階に遅延を施されたＡＴＭセルデータと、Ａ
ＴＭセル同期部３２からのＨＥＣタイミングとのＡＮＤ
（論理積演算）結果に基づいて、アイドルセル検出部３
３３Ａにより、どのＡＴＭセル１１が空きセルであるか
を示すアイドルパターンが４つ分のＡＴＭセル１１に渡
って検出されアイドルセル検出信号が出力されるように
なっている。
構成を示すブロック図で、この図８において、３３Ａは
アイドルセル検出部、３３Ｂはビット（ｂｉｔ）誤り検
出部、３３Ｃは廃棄信号保持部である。ここで、アイド
ルセル検出部３３Ａは、上述のＡＴＭセル同期部３２か
らのＡＴＭセルデータからアイドルセル（空きセル）を
検出するもので、本実施形態では、例えば、図９に示す
ように、４段構成のフリップフロップ（ＦＦ）回路３３
１Ａ，ＡＮＤゲート３３２Ａ，アイドルパターン検出部
３３３Ａを有して構成され、フリップフロップ回路３３
１Ａで４段階に遅延を施されたＡＴＭセルデータと、Ａ
ＴＭセル同期部３２からのＨＥＣタイミングとのＡＮＤ
（論理積演算）結果に基づいて、アイドルセル検出部３
３３Ａにより、どのＡＴＭセル１１が空きセルであるか
を示すアイドルパターンが４つ分のＡＴＭセル１１に渡
って検出されアイドルセル検出信号が出力されるように
なっている。
【００８４】また、ビット誤り検出部３３Ｂは、ＨＥＣ
演算部３１からのＨＥＣ演算結果（ヘッダ誤り情報）か
らビット誤りを検出するもので、例えば図９に示すよう
にＡＮＤゲート３３１Ｂ及びビット誤り検出器３３２Ｂ
を有して構成され、ＨＥＣ演算結果とＨＥＣタイミング
とのＡＮＤ（論理積）演算結果に基づいてビット誤りが
検出されビット誤り検出信号が出力されるようになって
いる。
演算部３１からのＨＥＣ演算結果（ヘッダ誤り情報）か
らビット誤りを検出するもので、例えば図９に示すよう
にＡＮＤゲート３３１Ｂ及びビット誤り検出器３３２Ｂ
を有して構成され、ＨＥＣ演算結果とＨＥＣタイミング
とのＡＮＤ（論理積）演算結果に基づいてビット誤りが
検出されビット誤り検出信号が出力されるようになって
いる。
【００８５】さらに、廃棄信号保持部３３Ｃは、ＡＴＭ
セル同期部３２からのＯＣＤ信号（同期判定情報），受
信ＳＴＭ処理部２のＳＴＭ同期部２１で検出されたＳＥ
Ｆ信号（同期外れ情報），アイドルセル検出部３３Ａか
らのアイドルセル検出信号，ビット誤り検出部３３Ｂか
らのビット誤り検出信号を保持するもので、図９に示す
ように、例えばＯＲゲート３３１Ｃ及びフリップフロッ
プ（ＦＦ）回路３３２Ｃを有して構成され、上記のＯＣ
Ｄ信号，ＳＥＦ信号，アイドルセル検出信号，ビット誤
り検出信号のＯＲ（論理和演算）結果が順次フリップフ
ロップ（ＦＦ）回路３３２Ｃへ入力され、ＨＥＣタイミ
ングに応じてそれぞれがセル廃棄信号としてセル単位で
出力されるようになっている。
セル同期部３２からのＯＣＤ信号（同期判定情報），受
信ＳＴＭ処理部２のＳＴＭ同期部２１で検出されたＳＥ
Ｆ信号（同期外れ情報），アイドルセル検出部３３Ａか
らのアイドルセル検出信号，ビット誤り検出部３３Ｂか
らのビット誤り検出信号を保持するもので、図９に示す
ように、例えばＯＲゲート３３１Ｃ及びフリップフロッ
プ（ＦＦ）回路３３２Ｃを有して構成され、上記のＯＣ
Ｄ信号，ＳＥＦ信号，アイドルセル検出信号，ビット誤
り検出信号のＯＲ（論理和演算）結果が順次フリップフ
ロップ（ＦＦ）回路３３２Ｃへ入力され、ＨＥＣタイミ
ングに応じてそれぞれがセル廃棄信号としてセル単位で
出力されるようになっている。
【００８６】このような構成により、上述のＡＴＭセル
廃棄判定部３３では、上記のＯＣＤ信号，ＳＥＦ信号，
アイドルセル検出信号及びビット誤り検出信号（廃棄条
件信号）のいずれが検出されても、その廃棄条件信号が
ＨＥＣタイミングでリタイミングされ廃棄信号保持部３
３Ｃからセル廃棄信号がセル単位で出力されるが、特
に、受信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出され、例えば図１０（ａ）の
時点ｔ５で示すようにＳＥＦ信号が発出されると、この
ＡＴＭセル廃棄判定部３３から、図１０（ｃ）に示すよ
うに、即座にセル廃棄信号が出力されて、信号品質に信
頼性のない非同期転送モードセルが強制的に廃棄され
る。
廃棄判定部３３では、上記のＯＣＤ信号，ＳＥＦ信号，
アイドルセル検出信号及びビット誤り検出信号（廃棄条
件信号）のいずれが検出されても、その廃棄条件信号が
ＨＥＣタイミングでリタイミングされ廃棄信号保持部３
３Ｃからセル廃棄信号がセル単位で出力されるが、特
に、受信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出され、例えば図１０（ａ）の
時点ｔ５で示すようにＳＥＦ信号が発出されると、この
ＡＴＭセル廃棄判定部３３から、図１０（ｃ）に示すよ
うに、即座にセル廃棄信号が出力されて、信号品質に信
頼性のない非同期転送モードセルが強制的に廃棄され
る。
【００８７】そして、この場合は、図１０（ａ）の時点
ｔ６に示すように、ＳＴＭフレームの同期が確立されＳ
ＥＦ信号が解除された後、最初のＨＥＣタイミング、つ
まり正常なＡＴＭセル１１が最初に受信された時点ｔ７
で、ＡＴＭセル廃棄判定部３３からのセル廃棄信号の発
出が解除されて通常動作となる。つまり、このＡＴＭセ
ル廃棄判定部３３は、受信ＳＴＭ処理部２のＳＴＭ同期
部２１でＳＥＦ信号が検出されなくなると、ＡＴＭセル
同期部３２にてＡＴＭセル１１の同期が確立された時点
でセル廃棄信号の強制発出を解除するようになってい
る。
ｔ６に示すように、ＳＴＭフレームの同期が確立されＳ
ＥＦ信号が解除された後、最初のＨＥＣタイミング、つ
まり正常なＡＴＭセル１１が最初に受信された時点ｔ７
で、ＡＴＭセル廃棄判定部３３からのセル廃棄信号の発
出が解除されて通常動作となる。つまり、このＡＴＭセ
ル廃棄判定部３３は、受信ＳＴＭ処理部２のＳＴＭ同期
部２１でＳＥＦ信号が検出されなくなると、ＡＴＭセル
同期部３２にてＡＴＭセル１１の同期が確立された時点
でセル廃棄信号の強制発出を解除するようになってい
る。
【００８８】このように、上述のＡＴＭセル廃棄判定部
３３では、ＯＣＤ信号，ＳＥＦ信号，アイドルセル検出
信号及びビット誤り検出信号のいずれが検出されても、
廃棄信号保持部３３Ｃからセル廃棄信号が出力される
が、特に、受信ＳＴＭ処理部２からＳＥＦ信号を受けた
場合には、即座にセル廃棄信号を出力するので、さらに
確実に、信号品質に信頼性のないＡＴＭセル１１をＳＴ
Ｍフレームの同期外れが検出された時点で廃棄して本終
端装置１内に取り込まないようにすることができる。
３３では、ＯＣＤ信号，ＳＥＦ信号，アイドルセル検出
信号及びビット誤り検出信号のいずれが検出されても、
廃棄信号保持部３３Ｃからセル廃棄信号が出力される
が、特に、受信ＳＴＭ処理部２からＳＥＦ信号を受けた
場合には、即座にセル廃棄信号を出力するので、さらに
確実に、信号品質に信頼性のないＡＴＭセル１１をＳＴ
Ｍフレームの同期外れが検出された時点で廃棄して本終
端装置１内に取り込まないようにすることができる。
【００８９】また、ＳＥＦ解除時には、即座にセル廃棄
信号の強制発出が解除されるので、ＳＴＭフレームの同
期が完全に確立された時点での品質保証されたＡＴＭセ
ル１１をいち早く本終端装置１内に取り込むことができ
る。次に、図１１はＦｉＦｏ書込部３５の構成を示すブ
ロック図で、この図１１において、３５Ａは読出アドレ
ス監視部、３５Ｂは書込アドレスカウンタ制御部、３５
Ｃは書込アドレスカウンタ部、３５Ｄは書込セル番号カ
ウンタ部である。
信号の強制発出が解除されるので、ＳＴＭフレームの同
期が完全に確立された時点での品質保証されたＡＴＭセ
ル１１をいち早く本終端装置１内に取り込むことができ
る。次に、図１１はＦｉＦｏ書込部３５の構成を示すブ
ロック図で、この図１１において、３５Ａは読出アドレ
ス監視部、３５Ｂは書込アドレスカウンタ制御部、３５
Ｃは書込アドレスカウンタ部、３５Ｄは書込セル番号カ
ウンタ部である。
【００９０】ここで、読出アドレス監視部３５Ａは、Ｆ
ｉＦｏ読出部３６での読出アドレスを監視してＡＴＭセ
ルデータのＦｉＦｏメモリ３４への書き込みタイミング
を書込アドレスカウンタ制御部３５Ｂに指示するもので
あり、書込アドレスカウンタ制御部３５Ｂは、ＡＴＭセ
ル同期部３２及びＡＴＭセル廃棄判定部３３からの出力
（ＡＴＭセル先頭パルス，ＡＴＭセルイネーブルパル
ス，ＳＥＦ信号）に基づいて書込アドレスカウンタ部３
５Ｃを制御するもので、例えば図１２に示すように、Ａ
ＴＭセル先頭パルスとＳＥＦ信号とについて論理和演算
を行なうＯＲゲート３５１Ｂ，ＡＴＭセルイネーブルパ
ルスと読出アドレス監視部３５Ａからの出力とについて
論理積演算を行なうＡＮＤゲート３５２Ｂを用いて構成
されている。
ｉＦｏ読出部３６での読出アドレスを監視してＡＴＭセ
ルデータのＦｉＦｏメモリ３４への書き込みタイミング
を書込アドレスカウンタ制御部３５Ｂに指示するもので
あり、書込アドレスカウンタ制御部３５Ｂは、ＡＴＭセ
ル同期部３２及びＡＴＭセル廃棄判定部３３からの出力
（ＡＴＭセル先頭パルス，ＡＴＭセルイネーブルパル
ス，ＳＥＦ信号）に基づいて書込アドレスカウンタ部３
５Ｃを制御するもので、例えば図１２に示すように、Ａ
ＴＭセル先頭パルスとＳＥＦ信号とについて論理和演算
を行なうＯＲゲート３５１Ｂ，ＡＴＭセルイネーブルパ
ルスと読出アドレス監視部３５Ａからの出力とについて
論理積演算を行なうＡＮＤゲート３５２Ｂを用いて構成
されている。
【００９１】また、書込アドレスカウンタ部３５Ｃは、
ＡＴＭセルデータのＦｉＦｏメモリ３４への書き込みア
ドレスを計数するもので、例えば図１２に示すように、
“０”〜“５２”の５３種類分（ＡＴＭセル１１が５３
バイトであることから）のカウンタ値をＦｉＦｏメモリ
３４用の書込アドレスとして生成・出力する５３進カウ
ンタ３５１Ｃ，この５３進カウンタ３５１Ｃのカウンタ
値をデコードするデコーダ３５２を有して構成されてい
る。
ＡＴＭセルデータのＦｉＦｏメモリ３４への書き込みア
ドレスを計数するもので、例えば図１２に示すように、
“０”〜“５２”の５３種類分（ＡＴＭセル１１が５３
バイトであることから）のカウンタ値をＦｉＦｏメモリ
３４用の書込アドレスとして生成・出力する５３進カウ
ンタ３５１Ｃ，この５３進カウンタ３５１Ｃのカウンタ
値をデコードするデコーダ３５２を有して構成されてい
る。
【００９２】さらに、書込セル番号カウンタ部３５Ｄ
は、書込アドレスカウンタ部３５Ｃでからのカウンタ値
（“０”〜“５２”）に応じてＦｉＦｏメモリ３４に書
き込むＡＴＭセルデータの書込セル番号（書込セルＮ
ｏ．）を計数するもので、例えば図１２に示すように、
書込アドレスカウンタ部３５Ｃからのカウンタ値と自己
の出力のフィードバック信号とについて論理積演算を施
すＡＮＤゲート３５１Ｄ，“０”〜“３”の４種類分の
カウンタ値を上述の書込アドレスと同期して生成・出力
する４進カウンタ３５２Ｄ，この４進カウンタ３５２Ｄ
のカウンタ値をデコードするデコーダ３５２を有して構
成されている。
は、書込アドレスカウンタ部３５Ｃでからのカウンタ値
（“０”〜“５２”）に応じてＦｉＦｏメモリ３４に書
き込むＡＴＭセルデータの書込セル番号（書込セルＮ
ｏ．）を計数するもので、例えば図１２に示すように、
書込アドレスカウンタ部３５Ｃからのカウンタ値と自己
の出力のフィードバック信号とについて論理積演算を施
すＡＮＤゲート３５１Ｄ，“０”〜“３”の４種類分の
カウンタ値を上述の書込アドレスと同期して生成・出力
する４進カウンタ３５２Ｄ，この４進カウンタ３５２Ｄ
のカウンタ値をデコードするデコーダ３５２を有して構
成されている。
【００９３】そして、本実施形態では、上述の書込アド
レスカウンタ制御部３５Ｂが、受信ＳＴＭ処理部２のＳ
ＴＭ同期部２１で検出されたＳＥＦ信号を書込アドレス
カウンタ制御部３５ＢのＯＲゲート３５１Ｂで受ける
と、強制的にＡＴＭセルデータのＦｉＦｏメモリ３４へ
の書き込みを禁止するよう書込アドレスカウンタ部３５
Ｃを制御するようになっている。
レスカウンタ制御部３５Ｂが、受信ＳＴＭ処理部２のＳ
ＴＭ同期部２１で検出されたＳＥＦ信号を書込アドレス
カウンタ制御部３５ＢのＯＲゲート３５１Ｂで受ける
と、強制的にＡＴＭセルデータのＦｉＦｏメモリ３４へ
の書き込みを禁止するよう書込アドレスカウンタ部３５
Ｃを制御するようになっている。
【００９４】以下、上述のごとく構成されたＦｉＦｏ書
込部３５の動作について、図１３（ａ）〜図１３
（ｆ），図１４（ａ）〜図１４（ｋ）を用いて詳述す
る。まず、例えば図１３（ａ），図１４（ａ），図１４
（ｂ）にそれぞれ示すように、ＳＥＦ信号，ＯＣＤ信号
がいずれも受信されない（“Ｌ”レベルとなっている）
時点ｔ１０までの間は、通常通り、図１３（ｂ）に示す
ようにＡＴＭセル先頭パルスが“Ｈ”レベルとなる毎
に、図１３（ｄ），図１４（ｆ）に示すように書込アド
レスカウンタ部３５Ｃ（５３進カウンタ３５１Ｃ）によ
るカウント及び図１４（ｅ）に示すように書込セル番号
カウンタ部３５Ｄ（４進カウンタ３５２Ｄ）によるカウ
ントが繰り返し行なわれ、図１３（ｅ），図１４（ｄ）
に示すようにＡＴＭセルデータ（Ａ〜Ｄ）がそれぞれＦ
ｉＦｏメモリ３４に順次書き込まれてゆく。
込部３５の動作について、図１３（ａ）〜図１３
（ｆ），図１４（ａ）〜図１４（ｋ）を用いて詳述す
る。まず、例えば図１３（ａ），図１４（ａ），図１４
（ｂ）にそれぞれ示すように、ＳＥＦ信号，ＯＣＤ信号
がいずれも受信されない（“Ｌ”レベルとなっている）
時点ｔ１０までの間は、通常通り、図１３（ｂ）に示す
ようにＡＴＭセル先頭パルスが“Ｈ”レベルとなる毎
に、図１３（ｄ），図１４（ｆ）に示すように書込アド
レスカウンタ部３５Ｃ（５３進カウンタ３５１Ｃ）によ
るカウント及び図１４（ｅ）に示すように書込セル番号
カウンタ部３５Ｄ（４進カウンタ３５２Ｄ）によるカウ
ントが繰り返し行なわれ、図１３（ｅ），図１４（ｄ）
に示すようにＡＴＭセルデータ（Ａ〜Ｄ）がそれぞれＦ
ｉＦｏメモリ３４に順次書き込まれてゆく。
【００９５】このとき、具体的にＦｉＦｏメモリ３４に
は、図１４（ｇ）〜図１４（ｊ）に示すように、書込セ
ル番号カウンタ部３５Ｄの４進カウンタ３５２Ｄが生成
する書込セル番号“０”〜“３”と、書込アドレスカウ
ンタ部３５Ｃの５３進カウンタ３５１Ｃが生成する書込
アドレス“０”〜“５２”とに応じて、ＡＴＭセルデー
タがそれぞれバイト単位（Ａ−０〜Ａ−５２，Ｂ−０〜
Ｂ−５２など）に順次書き込まれてゆく。
は、図１４（ｇ）〜図１４（ｊ）に示すように、書込セ
ル番号カウンタ部３５Ｄの４進カウンタ３５２Ｄが生成
する書込セル番号“０”〜“３”と、書込アドレスカウ
ンタ部３５Ｃの５３進カウンタ３５１Ｃが生成する書込
アドレス“０”〜“５２”とに応じて、ＡＴＭセルデー
タがそれぞれバイト単位（Ａ−０〜Ａ−５２，Ｂ−０〜
Ｂ−５２など）に順次書き込まれてゆく。
【００９６】なお、図１３（ｃ）の時点ｔ８〜ｔ９に示
すようにＡＴＭセルイネーブルパルスが“Ｌ”レベルと
なっている間は、ＡＴＭセルデータを受信していないの
で、書込アドレスカウンタ３５Ｃからの書込アドレスは
図１３（ｄ）に示すように“０”に設定される。また、
上述のようにＦｉＦｏメモリ３４に書き込まれたＡＴＭ
セルデータ（Ａ〜Ｄ）は、ＦｉＦｏ読出部３６により図
１３（ｆ），図１４（ｋ）に示すように書込周期とは半
周期遅れて読み出される。
すようにＡＴＭセルイネーブルパルスが“Ｌ”レベルと
なっている間は、ＡＴＭセルデータを受信していないの
で、書込アドレスカウンタ３５Ｃからの書込アドレスは
図１３（ｄ）に示すように“０”に設定される。また、
上述のようにＦｉＦｏメモリ３４に書き込まれたＡＴＭ
セルデータ（Ａ〜Ｄ）は、ＦｉＦｏ読出部３６により図
１３（ｆ），図１４（ｋ）に示すように書込周期とは半
周期遅れて読み出される。
【００９７】その後、受信ＳＴＭ処理部２のＳＴＭ同期
部２１でＳＴＭフレームの同期外れが検出され、例えば
図１３（ａ），図１３（ｈ），図１４（ａ）に示すよう
に時点ｔ１０でＳＥＦ信号が“Ｈ”レベルとなると（こ
の場合、図１４（ｂ）に示すようにＯＣＤ信号も“Ｈ”
レベルとなる）、書込アドレスカウンタ部３５Ｃの５３
進カウンタ３５１Ｃ，書込セル番号カウンタ部３５Ｄの
４進カウンタ３５２Ｄの４進カウンタのロード端子
（Ｌ）への信号がそれぞれ“Ｈ”レベルとなり、データ
端子（Ｄ）よりデータ“００”が読み込まれて書込アド
レスが強制的に“０”に固定（リセット）される。
部２１でＳＴＭフレームの同期外れが検出され、例えば
図１３（ａ），図１３（ｈ），図１４（ａ）に示すよう
に時点ｔ１０でＳＥＦ信号が“Ｈ”レベルとなると（こ
の場合、図１４（ｂ）に示すようにＯＣＤ信号も“Ｈ”
レベルとなる）、書込アドレスカウンタ部３５Ｃの５３
進カウンタ３５１Ｃ，書込セル番号カウンタ部３５Ｄの
４進カウンタ３５２Ｄの４進カウンタのロード端子
（Ｌ）への信号がそれぞれ“Ｈ”レベルとなり、データ
端子（Ｄ）よりデータ“００”が読み込まれて書込アド
レスが強制的に“０”に固定（リセット）される。
【００９８】ただし、この場合は、５３進カウンタ３５
１Ｃのロード端子（Ｌ）にＯＲゲート３５１Ｂからの
“Ｈ”レベル信号が入力されているので、例えば、クロ
ック端子（ＣＬ）に入力されるクロックが図１３（ｇ）
に示すような周期をもっているとすると、図１３（ｋ）
に示すように、ＳＥＦ信号が“Ｈ”レベルとなった時点
ｔ１０から１クロック周期遅れた時点ｔ１１より書込ア
ドレスが“０”となる。なお、図１３（ｌ）については
後述する。
１Ｃのロード端子（Ｌ）にＯＲゲート３５１Ｂからの
“Ｈ”レベル信号が入力されているので、例えば、クロ
ック端子（ＣＬ）に入力されるクロックが図１３（ｇ）
に示すような周期をもっているとすると、図１３（ｋ）
に示すように、ＳＥＦ信号が“Ｈ”レベルとなった時点
ｔ１０から１クロック周期遅れた時点ｔ１１より書込ア
ドレスが“０”となる。なお、図１３（ｌ）については
後述する。
【００９９】この結果、ＳＥＦ信号が発出された時点で
ＦｉＦｏメモリ３４に書き込み途中であった品質保証の
ないＡＴＭセルデータ〔図１３（ｅ），図１４（ｄ）の
ＡＴＭセルデータ（Ｅ）〕はその時点で書き込みが中止
（禁止）される。なお、ＳＥＦ信号が発出されてもＡＴ
Ｍセルデータ（Ｅ）がＦｉＦｏメモリ３４に書き込まれ
るのは、ＳＴＭフレームの同期が外れているだけでＡＴ
Ｍセル１１のヘッダ部分は正常であるためである。
ＦｉＦｏメモリ３４に書き込み途中であった品質保証の
ないＡＴＭセルデータ〔図１３（ｅ），図１４（ｄ）の
ＡＴＭセルデータ（Ｅ）〕はその時点で書き込みが中止
（禁止）される。なお、ＳＥＦ信号が発出されてもＡＴ
Ｍセルデータ（Ｅ）がＦｉＦｏメモリ３４に書き込まれ
るのは、ＳＴＭフレームの同期が外れているだけでＡＴ
Ｍセル１１のヘッダ部分は正常であるためである。
【０１００】そして、図１４（ｄ）に示すように時点ｔ
１１で受信ＳＴＭ処理部２のＳＴＭ同期部２１にて受信
したＳＴＭフレームの同期が確立しＳＥＦ信号の発出が
解除され（ＳＥＦ信号が“Ｌｏｗ”レベルとなり）、そ
の後、図１４（ｂ）に示すようにＡＴＭセル同期部３２
にて正常なＡＴＭセル１１が７回連続して受信され〔図
１４（ｄ）の〜参照〕、時点ｔ１２でＯＣＤ信号の
発出が解除されると、図１４（ｅ），図１４（ｆ）にそ
れぞれ示すように、書込セル番号カウンタ部３５Ｄ，書
込アドレスカウンタ部３５Ｃによるカウントがそれぞれ
再開され、この時点から図１４（ｄ），図１４（ｇ）〜
図１４（ｊ）に示すようにＡＴＭセルデータ（η，θ，
・・・）がバイト単位に順次ＦｉＦｏメモリ３４に書き
込まれてゆく。
１１で受信ＳＴＭ処理部２のＳＴＭ同期部２１にて受信
したＳＴＭフレームの同期が確立しＳＥＦ信号の発出が
解除され（ＳＥＦ信号が“Ｌｏｗ”レベルとなり）、そ
の後、図１４（ｂ）に示すようにＡＴＭセル同期部３２
にて正常なＡＴＭセル１１が７回連続して受信され〔図
１４（ｄ）の〜参照〕、時点ｔ１２でＯＣＤ信号の
発出が解除されると、図１４（ｅ），図１４（ｆ）にそ
れぞれ示すように、書込セル番号カウンタ部３５Ｄ，書
込アドレスカウンタ部３５Ｃによるカウントがそれぞれ
再開され、この時点から図１４（ｄ），図１４（ｇ）〜
図１４（ｊ）に示すようにＡＴＭセルデータ（η，θ，
・・・）がバイト単位に順次ＦｉＦｏメモリ３４に書き
込まれてゆく。
【０１０１】つまり、このＦｉＦｏ書込部３５は、受信
ＳＴＭ処理部２のＳＴＭ同期部２１でＳＴＭフレームの
同期外れ情報が検出されなくなると、ＡＴＭセル同期部
３２にて正常なＡＴＭセル１１が所定回数（ここでは、
７回）連続して受信されＯＣＤ信号の出力が解除された
時点で、書込アドレスカウンタ制御部３５Ｂにより書込
アドレスカウンタ部３５Ｃのカウントが再開されてＡＴ
ＭセルデータがＦｉＦｏメモリ３４に書き込まれるよう
になっている。
ＳＴＭ処理部２のＳＴＭ同期部２１でＳＴＭフレームの
同期外れ情報が検出されなくなると、ＡＴＭセル同期部
３２にて正常なＡＴＭセル１１が所定回数（ここでは、
７回）連続して受信されＯＣＤ信号の出力が解除された
時点で、書込アドレスカウンタ制御部３５Ｂにより書込
アドレスカウンタ部３５Ｃのカウントが再開されてＡＴ
ＭセルデータがＦｉＦｏメモリ３４に書き込まれるよう
になっている。
【０１０２】なお、ＳＥＦ信号が発出された時点でＦｉ
Ｆｏメモリ３４に書き込み途中であった品質の劣化した
ＡＴＭセルデータ〔図１４（ｇ）の符号１２参照〕は、
図１４（ｇ）に符号１２′で示すように、正常状態に復
旧した後のＡＴＭセルデータにより上書きされて消去さ
れる。このように、上述のＦｉＦｏ書込部３５では、受
信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭフレー
ムの同期外れが検出されＳＥＦ信号が発出されると、Ａ
ＴＭセル１１の書込アドレスを計数する５３進カウンタ
３５１Ｃ，ＡＴＭセル１１の書込セル番号を計数する４
進カウンタ３５２Ｄを書込アドレスカウンタ制御部３５
Ｂによって停止するので、極めて容易に、信号品質に信
頼性のないＡＴＭセルデータのＦｉＦｏメモリ３４への
書き込みを禁止して品質保証のないＡＴＭセル１１を本
終端装置１内に取り込まないようにすることができる。
Ｆｏメモリ３４に書き込み途中であった品質の劣化した
ＡＴＭセルデータ〔図１４（ｇ）の符号１２参照〕は、
図１４（ｇ）に符号１２′で示すように、正常状態に復
旧した後のＡＴＭセルデータにより上書きされて消去さ
れる。このように、上述のＦｉＦｏ書込部３５では、受
信ＳＴＭ処理部２のＳＴＭ同期部２１にてＳＴＭフレー
ムの同期外れが検出されＳＥＦ信号が発出されると、Ａ
ＴＭセル１１の書込アドレスを計数する５３進カウンタ
３５１Ｃ，ＡＴＭセル１１の書込セル番号を計数する４
進カウンタ３５２Ｄを書込アドレスカウンタ制御部３５
Ｂによって停止するので、極めて容易に、信号品質に信
頼性のないＡＴＭセルデータのＦｉＦｏメモリ３４への
書き込みを禁止して品質保証のないＡＴＭセル１１を本
終端装置１内に取り込まないようにすることができる。
【０１０３】また、受信ＳＴＭ処理部２のＳＴＭ同期部
２１にてＳＴＭフレームの同期外れが検出されなくなる
と、正常なＡＴＭセルデータを７回連続して受信した時
点でＡＴＭセルデータのＦｉＦｏメモリ３４への書き込
みを再開するので、ＳＴＭフレームの同期確立後、いち
早く正常なＡＴＭセルデータを本終端装置１内に取り込
むことができる。
２１にてＳＴＭフレームの同期外れが検出されなくなる
と、正常なＡＴＭセルデータを７回連続して受信した時
点でＡＴＭセルデータのＦｉＦｏメモリ３４への書き込
みを再開するので、ＳＴＭフレームの同期確立後、いち
早く正常なＡＴＭセルデータを本終端装置１内に取り込
むことができる。
【０１０４】なお、図１２に示すＦｉＦｏ書込部３５
は、書込アドレスカウンタ制御部３５Ｂに、ＡＴＭセル
先頭パルスとＳＥＦ信号とについて論理和演算を施すＯ
Ｒゲート３５１Ｂを用いることにより、ＳＥＦ信号の発
出時に５３進カウンタ３５１Ｃ，４進カウンタ３５２Ｄ
のカウントをそれぞれ停止するようにいているが、例え
ば図１５に示すように、ＳＥＦ信号を反転した信号とリ
セット信号とについて論理積演算を施す１入力反転型の
ＡＮＤゲート３５３Ｂを用い、このＡＮＤゲート３５３
Ｂの出力を５３進カウンタ３５１Ｃのクロック端子（Ｃ
Ｌ）に入力するようにしても、同様に、ＳＥＦ信号の発
出時に５３進カウンタ３５１Ｃ，４進カウンタ３５２Ｄ
のカウントをそれぞれ停止できる。
は、書込アドレスカウンタ制御部３５Ｂに、ＡＴＭセル
先頭パルスとＳＥＦ信号とについて論理和演算を施すＯ
Ｒゲート３５１Ｂを用いることにより、ＳＥＦ信号の発
出時に５３進カウンタ３５１Ｃ，４進カウンタ３５２Ｄ
のカウントをそれぞれ停止するようにいているが、例え
ば図１５に示すように、ＳＥＦ信号を反転した信号とリ
セット信号とについて論理積演算を施す１入力反転型の
ＡＮＤゲート３５３Ｂを用い、このＡＮＤゲート３５３
Ｂの出力を５３進カウンタ３５１Ｃのクロック端子（Ｃ
Ｌ）に入力するようにしても、同様に、ＳＥＦ信号の発
出時に５３進カウンタ３５１Ｃ，４進カウンタ３５２Ｄ
のカウントをそれぞれ停止できる。
【０１０５】ただし、この場合は、５３進カウンタ３５
１Ｃのクロック端子（ＣＬ）にＡＮゲート３５３Ｂの出
力が入力されているので、例えば、クロック端子（Ｃ
Ｌ）に入力されるクロックが図１３（ｇ）に示すような
周期をもっているとすると、図１３（ｌ）に示すよう
に、ＳＥＦ信号が“Ｈ”レベルとなった時点ｔ１０で即
座に書込アドレスが“０”に固定される。
１Ｃのクロック端子（ＣＬ）にＡＮゲート３５３Ｂの出
力が入力されているので、例えば、クロック端子（Ｃ
Ｌ）に入力されるクロックが図１３（ｇ）に示すような
周期をもっているとすると、図１３（ｌ）に示すよう
に、ＳＥＦ信号が“Ｈ”レベルとなった時点ｔ１０で即
座に書込アドレスが“０”に固定される。
【０１０６】また、上述のＡＴＭセル抽出部３は、受信
ＳＴＭ処理部２のＳＴＭ同期部２１で検出されたＳＥＦ
信号を受けると、上述のＡＴＭセル同期部３２よりＯＣ
Ｄ信号を出力して強制的に受信したＳＴＭフレームが同
期外れであるとする処理，ＡＴＭセル廃棄判定部３３よ
り強制的にセル廃棄信号を出力する処理及びＦｉＦｏ書
込部３５により強制的にＡＴＭセルデータのＦｉＦｏメ
モリ３４への書き込みを禁止する処理のいずれかを少な
くとも実行するようにしてもよい。
ＳＴＭ処理部２のＳＴＭ同期部２１で検出されたＳＥＦ
信号を受けると、上述のＡＴＭセル同期部３２よりＯＣ
Ｄ信号を出力して強制的に受信したＳＴＭフレームが同
期外れであるとする処理，ＡＴＭセル廃棄判定部３３よ
り強制的にセル廃棄信号を出力する処理及びＦｉＦｏ書
込部３５により強制的にＡＴＭセルデータのＦｉＦｏメ
モリ３４への書き込みを禁止する処理のいずれかを少な
くとも実行するようにしてもよい。
【０１０７】次に、以下では、図４に示す受信ＳＴＭ処
理部２（エラー情報検出部２３），送信ＳＴＭ処理部６
（エラー情報挿入部６１）について詳述する。図１６は
エラー情報検出部２３，エラー情報挿入部６１の要部の
構成を示すブロック図で、前述したように、エラー情報
検出部２３はＢ２バイト処理部２３Ｄを有して構成さ
れ、エラー情報挿入部６１は送信セクションオーバヘッ
ド挿入部６１Ｃを有して構成されており、さらにＢ２バ
イト処理部２３ＤはＢ２バイト演算処理部２３Ｄ−１，
ライン遠端ブロックエラー情報(L-FEBE)検出部２３Ｄ−
２を有して構成されている。
理部２（エラー情報検出部２３），送信ＳＴＭ処理部６
（エラー情報挿入部６１）について詳述する。図１６は
エラー情報検出部２３，エラー情報挿入部６１の要部の
構成を示すブロック図で、前述したように、エラー情報
検出部２３はＢ２バイト処理部２３Ｄを有して構成さ
れ、エラー情報挿入部６１は送信セクションオーバヘッ
ド挿入部６１Ｃを有して構成されており、さらにＢ２バ
イト処理部２３ＤはＢ２バイト演算処理部２３Ｄ−１，
ライン遠端ブロックエラー情報(L-FEBE)検出部２３Ｄ−
２を有して構成されている。
【０１０８】そして、図１７に示すように、Ｂ２バイト
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄをそなえて構成され、ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２は、ライン遠端ブロックエラー
情報保持レジスタ２３６Ｄ及び１入力反転型のＡＮＤゲ
ート２３７Ｄをそなえて構成され、さらに送信セクショ
ンオーバヘッド挿入部６１Ｃは、ＡＮＤゲート６１１，
１入力反転型のＡＮＤゲート６１２及びＯＲゲート６１
３をそなえて構成されている。
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄをそなえて構成され、ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２は、ライン遠端ブロックエラー
情報保持レジスタ２３６Ｄ及び１入力反転型のＡＮＤゲ
ート２３７Ｄをそなえて構成され、さらに送信セクショ
ンオーバヘッド挿入部６１Ｃは、ＡＮＤゲート６１１，
１入力反転型のＡＮＤゲート６１２及びＯＲゲート６１
３をそなえて構成されている。
【０１０９】ここで、まず、Ｂ２バイト演算処理部２３
Ｄ−１において、Ｂ２パリティ演算部２３１Ｄは、外部
より入力されるＢ２バイトに対するパリティ演算の演算
範囲とリセット信号とに応じて、受信したＳＴＭフレー
ムのセクションオーバヘッド８に含まれるＢ２バイトに
ついてパリティ演算を施すことによって、ＳＴＭ伝送路
（セクション）の誤り監視を行なうためのＢ２パリティ
エラー情報を検出するものであり、Ｂ２パリティ演算結
果保持レジスタ２３２Ｄは、このＢ２パリティ演算部２
３１Ｄでの演算結果（Ｂ２パリティエラー情報）を一旦
保持して、ＳＴＭフレームの先頭位置毎に入力されるＳ
ＴＭフレームタイミングに応じて出力するものである。
Ｄ−１において、Ｂ２パリティ演算部２３１Ｄは、外部
より入力されるＢ２バイトに対するパリティ演算の演算
範囲とリセット信号とに応じて、受信したＳＴＭフレー
ムのセクションオーバヘッド８に含まれるＢ２バイトに
ついてパリティ演算を施すことによって、ＳＴＭ伝送路
（セクション）の誤り監視を行なうためのＢ２パリティ
エラー情報を検出するものであり、Ｂ２パリティ演算結
果保持レジスタ２３２Ｄは、このＢ２パリティ演算部２
３１Ｄでの演算結果（Ｂ２パリティエラー情報）を一旦
保持して、ＳＴＭフレームの先頭位置毎に入力されるＳ
ＴＭフレームタイミングに応じて出力するものである。
【０１１０】また、ＡＮＤゲート２３３Ｄは、受信ＳＴ
ＭフレームとＢ２バイトの捕捉タイミングとについて論
理積演算を施して比較部２３４Ｄのための比較タイミン
グを出力するものであり、比較部２３４Ｄは、このＡＮ
Ｄゲート２３３Ｄからの比較タイミングとＢ２パリティ
演算結果保持レジスタ２３２ＤからのＢ２パリティ演算
結果とを比較することにより比較タイミング毎にＢ２パ
リティ演算結果を出力するものであり、バイナリ変換部
２３５Ｄは、このＢ２パリティ演算結果を２進表示信号
に変換するものである。
ＭフレームとＢ２バイトの捕捉タイミングとについて論
理積演算を施して比較部２３４Ｄのための比較タイミン
グを出力するものであり、比較部２３４Ｄは、このＡＮ
Ｄゲート２３３Ｄからの比較タイミングとＢ２パリティ
演算結果保持レジスタ２３２ＤからのＢ２パリティ演算
結果とを比較することにより比較タイミング毎にＢ２パ
リティ演算結果を出力するものであり、バイナリ変換部
２３５Ｄは、このＢ２パリティ演算結果を２進表示信号
に変換するものである。
【０１１１】さらに、ライン遠端ブロックエラー情報検
出部２３Ｄ−２において、ライン遠端ブロックエラー情
報保持レジスタ２３６Ｄは、このＢ２バイト演算処理部
２３Ｄ−１のバイナリ変換部２３５ＤからのＢ２パリテ
ィ演算結果を、ライン遠端ブロックエラー情報として一
旦保持して、セクションオーバヘッド８のＢ２バイト位
置の検出タイミング（Ｂ２タイミング）毎に出力するも
のであり、１入力反転型のＡＮＤゲート２３７Ｄは、こ
のライン遠端ブロックエラー情報保持レジスタ２３６Ｄ
の出力とＳＴＭ同期部２１からのＳＥＦ信号の反転信号
とについて論理積演算を施すものである。
出部２３Ｄ−２において、ライン遠端ブロックエラー情
報保持レジスタ２３６Ｄは、このＢ２バイト演算処理部
２３Ｄ−１のバイナリ変換部２３５ＤからのＢ２パリテ
ィ演算結果を、ライン遠端ブロックエラー情報として一
旦保持して、セクションオーバヘッド８のＢ２バイト位
置の検出タイミング（Ｂ２タイミング）毎に出力するも
のであり、１入力反転型のＡＮＤゲート２３７Ｄは、こ
のライン遠端ブロックエラー情報保持レジスタ２３６Ｄ
の出力とＳＴＭ同期部２１からのＳＥＦ信号の反転信号
とについて論理積演算を施すものである。
【０１１２】次に、送信ＳＴＭ処理部６の送信セクショ
ンオーバヘッド挿入部６１Ｃにおいて、ＡＮＤゲート６
１１は、上述のライン遠端ブロックエラー情報検出部２
３Ｄ−２（ＡＮＤゲート２３７Ｄ）の出力とセクション
オーバヘッド８のＺ２バイト（ＡＴＭセル１１の多重誤
り通知用バイト）位置毎に入力されるＺ２タイミングと
について論理積演算を施すものであり、１入力反転型の
ＡＮＤゲート６１２は、送信ＳＴＭフレーム（装置側下
り信号）とＺ２タイミングとについて論理積演算を施す
ものであり、ＯＲゲート６１３は、これらのＡＮＤゲー
ト６１１，６１２の各出力について論理和演算を施すも
のである。
ンオーバヘッド挿入部６１Ｃにおいて、ＡＮＤゲート６
１１は、上述のライン遠端ブロックエラー情報検出部２
３Ｄ−２（ＡＮＤゲート２３７Ｄ）の出力とセクション
オーバヘッド８のＺ２バイト（ＡＴＭセル１１の多重誤
り通知用バイト）位置毎に入力されるＺ２タイミングと
について論理積演算を施すものであり、１入力反転型の
ＡＮＤゲート６１２は、送信ＳＴＭフレーム（装置側下
り信号）とＺ２タイミングとについて論理積演算を施す
ものであり、ＯＲゲート６１３は、これらのＡＮＤゲー
ト６１１，６１２の各出力について論理和演算を施すも
のである。
【０１１３】これにより、このエラー情報挿入部６１
（送信セクションオーバヘッド挿入部６１Ｃ）では、後
述するように、ＳＴＭ同期部２１よりＳＥＦ信号が発出
されて（“Ｈ”レベルとなり）ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２のＡＮＤゲート２３７Ｄの出力
が“Ｌ”レベルとなると、各ＡＮＤゲート６１１の出力
も“Ｌ”レベルとなるので、このときのライン遠端ブロ
ックエラー情報は装置側下り信号に挿入すべきセクショ
ンオーバヘッド８のＺ２バイトとしては挿入されない。
（送信セクションオーバヘッド挿入部６１Ｃ）では、後
述するように、ＳＴＭ同期部２１よりＳＥＦ信号が発出
されて（“Ｈ”レベルとなり）ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２のＡＮＤゲート２３７Ｄの出力
が“Ｌ”レベルとなると、各ＡＮＤゲート６１１の出力
も“Ｌ”レベルとなるので、このときのライン遠端ブロ
ックエラー情報は装置側下り信号に挿入すべきセクショ
ンオーバヘッド８のＺ２バイトとしては挿入されない。
【０１１４】つまり、本実施形態におけるＳＴＭ／ＡＴ
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、ライン遠端ブロックエラー情報検
出部２３Ｄ−２によりライン遠端ブロックエラー情報を
検出し、ＳＴＭ同期部２１からＳＥＦ信号を受けると、
このライン遠端ブロックエラー情報の送信ＳＴＭ処理部
６のエラー情報挿入部６１（送信セクションオーバヘッ
ド挿入部６１Ｃ）への転送を禁止するようになってい
る。
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、ライン遠端ブロックエラー情報検
出部２３Ｄ−２によりライン遠端ブロックエラー情報を
検出し、ＳＴＭ同期部２１からＳＥＦ信号を受けると、
このライン遠端ブロックエラー情報の送信ＳＴＭ処理部
６のエラー情報挿入部６１（送信セクションオーバヘッ
ド挿入部６１Ｃ）への転送を禁止するようになってい
る。
【０１１５】以下、上述のごとく構成された受信ＳＴＭ
処理部２のエラー情報検出部２３，送信ＳＴＭ処理部６
のエラー情報挿入部６１の動作について、図１８（ａ）
〜図１８（ｇ）に示すタイムチャートを用いて詳述す
る。まず、例えば図１８（ａ）に示すように、受信ＳＴ
Ｍ処理部２が１２５μｓ毎にＳＴＭフレームを１フレー
ム受信すると仮定すると、ＳＴＭ同期部２１では、図１
８（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミン
グ毎にセクションオーバヘッド８のＡ１バイトよりフレ
ーム先頭位置が検出され、これに基づいて、時点ｔ１９
〜ｔ２４に示すようなタイミングでＢ２バイト位置が検
出される。
処理部２のエラー情報検出部２３，送信ＳＴＭ処理部６
のエラー情報挿入部６１の動作について、図１８（ａ）
〜図１８（ｇ）に示すタイムチャートを用いて詳述す
る。まず、例えば図１８（ａ）に示すように、受信ＳＴ
Ｍ処理部２が１２５μｓ毎にＳＴＭフレームを１フレー
ム受信すると仮定すると、ＳＴＭ同期部２１では、図１
８（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミン
グ毎にセクションオーバヘッド８のＡ１バイトよりフレ
ーム先頭位置が検出され、これに基づいて、時点ｔ１９
〜ｔ２４に示すようなタイミングでＢ２バイト位置が検
出される。
【０１１６】そして、エラー情報検出部２３のＢ２バイ
ト処理部２３Ｄ−１では、このＢ２バイト位置の検出タ
イミングに従って、Ｂ２パリティ演算部２３１Ｄにより
Ｂ２バイトに対するパリティ演算が施され、この演算結
果がＢ２パリティ演算結果保持レジスタ２３２Ｄに保持
される。さらに、このとき、上述のＢ２バイト位置の検
出タイミングはＢ２バイト処理部２３Ｄ−１のＡＮＤゲ
ート２３３ＤのためのＢ２タイミングとして入力されて
おり、このＢ２タイミングに従って比較部２３４Ｄよ
り、例えば図１８（ｃ）に示すようにＢ２パリティ演算
結果（Ａ〜Ｆ）が順次出力され、これがバイナリ変換部
２３５Ｄにて図１８（ｄ）に示すようなデータにバイナ
リ変換されてライン遠端ブロックエラー情報保持レジス
タ２３６Ｄに保持される。
ト処理部２３Ｄ−１では、このＢ２バイト位置の検出タ
イミングに従って、Ｂ２パリティ演算部２３１Ｄにより
Ｂ２バイトに対するパリティ演算が施され、この演算結
果がＢ２パリティ演算結果保持レジスタ２３２Ｄに保持
される。さらに、このとき、上述のＢ２バイト位置の検
出タイミングはＢ２バイト処理部２３Ｄ−１のＡＮＤゲ
ート２３３ＤのためのＢ２タイミングとして入力されて
おり、このＢ２タイミングに従って比較部２３４Ｄよ
り、例えば図１８（ｃ）に示すようにＢ２パリティ演算
結果（Ａ〜Ｆ）が順次出力され、これがバイナリ変換部
２３５Ｄにて図１８（ｄ）に示すようなデータにバイナ
リ変換されてライン遠端ブロックエラー情報保持レジス
タ２３６Ｄに保持される。
【０１１７】そして、例えば図１８（ｅ）に示すよう
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ２５〜ｔ２６の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がライン遠端ブロックエラー情報検出部２３Ｄ−２
のＡＮＤゲート２３７Ｄに入力されると、このＡＮＤゲ
ート２３７Ｄの出力が“Ｌ”レベルとなり、送信ＳＴＭ
処理部６に転送されるライン遠端ブロックエラー情報が
例えば図１８（ｆ）に示すように“０”となる。
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ２５〜ｔ２６の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がライン遠端ブロックエラー情報検出部２３Ｄ−２
のＡＮＤゲート２３７Ｄに入力されると、このＡＮＤゲ
ート２３７Ｄの出力が“Ｌ”レベルとなり、送信ＳＴＭ
処理部６に転送されるライン遠端ブロックエラー情報が
例えば図１８（ｆ）に示すように“０”となる。
【０１１８】この結果、このＡＮＤゲート２３７Ｄの出
力を入力として受ける送信ＳＴＭ処理部６の送信セクシ
ョンオーバヘッド挿入部６１Ｃでは、ＡＮＤゲート６１
１の１入力が“０”であるためその出力も“０”とな
り、ＳＥＦ信号が発出されている間のライン遠端ブロッ
クエラー情報としてセクションオーバヘッド８のＺ２バ
イトに、図１８（ｇ）に示すように“０”が挿入されて
ＳＴＭフレームがＳＴＭ伝送路へ送信される。
力を入力として受ける送信ＳＴＭ処理部６の送信セクシ
ョンオーバヘッド挿入部６１Ｃでは、ＡＮＤゲート６１
１の１入力が“０”であるためその出力も“０”とな
り、ＳＥＦ信号が発出されている間のライン遠端ブロッ
クエラー情報としてセクションオーバヘッド８のＺ２バ
イトに、図１８（ｇ）に示すように“０”が挿入されて
ＳＴＭフレームがＳＴＭ伝送路へ送信される。
【０１１９】つまり、このエラー情報検出部２３は、Ｓ
ＴＭ同期部２１にてＳＴＭフレームの同期外れが検出さ
れてＳＥＦ信号が発出されている間の演算結果に誤りの
可能性があるライン遠端ブロックエラー情報が、送信す
べきＳＴＭフレームに挿入されないように、ＳＥＦ信号
発出時におけるライン遠端ブロックエラー情報のエラー
情報挿入部６１への転送を禁止しているのである。
ＴＭ同期部２１にてＳＴＭフレームの同期外れが検出さ
れてＳＥＦ信号が発出されている間の演算結果に誤りの
可能性があるライン遠端ブロックエラー情報が、送信す
べきＳＴＭフレームに挿入されないように、ＳＥＦ信号
発出時におけるライン遠端ブロックエラー情報のエラー
情報挿入部６１への転送を禁止しているのである。
【０１２０】このように、上述の受信ＳＴＭ処理部２の
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間、送信ＳＴＭ処理部６のエラー情報挿入
部６１（送信セクションオーバヘッド挿入部６１Ｃ）へ
のライン遠端ブロックエラー情報の転送が禁止されるの
で、受信したＳＴＭフレームの同期が外れている間の信
頼性のないライン遠端ブロックエラー情報を転送するこ
とがなく、このライン遠端ブロックエラー情報を受けて
伝送路を切り替える装置などでは、確実に、不要な伝送
路の切り替えを防止することができる。
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間、送信ＳＴＭ処理部６のエラー情報挿入
部６１（送信セクションオーバヘッド挿入部６１Ｃ）へ
のライン遠端ブロックエラー情報の転送が禁止されるの
で、受信したＳＴＭフレームの同期が外れている間の信
頼性のないライン遠端ブロックエラー情報を転送するこ
とがなく、このライン遠端ブロックエラー情報を受けて
伝送路を切り替える装置などでは、確実に、不要な伝送
路の切り替えを防止することができる。
【０１２１】なお、上述の図１７に示すエラー情報検出
部２３は、例えば図１９に示すように、ライン遠端ブロ
ックエラー情報検出部２３Ｄ−２のＡＮＤゲート２３７
Ｄを省略し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥ
Ｆ信号の反転信号とリセット信号とについて論理積演算
を施す１入力反転型のＡＮＤゲート２３８Ｄを用い、こ
のＡＮＤゲート２３８Ｄの出力をを反転した信号をＢ２
パリティ演算部２３１Ｄ，Ｂ２パリティ演算結果保持レ
ジスタ２３２Ｄ，ライン遠端ブロックエラー情報検出部
２３Ｄ−２のライン遠端ブロックエラー情報保持レジス
タ２３６Ｄの各クロック端子（ＣＬ）にそれぞれ入力し
ても、同様に、ＳＥＦ信号発出時のライン遠端ブロック
エラー情報のエラー情報挿入部６１への転送を禁止でき
る。
部２３は、例えば図１９に示すように、ライン遠端ブロ
ックエラー情報検出部２３Ｄ−２のＡＮＤゲート２３７
Ｄを省略し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥ
Ｆ信号の反転信号とリセット信号とについて論理積演算
を施す１入力反転型のＡＮＤゲート２３８Ｄを用い、こ
のＡＮＤゲート２３８Ｄの出力をを反転した信号をＢ２
パリティ演算部２３１Ｄ，Ｂ２パリティ演算結果保持レ
ジスタ２３２Ｄ，ライン遠端ブロックエラー情報検出部
２３Ｄ−２のライン遠端ブロックエラー情報保持レジス
タ２３６Ｄの各クロック端子（ＣＬ）にそれぞれ入力し
ても、同様に、ＳＥＦ信号発出時のライン遠端ブロック
エラー情報のエラー情報挿入部６１への転送を禁止でき
る。
【０１２２】ただし、図１７に示すエラー情報検出部２
３では、図１８（ｆ）に示すように、ＳＥＦ信号の発出
が解除された時点ｔ２６から、通常通り、ライン遠端ブ
ロックエラー情報がＡＮＤゲート２３７Ｄより出力され
るが、この場合は、図２０（ｆ）に示すように、ＳＥＦ
信号の発出が解除された後の最初のＢ２バイト位置の検
出タイミング（時点ｔ２３）から、ライン遠端ブロック
エラー情報保持レジスタ２３６Ｄよりライン遠端ブロッ
クエラー情報が出力される。
３では、図１８（ｆ）に示すように、ＳＥＦ信号の発出
が解除された時点ｔ２６から、通常通り、ライン遠端ブ
ロックエラー情報がＡＮＤゲート２３７Ｄより出力され
るが、この場合は、図２０（ｆ）に示すように、ＳＥＦ
信号の発出が解除された後の最初のＢ２バイト位置の検
出タイミング（時点ｔ２３）から、ライン遠端ブロック
エラー情報保持レジスタ２３６Ｄよりライン遠端ブロッ
クエラー情報が出力される。
【０１２３】また、上述の終端装置１では、受信ＳＴＭ
処理部２のＳＴＭ同期部２１からのＳＥＦ信号を受信Ｓ
ＴＭ処理部２のエラー情報検出部２３（Ｂ２バイト処理
部２３Ｄ）で受ける場合について説明したが、例えば図
２１に示すように、送信ＳＴＭ処理部６のエラー情報挿
入部６１（送信セクションオーバヘッド挿入部６１Ｃ）
で受けるようにしてもよい。
処理部２のＳＴＭ同期部２１からのＳＥＦ信号を受信Ｓ
ＴＭ処理部２のエラー情報検出部２３（Ｂ２バイト処理
部２３Ｄ）で受ける場合について説明したが、例えば図
２１に示すように、送信ＳＴＭ処理部６のエラー情報挿
入部６１（送信セクションオーバヘッド挿入部６１Ｃ）
で受けるようにしてもよい。
【０１２４】そして、この場合のＢ２バイト処理部２３
Ｄ，送信セクションオーバヘッド挿入部６１Ｃは、それ
ぞれ図２２に示すように構成される。すなわち、Ｂ２バ
イト処理部２３Ｄは、図１７に示す構成においてＡＮＤ
ゲート２３７Ｄを省略したライン遠端ブロックエラー情
報検出部２３Ｄ−２をそなえて構成され、送信セクショ
ンオーバヘッド挿入部６１Ｃは、図１７に示す構成に加
えて、Ｚ２タイミングとＳＥＦ信号の反転信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート６１４
をそなえて構成される。
Ｄ，送信セクションオーバヘッド挿入部６１Ｃは、それ
ぞれ図２２に示すように構成される。すなわち、Ｂ２バ
イト処理部２３Ｄは、図１７に示す構成においてＡＮＤ
ゲート２３７Ｄを省略したライン遠端ブロックエラー情
報検出部２３Ｄ−２をそなえて構成され、送信セクショ
ンオーバヘッド挿入部６１Ｃは、図１７に示す構成に加
えて、Ｚ２タイミングとＳＥＦ信号の反転信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート６１４
をそなえて構成される。
【０１２５】このような構成により、上述の図２２に示
すエラー情報検出部２３，エラー情報挿入部６１でも、
例えば図２３（ｅ）に示すようにＳＥＦ信号が時点ｔ２
５〜ｔ２６の間“Ｈ”レベルとなると、送信セクション
オーバヘッド挿入部６１ＣのＡＮＤゲート６１４の出力
データが“０”となり、図２３（ｈ）に示すようにセク
ションオーバヘッド８のＺ２バイトに“０”が挿入され
るので、結果的に、ＳＥＦ信号が発出されている間のラ
イン遠端ブロックエラー情報のエラー情報挿入部６１へ
の転送が停止（禁止）される。
すエラー情報検出部２３，エラー情報挿入部６１でも、
例えば図２３（ｅ）に示すようにＳＥＦ信号が時点ｔ２
５〜ｔ２６の間“Ｈ”レベルとなると、送信セクション
オーバヘッド挿入部６１ＣのＡＮＤゲート６１４の出力
データが“０”となり、図２３（ｈ）に示すようにセク
ションオーバヘッド８のＺ２バイトに“０”が挿入され
るので、結果的に、ＳＥＦ信号が発出されている間のラ
イン遠端ブロックエラー情報のエラー情報挿入部６１へ
の転送が停止（禁止）される。
【０１２６】なお、図２３（ａ）〜図２３（ｅ）はそれ
ぞれ図１８（ａ）〜図１８（ｅ）と対応しており、図２
３（ｆ）はＺ２バイトの挿入タイミング（Ｚ２タイミン
グ），図２３（ｇ）はＺ２バイトが挿入される装置側下
り信号（ＳＴＭフレーム：ただし、この場合はオーバヘ
ッド部分に予めデータ“０”が挿入されている）の一例
を表している。
ぞれ図１８（ａ）〜図１８（ｅ）と対応しており、図２
３（ｆ）はＺ２バイトの挿入タイミング（Ｚ２タイミン
グ），図２３（ｇ）はＺ２バイトが挿入される装置側下
り信号（ＳＴＭフレーム：ただし、この場合はオーバヘ
ッド部分に予めデータ“０”が挿入されている）の一例
を表している。
【０１２７】次に、図２４もエラー情報検出部２３，エ
ラー情報挿入部６１の要部の構成を示すブロック図で、
図４により前述したように、エラー情報検出部２３は上
述のＢ２バイト処理部２３Ｄの他にＢ３バイト処理部２
３Ｅを有して構成され、エラー情報挿入部６１は上述の
送信セクションオーバヘッド挿入部６１Ｃの他に送信パ
スオーバヘッド挿入部６１Ａを有して構成されており、
さらにＢ３バイト処理部２３ＥはＢ３バイト演算処理部
２３Ｅ−１，パス遠端ブロックエラー情報(P-FEBE)検出
部２３Ｅ−２を有して構成されている。
ラー情報挿入部６１の要部の構成を示すブロック図で、
図４により前述したように、エラー情報検出部２３は上
述のＢ２バイト処理部２３Ｄの他にＢ３バイト処理部２
３Ｅを有して構成され、エラー情報挿入部６１は上述の
送信セクションオーバヘッド挿入部６１Ｃの他に送信パ
スオーバヘッド挿入部６１Ａを有して構成されており、
さらにＢ３バイト処理部２３ＥはＢ３バイト演算処理部
２３Ｅ−１，パス遠端ブロックエラー情報(P-FEBE)検出
部２３Ｅ−２を有して構成されている。
【０１２８】そして、図２５に示すように、Ｂ３バイト
演算処理部２３Ｅ−１は、Ｂ３パリティ演算部２３１
Ｅ，Ｂ３パリティ演算結果保持レジスタ２３２Ｅ，ＡＮ
Ｄゲート２３３Ｅ，比較部２３４Ｅ及びバイナリ変換部
２３５Ｅを有して構成され、パス遠端ブロックエラー情
報検出部２３Ｅ−２は、パス遠端ブロックエラー情報保
持レジスタ２３６Ｅ及び１入力反転型のＡＮＤゲート２
３７Ｅを有して構成され、さらに送信パスオーバヘッド
挿入部６１Ａは、図１７により前述した送信セクション
オーバヘッド挿入部６１Ｃと同様に、ＡＮＤゲート６１
１，１入力反転型のＡＮＤゲート６１２及びＯＲゲート
６１３を有して構成されている。
演算処理部２３Ｅ−１は、Ｂ３パリティ演算部２３１
Ｅ，Ｂ３パリティ演算結果保持レジスタ２３２Ｅ，ＡＮ
Ｄゲート２３３Ｅ，比較部２３４Ｅ及びバイナリ変換部
２３５Ｅを有して構成され、パス遠端ブロックエラー情
報検出部２３Ｅ−２は、パス遠端ブロックエラー情報保
持レジスタ２３６Ｅ及び１入力反転型のＡＮＤゲート２
３７Ｅを有して構成され、さらに送信パスオーバヘッド
挿入部６１Ａは、図１７により前述した送信セクション
オーバヘッド挿入部６１Ｃと同様に、ＡＮＤゲート６１
１，１入力反転型のＡＮＤゲート６１２及びＯＲゲート
６１３を有して構成されている。
【０１２９】ここで、まずＢ３バイト演算処理部２３Ｅ
−１において、Ｂ３パリティ演算部２３１Ｅは、外部よ
り入力されるＢ３バイトに対するパリティ演算の演算範
囲とリセット信号とに応じて、受信したＳＴＭフレーム
のパスオーバヘッド９に含まれるＢ３バイト〔図６９
（ｂ）参照〕についてパリティ演算を施すことによっ
て、ＳＴＭ伝送路（パス）の誤り監視を行なうためのＢ
３パリティエラー情報を検出するものであり、Ｂ３パリ
ティ演算結果保持レジスタ２３２Ｅは、このＢ３パリテ
ィ演算部２３１Ｅでの演算結果（Ｂ３パリティエラー情
報）を、ＳＴＭフレームの先頭位置（Ａ１バイト）が検
出される毎に入力されるＳＴＭフレームタイミングに従
って出力するものである。
−１において、Ｂ３パリティ演算部２３１Ｅは、外部よ
り入力されるＢ３バイトに対するパリティ演算の演算範
囲とリセット信号とに応じて、受信したＳＴＭフレーム
のパスオーバヘッド９に含まれるＢ３バイト〔図６９
（ｂ）参照〕についてパリティ演算を施すことによっ
て、ＳＴＭ伝送路（パス）の誤り監視を行なうためのＢ
３パリティエラー情報を検出するものであり、Ｂ３パリ
ティ演算結果保持レジスタ２３２Ｅは、このＢ３パリテ
ィ演算部２３１Ｅでの演算結果（Ｂ３パリティエラー情
報）を、ＳＴＭフレームの先頭位置（Ａ１バイト）が検
出される毎に入力されるＳＴＭフレームタイミングに従
って出力するものである。
【０１３０】また、ＡＮＤゲート２３３Ｅは、受信ＳＴ
ＭフレームとＢ３バイトの捕捉タイミングとについて論
理積演算を施して比較部２３４Ｅのための比較タイミン
グを出力するものであり、比較部２３４Ｅは、このＡＮ
Ｄゲート２３３Ｅからの比較タイミングとＢ３パリティ
演算結果保持レジスタ２３２ＥからのＢ３パリティ演算
結果とを比較してその比較タイミング毎にＢ３パリティ
演算結果を出力するものであり、バイナリ変換部２３５
Ｅは、このＢ３パリティ演算結果を２進表示信号に変換
するものである。
ＭフレームとＢ３バイトの捕捉タイミングとについて論
理積演算を施して比較部２３４Ｅのための比較タイミン
グを出力するものであり、比較部２３４Ｅは、このＡＮ
Ｄゲート２３３Ｅからの比較タイミングとＢ３パリティ
演算結果保持レジスタ２３２ＥからのＢ３パリティ演算
結果とを比較してその比較タイミング毎にＢ３パリティ
演算結果を出力するものであり、バイナリ変換部２３５
Ｅは、このＢ３パリティ演算結果を２進表示信号に変換
するものである。
【０１３１】さらに、ライン遠端ブロックエラー情報検
出部２３Ｅ−２において、パス遠端ブロックエラー情報
保持レジスタ２３６Ｅは、このＢ３バイト演算処理部２
３Ｅ−１のバイナリ変換部２３５ＥからのＢ３パリティ
演算結果を、パス遠端ブロックエラー情報として一旦保
持して、パスオーバヘッド９のＢ３バイト位置の検出タ
イミング（Ｂ３タイミング）毎に出力するものであり、
１入力反転型のＡＮＤゲート２３７Ｅは、このパス遠端
ブロックエラー情報保持レジスタ２３６Ｅの出力とＳＴ
Ｍ同期部２１からのＳＥＦ信号の反転信号とについて論
理積演算を施すものである。
出部２３Ｅ−２において、パス遠端ブロックエラー情報
保持レジスタ２３６Ｅは、このＢ３バイト演算処理部２
３Ｅ−１のバイナリ変換部２３５ＥからのＢ３パリティ
演算結果を、パス遠端ブロックエラー情報として一旦保
持して、パスオーバヘッド９のＢ３バイト位置の検出タ
イミング（Ｂ３タイミング）毎に出力するものであり、
１入力反転型のＡＮＤゲート２３７Ｅは、このパス遠端
ブロックエラー情報保持レジスタ２３６Ｅの出力とＳＴ
Ｍ同期部２１からのＳＥＦ信号の反転信号とについて論
理積演算を施すものである。
【０１３２】次に、送信ＳＴＭ処理部６の送信パスオー
バヘッド挿入部６１Ａにおいて、ＡＮＤゲート６１１
は、上述のライン遠端ブロックエラー情報検出部２３Ｅ
−２（ＡＮＤゲート２３７Ｅ）の出力とパスオーバヘッ
ド９のＧ１バイト（送信パス状態の誤り通知用バイト）
位置の捕捉タイミング（Ｇ１タイミング）とについて論
理積演算を施すものであり、１入力反転型のＡＮＤゲー
ト６１２は、送信ＳＴＭフレーム（装置側下り信号）と
Ｇ１タイミングとについて論理積演算を施すものであ
り、ＯＲゲート６１３は、これらのＡＮＤゲート６１
１，６１２の各出力について論理和演算を施すものであ
る。
バヘッド挿入部６１Ａにおいて、ＡＮＤゲート６１１
は、上述のライン遠端ブロックエラー情報検出部２３Ｅ
−２（ＡＮＤゲート２３７Ｅ）の出力とパスオーバヘッ
ド９のＧ１バイト（送信パス状態の誤り通知用バイト）
位置の捕捉タイミング（Ｇ１タイミング）とについて論
理積演算を施すものであり、１入力反転型のＡＮＤゲー
ト６１２は、送信ＳＴＭフレーム（装置側下り信号）と
Ｇ１タイミングとについて論理積演算を施すものであ
り、ＯＲゲート６１３は、これらのＡＮＤゲート６１
１，６１２の各出力について論理和演算を施すものであ
る。
【０１３３】これにより、このエラー情報挿入部６１
（送信パスオーバヘッド挿入部６１Ａ）では、後述する
ように、ＳＴＭ同期部２１よりＳＥＦ信号が発出されて
（“Ｈ”レベルとなり）パス遠端ブロックエラー情報検
出部２３Ｅ−２のＡＮＤゲート２３７Ｅの出力が“Ｌ”
レベルとなると、各ＡＮＤゲート６１１の出力も“Ｌ”
レベルとなるので、このときのパス遠端ブロックエラー
情報は装置側下り信号に挿入すべきセクションオーバヘ
ッド８のＧ１バイトとしては挿入されない。
（送信パスオーバヘッド挿入部６１Ａ）では、後述する
ように、ＳＴＭ同期部２１よりＳＥＦ信号が発出されて
（“Ｈ”レベルとなり）パス遠端ブロックエラー情報検
出部２３Ｅ−２のＡＮＤゲート２３７Ｅの出力が“Ｌ”
レベルとなると、各ＡＮＤゲート６１１の出力も“Ｌ”
レベルとなるので、このときのパス遠端ブロックエラー
情報は装置側下り信号に挿入すべきセクションオーバヘ
ッド８のＧ１バイトとしては挿入されない。
【０１３４】つまり、本実施形態におけるＳＴＭ／ＡＴ
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、パス遠端ブロックエラー情報検出
部２３Ｅ−２によりパス遠端ブロックエラー情報を検出
し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間、
このパス遠端ブロックエラー情報の送信ＳＴＭ処理部６
のエラー情報挿入部６１（送信パスオーバヘッド挿入部
６１Ａ）への転送を禁止するようになっている。
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、パス遠端ブロックエラー情報検出
部２３Ｅ−２によりパス遠端ブロックエラー情報を検出
し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間、
このパス遠端ブロックエラー情報の送信ＳＴＭ処理部６
のエラー情報挿入部６１（送信パスオーバヘッド挿入部
６１Ａ）への転送を禁止するようになっている。
【０１３５】以下、上述のごとく構成された受信ＳＴＭ
処理部２のエラー情報検出部２３，送信ＳＴＭ処理部６
のエラー情報挿入部６１の動作について、図２６（ａ）
〜図２６（ｇ）に示すタイムチャートを用いて詳述す
る。まず、この場合も、例えば図２６（ａ）に示すよう
に、受信ＳＴＭ処理部２が１２５μｓ毎にＳＴＭフレー
ムを１フレーム受信すると仮定すると、ＳＴＭ同期部２
１では、図２６（ｂ）に示すように、時点ｔ２７〜ｔ３
２のタイミング毎にパスオーバヘッド９のＪ１バイトよ
りＳＴＭフレーム内のパスオーバヘッド９の先頭位置が
検出され、これに基づいて、時点ｔ３３〜ｔ３８に示す
ようなタイミングでＢ３バイト位置が検出される。
処理部２のエラー情報検出部２３，送信ＳＴＭ処理部６
のエラー情報挿入部６１の動作について、図２６（ａ）
〜図２６（ｇ）に示すタイムチャートを用いて詳述す
る。まず、この場合も、例えば図２６（ａ）に示すよう
に、受信ＳＴＭ処理部２が１２５μｓ毎にＳＴＭフレー
ムを１フレーム受信すると仮定すると、ＳＴＭ同期部２
１では、図２６（ｂ）に示すように、時点ｔ２７〜ｔ３
２のタイミング毎にパスオーバヘッド９のＪ１バイトよ
りＳＴＭフレーム内のパスオーバヘッド９の先頭位置が
検出され、これに基づいて、時点ｔ３３〜ｔ３８に示す
ようなタイミングでＢ３バイト位置が検出される。
【０１３６】そして、エラー情報検出部２３のＢ３バイ
ト処理部２３Ｅ−１では、このＢ３バイト位置の検出タ
イミングに従って、Ｂ３パリティ演算部２３１Ｅにより
Ｂ３バイトに対するパリティ演算が施され、この演算結
果がＢ３パリティ演算結果保持レジスタ２３２Ｅに保持
される。さらに、このとき、上述のＢ３バイト位置の検
出タイミングはＢ３バイト処理部２３Ｅ−１のＡＮＤゲ
ート２３３ＥのためのＢ３タイミングとして入力されて
おり、このＢ３タイミングに従って比較部２３４Ｅよ
り、例えば図２６（ｃ）に示すようにＢ３パリティ演算
結果（Ａ〜Ｆ）が順次出力され、これがバイナリ変換部
２３５Ｅにて図２６（ｄ）に示すようなデータにバイナ
リ変換されてパス遠端ブロックエラー情報として、パス
遠端ブロックエラー情報保持レジスタ２３６Ｅに保持さ
れる。
ト処理部２３Ｅ−１では、このＢ３バイト位置の検出タ
イミングに従って、Ｂ３パリティ演算部２３１Ｅにより
Ｂ３バイトに対するパリティ演算が施され、この演算結
果がＢ３パリティ演算結果保持レジスタ２３２Ｅに保持
される。さらに、このとき、上述のＢ３バイト位置の検
出タイミングはＢ３バイト処理部２３Ｅ−１のＡＮＤゲ
ート２３３ＥのためのＢ３タイミングとして入力されて
おり、このＢ３タイミングに従って比較部２３４Ｅよ
り、例えば図２６（ｃ）に示すようにＢ３パリティ演算
結果（Ａ〜Ｆ）が順次出力され、これがバイナリ変換部
２３５Ｅにて図２６（ｄ）に示すようなデータにバイナ
リ変換されてパス遠端ブロックエラー情報として、パス
遠端ブロックエラー情報保持レジスタ２３６Ｅに保持さ
れる。
【０１３７】そして、例えば図２６（ｅ）に示すよう
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ３９〜ｔ４０の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がパス遠端ブロックエラー情報検出部２３Ｅ−２の
ＡＮＤゲート２３７Ｅに入力されると、このＡＮＤゲー
ト２３７Ｅの出力が“Ｌ”レベルとなり、送信ＳＴＭ処
理部６に転送されるパス遠端ブロックエラー情報が例え
ば図２６（ｆ）に示すように“０”となる。
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ３９〜ｔ４０の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がパス遠端ブロックエラー情報検出部２３Ｅ−２の
ＡＮＤゲート２３７Ｅに入力されると、このＡＮＤゲー
ト２３７Ｅの出力が“Ｌ”レベルとなり、送信ＳＴＭ処
理部６に転送されるパス遠端ブロックエラー情報が例え
ば図２６（ｆ）に示すように“０”となる。
【０１３８】この結果、このＡＮＤゲート２３７Ｅの出
力を入力として受ける送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信パスオーバヘッド挿入部６１Ａ）で
は、ＡＮＤゲート６１１の１入力が“０”であるためそ
の出力も“０”となり、ＳＥＦ信号が発出されている間
のパス遠端ブロックエラー情報としてパスオーバヘッド
９のＧ１バイトに、図２６（ｇ）に示すように“０”が
挿入されてＳＴＭフレームがＳＴＭ伝送路へ送信され
る。
力を入力として受ける送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信パスオーバヘッド挿入部６１Ａ）で
は、ＡＮＤゲート６１１の１入力が“０”であるためそ
の出力も“０”となり、ＳＥＦ信号が発出されている間
のパス遠端ブロックエラー情報としてパスオーバヘッド
９のＧ１バイトに、図２６（ｇ）に示すように“０”が
挿入されてＳＴＭフレームがＳＴＭ伝送路へ送信され
る。
【０１３９】つまり、このエラー情報検出部２３は、Ｓ
ＴＭ同期部２１にてＳＴＭフレームの同期外れが検出さ
れてＳＥＦ信号が発出されている間の演算結果に誤りの
可能性があるパス遠端ブロックエラー情報が、送信すべ
きＳＴＭフレームに挿入されないように、ＳＥＦ信号発
出時におけるパス遠端ブロックエラー情報のエラー情報
挿入部６１への転送を禁止しているのである。
ＴＭ同期部２１にてＳＴＭフレームの同期外れが検出さ
れてＳＥＦ信号が発出されている間の演算結果に誤りの
可能性があるパス遠端ブロックエラー情報が、送信すべ
きＳＴＭフレームに挿入されないように、ＳＥＦ信号発
出時におけるパス遠端ブロックエラー情報のエラー情報
挿入部６１への転送を禁止しているのである。
【０１４０】このように、上述の受信ＳＴＭ処理部２の
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されると、その間の送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信パスオーバヘッド挿入部６１Ａ）への
パス遠端ブロックエラー情報の転送が禁止されるので、
受信したＳＴＭフレームの同期が外れている間の演算結
果に信頼性のないパス遠端ブロックエラー情報を転送す
ることがなく、このパス遠端ブロックエラー情報を受け
て伝送路を切り替える装置などでは、確実に、不要な伝
送路の切り替えを防止することができる。
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されると、その間の送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信パスオーバヘッド挿入部６１Ａ）への
パス遠端ブロックエラー情報の転送が禁止されるので、
受信したＳＴＭフレームの同期が外れている間の演算結
果に信頼性のないパス遠端ブロックエラー情報を転送す
ることがなく、このパス遠端ブロックエラー情報を受け
て伝送路を切り替える装置などでは、確実に、不要な伝
送路の切り替えを防止することができる。
【０１４１】なお、上述の図２５に示すエラー情報検出
部２３も、図１７に示すエラー情報検出部２３と同様
に、例えば図２７に示すように、パス遠端ブロックエラ
ー情報検出部２３Ｅ−２のＡＮＤゲート２３７Ｅを省略
し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｅを用い、このＡＮＤ
ゲート２３８Ｅの出力を反転した信号をＢ３パリティ演
算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２３
２Ｅ，パス遠端ブロックエラー情報検出部２３Ｅ−２の
ライン遠端ブロックエラー情報保持レジスタ２３６Ｅの
各クロック端子（ＣＬ）にそれぞれ入力しても、同様
に、ＳＥＦ信号が発出されている間のパス遠端ブロック
エラー情報のエラー情報挿入部６１への転送を禁止でき
る。
部２３も、図１７に示すエラー情報検出部２３と同様
に、例えば図２７に示すように、パス遠端ブロックエラ
ー情報検出部２３Ｅ−２のＡＮＤゲート２３７Ｅを省略
し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｅを用い、このＡＮＤ
ゲート２３８Ｅの出力を反転した信号をＢ３パリティ演
算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２３
２Ｅ，パス遠端ブロックエラー情報検出部２３Ｅ−２の
ライン遠端ブロックエラー情報保持レジスタ２３６Ｅの
各クロック端子（ＣＬ）にそれぞれ入力しても、同様
に、ＳＥＦ信号が発出されている間のパス遠端ブロック
エラー情報のエラー情報挿入部６１への転送を禁止でき
る。
【０１４２】ただし、図２５に示すエラー情報検出部２
３では、図２６（ｆ）に示すように、ＳＥＦ信号の発出
が解除された時点ｔ４０から、通常通り、パス遠端ブロ
ックエラー情報がＡＮＤゲート２３７Ｅより出力される
が、この場合は、図２８（ｆ）に示すように、ＳＥＦ信
号の発出が解除された後の最初のＢ３バイト位置の検出
タイミング（時点ｔ３７）で、パス遠端ブロックエラー
情報保持レジスタ２３６Ｅよりパス遠端ブロックエラー
情報が出力される。
３では、図２６（ｆ）に示すように、ＳＥＦ信号の発出
が解除された時点ｔ４０から、通常通り、パス遠端ブロ
ックエラー情報がＡＮＤゲート２３７Ｅより出力される
が、この場合は、図２８（ｆ）に示すように、ＳＥＦ信
号の発出が解除された後の最初のＢ３バイト位置の検出
タイミング（時点ｔ３７）で、パス遠端ブロックエラー
情報保持レジスタ２３６Ｅよりパス遠端ブロックエラー
情報が出力される。
【０１４３】また、上述の終端装置１も、受信ＳＴＭ処
理部２のＳＴＭ同期部２１からのＳＥＦ信号を受信ＳＴ
Ｍ処理部２のエラー情報検出部２３（Ｂ３バイト処理部
２３Ｅ）で受ける場合について説明したが、例えば図２
９に示すように、送信ＳＴＭ処理部６のエラー情報挿入
部６１（送信パスオーバヘッド挿入部６１Ａ）で受ける
ようにしてもよい。
理部２のＳＴＭ同期部２１からのＳＥＦ信号を受信ＳＴ
Ｍ処理部２のエラー情報検出部２３（Ｂ３バイト処理部
２３Ｅ）で受ける場合について説明したが、例えば図２
９に示すように、送信ＳＴＭ処理部６のエラー情報挿入
部６１（送信パスオーバヘッド挿入部６１Ａ）で受ける
ようにしてもよい。
【０１４４】そして、この場合のＢ３バイト処理部２３
Ｅ，送信セクションオーバヘッド挿入部６１Ａは、それ
ぞれ図３０に示すように構成される。すなわち、Ｂ３バ
イト処理部２３Ｅは、図２５に示す構成においてパス遠
端ブロックエラー情報検出部２３Ｅ−２のＡＮＤゲート
２３７Ｅを省略して構成され、送信セクションオーバヘ
ッド挿入部６１Ｃは、図１７に示す構成に加えて、Ｇ１
タイミングとＳＥＦ信号の反転信号とについて論理積演
算を施す１入力反転型のＡＮＤゲート６１４をそなえて
構成される。
Ｅ，送信セクションオーバヘッド挿入部６１Ａは、それ
ぞれ図３０に示すように構成される。すなわち、Ｂ３バ
イト処理部２３Ｅは、図２５に示す構成においてパス遠
端ブロックエラー情報検出部２３Ｅ−２のＡＮＤゲート
２３７Ｅを省略して構成され、送信セクションオーバヘ
ッド挿入部６１Ｃは、図１７に示す構成に加えて、Ｇ１
タイミングとＳＥＦ信号の反転信号とについて論理積演
算を施す１入力反転型のＡＮＤゲート６１４をそなえて
構成される。
【０１４５】このような構成により、図３０に示すエラ
ー情報検出部２３，エラー情報挿入部６１でも、例えば
図３１（ｅ）に示すようにＳＥＦ信号が時点ｔ３９〜ｔ
４０の間“Ｈ”レベルとなると、送信パスオーバヘッド
挿入部６１ＡのＡＮＤゲート６１４の出力データが
“０”となり、図３１（ｈ）に示すようにパスオーバヘ
ッド９のＧ１バイトにデータ“０”が挿入されるので、
結果的に、ＳＥＦ信号が発出されている間のパス遠端ブ
ロックエラー情報のエラー情報挿入部６１への転送が停
止（禁止）される。
ー情報検出部２３，エラー情報挿入部６１でも、例えば
図３１（ｅ）に示すようにＳＥＦ信号が時点ｔ３９〜ｔ
４０の間“Ｈ”レベルとなると、送信パスオーバヘッド
挿入部６１ＡのＡＮＤゲート６１４の出力データが
“０”となり、図３１（ｈ）に示すようにパスオーバヘ
ッド９のＧ１バイトにデータ“０”が挿入されるので、
結果的に、ＳＥＦ信号が発出されている間のパス遠端ブ
ロックエラー情報のエラー情報挿入部６１への転送が停
止（禁止）される。
【０１４６】なお、図３１（ａ）〜図３１（ｅ）はそれ
ぞれ図２６（ａ）〜図２６（ｅ）と対応しており、図３
１（ｆ）はＧ１バイトの挿入タイミング（Ｇ１タイミン
グ），図３１（ｇ）はＧ１バイトが挿入される装置側下
り信号（ＳＴＭフレーム：この場合はオーバヘッド部分
に予めデータ“０”が挿入されている）の一例を表して
いる。
ぞれ図２６（ａ）〜図２６（ｅ）と対応しており、図３
１（ｆ）はＧ１バイトの挿入タイミング（Ｇ１タイミン
グ），図３１（ｇ）はＧ１バイトが挿入される装置側下
り信号（ＳＴＭフレーム：この場合はオーバヘッド部分
に予めデータ“０”が挿入されている）の一例を表して
いる。
【０１４７】次に、図３２はエラー情報検出部２３の要
部，パフォーマンスモニタ２４の構成を示すブロック図
で、前述したように、エラー情報検出部２３はＢ１バイ
ト処理部２３Ｃを有して構成されており、さらにＢ１バ
イト処理部２３Ｃは受信セクションオーバヘッド抽出部
２３Ａ（図４参照）より抽出されたセクションオーバヘ
ッド８に含まれるＢ１バイトについてパリティ演算など
の所要の処理を施してＳＴＭ伝送路についてのＢ１パリ
ティエラー（セクションエラー）情報を検出するＢ１バ
イト演算処理部(B1-BiP)２３Ｃ−１，このＢ１バイト演
算処理部２３Ｃ−１で得られたＢ１パリティエラー情報
に基づいてパフォーマンスモニタ２４ためのモニタ用カ
ウント値(B1CV)を検出するＢ１バイトカウント値検出部
２３Ｃ−２を有して構成されている。
部，パフォーマンスモニタ２４の構成を示すブロック図
で、前述したように、エラー情報検出部２３はＢ１バイ
ト処理部２３Ｃを有して構成されており、さらにＢ１バ
イト処理部２３Ｃは受信セクションオーバヘッド抽出部
２３Ａ（図４参照）より抽出されたセクションオーバヘ
ッド８に含まれるＢ１バイトについてパリティ演算など
の所要の処理を施してＳＴＭ伝送路についてのＢ１パリ
ティエラー（セクションエラー）情報を検出するＢ１バ
イト演算処理部(B1-BiP)２３Ｃ−１，このＢ１バイト演
算処理部２３Ｃ−１で得られたＢ１パリティエラー情報
に基づいてパフォーマンスモニタ２４ためのモニタ用カ
ウント値(B1CV)を検出するＢ１バイトカウント値検出部
２３Ｃ−２を有して構成されている。
【０１４８】そして、図３３に示すように、Ｂ１バイト
演算処理部２３Ｃ−１は、Ｂ１パリティ演算部２３１
Ｃ，Ｂ１パリティ演算結果保持レジスタ２３２Ｃ，ＡＮ
Ｄゲート２３３Ｃ，比較部２３４Ｃ及びバイナリ変換部
２３５Ｃを有して構成され、Ｂ１バイトカウント値検出
部２３Ｃ−２は、Ｂ１バイトカウント値保持レジスタ２
３６Ｃ及び１入力反転型のＡＮＤゲート２３７Ｃを有し
て構成され、さらにパフォーマンスモニタ２４は、加算
部（ＡＤＤ）２４１，１入力反転型のＡＮＤゲート２４
２及び積算保持レジスタ２４３を有して構成されてい
る。
演算処理部２３Ｃ−１は、Ｂ１パリティ演算部２３１
Ｃ，Ｂ１パリティ演算結果保持レジスタ２３２Ｃ，ＡＮ
Ｄゲート２３３Ｃ，比較部２３４Ｃ及びバイナリ変換部
２３５Ｃを有して構成され、Ｂ１バイトカウント値検出
部２３Ｃ−２は、Ｂ１バイトカウント値保持レジスタ２
３６Ｃ及び１入力反転型のＡＮＤゲート２３７Ｃを有し
て構成され、さらにパフォーマンスモニタ２４は、加算
部（ＡＤＤ）２４１，１入力反転型のＡＮＤゲート２４
２及び積算保持レジスタ２４３を有して構成されてい
る。
【０１４９】ここで、まずＢ１バイト演算処理部２３Ｃ
−１において、Ｂ１パリティ演算部２３１Ｅは、外部よ
り入力されるＢ１バイトに対するパリティ演算の演算範
囲とリセット信号とに応じて、受信したＳＴＭフレーム
のセクションオーバヘッド８に含まれるＢ１バイト〔図
６９（ｂ）参照〕についてパリティ演算を施すことによ
って、ＳＴＭ伝送路（中継セクション）の誤り監視を行
なうためのＢ１パリティエラー情報を検出するものであ
り、Ｂ１パリティ演算結果保持レジスタ２３２Ｃは、こ
のＢ１パリティ演算部２３１Ｃでの演算結果（Ｂ１パリ
ティエラー情報）を、ＳＴＭフレームの先頭位置（Ａ１
バイト）が検出される毎に入力されるＳＴＭフレームタ
イミングに従って出力するものである。
−１において、Ｂ１パリティ演算部２３１Ｅは、外部よ
り入力されるＢ１バイトに対するパリティ演算の演算範
囲とリセット信号とに応じて、受信したＳＴＭフレーム
のセクションオーバヘッド８に含まれるＢ１バイト〔図
６９（ｂ）参照〕についてパリティ演算を施すことによ
って、ＳＴＭ伝送路（中継セクション）の誤り監視を行
なうためのＢ１パリティエラー情報を検出するものであ
り、Ｂ１パリティ演算結果保持レジスタ２３２Ｃは、こ
のＢ１パリティ演算部２３１Ｃでの演算結果（Ｂ１パリ
ティエラー情報）を、ＳＴＭフレームの先頭位置（Ａ１
バイト）が検出される毎に入力されるＳＴＭフレームタ
イミングに従って出力するものである。
【０１５０】また、ＡＮＤゲート２３３Ｃは、受信ＳＴ
ＭフレームとＢ１バイトの捕捉タイミング（Ｂ１タイミ
ング）とについて論理積演算を施して比較部２３４Ｃの
ための比較タイミングを出力するものであり、比較部２
３４Ｅは、このＡＮＤゲート２３３Ｃからの比較タイミ
ングとＢ１パリティ演算結果保持レジスタ２３２Ｃから
のＢ１パリティ演算結果とを比較してその比較タイミン
グ毎にＢ１パリティ演算結果を出力するものであり、バ
イナリ変換部２３５Ｃは、このＢ１パリティ演算結果を
２進表示信号に変換するものである。
ＭフレームとＢ１バイトの捕捉タイミング（Ｂ１タイミ
ング）とについて論理積演算を施して比較部２３４Ｃの
ための比較タイミングを出力するものであり、比較部２
３４Ｅは、このＡＮＤゲート２３３Ｃからの比較タイミ
ングとＢ１パリティ演算結果保持レジスタ２３２Ｃから
のＢ１パリティ演算結果とを比較してその比較タイミン
グ毎にＢ１パリティ演算結果を出力するものであり、バ
イナリ変換部２３５Ｃは、このＢ１パリティ演算結果を
２進表示信号に変換するものである。
【０１５１】さらに、Ｂ１バイトカウント値検出部２３
Ｃ−２において、Ｂ１バイトカウント値保持レジスタ２
３６Ｃは、このＢ１バイト演算処理部２３Ｃ−１のバイ
ナリ変換部２３５ＣからのＢ１パリティ演算結果を、パ
フォーマンスモニタ２４のためのＢ１バイトカウント値
として一旦保持して、セクションオーバヘッド８のＢ１
バイト位置の検出タイミング（Ｂ１タイミング）毎に出
力するものであり、１入力反転型のＡＮＤゲート２３７
Ｃは、このＢ１バイトカウント値保持レジスタ２３６Ｃ
の出力とＳＴＭ同期部２１からのＳＥＦ信号の反転信号
とについて論理積演算を施すものである。
Ｃ−２において、Ｂ１バイトカウント値保持レジスタ２
３６Ｃは、このＢ１バイト演算処理部２３Ｃ−１のバイ
ナリ変換部２３５ＣからのＢ１パリティ演算結果を、パ
フォーマンスモニタ２４のためのＢ１バイトカウント値
として一旦保持して、セクションオーバヘッド８のＢ１
バイト位置の検出タイミング（Ｂ１タイミング）毎に出
力するものであり、１入力反転型のＡＮＤゲート２３７
Ｃは、このＢ１バイトカウント値保持レジスタ２３６Ｃ
の出力とＳＴＭ同期部２１からのＳＥＦ信号の反転信号
とについて論理積演算を施すものである。
【０１５２】また、パフォーマンスモニタ２４におい
て、加算部２４１は、Ｂ１バイトカウント値検出部２３
Ｃ−２のＢ１バイトカウント値保持レジスタ２３６Ｃか
ら出力されるＢ１バイトカウント値（２進表示）と、積
算保持レジスタ２４３の出力のフィードバック信号（２
進表示）とを加算（つまり積算）するものであり、ＡＮ
Ｄゲート２４２は、この加算部２４１の出力とマイコン
からのＢ１バイトカウント値の出力指示信号を反転した
信号とについて論理積演算を施すものである。
て、加算部２４１は、Ｂ１バイトカウント値検出部２３
Ｃ−２のＢ１バイトカウント値保持レジスタ２３６Ｃか
ら出力されるＢ１バイトカウント値（２進表示）と、積
算保持レジスタ２４３の出力のフィードバック信号（２
進表示）とを加算（つまり積算）するものであり、ＡＮ
Ｄゲート２４２は、この加算部２４１の出力とマイコン
からのＢ１バイトカウント値の出力指示信号を反転した
信号とについて論理積演算を施すものである。
【０１５３】積算保持レジスタ２４３は、このＡＮＤゲ
ート２４２の出力を一旦保持してＢ１タイミングに従っ
て出力することによりＢ１バイトについてのパリティ演
算結果積算値を伝送路切替のための情報としてマイコン
へ出力するものである。これにより、このエラー情報検
出部２３（Ｂ１バイト演算処理部２３Ｃ−１，Ｂ１バイ
トカウント値検出部２３Ｃ−２）では、後述するよう
に、ＳＴＭ同期部２１よりＳＥＦ信号が発出されて
（“Ｈ”レベルとなり）Ｂ１バイトカウント値検出部２
３Ｃ−２のＡＮＤゲート２３７Ｃの出力が“Ｌ”レベル
（データ“０”）となると、パフォーマンスモニタ２４
の加算部２４１の出力が前時点のデータに保持されるの
で、マイコンへの伝送路切替情報もＳＥＦ信号が発出さ
れる直前のデータに保持される。
ート２４２の出力を一旦保持してＢ１タイミングに従っ
て出力することによりＢ１バイトについてのパリティ演
算結果積算値を伝送路切替のための情報としてマイコン
へ出力するものである。これにより、このエラー情報検
出部２３（Ｂ１バイト演算処理部２３Ｃ−１，Ｂ１バイ
トカウント値検出部２３Ｃ−２）では、後述するよう
に、ＳＴＭ同期部２１よりＳＥＦ信号が発出されて
（“Ｈ”レベルとなり）Ｂ１バイトカウント値検出部２
３Ｃ−２のＡＮＤゲート２３７Ｃの出力が“Ｌ”レベル
（データ“０”）となると、パフォーマンスモニタ２４
の加算部２４１の出力が前時点のデータに保持されるの
で、マイコンへの伝送路切替情報もＳＥＦ信号が発出さ
れる直前のデータに保持される。
【０１５４】つまり、本実施形態におけるＳＴＭ／ＡＴ
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ１バイト演算処理部２３Ｃ−１
のＢ１パリティ演算によりＢ１パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ１パリティエラー情報をデータ“０”に固定
することにより、Ｂ１パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ１バイト演算処理部２３Ｃ−１
のＢ１パリティ演算によりＢ１パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ１パリティエラー情報をデータ“０”に固定
することにより、Ｂ１パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
【０１５５】以下、上述のごとく構成された受信ＳＴＭ
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図３４（ａ）〜図３４（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図３４（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、ＳＴＭ同期部２１では、図３４
（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミング
でセクションオーバヘッド８のＡ１バイトよりＳＴＭフ
レームの先頭位置が検出され、これに基づいて、時点ｔ
４１〜ｔ４６に示すようなタイミングでセクションオー
バヘッド８に含まれるＢ１バイトの位置が検出される。
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図３４（ａ）〜図３４（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図３４（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、ＳＴＭ同期部２１では、図３４
（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミング
でセクションオーバヘッド８のＡ１バイトよりＳＴＭフ
レームの先頭位置が検出され、これに基づいて、時点ｔ
４１〜ｔ４６に示すようなタイミングでセクションオー
バヘッド８に含まれるＢ１バイトの位置が検出される。
【０１５６】そして、エラー情報検出部２３のＢ１バイ
ト演算処理部２３Ｃ−１では、このＢ１バイト位置の検
出タイミング（Ｂ１タイミング）に従って、Ｂ１パリテ
ィ演算部２３１ＣによりＢ１バイトに対するパリティ演
算が施され、その演算結果（Ａ〜Ｆ）がＢ１パリティ演
算結果保持レジスタ２３２Ｃに保持される。さらに、こ
のとき、上述のＢ１バイト位置の検出タイミングはＢ１
バイト演算処理部２３Ｃ−１のＡＮＤゲート２３３Ｃの
ためのＢ１タイミングとして入力されており、このＢ１
タイミングに従って比較部２３４Ｃより、例えば図３４
（ｃ）に示すようにＢ１パリティ演算結果（Ａ〜Ｆ）が
順次出力され、これがバイナリ変換部２３５Ｃにて図３
４（ｄ）に示すようなデータにバイナリ変換されてＢ１
パリティエラー情報として、Ｂ１バイトカウント値保持
レジスタ２３６Ｃに保持される。
ト演算処理部２３Ｃ−１では、このＢ１バイト位置の検
出タイミング（Ｂ１タイミング）に従って、Ｂ１パリテ
ィ演算部２３１ＣによりＢ１バイトに対するパリティ演
算が施され、その演算結果（Ａ〜Ｆ）がＢ１パリティ演
算結果保持レジスタ２３２Ｃに保持される。さらに、こ
のとき、上述のＢ１バイト位置の検出タイミングはＢ１
バイト演算処理部２３Ｃ−１のＡＮＤゲート２３３Ｃの
ためのＢ１タイミングとして入力されており、このＢ１
タイミングに従って比較部２３４Ｃより、例えば図３４
（ｃ）に示すようにＢ１パリティ演算結果（Ａ〜Ｆ）が
順次出力され、これがバイナリ変換部２３５Ｃにて図３
４（ｄ）に示すようなデータにバイナリ変換されてＢ１
パリティエラー情報として、Ｂ１バイトカウント値保持
レジスタ２３６Ｃに保持される。
【０１５７】そして、例えば図３４（ｅ）に示すよう
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ４７〜ｔ４８の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ１バイトカウント値検出部２３Ｃ−２のＡＮＤ
ゲート２３７Ｃに入力されると、このＡＮＤゲート２３
７Ｃの出力が“Ｌ”レベルとなり、送信ＳＴＭ処理部６
に転送されるＢ１パリティエラー情報が図３４（ｆ）に
示すように“０”となる。
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ４７〜ｔ４８の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ１バイトカウント値検出部２３Ｃ−２のＡＮＤ
ゲート２３７Ｃに入力されると、このＡＮＤゲート２３
７Ｃの出力が“Ｌ”レベルとなり、送信ＳＴＭ処理部６
に転送されるＢ１パリティエラー情報が図３４（ｆ）に
示すように“０”となる。
【０１５８】この結果、このＡＮＤゲート２３７Ｃの出
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図３４（ｇ）に示すように、その出力（カウント
値）が前時点（ｔ４２）でのカウント値（“１２”）に
保持・固定される。つまり、このエラー情報検出部２３
は、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されている間の演算結果に
誤りの可能性があるＢ１パリティエラー情報が、伝送路
切替のための情報をマイコンへ提供するパフォーマンス
モニタ２４に転送されないようにしているのである。
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図３４（ｇ）に示すように、その出力（カウント
値）が前時点（ｔ４２）でのカウント値（“１２”）に
保持・固定される。つまり、このエラー情報検出部２３
は、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されている間の演算結果に
誤りの可能性があるＢ１パリティエラー情報が、伝送路
切替のための情報をマイコンへ提供するパフォーマンス
モニタ２４に転送されないようにしているのである。
【０１５９】このように、上述の受信ＳＴＭ処理部２の
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ１
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ１パリティエラー情報を転送することがな
く、これにより、Ｂ１パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ１
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ１パリティエラー情報を転送することがな
く、これにより、Ｂ１パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
【０１６０】なお、上述の図３３に示すエラー情報検出
部２３も、例えば図３５に示すように、Ｂ１バイトカウ
ント値検出部２３Ｃ−２のＡＮＤゲート２３７Ｃを省略
し、Ｂ１バイト演算処理部２３Ｃ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｃを用い、このＡＮＤ
ゲート２３８Ｃの出力を反転した信号をＢ１パリティ演
算部２３１Ｃ，Ｂ１パリティ演算結果保持レジスタ２３
２Ｃ，Ｂ１バイトカウント値検出部２３Ｃ−２のＢ１バ
イトカウント値保持レジスタ２３６Ｃの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号が
発出されている間のＢ１パリティエラー情報のパフォー
マンスモニタ２４への転送を禁止できる。
部２３も、例えば図３５に示すように、Ｂ１バイトカウ
ント値検出部２３Ｃ−２のＡＮＤゲート２３７Ｃを省略
し、Ｂ１バイト演算処理部２３Ｃ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｃを用い、このＡＮＤ
ゲート２３８Ｃの出力を反転した信号をＢ１パリティ演
算部２３１Ｃ，Ｂ１パリティ演算結果保持レジスタ２３
２Ｃ，Ｂ１バイトカウント値検出部２３Ｃ−２のＢ１バ
イトカウント値保持レジスタ２３６Ｃの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号が
発出されている間のＢ１パリティエラー情報のパフォー
マンスモニタ２４への転送を禁止できる。
【０１６１】ただし、図３３に示すエラー情報検出部２
３では、図３４（ｅ），図３４（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ４８から、通常通
り、Ｂ１パリティエラー情報がＡＮＤゲート２３７Ｃよ
り出力されるが、この場合は、図３６（ｅ），図３６
（ｆ）に示すように、ＳＥＦ信号の発出が解除された後
の最初のＢ１バイト位置の検出タイミング（時点ｔ４
５）で、Ｂ１バイトカウント値保持レジスタ２３６Ｃよ
りＢ１パリティエラー情報が出力される。
３では、図３４（ｅ），図３４（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ４８から、通常通
り、Ｂ１パリティエラー情報がＡＮＤゲート２３７Ｃよ
り出力されるが、この場合は、図３６（ｅ），図３６
（ｆ）に示すように、ＳＥＦ信号の発出が解除された後
の最初のＢ１バイト位置の検出タイミング（時点ｔ４
５）で、Ｂ１バイトカウント値保持レジスタ２３６Ｃよ
りＢ１パリティエラー情報が出力される。
【０１６２】なお、図３６（ａ）〜図３６（ｄ），図３
６（ｇ）はそれぞれ図３４（ａ）〜図３４（ｄ），図３
４（ｇ）に対応する。次に、上述の終端装置１では、受
信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥＦ信号
をエラー情報検出部２３（Ｂ１バイト処理部２３Ｃ）で
受ける場合について説明したが、例えば図２９に示すよ
うに、パフォーマンスモニタ２４で受けるようにしても
よい。
６（ｇ）はそれぞれ図３４（ａ）〜図３４（ｄ），図３
４（ｇ）に対応する。次に、上述の終端装置１では、受
信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥＦ信号
をエラー情報検出部２３（Ｂ１バイト処理部２３Ｃ）で
受ける場合について説明したが、例えば図２９に示すよ
うに、パフォーマンスモニタ２４で受けるようにしても
よい。
【０１６３】そして、この場合のＢ１バイト処理部２３
Ｃ，パフォーマンスモニタ２４は、それぞれ図３８に示
すように構成される。すなわち、Ｂ１バイト処理部２３
Ｃは、図３３に示す構成においてＢ１バイトカウント値
検出部２３Ｃ−２のＡＮＤゲート２３７Ｃが省略して構
成され、パフォーマンスモニタ２４は、図３３に示す構
成に加えて、Ｂ１タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
Ｃ，パフォーマンスモニタ２４は、それぞれ図３８に示
すように構成される。すなわち、Ｂ１バイト処理部２３
Ｃは、図３３に示す構成においてＢ１バイトカウント値
検出部２３Ｃ−２のＡＮＤゲート２３７Ｃが省略して構
成され、パフォーマンスモニタ２４は、図３３に示す構
成に加えて、Ｂ１タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
【０１６４】このような構成により、図３８に示すエラ
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図３９（ｅ）に示すようにＳＥＦ信号が時点ｔ４７
〜ｔ４８の間“Ｈ”レベルとなると、図３９（ｆ）に示
すようにパフォーマンスモニタ２４のＡＮＤゲート２４
４の出力（Ｂ１タイミング）が“Ｌ”レベルとなり、図
３９（ｇ）に示すようにパフォーマンスモニタ２４の出
力（カウント値）が前時点（ｔ４２）でのカウント値
（“１２”）に保持・固定される。
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図３９（ｅ）に示すようにＳＥＦ信号が時点ｔ４７
〜ｔ４８の間“Ｈ”レベルとなると、図３９（ｆ）に示
すようにパフォーマンスモニタ２４のＡＮＤゲート２４
４の出力（Ｂ１タイミング）が“Ｌ”レベルとなり、図
３９（ｇ）に示すようにパフォーマンスモニタ２４の出
力（カウント値）が前時点（ｔ４２）でのカウント値
（“１２”）に保持・固定される。
【０１６５】なお、図３９（ａ）〜図３９（ｄ）はそれ
ぞれ前述の図３４（ａ）〜図３４（ｄ）に対応してい
る。次に、図４０もエラー情報検出部２３の要部，パフ
ォーマンスモニタ２４の構成を示すブロック図で、前述
したように、エラー情報検出部２３はＢ２バイト処理部
２３Ｄを有して構成されており、さらにＢ２バイト処理
部２３Ｄは受信セクションオーバヘッド抽出部２３Ａ
（図４参照）より抽出されたセクションオーバヘッド８
に含まれるＢ２バイトについてパリティ演算などの所要
の処理を施してＳＴＭ伝送路のラインエラー（Ｂ２パリ
ティエラー）情報を検出するＢ２バイト演算処理部(B2-
BiP)２３Ｄ−１，このＢ２バイト演算処理部２３Ｄ−１
で得られたＢ２パリティエラー情報に基づいてパフォー
マンスモニタ２４ためのモニタ用カウント値(B2CV)を検
出するＢ２バイトカウント値検出部２３Ｄ−３を有して
構成されている。
ぞれ前述の図３４（ａ）〜図３４（ｄ）に対応してい
る。次に、図４０もエラー情報検出部２３の要部，パフ
ォーマンスモニタ２４の構成を示すブロック図で、前述
したように、エラー情報検出部２３はＢ２バイト処理部
２３Ｄを有して構成されており、さらにＢ２バイト処理
部２３Ｄは受信セクションオーバヘッド抽出部２３Ａ
（図４参照）より抽出されたセクションオーバヘッド８
に含まれるＢ２バイトについてパリティ演算などの所要
の処理を施してＳＴＭ伝送路のラインエラー（Ｂ２パリ
ティエラー）情報を検出するＢ２バイト演算処理部(B2-
BiP)２３Ｄ−１，このＢ２バイト演算処理部２３Ｄ−１
で得られたＢ２パリティエラー情報に基づいてパフォー
マンスモニタ２４ためのモニタ用カウント値(B2CV)を検
出するＢ２バイトカウント値検出部２３Ｄ−３を有して
構成されている。
【０１６６】そして、図４１に示すように、Ｂ２バイト
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄを有して構成され、Ｂ２バイトカウント値検出
部２３Ｄ−３は、Ｂ２バイトカウント値保持レジスタ２
３９Ｄ及び１入力反転型のＡＮＤゲート２３７Ｄを有し
て構成されている。なお、パフォーマンスモニタ２４
は、図３３に示すものと同様に構成されている。
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄを有して構成され、Ｂ２バイトカウント値検出
部２３Ｄ−３は、Ｂ２バイトカウント値保持レジスタ２
３９Ｄ及び１入力反転型のＡＮＤゲート２３７Ｄを有し
て構成されている。なお、パフォーマンスモニタ２４
は、図３３に示すものと同様に構成されている。
【０１６７】ここで、Ｂ２バイト演算処理部２３Ｄ−１
において、Ｂ２パリティ演算部２３１Ｄ，Ｂ２パリティ
演算結果保持レジスタ２３２Ｄ，ＡＮＤゲート２３３
Ｄ，比較部２３４Ｄ及びバイナリ変換部２３５Ｄは、そ
れぞれ図１７により前述したものと同様のものであり、
Ｂ２バイトカウント値検出部２３Ｄ−３において、Ｂ２
バイトカウント値保持レジスタ２３９Ｄは、このＢ２バ
イト演算処理部２３Ｄ−１のバイナリ変換部２３５Ｄか
らのＢ２パリティ演算結果を、パフォーマンスモニタ２
４のためのＢ２バイトカウント値として一旦保持して、
セクションオーバヘッド８のＢ２バイト位置の検出タイ
ミング（Ｂ２タイミング）に従って出力するものであ
り、１入力反転型のＡＮＤゲート２３７Ｄは、このＢ２
バイトカウント値保持レジスタ２３９Ｄの出力とＳＴＭ
同期部２１からのＳＥＦ信号の反転信号とについて論理
積演算を施すものである。
において、Ｂ２パリティ演算部２３１Ｄ，Ｂ２パリティ
演算結果保持レジスタ２３２Ｄ，ＡＮＤゲート２３３
Ｄ，比較部２３４Ｄ及びバイナリ変換部２３５Ｄは、そ
れぞれ図１７により前述したものと同様のものであり、
Ｂ２バイトカウント値検出部２３Ｄ−３において、Ｂ２
バイトカウント値保持レジスタ２３９Ｄは、このＢ２バ
イト演算処理部２３Ｄ−１のバイナリ変換部２３５Ｄか
らのＢ２パリティ演算結果を、パフォーマンスモニタ２
４のためのＢ２バイトカウント値として一旦保持して、
セクションオーバヘッド８のＢ２バイト位置の検出タイ
ミング（Ｂ２タイミング）に従って出力するものであ
り、１入力反転型のＡＮＤゲート２３７Ｄは、このＢ２
バイトカウント値保持レジスタ２３９Ｄの出力とＳＴＭ
同期部２１からのＳＥＦ信号の反転信号とについて論理
積演算を施すものである。
【０１６８】これにより、このエラー情報検出部２３
（Ｂ２バイト演算処理部２３Ｄ−１，Ｂ２バイトカウン
ト値検出部２３Ｄ−３）でも、後述するように、ＳＴＭ
同期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベル
となり）Ｂ２バイトカウント値検出部２３Ｄ−３のＡＮ
Ｄゲート２３７Ｄの出力が“Ｌ”レベル（データ
“０”）となると、パフォーマンスモニタ２４の加算部
２４１の出力が前時点のデータに保持されるので、マイ
コンへの伝送路切替情報もＳＥＦ信号が発出される直前
のデータに保持される。
（Ｂ２バイト演算処理部２３Ｄ−１，Ｂ２バイトカウン
ト値検出部２３Ｄ−３）でも、後述するように、ＳＴＭ
同期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベル
となり）Ｂ２バイトカウント値検出部２３Ｄ−３のＡＮ
Ｄゲート２３７Ｄの出力が“Ｌ”レベル（データ
“０”）となると、パフォーマンスモニタ２４の加算部
２４１の出力が前時点のデータに保持されるので、マイ
コンへの伝送路切替情報もＳＥＦ信号が発出される直前
のデータに保持される。
【０１６９】つまり、本実施形態におけるＳＴＭ／ＡＴ
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ２バイト演算処理部２３Ｄ−１
のＢ２パリティ演算によりＢ２パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ２パリティエラー情報をデータ“０”に固定
することにより、Ｂ２パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ２バイト演算処理部２３Ｄ−１
のＢ２パリティ演算によりＢ２パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ２パリティエラー情報をデータ“０”に固定
することにより、Ｂ２パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
【０１７０】以下、上述のごとく構成された受信ＳＴＭ
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図４２（ａ）〜図４２（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図４２（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、ＳＴＭ同期部２１では、図４２
（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミング
でセクションオーバヘッド８のＡ１バイトよりＳＴＭフ
レームの先頭位置が検出され、これに基づいて、時点ｔ
１９〜ｔ２４に示すようなタイミングでセクションオー
バヘッド８に含まれるＢ２バイトの位置が検出される。
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図４２（ａ）〜図４２（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図４２（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、ＳＴＭ同期部２１では、図４２
（ｂ）に示すように、時点ｔ１３〜ｔ１８のタイミング
でセクションオーバヘッド８のＡ１バイトよりＳＴＭフ
レームの先頭位置が検出され、これに基づいて、時点ｔ
１９〜ｔ２４に示すようなタイミングでセクションオー
バヘッド８に含まれるＢ２バイトの位置が検出される。
【０１７１】そして、エラー情報検出部２３のＢ２バイ
ト演算処理部２３Ｄ−１では、このＢ２バイト位置の検
出タイミング（Ｂ２タイミング）に従って、Ｂ２パリテ
ィ演算部２３１ＤによりＢ２バイトに対するパリティ演
算が施され、その演算結果（Ａ〜Ｆ）がＢ２パリティ演
算結果保持レジスタ２３２Ｄに保持される。さらに、こ
のとき、上述のＢ２バイト位置の検出タイミングはＢ２
バイト演算処理部２３Ｄ−１のＡＮＤゲート２３３Ｄの
ためのＢ２タイミングとして入力されており、このＢ２
タイミングに従って比較部２３４Ｄより、例えば図４２
（ｃ）に示すようにＢ２パリティ演算結果（Ａ〜Ｆ）が
順次出力され、これがバイナリ変換部２３５Ｄにて図４
２（ｄ）に示すようなデータ（Ｂ２パリティエラー）に
バイナリ変換されてＢ２パリティエラー情報として、Ｂ
２バイトカウント値保持レジスタ２３９Ｄに保持され
る。
ト演算処理部２３Ｄ−１では、このＢ２バイト位置の検
出タイミング（Ｂ２タイミング）に従って、Ｂ２パリテ
ィ演算部２３１ＤによりＢ２バイトに対するパリティ演
算が施され、その演算結果（Ａ〜Ｆ）がＢ２パリティ演
算結果保持レジスタ２３２Ｄに保持される。さらに、こ
のとき、上述のＢ２バイト位置の検出タイミングはＢ２
バイト演算処理部２３Ｄ−１のＡＮＤゲート２３３Ｄの
ためのＢ２タイミングとして入力されており、このＢ２
タイミングに従って比較部２３４Ｄより、例えば図４２
（ｃ）に示すようにＢ２パリティ演算結果（Ａ〜Ｆ）が
順次出力され、これがバイナリ変換部２３５Ｄにて図４
２（ｄ）に示すようなデータ（Ｂ２パリティエラー）に
バイナリ変換されてＢ２パリティエラー情報として、Ｂ
２バイトカウント値保持レジスタ２３９Ｄに保持され
る。
【０１７２】そして、例えば図４２（ｅ）に示すよう
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ２５〜ｔ２６の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ２バイトカウント値検出部２３Ｄ−３のＡＮＤ
ゲート２３７Ｄに入力されると、このＡＮＤゲート２３
７Ｄの出力が“Ｌ”レベルとなり、パフォーマンスモニ
タ２４に転送されるＢ２パリティエラー情報が図４２
（ｆ）に示すように“０”となる。
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ２５〜ｔ２６の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ２バイトカウント値検出部２３Ｄ−３のＡＮＤ
ゲート２３７Ｄに入力されると、このＡＮＤゲート２３
７Ｄの出力が“Ｌ”レベルとなり、パフォーマンスモニ
タ２４に転送されるＢ２パリティエラー情報が図４２
（ｆ）に示すように“０”となる。
【０１７３】この結果、このＡＮＤゲート２３７Ｄの出
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図４２（ｇ）に示すように、その出力（カウント
値）が前時点（ｔ２０）でのカウント値（“１２”）に
保持・固定される。つまり、このエラー情報検出部２３
は、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されている間の演算結果に
誤りの可能性があるＢ２パリティエラー情報が、伝送路
切替のための情報をマイコンへ提供するパフォーマンス
モニタ２４に転送されないようにしているのである。
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図４２（ｇ）に示すように、その出力（カウント
値）が前時点（ｔ２０）でのカウント値（“１２”）に
保持・固定される。つまり、このエラー情報検出部２３
は、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されている間の演算結果に
誤りの可能性があるＢ２パリティエラー情報が、伝送路
切替のための情報をマイコンへ提供するパフォーマンス
モニタ２４に転送されないようにしているのである。
【０１７４】このように、上述の受信ＳＴＭ処理部２の
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ２
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ２パリティエラー情報を転送することがな
く、これにより、Ｂ２パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ２
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ２パリティエラー情報を転送することがな
く、これにより、Ｂ２パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
【０１７５】なお、上述の図４１に示すエラー情報検出
部２３も、例えば図４３に示すように、Ｂ２バイトカウ
ント値検出部２３Ｄ−３のＡＮＤゲート２３７Ｄを省略
し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｄを用い、このＡＮＤ
ゲート２３８Ｄの出力を反転した信号をＢ２パリティ演
算部２３１Ｄ，Ｂ２パリティ演算結果保持レジスタ２３
２Ｄ，Ｂ２バイトカウント値検出部２３Ｄ−３のＢ２バ
イトカウント値保持レジスタ２３９Ｄの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号が
発出されている間のＢ２パリティエラー情報のパフォー
マンスモニタ２４への転送を禁止できる。
部２３も、例えば図４３に示すように、Ｂ２バイトカウ
ント値検出部２３Ｄ−３のＡＮＤゲート２３７Ｄを省略
し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｄを用い、このＡＮＤ
ゲート２３８Ｄの出力を反転した信号をＢ２パリティ演
算部２３１Ｄ，Ｂ２パリティ演算結果保持レジスタ２３
２Ｄ，Ｂ２バイトカウント値検出部２３Ｄ−３のＢ２バ
イトカウント値保持レジスタ２３９Ｄの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号が
発出されている間のＢ２パリティエラー情報のパフォー
マンスモニタ２４への転送を禁止できる。
【０１７６】ただし、図４１に示すエラー情報検出部２
３では、図４２（ｅ），図４２（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ２６から、Ｂ２パリ
ティエラー情報がＡＮＤゲート２３７Ｄより出力される
（Ｄｏｎ’ｔ ｃａｒｅとなる）が、この場合は、図４
４（ｅ），図４４（ｆ）に示すように、ＳＥＦ信号の発
出が解除された後の最初のＢ２バイト位置の検出タイミ
ング（時点ｔ２３）まで、Ｂ２バイトカウント値保持レ
ジスタ２３９ＤからのＢ２パリティエラー情報が“０”
に固定される。
３では、図４２（ｅ），図４２（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ２６から、Ｂ２パリ
ティエラー情報がＡＮＤゲート２３７Ｄより出力される
（Ｄｏｎ’ｔ ｃａｒｅとなる）が、この場合は、図４
４（ｅ），図４４（ｆ）に示すように、ＳＥＦ信号の発
出が解除された後の最初のＢ２バイト位置の検出タイミ
ング（時点ｔ２３）まで、Ｂ２バイトカウント値保持レ
ジスタ２３９ＤからのＢ２パリティエラー情報が“０”
に固定される。
【０１７７】なお、図４４（ａ）〜図４４（ｄ），図４
４（ｇ）はそれぞれ図４２（ａ）〜図４２（ｄ），図４
２（ｇ）に対応している。次に、上述の終端装置１で
は、受信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥ
Ｆ信号をエラー情報検出部２３（Ｂ２バイト処理部２３
Ｄ）で受ける場合について説明したが、この場合も、例
えば図４５に示すように、パフォーマンスモニタ２４で
受けるようにしてもよい。
４（ｇ）はそれぞれ図４２（ａ）〜図４２（ｄ），図４
２（ｇ）に対応している。次に、上述の終端装置１で
は、受信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥ
Ｆ信号をエラー情報検出部２３（Ｂ２バイト処理部２３
Ｄ）で受ける場合について説明したが、この場合も、例
えば図４５に示すように、パフォーマンスモニタ２４で
受けるようにしてもよい。
【０１７８】そして、この場合のＢ２バイト処理部２３
Ｄ，パフォーマンスモニタ２４は、それぞれ図４６に示
すように構成される。すなわち、Ｂ２バイト処理部２３
Ｄは、図４１に示す構成においてＢ２バイトカウント値
検出部２３Ｄ−３のＡＮＤゲート２３７Ｄが省略して構
成され、パフォーマンスモニタ２４は、図４１に示す構
成に加えて、Ｂ２タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
Ｄ，パフォーマンスモニタ２４は、それぞれ図４６に示
すように構成される。すなわち、Ｂ２バイト処理部２３
Ｄは、図４１に示す構成においてＢ２バイトカウント値
検出部２３Ｄ−３のＡＮＤゲート２３７Ｄが省略して構
成され、パフォーマンスモニタ２４は、図４１に示す構
成に加えて、Ｂ２タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
【０１７９】このような構成により、図４６に示すエラ
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図４７（ｅ）に示すようにＳＥＦ信号が時点ｔ２５
〜ｔ２６の間“Ｈ”レベルとなると、図４７（ｆ）に示
すようにパフォーマンスモニタ２４のＡＮＤゲート２４
４の出力（Ｂ２タイミング）が“Ｌ”レベルとなり、図
４７（ｇ）に示すようにパフォーマンスモニタ２４の出
力（カウント値）が前時点（ｔ４２）でのカウント値
（“１２”）に保持・固定される。
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図４７（ｅ）に示すようにＳＥＦ信号が時点ｔ２５
〜ｔ２６の間“Ｈ”レベルとなると、図４７（ｆ）に示
すようにパフォーマンスモニタ２４のＡＮＤゲート２４
４の出力（Ｂ２タイミング）が“Ｌ”レベルとなり、図
４７（ｇ）に示すようにパフォーマンスモニタ２４の出
力（カウント値）が前時点（ｔ４２）でのカウント値
（“１２”）に保持・固定される。
【０１８０】なお、図４７（ａ）〜図４７（ｄ）はそれ
ぞれ前述の図４２（ａ）〜図４２（ｄ）に対応してい
る。次に、図４８もエラー情報検出部２３の要部，パフ
ォーマンスモニタ２４の構成を示すブロック図で、前述
したように、エラー情報検出部２３はＢ３バイト処理部
２３Ｅ有して構成されており、さらにＢ３バイト処理部
２３Ｅは受信パスオーバヘッド抽出部２３Ｂ（図４参
照）より抽出されたパスオーバヘッド９に含まれるＢ３
バイトについてパリティ演算などの所要の処理を施して
ＳＴＭ伝送路のＢ３パリティエラー（パスエラー）情報
を検出するＢ３バイト演算処理部(B3-BiP)２３Ｅ−１，
このＢ３バイト演算処理部２３Ｅ−１で得られたＢ３パ
リティエラー情報に基づいてパフォーマンスモニタ２４
ためのモニタ用カウント値(B3CV)を検出するＢ３バイト
カウント値検出部２３Ｅ−３を有して構成されている。
ぞれ前述の図４２（ａ）〜図４２（ｄ）に対応してい
る。次に、図４８もエラー情報検出部２３の要部，パフ
ォーマンスモニタ２４の構成を示すブロック図で、前述
したように、エラー情報検出部２３はＢ３バイト処理部
２３Ｅ有して構成されており、さらにＢ３バイト処理部
２３Ｅは受信パスオーバヘッド抽出部２３Ｂ（図４参
照）より抽出されたパスオーバヘッド９に含まれるＢ３
バイトについてパリティ演算などの所要の処理を施して
ＳＴＭ伝送路のＢ３パリティエラー（パスエラー）情報
を検出するＢ３バイト演算処理部(B3-BiP)２３Ｅ−１，
このＢ３バイト演算処理部２３Ｅ−１で得られたＢ３パ
リティエラー情報に基づいてパフォーマンスモニタ２４
ためのモニタ用カウント値(B3CV)を検出するＢ３バイト
カウント値検出部２３Ｅ−３を有して構成されている。
【０１８１】そして、図４９に示すように、Ｂ３バイト
演算処理部２３Ｅ−１は、Ｂ３パリティ演算部２３１
Ｅ，Ｂ３パリティ演算結果保持レジスタ２３２Ｅ，ＡＮ
Ｄゲート２３３Ｅ，比較部２３４Ｅ及びバイナリ変換部
２３５Ｅを有して構成され、Ｂ３バイトカウント値検出
部２３Ｅ−３は、Ｂ３バイトカウント値保持レジスタ２
３９Ｅ及び１入力反転型のＡＮＤゲート２３７Ｅを有し
て構成されている。なお、パフォーマンスモニタ２４
は、図３３に示すものと同様に、加算部（ＡＤＤ）２４
１，１入力反転型のＡＮＤゲート２４２及び積算保持レ
ジスタ２４３を有して構成されるが、この場合は、積算
保持レジスタ２４３がＢ３タイミングに従って動作する
ようになっている。
演算処理部２３Ｅ−１は、Ｂ３パリティ演算部２３１
Ｅ，Ｂ３パリティ演算結果保持レジスタ２３２Ｅ，ＡＮ
Ｄゲート２３３Ｅ，比較部２３４Ｅ及びバイナリ変換部
２３５Ｅを有して構成され、Ｂ３バイトカウント値検出
部２３Ｅ−３は、Ｂ３バイトカウント値保持レジスタ２
３９Ｅ及び１入力反転型のＡＮＤゲート２３７Ｅを有し
て構成されている。なお、パフォーマンスモニタ２４
は、図３３に示すものと同様に、加算部（ＡＤＤ）２４
１，１入力反転型のＡＮＤゲート２４２及び積算保持レ
ジスタ２４３を有して構成されるが、この場合は、積算
保持レジスタ２４３がＢ３タイミングに従って動作する
ようになっている。
【０１８２】ここで、Ｂ３バイト演算処理部２３Ｅ−１
において、Ｂ３パリティ演算部２３１Ｅ，Ｂ３パリティ
演算結果保持レジスタ２３２Ｅ，ＡＮＤゲート２３３
Ｅ，比較部２３４Ｅ及びバイナリ変換部２３５Ｅは、そ
れぞれ図２５により前述したものと同様のものであり、
Ｂ３バイトカウント値検出部２３Ｅ−３において、Ｂ３
バイトカウント値保持レジスタ２３９Ｅは、このＢ３バ
イト演算処理部２３Ｅ−１のバイナリ変換部２３５Ｅか
らのＢ３パリティ演算結果を、パフォーマンスモニタ２
４のためのＢ３バイトカウント値として一旦保持して、
パスオーバヘッド９のＢ３バイト位置の検出タイミング
（Ｂ３タイミング）に従って出力するものであり、１入
力反転型のＡＮＤゲート２３７Ｅは、このＢ３バイトカ
ウント値保持レジスタ２３９Ｅの出力とＳＴＭ同期部２
１からのＳＥＦ信号の反転信号とについて論理積演算を
施すものである。
において、Ｂ３パリティ演算部２３１Ｅ，Ｂ３パリティ
演算結果保持レジスタ２３２Ｅ，ＡＮＤゲート２３３
Ｅ，比較部２３４Ｅ及びバイナリ変換部２３５Ｅは、そ
れぞれ図２５により前述したものと同様のものであり、
Ｂ３バイトカウント値検出部２３Ｅ−３において、Ｂ３
バイトカウント値保持レジスタ２３９Ｅは、このＢ３バ
イト演算処理部２３Ｅ−１のバイナリ変換部２３５Ｅか
らのＢ３パリティ演算結果を、パフォーマンスモニタ２
４のためのＢ３バイトカウント値として一旦保持して、
パスオーバヘッド９のＢ３バイト位置の検出タイミング
（Ｂ３タイミング）に従って出力するものであり、１入
力反転型のＡＮＤゲート２３７Ｅは、このＢ３バイトカ
ウント値保持レジスタ２３９Ｅの出力とＳＴＭ同期部２
１からのＳＥＦ信号の反転信号とについて論理積演算を
施すものである。
【０１８３】これにより、このエラー情報検出部２３
（Ｂ３バイト演算処理部２３Ｅ−１，Ｂ３バイトカウン
ト値検出部２３Ｅ−３）でも、後述するように、ＳＴＭ
同期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベル
となり）Ｂ３バイトカウント値検出部２３Ｅ−３のＡＮ
Ｄゲート２３７Ｅの出力が“Ｌ”レベル（データ
“０”）となると、パフォーマンスモニタ２４の加算部
２４１の出力が前時点のデータに保持されるので、マイ
コンへの伝送路切替情報もＳＥＦ信号が発出される直前
のデータに保持される。
（Ｂ３バイト演算処理部２３Ｅ−１，Ｂ３バイトカウン
ト値検出部２３Ｅ−３）でも、後述するように、ＳＴＭ
同期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベル
となり）Ｂ３バイトカウント値検出部２３Ｅ−３のＡＮ
Ｄゲート２３７Ｅの出力が“Ｌ”レベル（データ
“０”）となると、パフォーマンスモニタ２４の加算部
２４１の出力が前時点のデータに保持されるので、マイ
コンへの伝送路切替情報もＳＥＦ信号が発出される直前
のデータに保持される。
【０１８４】つまり、本実施形態におけるＳＴＭ／ＡＴ
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ３バイト演算処理部２３Ｅ−１
のＢ３パリティ演算によりＢ３パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ３パリティエラー情報をデータ“０”に固定
することにより、Ｂ３パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
Ｍ変換伝送路終端装置１は、受信ＳＴＭ処理部２のエラ
ー情報検出部２３が、Ｂ３バイト演算処理部２３Ｅ−１
のＢ３パリティ演算によりＢ３パリティエラー情報を検
出し、ＳＴＭ同期部２１からＳＥＦ信号を受けている間
は、このＢ３パリティエラー情報をデータ“０”に固定
することにより、Ｂ３パリティエラー情報のパフォーマ
ンスモニタ２４への転送を停止（禁止）するようになっ
ている。
【０１８５】以下、上述のごとく構成された受信ＳＴＭ
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図５０（ａ）〜図５０（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図５０（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、受信パスオーバヘッド抽出部２３Ｂ
では、図５０（ｂ）に示すように、時点ｔ２７〜ｔ３２
のタイミングでパスオーバヘッド９に含まれるＪ１バイ
トの位置が検出され、これに基づいて、時点ｔ３３〜ｔ
３８に示すようなタイミングでＢ３バイトの位置が検出
される。
処理部２のエラー情報検出部２３，パフォーマンスモニ
タ２４の動作について、図５０（ａ）〜図５０（ｇ）に
示すタイムチャートを用いて詳述する。まず、この場合
も、例えば図５０（ａ）に示すように、受信ＳＴＭ処理
部２が１２５μｓ毎にＳＴＭフレームを１フレーム受信
すると仮定すると、受信パスオーバヘッド抽出部２３Ｂ
では、図５０（ｂ）に示すように、時点ｔ２７〜ｔ３２
のタイミングでパスオーバヘッド９に含まれるＪ１バイ
トの位置が検出され、これに基づいて、時点ｔ３３〜ｔ
３８に示すようなタイミングでＢ３バイトの位置が検出
される。
【０１８６】そして、エラー情報検出部２３のＢ３バイ
ト処理部２３Ｅ−１では、このＢ３バイト位置の検出タ
イミング（Ｂ３タイミング）に従って、Ｂ３パリティ演
算部２３１ＥによりＢ３バイトに対するパリティ演算が
施され、その演算結果（Ａ〜Ｆ）がＢ３パリティ演算結
果保持レジスタ２３２Ｅに保持される。さらに、このと
き、上述のＢ３バイト位置の検出タイミングはＢ３バイ
ト処理部２３Ｅ−１のＡＮＤゲート２３３ＥのためのＢ
３タイミングとして入力されており、このＢ３タイミン
グに従って比較部２３４Ｅより、例えば図５０（ｃ）に
示すようにＢ３パリティ演算結果（Ａ〜Ｆ）が順次出力
され、これがバイナリ変換部２３５Ｅにて図５０（ｄ）
に示すようなデータ（Ｂ３パリティエラー）にバイナリ
変換されてＢ３バイトカウント値保持レジスタ２３９Ｅ
に保持される。
ト処理部２３Ｅ−１では、このＢ３バイト位置の検出タ
イミング（Ｂ３タイミング）に従って、Ｂ３パリティ演
算部２３１ＥによりＢ３バイトに対するパリティ演算が
施され、その演算結果（Ａ〜Ｆ）がＢ３パリティ演算結
果保持レジスタ２３２Ｅに保持される。さらに、このと
き、上述のＢ３バイト位置の検出タイミングはＢ３バイ
ト処理部２３Ｅ−１のＡＮＤゲート２３３ＥのためのＢ
３タイミングとして入力されており、このＢ３タイミン
グに従って比較部２３４Ｅより、例えば図５０（ｃ）に
示すようにＢ３パリティ演算結果（Ａ〜Ｆ）が順次出力
され、これがバイナリ変換部２３５Ｅにて図５０（ｄ）
に示すようなデータ（Ｂ３パリティエラー）にバイナリ
変換されてＢ３バイトカウント値保持レジスタ２３９Ｅ
に保持される。
【０１８７】そして、例えば図５０（ｅ）に示すよう
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ３９〜ｔ４０の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ３バイトカウント値検出部２３Ｅ−３のＡＮＤ
ゲート２３７Ｅに入力されると、このＡＮＤゲート２３
７Ｅの出力が“Ｌ”レベルとなり、パフォーマンスモニ
タ２４に転送されるＢ３パリティエラー情報が図５０
（ｆ）に示すように“０”となる。
に、ＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されて時点ｔ３９〜ｔ４０の間ＳＥＦ信号が発出さ
れ（“Ｈ”レベルになり）、このＳＥＦ信号を反転した
信号がＢ３バイトカウント値検出部２３Ｅ−３のＡＮＤ
ゲート２３７Ｅに入力されると、このＡＮＤゲート２３
７Ｅの出力が“Ｌ”レベルとなり、パフォーマンスモニ
タ２４に転送されるＢ３パリティエラー情報が図５０
（ｆ）に示すように“０”となる。
【０１８８】この結果、このＡＮＤゲート２３７Ｅの出
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図５０（ｇ）に示すように、その出力（カウント
値）が直前のＪ１バイト検出時（時点ｔ２０）でのカウ
ント値（“１２”）に保持・固定される。つまり、この
エラー情報検出部２３は、ＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出されてＳＥＦ信号が発出され
ている間の演算結果に誤りの可能性があるＢ３パリティ
エラー情報が、伝送路切替のための情報をマイコンへ提
供するパフォーマンスモニタ２４に転送されないように
しているのである。
力（“０”）を入力として受けるパフォーマンスモニタ
２４では、加算部２４１にてデータ“０”が加算される
ので、図５０（ｇ）に示すように、その出力（カウント
値）が直前のＪ１バイト検出時（時点ｔ２０）でのカウ
ント値（“１２”）に保持・固定される。つまり、この
エラー情報検出部２３は、ＳＴＭ同期部２１にてＳＴＭ
フレームの同期外れが検出されてＳＥＦ信号が発出され
ている間の演算結果に誤りの可能性があるＢ３パリティ
エラー情報が、伝送路切替のための情報をマイコンへ提
供するパフォーマンスモニタ２４に転送されないように
しているのである。
【０１８９】このように、上述の受信ＳＴＭ処理部２の
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ３
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ３パリティエラー情報を転送することがな
く、これにより、Ｂ３パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
エラー情報検出部２３では、ＳＴＭ同期部２１にて受信
したＳＴＭフレーム同期外れが検出されＳＥＦ信号が発
出されている間は、パフォーマンスモニタ２４へのＢ３
パリティエラー情報の転送が禁止されるので、受信した
ＳＴＭフレームの同期が外れている間の演算結果に信頼
性のないＢ３パリティエラー情報を転送することがな
く、これにより、Ｂ３パリティエラー情報を受けて伝送
路を切り替えるマイコンなどでは、確実に、不要な伝送
路の切り替えが防止される。
【０１９０】なお、上述の図４９に示すエラー情報検出
部２３も、例えば図５１に示すように、Ｂ３バイトカウ
ント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅを省略
し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｅを用い、このＡＮＤ
ゲート２３８Ｅの出力を反転した信号をＢ３パリティ演
算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２３
２Ｅ，Ｂ３バイトカウント値検出部２３Ｅ−３のＢ３バ
イトカウント値保持レジスタ２３９Ｅの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号発
出時のＢ３パリティエラー情報のパフォーマンスモニタ
２４への転送を禁止できる。
部２３も、例えば図５１に示すように、Ｂ３バイトカウ
ント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅを省略
し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥＦ信号の
反転信号とリセット信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート２３８Ｅを用い、このＡＮＤ
ゲート２３８Ｅの出力を反転した信号をＢ３パリティ演
算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２３
２Ｅ，Ｂ３バイトカウント値検出部２３Ｅ−３のＢ３バ
イトカウント値保持レジスタ２３９Ｅの各クロック端子
（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号発
出時のＢ３パリティエラー情報のパフォーマンスモニタ
２４への転送を禁止できる。
【０１９１】ただし、図４９に示すエラー情報検出部２
３では、図５０（ｅ），図５０（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ３９から、Ｂ３パリ
ティエラー情報がＡＮＤゲート２３７Ｅより出力される
（D.C.:Don't care となる）が、この場合は、図５２
（ｅ），図５２（ｆ）に示すように、ＳＥＦ信号の発出
が解除された後の最初のＢ３バイト位置の検出タイミン
グ（時点ｔ３７）まで、Ｂ３バイトカウント値保持レジ
スタ２３９ＥからのＢ３パリティエラー情報が“０”に
固定される。
３では、図５０（ｅ），図５０（ｆ）に示すように、Ｓ
ＥＦ信号の発出が解除された時点ｔ３９から、Ｂ３パリ
ティエラー情報がＡＮＤゲート２３７Ｅより出力される
（D.C.:Don't care となる）が、この場合は、図５２
（ｅ），図５２（ｆ）に示すように、ＳＥＦ信号の発出
が解除された後の最初のＢ３バイト位置の検出タイミン
グ（時点ｔ３７）まで、Ｂ３バイトカウント値保持レジ
スタ２３９ＥからのＢ３パリティエラー情報が“０”に
固定される。
【０１９２】なお、図５２（ａ）〜図５２（ｄ），図５
２（ｇ）はそれぞれ図５０（ａ）〜図５０（ｄ），図５
０（ｇ）に対応している。次に、上述の終端装置１で
は、受信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥ
Ｆ信号をエラー情報検出部２３（Ｂ３バイト処理部２３
Ｅ）で受ける場合について説明したが、この場合も、例
えば図５３に示すように、パフォーマンスモニタ２４で
受けるようにしてもよい。
２（ｇ）はそれぞれ図５０（ａ）〜図５０（ｄ），図５
０（ｇ）に対応している。次に、上述の終端装置１で
は、受信ＳＴＭ処理部２のＳＴＭ同期部２１からのＳＥ
Ｆ信号をエラー情報検出部２３（Ｂ３バイト処理部２３
Ｅ）で受ける場合について説明したが、この場合も、例
えば図５３に示すように、パフォーマンスモニタ２４で
受けるようにしてもよい。
【０１９３】そして、この場合のＢ３バイト処理部２３
Ｅ，パフォーマンスモニタ２４は、それぞれ図５４に示
すように構成される。すなわち、Ｂ３バイト処理部２３
Ｅは、図４９に示す構成においてＢ３バイトカウント値
検出部２３Ｅ−３のＡＮＤゲート２３７Ｅが省略して構
成され、パフォーマンスモニタ２４は、図４９に示す構
成に加えて、Ｂ３タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
Ｅ，パフォーマンスモニタ２４は、それぞれ図５４に示
すように構成される。すなわち、Ｂ３バイト処理部２３
Ｅは、図４９に示す構成においてＢ３バイトカウント値
検出部２３Ｅ−３のＡＮＤゲート２３７Ｅが省略して構
成され、パフォーマンスモニタ２４は、図４９に示す構
成に加えて、Ｂ３タイミングとＳＥＦ信号の反転信号と
について論理積演算を施す１入力反転型のＡＮＤゲート
２４４をそなえて構成される。
【０１９４】このような構成により、図５４に示すエラ
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図５５（ｅ）に示すようにＳＥＦ信号が時点ｔ３９
〜ｔ４０の間“Ｈ”レベルとなると、図５５（ｆ）に示
すようにＧ１バイトの挿入タイミングが“Ｌ”レベルと
なり、図５５（ｇ）に示すようにパフォーマンスモニタ
２４の出力（カウント値）が前時点（ｔ４２）でのカウ
ント値（“１２”）に保持・固定される。
ー情報検出部２３，パフォーマンスモニタ２４では、例
えば図５５（ｅ）に示すようにＳＥＦ信号が時点ｔ３９
〜ｔ４０の間“Ｈ”レベルとなると、図５５（ｆ）に示
すようにＧ１バイトの挿入タイミングが“Ｌ”レベルと
なり、図５５（ｇ）に示すようにパフォーマンスモニタ
２４の出力（カウント値）が前時点（ｔ４２）でのカウ
ント値（“１２”）に保持・固定される。
【０１９５】なお、図５５（ａ）〜図５５（ｄ）はそれ
ぞれ前述の図５２（ａ）〜図５２（ｄ）に対応してい
る。以上のように、本実施形態におけるＳＴＭ／ＡＴＭ
変換伝送路終端装置１によれば、ＳＥＦ信号などの警報
が発出された場合に即座にその間のＡＴＭセルデータの
取り込みを中止するので、常に正確なＡＴＭセルデータ
に基づいた処理を継続することができる。
ぞれ前述の図５２（ａ）〜図５２（ｄ）に対応してい
る。以上のように、本実施形態におけるＳＴＭ／ＡＴＭ
変換伝送路終端装置１によれば、ＳＥＦ信号などの警報
が発出された場合に即座にその間のＡＴＭセルデータの
取り込みを中止するので、常に正確なＡＴＭセルデータ
に基づいた処理を継続することができる。
【０１９６】また、ＳＥＦ信号が発出されている間は、
ライン遠端ブロックエラー情報，パス遠端ブロックエラ
ー情報の送信ＳＴＭ処理部６，パフォーマンスモニタ２
４への転送を禁止するので、送信ＳＴＭ処理部６，パフ
ォーマンスモニタ２４では、常に正確な伝送路切替情報
に基づいた処理を実行でき、これにより不要な伝送路の
切替えを確実に防止することができる。
ライン遠端ブロックエラー情報，パス遠端ブロックエラ
ー情報の送信ＳＴＭ処理部６，パフォーマンスモニタ２
４への転送を禁止するので、送信ＳＴＭ処理部６，パフ
ォーマンスモニタ２４では、常に正確な伝送路切替情報
に基づいた処理を実行でき、これにより不要な伝送路の
切替えを確実に防止することができる。
【０１９７】（ｂ）第２実施形態の説明 図５６は本発明の第２実施形態としての同期転送モード
／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端
装置の構成を示すブロック図であるが、この図５６に示
すＳＴＭ／ＡＴＭ変換伝送路終端装置１は、受信ＳＴＭ
処理部２が、図４に示す構成に加えて受信ポインタ処理
部２５をそなえて構成され、ＡＴＭセル抽出部３が、図
４に示すＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部
３３に代えてＡＴＭセル同期部３２′，ＡＴＭセル廃棄
判定部３３′をそなえて構成されている。
／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端
装置の構成を示すブロック図であるが、この図５６に示
すＳＴＭ／ＡＴＭ変換伝送路終端装置１は、受信ＳＴＭ
処理部２が、図４に示す構成に加えて受信ポインタ処理
部２５をそなえて構成され、ＡＴＭセル抽出部３が、図
４に示すＡＴＭセル同期部３２，ＡＴＭセル廃棄判定部
３３に代えてＡＴＭセル同期部３２′，ＡＴＭセル廃棄
判定部３３′をそなえて構成されている。
【０１９８】ここで、受信ＳＴＭ処理部２の受信ポイン
タ処理部２５は、受信したＳＴＭフレーム（主信号）の
セクションオーバヘッド（オーバヘッド情報）８のうち
のＨ１〜Ｈ３バイト〔図６９（ｂ）参照〕などのポイン
タ情報に対して所要の処理を施すことにより、ＬＯＰ(L
oss Of Pointer) やパス警報表示信号(P-AIS: Path Ala
rm Indication Signal) を検出して警報信号を出力する
ものである。
タ処理部２５は、受信したＳＴＭフレーム（主信号）の
セクションオーバヘッド（オーバヘッド情報）８のうち
のＨ１〜Ｈ３バイト〔図６９（ｂ）参照〕などのポイン
タ情報に対して所要の処理を施すことにより、ＬＯＰ(L
oss Of Pointer) やパス警報表示信号(P-AIS: Path Ala
rm Indication Signal) を検出して警報信号を出力する
ものである。
【０１９９】なお、これらのＬＯＰ，Ｐ−ＡＩＳは、通
常、第１実施形態にて前述したように受信ＳＴＭ処理部
２のＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されたのち、所定時間（例
えば、３ｍｓｅｃ）経過後に検出される。また、ＡＴＭ
セル抽出部３において、ＡＴＭセル同期部（非同期転送
モードセル同期部）３２′は、ＨＥＣ演算部（ヘッダ誤
り情報演算部）３１からのＨＥＣ演算結果（ヘッダ誤り
情報）に基づいて受信したＳＴＭフレームの同期状態を
判定するとともに、上述の受信ポインタ処理部２５から
の警報信号を受けると強制的に受信したＳＴＭフレーム
が同期外れである旨のＯＣＤ信号を出力するものであ
り、ＡＴＭセル廃棄判定部（非同期転送モードセル廃棄
判定部）３３′は、このＡＴＭセル同期部３２′からの
同期判定情報を受けてＡＴＭセル１１を廃棄するか否か
を判定するとともに、受信ポインタ処理部２５からの警
報信号を受けると強制的にセル廃棄信号を出力するもの
である。
常、第１実施形態にて前述したように受信ＳＴＭ処理部
２のＳＴＭ同期部２１にてＳＴＭフレームの同期外れが
検出されてＳＥＦ信号が発出されたのち、所定時間（例
えば、３ｍｓｅｃ）経過後に検出される。また、ＡＴＭ
セル抽出部３において、ＡＴＭセル同期部（非同期転送
モードセル同期部）３２′は、ＨＥＣ演算部（ヘッダ誤
り情報演算部）３１からのＨＥＣ演算結果（ヘッダ誤り
情報）に基づいて受信したＳＴＭフレームの同期状態を
判定するとともに、上述の受信ポインタ処理部２５から
の警報信号を受けると強制的に受信したＳＴＭフレーム
が同期外れである旨のＯＣＤ信号を出力するものであ
り、ＡＴＭセル廃棄判定部（非同期転送モードセル廃棄
判定部）３３′は、このＡＴＭセル同期部３２′からの
同期判定情報を受けてＡＴＭセル１１を廃棄するか否か
を判定するとともに、受信ポインタ処理部２５からの警
報信号を受けると強制的にセル廃棄信号を出力するもの
である。
【０２００】そして、まず、受信ＳＴＭ処理部２の受信
ポインタ処理部２５は、例えば図５７に示すように、ポ
インタ処理部２５Ａ，主信号／ＡＩＳ変換タイミング生
成部２５Ｂ及びＡＩＳ変換部２５Ｃを有して構成されて
いる。ここで、ポインタ処理部２５Ａは、主信号，受信
セクションオーバヘッド抽出部２５から供給される各種
タイミング（ＳＴＭフレームの先頭位置やパスオーバヘ
ッド９のＳＴＭフレーム内における位置を示すタイミン
グなど），内部クロックに基づいて、主信号からＬＯ
Ｐ，Ｐ−ＡＩＳ，パスオーバヘッド９に含まれるＪ１バ
イトの検出タイミング（Ｊ１タイミング）を検出するも
のである。
ポインタ処理部２５は、例えば図５７に示すように、ポ
インタ処理部２５Ａ，主信号／ＡＩＳ変換タイミング生
成部２５Ｂ及びＡＩＳ変換部２５Ｃを有して構成されて
いる。ここで、ポインタ処理部２５Ａは、主信号，受信
セクションオーバヘッド抽出部２５から供給される各種
タイミング（ＳＴＭフレームの先頭位置やパスオーバヘ
ッド９のＳＴＭフレーム内における位置を示すタイミン
グなど），内部クロックに基づいて、主信号からＬＯ
Ｐ，Ｐ−ＡＩＳ，パスオーバヘッド９に含まれるＪ１バ
イトの検出タイミング（Ｊ１タイミング）を検出するも
のである。
【０２０１】また、主信号／ＡＩＳ変換タイミング生成
部２５Ｂは、上述のポインタ処理部２５Ａで検出された
ＬＯＰ，Ｐ−ＡＩＳ，Ｊ１タイミング信号に基づいて、
主信号／ＡＩＳの変換タイミング信号を生成するもので
あり、ＡＩＳ変換部２５Ｃは、この主信号／ＡＩＳ変換
タイミング生成部２５Ｂから供給される主信号／ＡＩＳ
変換タイミング信号に従って主信号をＡＩＳ信号に変換
するものである。
部２５Ｂは、上述のポインタ処理部２５Ａで検出された
ＬＯＰ，Ｐ−ＡＩＳ，Ｊ１タイミング信号に基づいて、
主信号／ＡＩＳの変換タイミング信号を生成するもので
あり、ＡＩＳ変換部２５Ｃは、この主信号／ＡＩＳ変換
タイミング生成部２５Ｂから供給される主信号／ＡＩＳ
変換タイミング信号に従って主信号をＡＩＳ信号に変換
するものである。
【０２０２】このため、例えば図５８に示すように、上
述の主信号／ＡＩＳ変換タイミング生成部２５Ｂは、ポ
インタ処理部２５ＡからのＬＯＰとＰ−ＡＩＳとについ
て論理和演算を施すＯＲゲート２５１，このＯＲゲート
２５１の出力をポインタ処理部２５Ａで検出されたＪ１
タイミング信号に従って出力するフリップフロップ（Ｆ
Ｆ）回路２５２及びＯＲゲート２５１の出力とＦＦ回路
２５２の出力とについて論理和演算を施すＯＲゲート２
５３を有して構成され、ＡＩＳ変換部２５Ｃは、主信号
と主信号／ＡＩＳ変換タイミング生成部２５Ｂからの主
信号／ＡＩＳ変換タイミング信号とについて論理和演算
を施すＯＲゲート２５４を用いて構成される。
述の主信号／ＡＩＳ変換タイミング生成部２５Ｂは、ポ
インタ処理部２５ＡからのＬＯＰとＰ−ＡＩＳとについ
て論理和演算を施すＯＲゲート２５１，このＯＲゲート
２５１の出力をポインタ処理部２５Ａで検出されたＪ１
タイミング信号に従って出力するフリップフロップ（Ｆ
Ｆ）回路２５２及びＯＲゲート２５１の出力とＦＦ回路
２５２の出力とについて論理和演算を施すＯＲゲート２
５３を有して構成され、ＡＩＳ変換部２５Ｃは、主信号
と主信号／ＡＩＳ変換タイミング生成部２５Ｂからの主
信号／ＡＩＳ変換タイミング信号とについて論理和演算
を施すＯＲゲート２５４を用いて構成される。
【０２０３】このような構成により、上述の受信ポイン
タ処理部２５では、例えば図５９（ａ）に示すように、
時点Ｔ１でポインタ処理部２５Ａにおいて主信号からＰ
−ＡＩＳ信号が検出されると、主信号／ＡＩＳ変換タイ
ミング生成部２５ＢのＯＲゲート２５１の出力が“Ｈ”
レベルとなり、図５９（ｃ）に示すようなＪ１タイミン
グ信号に従ってＦＦ回路２５２，ＯＲゲート２５３を通
じて、図５９（ｄ）に示すように主信号／ＡＩＳ変換タ
イミング信号が出力される（“Ｈ”レベルとなる）。
タ処理部２５では、例えば図５９（ａ）に示すように、
時点Ｔ１でポインタ処理部２５Ａにおいて主信号からＰ
−ＡＩＳ信号が検出されると、主信号／ＡＩＳ変換タイ
ミング生成部２５ＢのＯＲゲート２５１の出力が“Ｈ”
レベルとなり、図５９（ｃ）に示すようなＪ１タイミン
グ信号に従ってＦＦ回路２５２，ＯＲゲート２５３を通
じて、図５９（ｄ）に示すように主信号／ＡＩＳ変換タ
イミング信号が出力される（“Ｈ”レベルとなる）。
【０２０４】すると、ＡＩＳ変換部２５Ｃでは、この主
信号／ＡＩＳ変換タイミング生成部２５Ｂからの主信号
／ＡＩＳ変換タイミング信号がＯＲゲート２５４に入力
されることにより、主信号（有効データ）が全て“Ｈ”
レベル（ＡＬＬ“Ｈ”）に変換されて、主信号が強制的
に同期外れ状態とされる。その後、例えば図５９（ａ）
に示すように、時点Ｔ２でポインタ処理部２５において
主信号からＰ−ＡＩＳが検出されなくなり、Ｐ−ＡＩＳ
の出力が解除されると（Ｐ−ＡＩＳが“Ｌ”レベルとな
ると）、Ｐ−ＡＩＳの出力が解除された後の最初のＪ１
タイミングで、図５９（ｄ）の時点Ｔ３に示すように、
主信号／ＡＩＳ変換タイミング信号が解除される。
信号／ＡＩＳ変換タイミング生成部２５Ｂからの主信号
／ＡＩＳ変換タイミング信号がＯＲゲート２５４に入力
されることにより、主信号（有効データ）が全て“Ｈ”
レベル（ＡＬＬ“Ｈ”）に変換されて、主信号が強制的
に同期外れ状態とされる。その後、例えば図５９（ａ）
に示すように、時点Ｔ２でポインタ処理部２５において
主信号からＰ−ＡＩＳが検出されなくなり、Ｐ−ＡＩＳ
の出力が解除されると（Ｐ−ＡＩＳが“Ｌ”レベルとな
ると）、Ｐ−ＡＩＳの出力が解除された後の最初のＪ１
タイミングで、図５９（ｄ）の時点Ｔ３に示すように、
主信号／ＡＩＳ変換タイミング信号が解除される。
【０２０５】この結果、ＡＩＳ変換部２５ＣのＯＲゲー
ト２５４からは、図５９（ｅ）に示すように、ＡＬＬ
“Ｈ”状態から、通常通り、主信号（有効データ）が出
力されるようになる。つまり、この受信ポインタ処理部
２５は、Ｐ−ＡＩＳ（又はＬＯＰ）が検出されなくなる
と、即座に強制同期外れ状態を解除するようになってい
る。
ト２５４からは、図５９（ｅ）に示すように、ＡＬＬ
“Ｈ”状態から、通常通り、主信号（有効データ）が出
力されるようになる。つまり、この受信ポインタ処理部
２５は、Ｐ−ＡＩＳ（又はＬＯＰ）が検出されなくなる
と、即座に強制同期外れ状態を解除するようになってい
る。
【０２０６】なお、例えば図５９（ｂ）に示すように、
時点Ｔ４〜Ｔ５の間、ポインタ処理部２５ＡにおいてＬ
ＯＰが検出された場合も、同様に、図５９（ｄ），図５
９（ｅ）に示すように、時点Ｔ４〜Ｔ６の間、主信号／
ＡＩＳ変換タイミング生成部２５Ｂから主信号／ＡＩＳ
変換タイミング信号が出力され、主信号がＡＬＬ“Ｈ”
状態に変換されて、主信号が強制的に同期外れ状態とさ
れる。
時点Ｔ４〜Ｔ５の間、ポインタ処理部２５ＡにおいてＬ
ＯＰが検出された場合も、同様に、図５９（ｄ），図５
９（ｅ）に示すように、時点Ｔ４〜Ｔ６の間、主信号／
ＡＩＳ変換タイミング生成部２５Ｂから主信号／ＡＩＳ
変換タイミング信号が出力され、主信号がＡＬＬ“Ｈ”
状態に変換されて、主信号が強制的に同期外れ状態とさ
れる。
【０２０７】このように、上述の受信ポインタ処理部２
５では、主信号（ＳＴＭフレーム）からＬＯＰやＰ−Ａ
ＩＳなどが検出され、主信号に何らかの異常があると認
められる間は、主信号を強制的に同期外れ状態にするの
で、後述するＡＴＭセル抽出部３においてＡＴＭセル１
１の同期は確立せず、警報発出状態（異常検出状態）に
おけるＡＴＭセル１１を本終端装置１内に取り込まない
ようにすることができる。
５では、主信号（ＳＴＭフレーム）からＬＯＰやＰ−Ａ
ＩＳなどが検出され、主信号に何らかの異常があると認
められる間は、主信号を強制的に同期外れ状態にするの
で、後述するＡＴＭセル抽出部３においてＡＴＭセル１
１の同期は確立せず、警報発出状態（異常検出状態）に
おけるＡＴＭセル１１を本終端装置１内に取り込まない
ようにすることができる。
【０２０８】次に、図６０は上述のＡＴＭセル同期部３
２′の構成を示すブロック図で、この図６０に示すよう
に、ＡＴＭセル同期部３２′は、図５に示すＡＴＭセル
同期部３２と同様に、ＨＥＣ演算結果判定部３２Ａ，同
期保護部３２Ｂ，ＡＴＭセルフレームカウンタ部３２Ｃ
及びセル損失表示信号（ＯＣＤ:Out Of Cell Delineati
on) 検出部３２Ｄをそなえるほか、パス警報検出信号生
成部３２Ｅをそなえて構成されている。
２′の構成を示すブロック図で、この図６０に示すよう
に、ＡＴＭセル同期部３２′は、図５に示すＡＴＭセル
同期部３２と同様に、ＨＥＣ演算結果判定部３２Ａ，同
期保護部３２Ｂ，ＡＴＭセルフレームカウンタ部３２Ｃ
及びセル損失表示信号（ＯＣＤ:Out Of Cell Delineati
on) 検出部３２Ｄをそなえるほか、パス警報検出信号生
成部３２Ｅをそなえて構成されている。
【０２０９】そして、この場合も、図６１に示すよう
に、ＨＥＣ演算結果判定部３２Ａは、ＮＯＲゲート（否
定論理和演算素子）３２１Ａを用いることにより、ＨＥ
Ｃ演算部３１からの演算結果に基づいてＡＴＭセル１１
がヘッダ誤りとなっているか否かを判定するものであ
り、同期保護部３２は、１入力反転型のＡＮＤゲート
（論理積演算素子）３２１Ｂ，反転ゲート（ＩＮＶ）３
２２Ｂ，６段の非同期状態判定部３２３Ｂ，６段の同期
状態判定部３２４Ｂ，ＡＮＤゲート３２５Ｂ〜３２７Ｂ
及びＯＲゲート（論理和演算素子）３２８Ｂを用いるこ
とにより、ＨＥＣ演算部３１からのヘッダ誤り情報を６
回連続して非同期状態判定部３２３Ｂ，同期状態判定部
３２４Ｂにて受けることにより、同期外れ（ＮＧ）又は
同期（ＯＫ）である旨の信号を出力するものである。
に、ＨＥＣ演算結果判定部３２Ａは、ＮＯＲゲート（否
定論理和演算素子）３２１Ａを用いることにより、ＨＥ
Ｃ演算部３１からの演算結果に基づいてＡＴＭセル１１
がヘッダ誤りとなっているか否かを判定するものであ
り、同期保護部３２は、１入力反転型のＡＮＤゲート
（論理積演算素子）３２１Ｂ，反転ゲート（ＩＮＶ）３
２２Ｂ，６段の非同期状態判定部３２３Ｂ，６段の同期
状態判定部３２４Ｂ，ＡＮＤゲート３２５Ｂ〜３２７Ｂ
及びＯＲゲート（論理和演算素子）３２８Ｂを用いるこ
とにより、ＨＥＣ演算部３１からのヘッダ誤り情報を６
回連続して非同期状態判定部３２３Ｂ，同期状態判定部
３２４Ｂにて受けることにより、同期外れ（ＮＧ）又は
同期（ＯＫ）である旨の信号を出力するものである。
【０２１０】また、ＯＣＤ検出部（回路部）３２１Ｄ
は、図６１に示すように、Ｊ−Ｋフリップフロップ回路
３２１Ｄを用いることにより、パス警報検出信号生成部
３２Ｅからのパス警報検出信号が同期保護部３２Ｂを通
じて受信されると、強制的に受信したＳＴＭフレームが
同期外れである旨のＯＣＤ信号を出力するものであり、
ＡＴＭセルフレームカウンタ部３２Ｃは、図６に示すよ
うに、ＡＮＤゲート３２１Ｃ，フレームカウンタ３２２
Ｃ，デコーダ３２３Ｃ及び反転ゲート（ＩＮＶ）３２４
Ｄを用いることにより、同期保護部３２Ｂでの同期保護
処理が１フレームのＡＴＭセル１１の全バイト（５３バ
イト）単位に施されるように、５３個分のカウンタ値を
同期保護部３２Ｂの出力に基づいて生成して同期保護部
３２Ｂへ出力するものである。
は、図６１に示すように、Ｊ−Ｋフリップフロップ回路
３２１Ｄを用いることにより、パス警報検出信号生成部
３２Ｅからのパス警報検出信号が同期保護部３２Ｂを通
じて受信されると、強制的に受信したＳＴＭフレームが
同期外れである旨のＯＣＤ信号を出力するものであり、
ＡＴＭセルフレームカウンタ部３２Ｃは、図６に示すよ
うに、ＡＮＤゲート３２１Ｃ，フレームカウンタ３２２
Ｃ，デコーダ３２３Ｃ及び反転ゲート（ＩＮＶ）３２４
Ｄを用いることにより、同期保護部３２Ｂでの同期保護
処理が１フレームのＡＴＭセル１１の全バイト（５３バ
イト）単位に施されるように、５３個分のカウンタ値を
同期保護部３２Ｂの出力に基づいて生成して同期保護部
３２Ｂへ出力するものである。
【０２１１】ただし、ここでは、後述するように、ＳＴ
Ｍフレームの同期が外れた場合、ＡＴＭセル１１のヘッ
ダが正常に再捕捉（ハンティング）されるまでの間はカ
ウンタ値を“０”に固定するようにしているため、フレ
ームカウンタ３２２Ｃのデータ入力端子（Ｄ）には初期
カウンタ値として“０”ではなく例えば“１２”が入力
されるようになっている。
Ｍフレームの同期が外れた場合、ＡＴＭセル１１のヘッ
ダが正常に再捕捉（ハンティング）されるまでの間はカ
ウンタ値を“０”に固定するようにしているため、フレ
ームカウンタ３２２Ｃのデータ入力端子（Ｄ）には初期
カウンタ値として“０”ではなく例えば“１２”が入力
されるようになっている。
【０２１２】そして、パス警報検出信号生成部３２Ｅ
は、図６１に示すように、Ｐ−ＡＩＳとＬＯＰとについ
て論理和演算を施すＯＲゲート３２１Ｅ，このＯＲゲー
ト３２１Ｅの出力をＪ１タイミングに従って出力するフ
リップフロップ（ＦＦ）回路３２２Ｅ及びＯＲゲート３
２１Ｅの出力とＦＦ回路３２２Ｅの出力とについて論理
和演算を施すＯＲゲート３２３Ｅを用いることにより、
上述の受信ＳＴＭ処理部２の受信ポインタ処理部２５か
らの警報信号を受けるとパス警報検出信号を生成して、
これを同期保護部３２Ｂ（ＡＮＤゲート３２７Ｂ）を通
じてＯＣＤ検出部３２Ｄへ出力するものである。
は、図６１に示すように、Ｐ−ＡＩＳとＬＯＰとについ
て論理和演算を施すＯＲゲート３２１Ｅ，このＯＲゲー
ト３２１Ｅの出力をＪ１タイミングに従って出力するフ
リップフロップ（ＦＦ）回路３２２Ｅ及びＯＲゲート３
２１Ｅの出力とＦＦ回路３２２Ｅの出力とについて論理
和演算を施すＯＲゲート３２３Ｅを用いることにより、
上述の受信ＳＴＭ処理部２の受信ポインタ処理部２５か
らの警報信号を受けるとパス警報検出信号を生成して、
これを同期保護部３２Ｂ（ＡＮＤゲート３２７Ｂ）を通
じてＯＣＤ検出部３２Ｄへ出力するものである。
【０２１３】このような構成により、上述のＡＴＭセル
同期部３２′では、受信ＳＴＭ処理部２の受信ポインタ
処理部２５にて、例えば図６２（ａ），図６２（ｆ）に
示すように、時点Ｔ７で主信号（ＳＴＭフレーム）から
Ｐ−ＡＩＳやＬＯＰが検出されると、パス警報検出信号
生成部３２Ｅにより、図６２（ｃ），図６２（ｇ）に示
すようにパス警報検出信号が生成・出力される。
同期部３２′では、受信ＳＴＭ処理部２の受信ポインタ
処理部２５にて、例えば図６２（ａ），図６２（ｆ）に
示すように、時点Ｔ７で主信号（ＳＴＭフレーム）から
Ｐ−ＡＩＳやＬＯＰが検出されると、パス警報検出信号
生成部３２Ｅにより、図６２（ｃ），図６２（ｇ）に示
すようにパス警報検出信号が生成・出力される。
【０２１４】すると、前述の受信ポインタ処理部２５で
は、主信号がＡＬＬ“Ｈ”状態にされることから図６２
（ｈ）に示すようにパス警報検出信号が出力されてから
最初のＡＴＭセルデータ（時点Ｔ８）よりそのデータが
ＡＬＬ“Ｈ”状態に設定される。そして、このとき、Ａ
ＴＭセルフレームカウンタ３２Ｃでは、図６２（ｄ），
図６２（ｉ）に示すように、パス警報検出信号によりフ
レームカウンタ３２２Ｃの出力が“０”に固定されてハ
ンティング状態となり、これにより、図６２（ｅ），図
６２（ｊ）に示すように、ＯＣＤ検出部３２ＤからＯＣ
Ｄ信号が出力されて（“Ｈ”レベルとなり）、以降のＳ
ＴＭフレームが強制的に同期外れ状態にされる。
は、主信号がＡＬＬ“Ｈ”状態にされることから図６２
（ｈ）に示すようにパス警報検出信号が出力されてから
最初のＡＴＭセルデータ（時点Ｔ８）よりそのデータが
ＡＬＬ“Ｈ”状態に設定される。そして、このとき、Ａ
ＴＭセルフレームカウンタ３２Ｃでは、図６２（ｄ），
図６２（ｉ）に示すように、パス警報検出信号によりフ
レームカウンタ３２２Ｃの出力が“０”に固定されてハ
ンティング状態となり、これにより、図６２（ｅ），図
６２（ｊ）に示すように、ＯＣＤ検出部３２ＤからＯＣ
Ｄ信号が出力されて（“Ｈ”レベルとなり）、以降のＳ
ＴＭフレームが強制的に同期外れ状態にされる。
【０２１５】その後、例えば図６２（ａ）に示すよう
に、時点Ｔ９で、受信ポインタ処理部２５においてＰ−
ＡＩＳ，ＬＯＰが検出されなくなり、Ｐ−ＡＩＳ，ＬＯ
Ｐが解除されると、図６２（ｂ），図６２（ｃ），図６
２（ｋ）の時点Ｔ１０に示すように、Ｐ−ＡＩＳ，ＬＯ
Ｐの解除後、最初のＪ１タイミング信号で、パス警報検
出信号生成部３２Ｅからのパス警報検出信号が解除され
る（“Ｌ”レベルとなる）。
に、時点Ｔ９で、受信ポインタ処理部２５においてＰ−
ＡＩＳ，ＬＯＰが検出されなくなり、Ｐ−ＡＩＳ，ＬＯ
Ｐが解除されると、図６２（ｂ），図６２（ｃ），図６
２（ｋ）の時点Ｔ１０に示すように、Ｐ−ＡＩＳ，ＬＯ
Ｐの解除後、最初のＪ１タイミング信号で、パス警報検
出信号生成部３２Ｅからのパス警報検出信号が解除され
る（“Ｌ”レベルとなる）。
【０２１６】すると、同期保護部３２Ｂでは、図６２
（ｄ），図６２（ｍ）に示すように、ＡＴＭセルフレー
ムカウンタ３２Ｃのフレームカウンタ３２２Ｃが通常動
作となり、同期状態判定部３２４Ｂにて６回連続してＳ
ＴＭフレームの同期が確立していると判定されたのちさ
らに同期の取れたＳＴＭフレームが受信された時点、つ
まり、図６２（ｌ）に示すように正常なＡＴＭセル１１
が７回連続して受信された時点Ｔ１１より、図６２
（ｎ）に示すようにＯＣＤ検出部３２ＤからのＯＣＤ信
号の出力が解除されて（“Ｌ”レベルとなって）通常動
作となる。
（ｄ），図６２（ｍ）に示すように、ＡＴＭセルフレー
ムカウンタ３２Ｃのフレームカウンタ３２２Ｃが通常動
作となり、同期状態判定部３２４Ｂにて６回連続してＳ
ＴＭフレームの同期が確立していると判定されたのちさ
らに同期の取れたＳＴＭフレームが受信された時点、つ
まり、図６２（ｌ）に示すように正常なＡＴＭセル１１
が７回連続して受信された時点Ｔ１１より、図６２
（ｎ）に示すようにＯＣＤ検出部３２ＤからのＯＣＤ信
号の出力が解除されて（“Ｌ”レベルとなって）通常動
作となる。
【０２１７】つまり、このＡＴＭセル同期部３２′は、
受信ポインタ処理部２５においてＰ−ＡＩＳ，ＬＯＰが
検出されなくなると、正常なＡＴＭセル１１が所定回数
（７回）連続して受信された時点で、ＯＣＤ信号の出力
を解除するようになっている。このように、本実施形態
におけるＡＴＭセル同期部３２′では、受信ＳＴＭ処理
部２の受信ポインタ処理部２５にてＬＯＰ，Ｐ−ＡＩＳ
が検出されている間、パス警報検出信号を生成すること
により、受信したＳＴＭフレームが同期外れである旨の
ＯＣＤ信号をＯＣＤ検出部３２Ｄより出力して、正常に
同期の取れたＡＴＭセル１１が７回連続して受信され完
全にＳＴＭフレームの同期が確立されたことが認識され
るまで、ＡＴＭセル１１を強制的に同期外れ状態にする
ので、この場合も、信号品質に信頼性のないＡＴＭセル
１１が本終端装置１内に取り込まれることがなく、常に
正確なデータに基づいて処理を継続することができる。
受信ポインタ処理部２５においてＰ−ＡＩＳ，ＬＯＰが
検出されなくなると、正常なＡＴＭセル１１が所定回数
（７回）連続して受信された時点で、ＯＣＤ信号の出力
を解除するようになっている。このように、本実施形態
におけるＡＴＭセル同期部３２′では、受信ＳＴＭ処理
部２の受信ポインタ処理部２５にてＬＯＰ，Ｐ−ＡＩＳ
が検出されている間、パス警報検出信号を生成すること
により、受信したＳＴＭフレームが同期外れである旨の
ＯＣＤ信号をＯＣＤ検出部３２Ｄより出力して、正常に
同期の取れたＡＴＭセル１１が７回連続して受信され完
全にＳＴＭフレームの同期が確立されたことが認識され
るまで、ＡＴＭセル１１を強制的に同期外れ状態にする
ので、この場合も、信号品質に信頼性のないＡＴＭセル
１１が本終端装置１内に取り込まれることがなく、常に
正確なデータに基づいて処理を継続することができる。
【０２１８】次に、図６３は上述のＡＴＭセル廃棄判定
部３３′の構成を示すブロック図で、この図６３に示す
ように、本実施形態におけるＡＴＭセル廃棄判定部３
３′は、図８に示すＡＴＭセル廃棄判定部３３と同様
に、アイドルセル検出部３３Ａ，ビット（ｂｉｔ）誤り
検出部３３Ｂ，廃棄信号保持部３３Ｃをそなえるほか、
パス警報検出信号生成部３３Ｄをそなえて構成されてい
る。
部３３′の構成を示すブロック図で、この図６３に示す
ように、本実施形態におけるＡＴＭセル廃棄判定部３
３′は、図８に示すＡＴＭセル廃棄判定部３３と同様
に、アイドルセル検出部３３Ａ，ビット（ｂｉｔ）誤り
検出部３３Ｂ，廃棄信号保持部３３Ｃをそなえるほか、
パス警報検出信号生成部３３Ｄをそなえて構成されてい
る。
【０２１９】ここで、この場合も、アイドルセル検出部
３３Ａは、上述のＡＴＭセル同期部３２からのＡＴＭセ
ルデータからアイドルセル（空きセル）を検出するもの
で、本実施形態では、例えば、図６４に示すように、４
段構成のフリップフロップ（ＦＦ）回路３３１Ａ，ＡＮ
Ｄゲート３３２Ａ，アイドルパターン検出部３３３Ａを
有して構成され、フリップフロップ回路３３１Ａで４段
階に遅延を施されたＡＴＭセルデータと、ＡＴＭセル同
期部３２からのＨＥＣタイミングとのＡＮＤ（論理積演
算）結果に基づいて、アイドルセル検出部３３３Ａによ
り、どのＡＴＭセル１１が空きセルであるかを示すアイ
ドルパターンが４つ分のＡＴＭセル１１に渡って検出さ
れアイドルセル検出信号が出力されるようになってい
る。
３３Ａは、上述のＡＴＭセル同期部３２からのＡＴＭセ
ルデータからアイドルセル（空きセル）を検出するもの
で、本実施形態では、例えば、図６４に示すように、４
段構成のフリップフロップ（ＦＦ）回路３３１Ａ，ＡＮ
Ｄゲート３３２Ａ，アイドルパターン検出部３３３Ａを
有して構成され、フリップフロップ回路３３１Ａで４段
階に遅延を施されたＡＴＭセルデータと、ＡＴＭセル同
期部３２からのＨＥＣタイミングとのＡＮＤ（論理積演
算）結果に基づいて、アイドルセル検出部３３３Ａによ
り、どのＡＴＭセル１１が空きセルであるかを示すアイ
ドルパターンが４つ分のＡＴＭセル１１に渡って検出さ
れアイドルセル検出信号が出力されるようになってい
る。
【０２２０】また、ビット誤り検出部３３Ｂは、ＨＥＣ
演算部３１からのＨＥＣ演算結果（ヘッダ誤り情報）か
らビット誤りを検出するもので、図６４に示すように、
ＡＮＤゲート３３１Ｂ及びビット誤り検出器３３２Ｂを
有して構成され、ＨＥＣ演算結果とＨＥＣタイミングと
のＡＮＤ（論理積）演算結果に基づいてビット誤り検出
器３３２Ｂによりビット誤りが検出されビット誤り検出
信号が出力されるようになっている。
演算部３１からのＨＥＣ演算結果（ヘッダ誤り情報）か
らビット誤りを検出するもので、図６４に示すように、
ＡＮＤゲート３３１Ｂ及びビット誤り検出器３３２Ｂを
有して構成され、ＨＥＣ演算結果とＨＥＣタイミングと
のＡＮＤ（論理積）演算結果に基づいてビット誤り検出
器３３２Ｂによりビット誤りが検出されビット誤り検出
信号が出力されるようになっている。
【０２２１】さらに、廃棄信号保持部３３Ｃは、ＡＴＭ
セル同期部３２からのＯＣＤ信号，受信ＳＴＭ処理部２
の受信ポインタ処理部２５で検出されたＰ−ＡＩＳ，Ｌ
ＯＰに基づいてパス警報検出信号生成部３３Ｄで生成さ
れるパス警報検出信号，アイドルセル検出部３３Ａから
のアイドルセル検出信号，ビット誤り検出部３３Ｂから
のビット誤り検出信号を保持するもので、図６４に示す
ように、例えばＯＲゲート３３１Ｃ及びフリップフロッ
プ（ＦＦ）回路３３２Ｃを有して構成され、上記のＯＣ
Ｄ信号，パス警報検出信号，アイドルセル検出信号，ビ
ット誤り検出信号のＯＲ（論理和演算）結果が順次フリ
ップフロップ（ＦＦ）回路３３２Ｃへ入力され、ＨＥＣ
タイミングに応じてそれぞれがセル廃棄信号としてセル
単位で出力されるようになっている。
セル同期部３２からのＯＣＤ信号，受信ＳＴＭ処理部２
の受信ポインタ処理部２５で検出されたＰ−ＡＩＳ，Ｌ
ＯＰに基づいてパス警報検出信号生成部３３Ｄで生成さ
れるパス警報検出信号，アイドルセル検出部３３Ａから
のアイドルセル検出信号，ビット誤り検出部３３Ｂから
のビット誤り検出信号を保持するもので、図６４に示す
ように、例えばＯＲゲート３３１Ｃ及びフリップフロッ
プ（ＦＦ）回路３３２Ｃを有して構成され、上記のＯＣ
Ｄ信号，パス警報検出信号，アイドルセル検出信号，ビ
ット誤り検出信号のＯＲ（論理和演算）結果が順次フリ
ップフロップ（ＦＦ）回路３３２Ｃへ入力され、ＨＥＣ
タイミングに応じてそれぞれがセル廃棄信号としてセル
単位で出力されるようになっている。
【０２２２】また、パス警報検出信号生成部３３Ｄは、
受信ＳＴＭ処理部２の受信ポインタ処理部２５で検出さ
れたＰ−ＡＩＳ，ＬＯＰに基づいてパス警報検出信号を
生成するもので、図６４に示すように、受信ＳＴＭ処理
部２の受信ポインタ処理部２５で検出されたＰ−ＡＩ
Ｓ，ＬＯＰについて論理和演算を施すＯＲゲート３３１
Ｄ，このＯＲゲート３３１Ｄの出力を受信ポインタ処理
部２５からのＪ１タイミングに従って出力するフリップ
フロップ（ＦＦ）回路３３２Ｄ及びＯＲゲート３３１Ｄ
の出力とＦＦ回路３３２Ｄの出力とについて論理和演算
を施すＯＲゲート３３３Ｄを有して構成される。
受信ＳＴＭ処理部２の受信ポインタ処理部２５で検出さ
れたＰ−ＡＩＳ，ＬＯＰに基づいてパス警報検出信号を
生成するもので、図６４に示すように、受信ＳＴＭ処理
部２の受信ポインタ処理部２５で検出されたＰ−ＡＩ
Ｓ，ＬＯＰについて論理和演算を施すＯＲゲート３３１
Ｄ，このＯＲゲート３３１Ｄの出力を受信ポインタ処理
部２５からのＪ１タイミングに従って出力するフリップ
フロップ（ＦＦ）回路３３２Ｄ及びＯＲゲート３３１Ｄ
の出力とＦＦ回路３３２Ｄの出力とについて論理和演算
を施すＯＲゲート３３３Ｄを有して構成される。
【０２２３】このような構成により、上述のＡＴＭセル
廃棄判定部３３′では、上記のＯＣＤ信号，Ｐ−ＡＩ
Ｓ，ＬＯＰ，アイドルセル検出信号及びビット誤り検出
信号（廃棄条件信号）のいずれが検出されても、その廃
棄条件信号がＨＥＣタイミングでリタイミングされ廃棄
信号保持部３３Ｃからセル廃棄信号がセル単位で出力さ
れるが、特に、受信ＳＴＭ処理部２の受信ポインタ処理
部２５にてＰ−ＡＩＳ，ＬＯＰが検出されると、このＡ
ＴＭセル廃棄判定部３３′から、即座にセル廃棄信号が
出力されて、信号品質に信頼性のない非同期転送モード
セルが強制的に廃棄される。
廃棄判定部３３′では、上記のＯＣＤ信号，Ｐ−ＡＩ
Ｓ，ＬＯＰ，アイドルセル検出信号及びビット誤り検出
信号（廃棄条件信号）のいずれが検出されても、その廃
棄条件信号がＨＥＣタイミングでリタイミングされ廃棄
信号保持部３３Ｃからセル廃棄信号がセル単位で出力さ
れるが、特に、受信ＳＴＭ処理部２の受信ポインタ処理
部２５にてＰ−ＡＩＳ，ＬＯＰが検出されると、このＡ
ＴＭセル廃棄判定部３３′から、即座にセル廃棄信号が
出力されて、信号品質に信頼性のない非同期転送モード
セルが強制的に廃棄される。
【０２２４】以下、このＡＴＭセル廃棄判定部３３′で
の動作について詳述する。まず、例えば図６５（ａ），
図６５（ｇ）に示すように、時点Ｔ１２において、受信
ＳＴＭ処理部２の受信ポインタ処理部２５にてＰ−ＡＩ
Ｓ，ＬＯＰが検出されると（“Ｈ”レベルとなると）、
パス警報検出信号生成部３３Ｄにおいて、ＯＲゲート３
３１Ｄの出力が“Ｈ”レベルとなり、これに伴いＯＲゲ
ート３３３Ｄの出力が“Ｈ”レベルとなり、図６５
（ｃ），図６５（ｈ）に示すようにパス警報検出信号が
出力される。
の動作について詳述する。まず、例えば図６５（ａ），
図６５（ｇ）に示すように、時点Ｔ１２において、受信
ＳＴＭ処理部２の受信ポインタ処理部２５にてＰ−ＡＩ
Ｓ，ＬＯＰが検出されると（“Ｈ”レベルとなると）、
パス警報検出信号生成部３３Ｄにおいて、ＯＲゲート３
３１Ｄの出力が“Ｈ”レベルとなり、これに伴いＯＲゲ
ート３３３Ｄの出力が“Ｈ”レベルとなり、図６５
（ｃ），図６５（ｈ）に示すようにパス警報検出信号が
出力される。
【０２２５】ところで、このとき受信ＳＴＭ処理部２の
受信ポインタ処理部２５では、前述したように、Ｐ−Ａ
ＩＳ，ＬＯＰが検出されると、主信号をＡＬＬ“Ｈ”状
態にするので、このＡＴＭセル廃棄判定部３３′へ入力
されるＡＴＭセルデータも、図６５（ｉ）に示すように
ＡＬＬ“Ｈ”状態となっている。そして、前述のＡＴＭ
セル同期部３２′のＡＴＭセルフレームカウンタ３２Ｃ
の出力が、図６５（ｄ），図６５（ｊ）に示すように、
時点Ｔ１３より“０”に固定されてハンティング状態と
なり、これにより、図６５（ｅ），図６５（ｋ）に示す
ように、ＯＣＤ信号が出力されて（“Ｈ”レベルとな
り）、以降のＳＴＭフレームが強制的に同期外れ状態に
されるとともに、図６５（ｆ），図６５（ｌ）に示すよ
うに、廃棄信号保持部３３Ｃより以降のＡＴＭセル廃棄
信号が出力される。
受信ポインタ処理部２５では、前述したように、Ｐ−Ａ
ＩＳ，ＬＯＰが検出されると、主信号をＡＬＬ“Ｈ”状
態にするので、このＡＴＭセル廃棄判定部３３′へ入力
されるＡＴＭセルデータも、図６５（ｉ）に示すように
ＡＬＬ“Ｈ”状態となっている。そして、前述のＡＴＭ
セル同期部３２′のＡＴＭセルフレームカウンタ３２Ｃ
の出力が、図６５（ｄ），図６５（ｊ）に示すように、
時点Ｔ１３より“０”に固定されてハンティング状態と
なり、これにより、図６５（ｅ），図６５（ｋ）に示す
ように、ＯＣＤ信号が出力されて（“Ｈ”レベルとな
り）、以降のＳＴＭフレームが強制的に同期外れ状態に
されるとともに、図６５（ｆ），図６５（ｌ）に示すよ
うに、廃棄信号保持部３３Ｃより以降のＡＴＭセル廃棄
信号が出力される。
【０２２６】その後、例えば図６６（ａ），図６６
（ｇ）に示すように、時点Ｔ１４において、受信ＳＴＭ
処理部２の受信ポインタ処理部２５にてＰ−ＡＩＳ，Ｌ
ＯＰが検出されなくなると（“Ｌ”レベルとなると）、
まず、前述のＡＴＭセル同期部３２′のＡＴＭセルフレ
ームカウンタ３２Ｃが通常動作となり、図６６（ｈ）に
示すように正常なＡＴＭセル１１が７回連続して受信さ
れた時点Ｔ１５で図６６（ｅ），図６６（ｊ）に示すよ
うにＯＣＤ信号の出力が解除される。
（ｇ）に示すように、時点Ｔ１４において、受信ＳＴＭ
処理部２の受信ポインタ処理部２５にてＰ−ＡＩＳ，Ｌ
ＯＰが検出されなくなると（“Ｌ”レベルとなると）、
まず、前述のＡＴＭセル同期部３２′のＡＴＭセルフレ
ームカウンタ３２Ｃが通常動作となり、図６６（ｈ）に
示すように正常なＡＴＭセル１１が７回連続して受信さ
れた時点Ｔ１５で図６６（ｅ），図６６（ｊ）に示すよ
うにＯＣＤ信号の出力が解除される。
【０２２７】そして、図６７（ａ）に示すように時点Ｔ
１４以降のＰ−ＡＩＳ，ＬＯＰが検出されない状態で、
例えば図６７（ｂ）に示すようにＪ１タイミング信号が
時点Ｔ１６で“Ｈ”レベルとなると、パス警報検出信号
生成部３３Ｄにおいて、ＦＦ回路３３２Ｄがリタイミン
グされてＯＲゲート３３３Ｄからのパス警報検出信号が
図６７（ｃ），図６７（ｇ）に示すように“Ｌ”レベル
となり解除される。
１４以降のＰ−ＡＩＳ，ＬＯＰが検出されない状態で、
例えば図６７（ｂ）に示すようにＪ１タイミング信号が
時点Ｔ１６で“Ｈ”レベルとなると、パス警報検出信号
生成部３３Ｄにおいて、ＦＦ回路３３２Ｄがリタイミン
グされてＯＲゲート３３３Ｄからのパス警報検出信号が
図６７（ｃ），図６７（ｇ）に示すように“Ｌ”レベル
となり解除される。
【０２２８】このとき、前述のＡＴＭセル同期部３２′
では、ＡＴＭセルフレームカウンタ３２Ｃが図６７
（ａ）に示すように通常動作となっているが、パス警報
検出信号の解除後、フレームカウンタ３２２Ｃのカウン
タ値が“０”となり、最初のＡＴＭセル１１の先頭位置
が検出されたタイミング（時点Ｔ１７）で、ＡＴＭセル
廃棄判定部３３′では、図６７（ｋ）に示すように廃棄
信号保持部３３Ｃからのセル廃棄信号が解除される。
では、ＡＴＭセルフレームカウンタ３２Ｃが図６７
（ａ）に示すように通常動作となっているが、パス警報
検出信号の解除後、フレームカウンタ３２２Ｃのカウン
タ値が“０”となり、最初のＡＴＭセル１１の先頭位置
が検出されたタイミング（時点Ｔ１７）で、ＡＴＭセル
廃棄判定部３３′では、図６７（ｋ）に示すように廃棄
信号保持部３３Ｃからのセル廃棄信号が解除される。
【０２２９】つまり、このＡＴＭセル廃棄判定部３３′
は、受信ＳＴＭ処理部２の受信ポインタ処理部２５にて
Ｐ−ＡＩＳ，ＬＯＰが検出されなくなると、正常なＡＴ
Ｍセル１１を最初に受信した時点で、セル廃棄信号の強
制出力を解除するようになっている。このように、上述
のＡＴＭセル廃棄判定部３３′では、受信ＳＴＭ処理部
２の受信ポインタ処理部２５においてＰ−ＡＩＳ，ＬＯ
Ｐが検出されている間、セル廃棄信号を出力することに
より、信号品質に信頼性のないＡＴＭセル１１を廃棄し
て本終端装置１内に取り込まないようにすることができ
る。また、Ｐ−ＡＩＳ，ＬＯＰの解除時には、品質保証
されたＡＴＭセル１１をいち早く本終端装置１内に取り
込んで処理を継続することができる。
は、受信ＳＴＭ処理部２の受信ポインタ処理部２５にて
Ｐ−ＡＩＳ，ＬＯＰが検出されなくなると、正常なＡＴ
Ｍセル１１を最初に受信した時点で、セル廃棄信号の強
制出力を解除するようになっている。このように、上述
のＡＴＭセル廃棄判定部３３′では、受信ＳＴＭ処理部
２の受信ポインタ処理部２５においてＰ−ＡＩＳ，ＬＯ
Ｐが検出されている間、セル廃棄信号を出力することに
より、信号品質に信頼性のないＡＴＭセル１１を廃棄し
て本終端装置１内に取り込まないようにすることができ
る。また、Ｐ−ＡＩＳ，ＬＯＰの解除時には、品質保証
されたＡＴＭセル１１をいち早く本終端装置１内に取り
込んで処理を継続することができる。
【０２３０】なお、本実施形態でも、ＡＴＭセル抽出部
３は、受信ＳＴＭ処理部２の受信ポインタ処理部２５か
ら警報信号を受けると、強制的に受信したＳＴＭフレー
ムが同期外れであるとする処理及び強制的にセル廃棄信
号を出力する処理のいずれかを少なくとも実行するよう
にしてもよい。また、図５６に示す本実施形態における
受信ＳＴＭ処理部２のエラー情報検出部２３，送信ＳＴ
Ｍ処理部６のエラー情報挿入部６１は、それぞれ第１実
施形態にて前述したものとそれぞれ同様に構成される。
３は、受信ＳＴＭ処理部２の受信ポインタ処理部２５か
ら警報信号を受けると、強制的に受信したＳＴＭフレー
ムが同期外れであるとする処理及び強制的にセル廃棄信
号を出力する処理のいずれかを少なくとも実行するよう
にしてもよい。また、図５６に示す本実施形態における
受信ＳＴＭ処理部２のエラー情報検出部２３，送信ＳＴ
Ｍ処理部６のエラー情報挿入部６１は、それぞれ第１実
施形態にて前述したものとそれぞれ同様に構成される。
【０２３１】すなわち、図１６により前述したように、
エラー情報検出部２３はＢ２バイト処理部２３Ｄを有し
て構成され、エラー情報挿入部６１は送信セクションオ
ーバヘッド挿入部６１Ｃを有して構成され、さらにＢ２
バイト処理部２３ＤはＢ２バイト演算処理部２３Ｄ−
１，ライン遠端ブロックエラー情報(L-FEBE)検出部２３
Ｄ−２を有して構成される。
エラー情報検出部２３はＢ２バイト処理部２３Ｄを有し
て構成され、エラー情報挿入部６１は送信セクションオ
ーバヘッド挿入部６１Ｃを有して構成され、さらにＢ２
バイト処理部２３ＤはＢ２バイト演算処理部２３Ｄ−
１，ライン遠端ブロックエラー情報(L-FEBE)検出部２３
Ｄ−２を有して構成される。
【０２３２】そして、図１７に示すように、Ｂ２バイト
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄをそなえて構成され、ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２は、ライン遠端ブロックエラー
情報保持レジスタ２３６Ｄ及び１入力反転型のＡＮＤゲ
ート２３７Ｄをそなえて構成され、さらに送信セクショ
ンオーバヘッド挿入部６１Ｃは、ＡＮＤゲート６１１，
１入力反転型のＡＮＤゲート６１２及びＯＲゲート６１
３をそなえて構成される。
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄをそなえて構成され、ライン遠端ブロックエラ
ー情報検出部２３Ｄ−２は、ライン遠端ブロックエラー
情報保持レジスタ２３６Ｄ及び１入力反転型のＡＮＤゲ
ート２３７Ｄをそなえて構成され、さらに送信セクショ
ンオーバヘッド挿入部６１Ｃは、ＡＮＤゲート６１１，
１入力反転型のＡＮＤゲート６１２及びＯＲゲート６１
３をそなえて構成される。
【０２３３】これにより、本実施形態でも、エラー情報
挿入部６１（送信セクションオーバヘッド挿入部６１
Ｃ）では、ＳＴＭ同期部２１よりＳＥＦ信号が発出され
て（“Ｈ”レベルとなり）ライン遠端ブロックエラー情
報検出部２３Ｄ−２のＡＮＤゲート２３７Ｄの出力が
“Ｌ”レベルとなると、各ＡＮＤゲート６１１の出力も
“Ｌ”レベルとなるので、このときのライン遠端ブロッ
クエラー情報は装置側下り信号に挿入すべきセクション
オーバヘッド８のＺ２バイトとしては挿入されず、ライ
ン遠端ブロックエラー情報の送信ＳＴＭ処理部６のエラ
ー情報挿入部６１への転送が禁止される。
挿入部６１（送信セクションオーバヘッド挿入部６１
Ｃ）では、ＳＴＭ同期部２１よりＳＥＦ信号が発出され
て（“Ｈ”レベルとなり）ライン遠端ブロックエラー情
報検出部２３Ｄ−２のＡＮＤゲート２３７Ｄの出力が
“Ｌ”レベルとなると、各ＡＮＤゲート６１１の出力も
“Ｌ”レベルとなるので、このときのライン遠端ブロッ
クエラー情報は装置側下り信号に挿入すべきセクション
オーバヘッド８のＺ２バイトとしては挿入されず、ライ
ン遠端ブロックエラー情報の送信ＳＴＭ処理部６のエラ
ー情報挿入部６１への転送が禁止される。
【０２３４】従って、受信したＳＴＭフレームの同期が
外れている間の演算結果に信頼性のないライン遠端ブロ
ックエラー情報を送信ＳＴＭ処理部６のエラー情報挿入
部６１へ転送することがなく、このライン遠端ブロック
エラー情報を受けて伝送路を切り替える装置などでは、
確実に、不要な伝送路の切り替えを防止することができ
る。
外れている間の演算結果に信頼性のないライン遠端ブロ
ックエラー情報を送信ＳＴＭ処理部６のエラー情報挿入
部６１へ転送することがなく、このライン遠端ブロック
エラー情報を受けて伝送路を切り替える装置などでは、
確実に、不要な伝送路の切り替えを防止することができ
る。
【０２３５】また、本実施形態におけるエラー情報検出
部２３も、例えば図１９に示したように、ライン遠端ブ
ロックエラー情報検出部２３Ｄ−２のＡＮＤゲート２３
７Ｄを省略し、Ｂ２バイト演算処理部２３Ｄ−１に、Ｓ
ＥＦ信号の反転信号とリセット信号とについて論理積演
算を施す１入力反転型のＡＮＤゲート２３８Ｄを用い、
このＡＮＤゲート２３８Ｄの出力をを反転した信号をＢ
２パリティ演算部２３１Ｄ，Ｂ２パリティ演算結果保持
レジスタ２３２Ｄ，ライン遠端ブロックエラー情報検出
部２３Ｄ−２のライン遠端ブロックエラー情報保持レジ
スタ２３６Ｄの各クロック端子（ＣＬ）にそれぞれ入力
しても、同様に、ＳＥＦ信号が発出されている間のライ
ン遠端ブロックエラー情報のエラー情報挿入部６１への
転送を禁止できる。
部２３も、例えば図１９に示したように、ライン遠端ブ
ロックエラー情報検出部２３Ｄ−２のＡＮＤゲート２３
７Ｄを省略し、Ｂ２バイト演算処理部２３Ｄ−１に、Ｓ
ＥＦ信号の反転信号とリセット信号とについて論理積演
算を施す１入力反転型のＡＮＤゲート２３８Ｄを用い、
このＡＮＤゲート２３８Ｄの出力をを反転した信号をＢ
２パリティ演算部２３１Ｄ，Ｂ２パリティ演算結果保持
レジスタ２３２Ｄ，ライン遠端ブロックエラー情報検出
部２３Ｄ−２のライン遠端ブロックエラー情報保持レジ
スタ２３６Ｄの各クロック端子（ＣＬ）にそれぞれ入力
しても、同様に、ＳＥＦ信号が発出されている間のライ
ン遠端ブロックエラー情報のエラー情報挿入部６１への
転送を禁止できる。
【０２３６】さらに、本実施形態でも、受信ＳＴＭ処理
部２のＳＴＭ同期部２１からのＳＥＦ信号は、例えば図
２１に示したように、送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信セクションオーバヘッド挿入部６１
Ｃ）で受けるようにしてもよい。そして、この場合のＢ
２バイト処理部２３Ｄ，送信セクションオーバヘッド挿
入部６１Ｃは、それぞれ図２２に示したように、Ｂ２バ
イト処理部２３Ｄは、図１７に示す構成においてＡＮＤ
ゲート２３７Ｄを省略したライン遠端ブロックエラー情
報検出部２３Ｄ−２をそなえて構成され、送信セクショ
ンオーバヘッド挿入部６１Ｃは、図１７に示す構成に加
えて、Ｚ２タイミングとＳＥＦ信号の反転信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート６１４
をそなえて構成される。
部２のＳＴＭ同期部２１からのＳＥＦ信号は、例えば図
２１に示したように、送信ＳＴＭ処理部６のエラー情報
挿入部６１（送信セクションオーバヘッド挿入部６１
Ｃ）で受けるようにしてもよい。そして、この場合のＢ
２バイト処理部２３Ｄ，送信セクションオーバヘッド挿
入部６１Ｃは、それぞれ図２２に示したように、Ｂ２バ
イト処理部２３Ｄは、図１７に示す構成においてＡＮＤ
ゲート２３７Ｄを省略したライン遠端ブロックエラー情
報検出部２３Ｄ−２をそなえて構成され、送信セクショ
ンオーバヘッド挿入部６１Ｃは、図１７に示す構成に加
えて、Ｚ２タイミングとＳＥＦ信号の反転信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート６１４
をそなえて構成される。
【０２３７】このような構成により、上述のエラー情報
検出部２３，エラー情報挿入部６１でも、ＳＥＦ信号が
発出されている間のライン遠端ブロックエラー情報のエ
ラー情報挿入部６１への転送を停止（禁止）できる。ま
た、図５６に示す本実施形態におけるエラー情報検出部
２３も、図２４に示したように、Ｂ３バイト処理部２３
Ｅを有して構成され、エラー情報挿入部６１は送信パス
オーバヘッド挿入部６１Ａを有して構成され、さらにＢ
３バイト処理部２３ＥはＢ３バイト演算処理部２３Ｅ−
１，パス遠端ブロックエラー情報(P-FEBE)検出部２３Ｅ
−２を有して構成される。
検出部２３，エラー情報挿入部６１でも、ＳＥＦ信号が
発出されている間のライン遠端ブロックエラー情報のエ
ラー情報挿入部６１への転送を停止（禁止）できる。ま
た、図５６に示す本実施形態におけるエラー情報検出部
２３も、図２４に示したように、Ｂ３バイト処理部２３
Ｅを有して構成され、エラー情報挿入部６１は送信パス
オーバヘッド挿入部６１Ａを有して構成され、さらにＢ
３バイト処理部２３ＥはＢ３バイト演算処理部２３Ｅ−
１，パス遠端ブロックエラー情報(P-FEBE)検出部２３Ｅ
−２を有して構成される。
【０２３８】そして、この場合も、図２５に示したよう
に、Ｂ３バイト演算処理部２３Ｅ−１は、Ｂ３パリティ
演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２
３２Ｅ，ＡＮＤゲート２３３Ｅ，比較部２３４Ｅ及びバ
イナリ変換部２３５Ｅを有して構成され、パス遠端ブロ
ックエラー情報検出部２３Ｅ−２は、パス遠端ブロック
エラー情報保持レジスタ２３６Ｅ及び１入力反転型のＡ
ＮＤゲート２３７Ｅを有して構成され、さらに送信パス
オーバヘッド挿入部６１Ａは、図１７により前述した送
信セクションオーバヘッド挿入部６１Ｃと同様に、ＡＮ
Ｄゲート６１１，１入力反転型のＡＮＤゲート６１２及
びＯＲゲート６１３を有して構成される。
に、Ｂ３バイト演算処理部２３Ｅ−１は、Ｂ３パリティ
演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２
３２Ｅ，ＡＮＤゲート２３３Ｅ，比較部２３４Ｅ及びバ
イナリ変換部２３５Ｅを有して構成され、パス遠端ブロ
ックエラー情報検出部２３Ｅ−２は、パス遠端ブロック
エラー情報保持レジスタ２３６Ｅ及び１入力反転型のＡ
ＮＤゲート２３７Ｅを有して構成され、さらに送信パス
オーバヘッド挿入部６１Ａは、図１７により前述した送
信セクションオーバヘッド挿入部６１Ｃと同様に、ＡＮ
Ｄゲート６１１，１入力反転型のＡＮＤゲート６１２及
びＯＲゲート６１３を有して構成される。
【０２３９】これにより、このエラー情報挿入部６１
（送信パスオーバヘッド挿入部６１Ａ）でも、ＳＴＭ同
期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベルと
なり）パス遠端ブロックエラー情報検出部２３Ｅ−２の
ＡＮＤゲート２３７Ｅの出力が“Ｌ”レベルとなると、
各ＡＮＤゲート６１１の出力も“Ｌ”レベルとなるの
で、このときのパス遠端ブロックエラー情報は装置側下
り信号に挿入すべきセクションオーバヘッド８のＧ１バ
イトとしては挿入されず、パス遠端ブロックエラー情報
の送信ＳＴＭ処理部６のエラー情報挿入部６１（送信パ
スオーバヘッド挿入部６１Ａ）への転送を禁止できる。
（送信パスオーバヘッド挿入部６１Ａ）でも、ＳＴＭ同
期部２１よりＳＥＦ信号が発出されて（“Ｈ”レベルと
なり）パス遠端ブロックエラー情報検出部２３Ｅ−２の
ＡＮＤゲート２３７Ｅの出力が“Ｌ”レベルとなると、
各ＡＮＤゲート６１１の出力も“Ｌ”レベルとなるの
で、このときのパス遠端ブロックエラー情報は装置側下
り信号に挿入すべきセクションオーバヘッド８のＧ１バ
イトとしては挿入されず、パス遠端ブロックエラー情報
の送信ＳＴＭ処理部６のエラー情報挿入部６１（送信パ
スオーバヘッド挿入部６１Ａ）への転送を禁止できる。
【０２４０】従って、本実施形態でも、受信したＳＴＭ
フレームの同期が外れている間の演算結果に信頼性のな
いパス遠端ブロックエラー情報をエラー情報挿入部６１
へ転送することがなく、このパス遠端ブロックエラー情
報を受けて伝送路を切り替える装置などでは、確実に、
不要な伝送路の切り替えを防止することができる。な
お、本実施形態におけるエラー情報検出部２３（図２５
参照）も、図１７に示したエラー情報検出部２３と同様
に、例えば図２７により前述したように、パス遠端ブロ
ックエラー情報検出部２３Ｅ−２のＡＮＤゲート２３７
Ｅを省略し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥ
Ｆ信号の反転信号とリセット信号とについて論理積演算
を施す１入力反転型のＡＮＤゲート２３８Ｅを用い、こ
のＡＮＤゲート２３８Ｅの出力を反転した信号をＢ３パ
リティ演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジ
スタ２３２Ｅ，パス遠端ブロックエラー情報検出部２３
Ｅ−２のライン遠端ブロックエラー情報保持レジスタ２
３６Ｅの各クロック端子（ＣＬ）にそれぞれ入力して
も、同様に、ＳＥＦ信号が発出されている間のパス遠端
ブロックエラー情報のエラー情報挿入部６１への転送を
禁止できる。
フレームの同期が外れている間の演算結果に信頼性のな
いパス遠端ブロックエラー情報をエラー情報挿入部６１
へ転送することがなく、このパス遠端ブロックエラー情
報を受けて伝送路を切り替える装置などでは、確実に、
不要な伝送路の切り替えを防止することができる。な
お、本実施形態におけるエラー情報検出部２３（図２５
参照）も、図１７に示したエラー情報検出部２３と同様
に、例えば図２７により前述したように、パス遠端ブロ
ックエラー情報検出部２３Ｅ−２のＡＮＤゲート２３７
Ｅを省略し、Ｂ３バイト演算処理部２３Ｅ−１に、ＳＥ
Ｆ信号の反転信号とリセット信号とについて論理積演算
を施す１入力反転型のＡＮＤゲート２３８Ｅを用い、こ
のＡＮＤゲート２３８Ｅの出力を反転した信号をＢ３パ
リティ演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジ
スタ２３２Ｅ，パス遠端ブロックエラー情報検出部２３
Ｅ−２のライン遠端ブロックエラー情報保持レジスタ２
３６Ｅの各クロック端子（ＣＬ）にそれぞれ入力して
も、同様に、ＳＥＦ信号が発出されている間のパス遠端
ブロックエラー情報のエラー情報挿入部６１への転送を
禁止できる。
【０２４１】また、本実施形態においても、受信ＳＴＭ
処理部２のＳＴＭ同期部２１からのＳＥＦ信号は、図２
９に示したように、送信ＳＴＭ処理部６のエラー情報挿
入部６１（送信パスオーバヘッド挿入部６１Ａ）で受け
るようにしてもよい。そして、この場合のＢ３バイト処
理部２３Ｅ，送信セクションオーバヘッド挿入部６１Ａ
も、それぞれ図３０に示したように、Ｂ３バイト処理部
２３Ｅが、図２５に示す構成においてパス遠端ブロック
エラー情報検出部２３Ｅ−２のＡＮＤゲート２３７Ｅを
省略して構成され、送信セクションオーバヘッド挿入部
６１Ｃが、図１７に示す構成に加えて、Ｇ１タイミング
とＳＥＦ信号の反転信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート６１４をそなえて構成され
る。
処理部２のＳＴＭ同期部２１からのＳＥＦ信号は、図２
９に示したように、送信ＳＴＭ処理部６のエラー情報挿
入部６１（送信パスオーバヘッド挿入部６１Ａ）で受け
るようにしてもよい。そして、この場合のＢ３バイト処
理部２３Ｅ，送信セクションオーバヘッド挿入部６１Ａ
も、それぞれ図３０に示したように、Ｂ３バイト処理部
２３Ｅが、図２５に示す構成においてパス遠端ブロック
エラー情報検出部２３Ｅ−２のＡＮＤゲート２３７Ｅを
省略して構成され、送信セクションオーバヘッド挿入部
６１Ｃが、図１７に示す構成に加えて、Ｇ１タイミング
とＳＥＦ信号の反転信号とについて論理積演算を施す１
入力反転型のＡＮＤゲート６１４をそなえて構成され
る。
【０２４２】このような構成により、図３０に示すエラ
ー情報検出部２３，エラー情報挿入部６１でも、ＳＥＦ
信号が発出されている間のパス遠端ブロックエラー情報
のエラー情報挿入部６１への転送を停止（禁止）でき
る。さらに、図５６に示す本実施形態におけるエラー情
報検出部２３の要部，パフォーマンスモニタ２４も、図
３２に示したように、エラー情報検出部２３がＢ１バイ
ト処理部２３Ｃを有して構成され、Ｂ１バイト処理部２
３Ｃが受信セクションオーバヘッド抽出部２３Ａより抽
出されたセクションオーバヘッド８に含まれるＢ１バイ
トについてパリティ演算などの所要の処理を施してＳＴ
Ｍ伝送路についてのＢ１パリティエラー（セクションエ
ラー）情報を検出するＢ１バイト演算処理部(B1-BiP)２
３Ｃ−１，このＢ１バイト演算処理部２３Ｃ−１で得ら
れたＢ１パリティエラー情報に基づいてパフォーマンス
モニタ２４ためのモニタ用カウント値(B1CV)を検出する
Ｂ１バイトカウント値検出部２３Ｃ−２を有して構成さ
れる。
ー情報検出部２３，エラー情報挿入部６１でも、ＳＥＦ
信号が発出されている間のパス遠端ブロックエラー情報
のエラー情報挿入部６１への転送を停止（禁止）でき
る。さらに、図５６に示す本実施形態におけるエラー情
報検出部２３の要部，パフォーマンスモニタ２４も、図
３２に示したように、エラー情報検出部２３がＢ１バイ
ト処理部２３Ｃを有して構成され、Ｂ１バイト処理部２
３Ｃが受信セクションオーバヘッド抽出部２３Ａより抽
出されたセクションオーバヘッド８に含まれるＢ１バイ
トについてパリティ演算などの所要の処理を施してＳＴ
Ｍ伝送路についてのＢ１パリティエラー（セクションエ
ラー）情報を検出するＢ１バイト演算処理部(B1-BiP)２
３Ｃ−１，このＢ１バイト演算処理部２３Ｃ−１で得ら
れたＢ１パリティエラー情報に基づいてパフォーマンス
モニタ２４ためのモニタ用カウント値(B1CV)を検出する
Ｂ１バイトカウント値検出部２３Ｃ−２を有して構成さ
れる。
【０２４３】そして、この場合も、図３３に示したよう
に、Ｂ１バイト演算処理部２３Ｃ−１は、Ｂ１パリティ
演算部２３１Ｃ，Ｂ１パリティ演算結果保持レジスタ２
３２Ｃ，ＡＮＤゲート２３３Ｃ，比較部２３４Ｃ及びバ
イナリ変換部２３５Ｃを有して構成され、Ｂ１バイトカ
ウント値検出部２３Ｃ−２は、Ｂ１バイトカウント値保
持レジスタ２３６Ｃ及び１入力反転型のＡＮＤゲート２
３７Ｃを有して構成され、さらにパフォーマンスモニタ
２４は、加算部（ＡＤＤ）２４１，１入力反転型のＡＮ
Ｄゲート２４２及び積算保持レジスタ２４３を有して構
成される。
に、Ｂ１バイト演算処理部２３Ｃ−１は、Ｂ１パリティ
演算部２３１Ｃ，Ｂ１パリティ演算結果保持レジスタ２
３２Ｃ，ＡＮＤゲート２３３Ｃ，比較部２３４Ｃ及びバ
イナリ変換部２３５Ｃを有して構成され、Ｂ１バイトカ
ウント値検出部２３Ｃ−２は、Ｂ１バイトカウント値保
持レジスタ２３６Ｃ及び１入力反転型のＡＮＤゲート２
３７Ｃを有して構成され、さらにパフォーマンスモニタ
２４は、加算部（ＡＤＤ）２４１，１入力反転型のＡＮ
Ｄゲート２４２及び積算保持レジスタ２４３を有して構
成される。
【０２４４】これにより、このエラー情報検出部２３
（Ｂ１バイト演算処理部２３Ｃ−１，Ｂ１バイトカウン
ト値検出部２３Ｃ−２）でも、ＳＴＭ同期部２１よりＳ
ＥＦ信号が発出されて（“Ｈ”レベルとなり）Ｂ１バイ
トカウント値検出部２３Ｃ−２のＡＮＤゲート２３７Ｃ
の出力が“Ｌ”レベル（データ“０”）となると、パフ
ォーマンスモニタ２４の加算部２４１の出力が前時点の
データに保持されるので、マイコンへの伝送路切替情報
もＳＥＦ信号が発出される直前のデータに保持され、Ｂ
１パリティエラー情報のパフォーマンスモニタ２４への
転送が停止（禁止）される。
（Ｂ１バイト演算処理部２３Ｃ−１，Ｂ１バイトカウン
ト値検出部２３Ｃ−２）でも、ＳＴＭ同期部２１よりＳ
ＥＦ信号が発出されて（“Ｈ”レベルとなり）Ｂ１バイ
トカウント値検出部２３Ｃ−２のＡＮＤゲート２３７Ｃ
の出力が“Ｌ”レベル（データ“０”）となると、パフ
ォーマンスモニタ２４の加算部２４１の出力が前時点の
データに保持されるので、マイコンへの伝送路切替情報
もＳＥＦ信号が発出される直前のデータに保持され、Ｂ
１パリティエラー情報のパフォーマンスモニタ２４への
転送が停止（禁止）される。
【０２４５】従って、本実施形態においても、受信ＳＴ
Ｍ処理部２のエラー情報検出部２３では、受信したＳＴ
Ｍフレームの同期が外れている間の演算結果に信頼性の
ないＢ１パリティエラー情報をパフォーマンスモニタ２
４へ転送することがなく、これにより、Ｂ１パリティエ
ラー情報を受けて伝送路を切り替えるマイコンなどで
は、確実に、不要な伝送路の切り替えが防止される。
Ｍ処理部２のエラー情報検出部２３では、受信したＳＴ
Ｍフレームの同期が外れている間の演算結果に信頼性の
ないＢ１パリティエラー情報をパフォーマンスモニタ２
４へ転送することがなく、これにより、Ｂ１パリティエ
ラー情報を受けて伝送路を切り替えるマイコンなどで
は、確実に、不要な伝送路の切り替えが防止される。
【０２４６】なお、上述のエラー情報検出部２３も、図
３５に示したように、Ｂ１バイトカウント値検出部２３
Ｃ−２のＡＮＤゲート２３７Ｃを省略し、Ｂ１バイト演
算処理部２３Ｃ−１に、ＳＥＦ信号の反転信号とリセッ
ト信号とについて論理積演算を施す１入力反転型のＡＮ
Ｄゲート２３８Ｃを用い、このＡＮＤゲート２３８Ｃの
出力を反転した信号をＢ１パリティ演算部２３１Ｃ，Ｂ
１パリティ演算結果保持レジスタ２３２Ｃ，Ｂ１バイト
カウント値検出部２３Ｃ−２のＢ１バイトカウント値保
持レジスタ２３６Ｃの各クロック端子（ＣＬ）にそれぞ
れ入力しても、同様に、ＳＥＦ信号が発出されている間
のＢ１パリティエラー情報のパフォーマンスモニタ２４
への転送を禁止できる。
３５に示したように、Ｂ１バイトカウント値検出部２３
Ｃ−２のＡＮＤゲート２３７Ｃを省略し、Ｂ１バイト演
算処理部２３Ｃ−１に、ＳＥＦ信号の反転信号とリセッ
ト信号とについて論理積演算を施す１入力反転型のＡＮ
Ｄゲート２３８Ｃを用い、このＡＮＤゲート２３８Ｃの
出力を反転した信号をＢ１パリティ演算部２３１Ｃ，Ｂ
１パリティ演算結果保持レジスタ２３２Ｃ，Ｂ１バイト
カウント値検出部２３Ｃ−２のＢ１バイトカウント値保
持レジスタ２３６Ｃの各クロック端子（ＣＬ）にそれぞ
れ入力しても、同様に、ＳＥＦ信号が発出されている間
のＢ１パリティエラー情報のパフォーマンスモニタ２４
への転送を禁止できる。
【０２４７】また、本実施形態においても、受信ＳＴＭ
処理部２のＳＴＭ同期部２１からのＳＥＦ信号は、図２
９に示したように、パフォーマンスモニタ２４で受ける
ようにしてもよい。そして、この場合のＢ１バイト処理
部２３Ｃ，パフォーマンスモニタ２４は、それぞれ図３
８に示したように、Ｂ１バイト処理部２３Ｃは、図３３
に示す構成においてＢ１バイトカウント値検出部２３Ｃ
−２のＡＮＤゲート２３７Ｃが省略して構成され、パフ
ォーマンスモニタ２４は、図３３に示す構成に加えて、
Ｂ１タイミングとＳＥＦ信号の反転信号とについて論理
積演算を施す１入力反転型のＡＮＤゲート２４４をそな
えて構成される。
処理部２のＳＴＭ同期部２１からのＳＥＦ信号は、図２
９に示したように、パフォーマンスモニタ２４で受ける
ようにしてもよい。そして、この場合のＢ１バイト処理
部２３Ｃ，パフォーマンスモニタ２４は、それぞれ図３
８に示したように、Ｂ１バイト処理部２３Ｃは、図３３
に示す構成においてＢ１バイトカウント値検出部２３Ｃ
−２のＡＮＤゲート２３７Ｃが省略して構成され、パフ
ォーマンスモニタ２４は、図３３に示す構成に加えて、
Ｂ１タイミングとＳＥＦ信号の反転信号とについて論理
積演算を施す１入力反転型のＡＮＤゲート２４４をそな
えて構成される。
【０２４８】さらに、本実施形態におけるエラー情報検
出部２３の要部，パフォーマンスモニタ２４も、図４０
に示したように、エラー情報検出部２３がＢ２バイト処
理部２３Ｄを有して構成され、Ｂ２バイト処理部２３Ｄ
が受信セクションオーバヘッド抽出部２３Ａより抽出さ
れたセクションオーバヘッド８に含まれるＢ２バイトに
ついてパリティ演算などの所要の処理を施してＳＴＭ伝
送路のラインエラー（Ｂ２パリティエラー）情報を検出
するＢ２バイト演算処理部(B2-BiP)２３Ｄ−１，このＢ
２バイト演算処理部２３Ｄ−１で得られたＢ２パリティ
エラー情報に基づいてパフォーマンスモニタ２４ための
モニタ用カウント値(B2CV)を検出するＢ２バイトカウン
ト値検出部２３Ｄ−３を有して構成される。
出部２３の要部，パフォーマンスモニタ２４も、図４０
に示したように、エラー情報検出部２３がＢ２バイト処
理部２３Ｄを有して構成され、Ｂ２バイト処理部２３Ｄ
が受信セクションオーバヘッド抽出部２３Ａより抽出さ
れたセクションオーバヘッド８に含まれるＢ２バイトに
ついてパリティ演算などの所要の処理を施してＳＴＭ伝
送路のラインエラー（Ｂ２パリティエラー）情報を検出
するＢ２バイト演算処理部(B2-BiP)２３Ｄ−１，このＢ
２バイト演算処理部２３Ｄ−１で得られたＢ２パリティ
エラー情報に基づいてパフォーマンスモニタ２４ための
モニタ用カウント値(B2CV)を検出するＢ２バイトカウン
ト値検出部２３Ｄ−３を有して構成される。
【０２４９】そして、図４１に示すように、Ｂ２バイト
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄを有して構成され、Ｂ２バイトカウント値検出
部２３Ｄ−３は、Ｂ２バイトカウント値保持レジスタ２
３９Ｄ及び１入力反転型のＡＮＤゲート２３７Ｄを有し
て構成される。
演算処理部２３Ｄ−１は、Ｂ２パリティ演算部２３１
Ｄ，Ｂ２パリティ演算結果保持レジスタ２３２Ｄ，ＡＮ
Ｄゲート２３３Ｄ，比較部２３４Ｄ及びバイナリ変換部
２３５Ｄを有して構成され、Ｂ２バイトカウント値検出
部２３Ｄ−３は、Ｂ２バイトカウント値保持レジスタ２
３９Ｄ及び１入力反転型のＡＮＤゲート２３７Ｄを有し
て構成される。
【０２５０】これにより、本実施形態におけるエラー情
報検出部２３（Ｂ２バイト演算処理部２３Ｄ−１，Ｂ２
バイトカウント値検出部２３Ｄ−３）でも、ＳＴＭ同期
部２１よりＳＥＦ信号が発出されて（“Ｈ”レベルとな
り）Ｂ２バイトカウント値検出部２３Ｄ−３のＡＮＤゲ
ート２３７Ｄの出力が“Ｌ”レベル（データ“０”）と
なると、パフォーマンスモニタ２４の加算部２４１の出
力が前時点のデータに保持されるので、マイコンへの伝
送路切替情報もＳＥＦ信号が発出される直前のデータに
保持され、Ｂ２パリティエラー情報のパフォーマンスモ
ニタ２４への転送が停止（禁止）される。
報検出部２３（Ｂ２バイト演算処理部２３Ｄ−１，Ｂ２
バイトカウント値検出部２３Ｄ−３）でも、ＳＴＭ同期
部２１よりＳＥＦ信号が発出されて（“Ｈ”レベルとな
り）Ｂ２バイトカウント値検出部２３Ｄ−３のＡＮＤゲ
ート２３７Ｄの出力が“Ｌ”レベル（データ“０”）と
なると、パフォーマンスモニタ２４の加算部２４１の出
力が前時点のデータに保持されるので、マイコンへの伝
送路切替情報もＳＥＦ信号が発出される直前のデータに
保持され、Ｂ２パリティエラー情報のパフォーマンスモ
ニタ２４への転送が停止（禁止）される。
【０２５１】従って、受信したＳＴＭフレームの同期が
外れている間の演算結果に信頼性のないＢ２パリティエ
ラー情報がパフォーマンスモニタ２４へ転送されること
がなく、これにより、Ｂ２パリティエラー情報を受けて
伝送路を切り替えるマイコンなどでは、確実に、不要な
伝送路の切り替えが防止される。なお、上述のエラー情
報検出部２３も、図４３に示したように、Ｂ２バイトカ
ウント値検出部２３Ｄ−３のＡＮＤゲート２３７Ｄを省
略し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥＦ信号
の反転信号とリセット信号とについて論理積演算を施す
１入力反転型のＡＮＤゲート２３８Ｄを用い、このＡＮ
Ｄゲート２３８Ｄの出力を反転した信号をＢ２パリティ
演算部２３１Ｄ，Ｂ２パリティ演算結果保持レジスタ２
３２Ｄ，Ｂ２バイトカウント値検出部２３Ｄ−３のＢ２
バイトカウント値保持レジスタ２３９Ｄの各クロック端
子（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号
が発出されている間のＢ２パリティエラー情報のパフォ
ーマンスモニタ２４への転送を禁止できる。
外れている間の演算結果に信頼性のないＢ２パリティエ
ラー情報がパフォーマンスモニタ２４へ転送されること
がなく、これにより、Ｂ２パリティエラー情報を受けて
伝送路を切り替えるマイコンなどでは、確実に、不要な
伝送路の切り替えが防止される。なお、上述のエラー情
報検出部２３も、図４３に示したように、Ｂ２バイトカ
ウント値検出部２３Ｄ−３のＡＮＤゲート２３７Ｄを省
略し、Ｂ２バイト演算処理部２３Ｄ−１に、ＳＥＦ信号
の反転信号とリセット信号とについて論理積演算を施す
１入力反転型のＡＮＤゲート２３８Ｄを用い、このＡＮ
Ｄゲート２３８Ｄの出力を反転した信号をＢ２パリティ
演算部２３１Ｄ，Ｂ２パリティ演算結果保持レジスタ２
３２Ｄ，Ｂ２バイトカウント値検出部２３Ｄ−３のＢ２
バイトカウント値保持レジスタ２３９Ｄの各クロック端
子（ＣＬ）にそれぞれ入力しても、同様に、ＳＥＦ信号
が発出されている間のＢ２パリティエラー情報のパフォ
ーマンスモニタ２４への転送を禁止できる。
【０２５２】また、この場合も、受信ＳＴＭ処理部２の
ＳＴＭ同期部２１からのＳＥＦ信号は、図４５に示した
ように、パフォーマンスモニタ２４で受けるようにして
もよく、この場合のＢ２バイト処理部２３Ｄ，パフォー
マンスモニタ２４は、それぞれ図４６に示したように、
Ｂ２バイト処理部２３Ｄは、図４１に示した構成におい
てＢ２バイトカウント値検出部２３Ｄ−３のＡＮＤゲー
ト２３７Ｄが省略して構成され、パフォーマンスモニタ
２４は、図４１に示す構成に加えて、Ｂ２タイミングと
ＳＥＦ信号の反転信号とについて論理積演算を施す１入
力反転型のＡＮＤゲート２４４をそなえて構成される。
ＳＴＭ同期部２１からのＳＥＦ信号は、図４５に示した
ように、パフォーマンスモニタ２４で受けるようにして
もよく、この場合のＢ２バイト処理部２３Ｄ，パフォー
マンスモニタ２４は、それぞれ図４６に示したように、
Ｂ２バイト処理部２３Ｄは、図４１に示した構成におい
てＢ２バイトカウント値検出部２３Ｄ−３のＡＮＤゲー
ト２３７Ｄが省略して構成され、パフォーマンスモニタ
２４は、図４１に示す構成に加えて、Ｂ２タイミングと
ＳＥＦ信号の反転信号とについて論理積演算を施す１入
力反転型のＡＮＤゲート２４４をそなえて構成される。
【０２５３】さらに、本実施形態におけるエラー情報検
出部２３の要部，パフォーマンスモニタ２４も、図４８
に示したように、エラー情報検出部２３がＢ３バイト処
理部２３Ｅ有して構成され、Ｂ３バイト処理部２３Ｅが
受信パスオーバヘッド抽出部２３Ｂより抽出されたパス
オーバヘッド９に含まれるＢ３バイトについてパリティ
演算などの所要の処理を施してＳＴＭ伝送路のＢ３パリ
ティエラー（パスエラー）情報を検出するＢ３バイト演
算処理部(B3-BiP)２３Ｅ−１，このＢ３バイト演算処理
部２３Ｅ−１で得られたＢ３パリティエラー情報に基づ
いてパフォーマンスモニタ２４ためのモニタ用カウント
値(B3CV)を検出するＢ３バイトカウント値検出部２３Ｅ
−３を有して構成される。
出部２３の要部，パフォーマンスモニタ２４も、図４８
に示したように、エラー情報検出部２３がＢ３バイト処
理部２３Ｅ有して構成され、Ｂ３バイト処理部２３Ｅが
受信パスオーバヘッド抽出部２３Ｂより抽出されたパス
オーバヘッド９に含まれるＢ３バイトについてパリティ
演算などの所要の処理を施してＳＴＭ伝送路のＢ３パリ
ティエラー（パスエラー）情報を検出するＢ３バイト演
算処理部(B3-BiP)２３Ｅ−１，このＢ３バイト演算処理
部２３Ｅ−１で得られたＢ３パリティエラー情報に基づ
いてパフォーマンスモニタ２４ためのモニタ用カウント
値(B3CV)を検出するＢ３バイトカウント値検出部２３Ｅ
−３を有して構成される。
【０２５４】そして、この場合も、図４９に示したよう
に、Ｂ３バイト演算処理部２３Ｅ−１は、Ｂ３パリティ
演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２
３２Ｅ，ＡＮＤゲート２３３Ｅ，比較部２３４Ｅ及びバ
イナリ変換部２３５Ｅを有して構成され、Ｂ３バイトカ
ウント値検出部２３Ｅ−３は、Ｂ３バイトカウント値保
持レジスタ２３９Ｅ及び１入力反転型のＡＮＤゲート２
３７Ｅを有して構成される。
に、Ｂ３バイト演算処理部２３Ｅ−１は、Ｂ３パリティ
演算部２３１Ｅ，Ｂ３パリティ演算結果保持レジスタ２
３２Ｅ，ＡＮＤゲート２３３Ｅ，比較部２３４Ｅ及びバ
イナリ変換部２３５Ｅを有して構成され、Ｂ３バイトカ
ウント値検出部２３Ｅ−３は、Ｂ３バイトカウント値保
持レジスタ２３９Ｅ及び１入力反転型のＡＮＤゲート２
３７Ｅを有して構成される。
【０２５５】これにより、このエラー情報検出部２３
（Ｂ３バイト演算処理部２３Ｅ−１，Ｂ３バイトカウン
ト値検出部２３Ｅ−３）でも、ＳＴＭ同期部２１よりＳ
ＥＦ信号が発出されて（“Ｈ”レベルとなり）Ｂ３バイ
トカウント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅ
の出力が“Ｌ”レベル（データ“０”）となると、パフ
ォーマンスモニタ２４の加算部２４１の出力が前時点の
データに保持されるので、マイコンへの伝送路切替情報
もＳＥＦ信号が発出される直前のデータに保持され、Ｂ
３パリティエラー情報のパフォーマンスモニタ２４への
転送が停止（禁止）される。
（Ｂ３バイト演算処理部２３Ｅ−１，Ｂ３バイトカウン
ト値検出部２３Ｅ−３）でも、ＳＴＭ同期部２１よりＳ
ＥＦ信号が発出されて（“Ｈ”レベルとなり）Ｂ３バイ
トカウント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅ
の出力が“Ｌ”レベル（データ“０”）となると、パフ
ォーマンスモニタ２４の加算部２４１の出力が前時点の
データに保持されるので、マイコンへの伝送路切替情報
もＳＥＦ信号が発出される直前のデータに保持され、Ｂ
３パリティエラー情報のパフォーマンスモニタ２４への
転送が停止（禁止）される。
【０２５６】従って、本実施形態でも、受信したＳＴＭ
フレームの同期が外れている間の演算結果に信頼性のな
いＢ３パリティエラー情報がパフォーマンスモニタ２４
へ転送されることがなく、これにより、Ｂ３パリティエ
ラー情報を受けて伝送路を切り替えるマイコンなどで
は、確実に、不要な伝送路の切り替えが防止される。な
お、上述のエラー情報検出部２３も、図５１に示したよ
うに、Ｂ３バイトカウント値検出部２３Ｅ−３のＡＮＤ
ゲート２３７Ｅを省略し、Ｂ３バイト演算処理部２３Ｅ
−１に、ＳＥＦ信号の反転信号とリセット信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート２３８
Ｅを用い、このＡＮＤゲート２３８Ｅの出力を反転した
信号をＢ３パリティ演算部２３１Ｅ，Ｂ３パリティ演算
結果保持レジスタ２３２Ｅ，Ｂ３バイトカウント値検出
部２３Ｅ−３のＢ３バイトカウント値保持レジスタ２３
９Ｅの各クロック端子（ＣＬ）にそれぞれ入力しても、
同様に、ＳＥＦ信号発出時のＢ３パリティエラー情報の
パフォーマンスモニタ２４への転送を禁止できる。
フレームの同期が外れている間の演算結果に信頼性のな
いＢ３パリティエラー情報がパフォーマンスモニタ２４
へ転送されることがなく、これにより、Ｂ３パリティエ
ラー情報を受けて伝送路を切り替えるマイコンなどで
は、確実に、不要な伝送路の切り替えが防止される。な
お、上述のエラー情報検出部２３も、図５１に示したよ
うに、Ｂ３バイトカウント値検出部２３Ｅ−３のＡＮＤ
ゲート２３７Ｅを省略し、Ｂ３バイト演算処理部２３Ｅ
−１に、ＳＥＦ信号の反転信号とリセット信号とについ
て論理積演算を施す１入力反転型のＡＮＤゲート２３８
Ｅを用い、このＡＮＤゲート２３８Ｅの出力を反転した
信号をＢ３パリティ演算部２３１Ｅ，Ｂ３パリティ演算
結果保持レジスタ２３２Ｅ，Ｂ３バイトカウント値検出
部２３Ｅ−３のＢ３バイトカウント値保持レジスタ２３
９Ｅの各クロック端子（ＣＬ）にそれぞれ入力しても、
同様に、ＳＥＦ信号発出時のＢ３パリティエラー情報の
パフォーマンスモニタ２４への転送を禁止できる。
【０２５７】また、受信ＳＴＭ処理部２のＳＴＭ同期部
２１からのＳＥＦ信号は、図５３に示したように、パフ
ォーマンスモニタ２４で受けるようにしてもよく、この
場合のＢ３バイト処理部２３Ｅ，パフォーマンスモニタ
２４は、それぞれ図５４に示したように、Ｂ３バイト処
理部２３Ｅが、図４９に示した構成においてＢ３バイト
カウント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅが
省略して構成され、パフォーマンスモニタ２４が、図４
９に示した構成に加えて、Ｂ３タイミングとＳＥＦ信号
の反転信号とについて論理積演算を施す１入力反転型の
ＡＮＤゲート２４４をそなえて構成される。
２１からのＳＥＦ信号は、図５３に示したように、パフ
ォーマンスモニタ２４で受けるようにしてもよく、この
場合のＢ３バイト処理部２３Ｅ，パフォーマンスモニタ
２４は、それぞれ図５４に示したように、Ｂ３バイト処
理部２３Ｅが、図４９に示した構成においてＢ３バイト
カウント値検出部２３Ｅ−３のＡＮＤゲート２３７Ｅが
省略して構成され、パフォーマンスモニタ２４が、図４
９に示した構成に加えて、Ｂ３タイミングとＳＥＦ信号
の反転信号とについて論理積演算を施す１入力反転型の
ＡＮＤゲート２４４をそなえて構成される。
【０２５８】以上のように、本実施形態におけるＳＴＭ
／ＡＴＭ変換伝送路終端装置１によれば、Ｐ−ＡＩＳ，
ＬＯＰなどの警報が発出された場合にも即座にＡＴＭセ
ルデータの取り込みを中止するので、常に正確なＡＴＭ
セルデータに基づいた処理を継続することができる。ま
た、常に正確な伝送路切替のためのエラー情報を送信Ｓ
ＴＭ処理部６，パフォーマンスモニタ２４に転送するこ
とができるので、不要な伝送路の切替えを確実に防止す
ることができる。
／ＡＴＭ変換伝送路終端装置１によれば、Ｐ−ＡＩＳ，
ＬＯＰなどの警報が発出された場合にも即座にＡＴＭセ
ルデータの取り込みを中止するので、常に正確なＡＴＭ
セルデータに基づいた処理を継続することができる。ま
た、常に正確な伝送路切替のためのエラー情報を送信Ｓ
ＴＭ処理部６，パフォーマンスモニタ２４に転送するこ
とができるので、不要な伝送路の切替えを確実に防止す
ることができる。
【０２５９】（ｃ）その他 なお、上述の第１，第２実施形態における終端装置１で
は、それぞれ図４，図５６に示すように、エラー情報検
出部２３，マイコンインタフェース２４及びエラー情報
挿入部６１をそなえて構成されているが、例えば、エラ
ー情報検出部２３とエラー情報挿入部６１又はエラー情
報検出部２３とマイコンインタフェース２４とを組にし
ていずれか一方のみをそなえるように構成しても、第
１，第２実施形態にて前述したように、不要な伝送路の
切替えを防止できる。
は、それぞれ図４，図５６に示すように、エラー情報検
出部２３，マイコンインタフェース２４及びエラー情報
挿入部６１をそなえて構成されているが、例えば、エラ
ー情報検出部２３とエラー情報挿入部６１又はエラー情
報検出部２３とマイコンインタフェース２４とを組にし
ていずれか一方のみをそなえるように構成しても、第
１，第２実施形態にて前述したように、不要な伝送路の
切替えを防止できる。
【０２６０】
【発明の効果】以上詳述したように、本発明の同期転送
モード／非同期転送モード変換伝送路終端装置によれ
ば、同期外れ情報が検出されると、受信した同期転送モ
ード信号が同期外れである旨の信号を出力して同期転送
モード信号を強制的に同期外れ状態とし、セル廃棄信号
を出力して非同期転送モードセルを廃棄するとともに、
非同期転送モードセルのメモリ部への書き込みを禁止す
るので、信号品質に信頼性のない非同期転送モードセル
は本終端装置内に取り込まれず、常に正確なデータ（非
同期転送モードセル）に基づいて処理を継続することが
できる（請求項１）。
モード／非同期転送モード変換伝送路終端装置によれ
ば、同期外れ情報が検出されると、受信した同期転送モ
ード信号が同期外れである旨の信号を出力して同期転送
モード信号を強制的に同期外れ状態とし、セル廃棄信号
を出力して非同期転送モードセルを廃棄するとともに、
非同期転送モードセルのメモリ部への書き込みを禁止す
るので、信号品質に信頼性のない非同期転送モードセル
は本終端装置内に取り込まれず、常に正確なデータ（非
同期転送モードセル）に基づいて処理を継続することが
できる（請求項１）。
【０２６１】具体的に、このとき上述の非同期転送モー
ドセル同期部では、同期保護部にてヘッダ誤り情報が複
数回に渡って受信され、受信した同期転送モード信号の
同期が完全に確立したことが認識されるまで、受信した
同期転送モード信号が同期外れである旨の信号を回路部
より出力して、同期転送モード信号を強制的に同期外れ
状態にするので、この間に受信される非同期転送モード
セルの同期は確立せず、確実に、信号品質に信頼性のな
い非同期転送モードセルを本終端装置内に取り込まない
ようにすることができる（請求項２）。
ドセル同期部では、同期保護部にてヘッダ誤り情報が複
数回に渡って受信され、受信した同期転送モード信号の
同期が完全に確立したことが認識されるまで、受信した
同期転送モード信号が同期外れである旨の信号を回路部
より出力して、同期転送モード信号を強制的に同期外れ
状態にするので、この間に受信される非同期転送モード
セルの同期は確立せず、確実に、信号品質に信頼性のな
い非同期転送モードセルを本終端装置内に取り込まない
ようにすることができる（請求項２）。
【０２６２】また、上述の非同期転送モードセル廃棄判
定部では、同期判定情報，同期外れ情報，アイドルセル
検出情報及びビット誤り検出情報のいずれが検出されて
も、セル廃棄信号保持部からセル廃棄信号が出力される
が、特に、同期外れ情報を受けた場合には、即座にセル
廃棄信号を出力するので、さらに確実に、信号品質に信
頼性のない非同期転送モードセルを同期転送モード信号
の同期外れが検出された時点で即座に廃棄して本終端装
置内に取り込まないようにすることができる（請求項
３）。
定部では、同期判定情報，同期外れ情報，アイドルセル
検出情報及びビット誤り検出情報のいずれが検出されて
も、セル廃棄信号保持部からセル廃棄信号が出力される
が、特に、同期外れ情報を受けた場合には、即座にセル
廃棄信号を出力するので、さらに確実に、信号品質に信
頼性のない非同期転送モードセルを同期転送モード信号
の同期外れが検出された時点で即座に廃棄して本終端装
置内に取り込まないようにすることができる（請求項
３）。
【０２６３】さらに、上述のメモリ書き込み制御部は、
メモリ部への書き込みアドレスを計数する書き込みアド
レスカウンタ部と、この書き込みアドレスカウンタ部を
制御する書き込みアドレスカウンタ制御部とをそなえ、
同期転送モード信号の同期外れが検出されると、メモリ
部への書き込みアドレスを計数する書き込みアドレスカ
ウンタ部をアドレスカウンタ制御部によって停止するよ
うにすれば、極めて容易に、信号品質に信頼性のない非
同期転送モードセルのメモリ部への書き込みを禁止でき
る（請求項４）。
メモリ部への書き込みアドレスを計数する書き込みアド
レスカウンタ部と、この書き込みアドレスカウンタ部を
制御する書き込みアドレスカウンタ制御部とをそなえ、
同期転送モード信号の同期外れが検出されると、メモリ
部への書き込みアドレスを計数する書き込みアドレスカ
ウンタ部をアドレスカウンタ制御部によって停止するよ
うにすれば、極めて容易に、信号品質に信頼性のない非
同期転送モードセルのメモリ部への書き込みを禁止でき
る（請求項４）。
【０２６４】なお、上述の非同期転送モードセル抽出部
は、受信同期転送モード処理部２の同期外れ検出部２１
で検出された同期外れ情報を受けると、強制的に受信し
た同期転送モード信号が同期外れであるとする処理，強
制的にセル廃棄信号を出力する処理及び強制的に非同期
転送モードセルのメモリ部への書き込みを禁止する処理
のいずれかを少なくとも実行するように構成しても、信
号品質に信頼性のない非同期転送モードセルを確実に本
終端装置内に取り込まないようにすることができる（請
求項５）。
は、受信同期転送モード処理部２の同期外れ検出部２１
で検出された同期外れ情報を受けると、強制的に受信し
た同期転送モード信号が同期外れであるとする処理，強
制的にセル廃棄信号を出力する処理及び強制的に非同期
転送モードセルのメモリ部への書き込みを禁止する処理
のいずれかを少なくとも実行するように構成しても、信
号品質に信頼性のない非同期転送モードセルを確実に本
終端装置内に取り込まないようにすることができる（請
求項５）。
【０２６５】また、本発明の同期転送モード／非同期転
送モード変換伝送路終端装置によれば、同期転送モード
信号の同期外れが検出されると、その同期外れ情報に基
づいて受信ポインタ処理部より警報信号を出力し、この
警報信号により同期転送モード信号を強制的に同期外れ
状態にするとともに、同期外れ状態にある同期転送モー
ド信号から抽出される非同期転送モードセルを廃棄する
こともできるので、この場合も、信号品質に信頼性のな
い非同期転送モードセルは本終端装置内に取り込まれ
ず、常に正確なデータ（非同期転送モードセル）に基づ
いて処理を継続することができる（請求項６）。
送モード変換伝送路終端装置によれば、同期転送モード
信号の同期外れが検出されると、その同期外れ情報に基
づいて受信ポインタ処理部より警報信号を出力し、この
警報信号により同期転送モード信号を強制的に同期外れ
状態にするとともに、同期外れ状態にある同期転送モー
ド信号から抽出される非同期転送モードセルを廃棄する
こともできるので、この場合も、信号品質に信頼性のな
い非同期転送モードセルは本終端装置内に取り込まれ
ず、常に正確なデータ（非同期転送モードセル）に基づ
いて処理を継続することができる（請求項６）。
【０２６６】ところで、この場合も、上述の非同期転送
モードセル同期部では、ヘッダ誤り情報が複数回に渡っ
て受信され、完全に受信した同期転送モード信号の同期
が外れていることが検出された時点で、瞬時に受信した
同期転送モード信号が同期外れである旨の信号が出力さ
れて、同期転送モード信号が強制的に同期外れ状態に設
定されるので、非同期転送モードセルの同期は確立せ
ず、確実に、信号品質に信頼性のない非同期転送モード
セルを本終端装置内に取り込まないようにすることがで
きる（請求項７）。
モードセル同期部では、ヘッダ誤り情報が複数回に渡っ
て受信され、完全に受信した同期転送モード信号の同期
が外れていることが検出された時点で、瞬時に受信した
同期転送モード信号が同期外れである旨の信号が出力さ
れて、同期転送モード信号が強制的に同期外れ状態に設
定されるので、非同期転送モードセルの同期は確立せ
ず、確実に、信号品質に信頼性のない非同期転送モード
セルを本終端装置内に取り込まないようにすることがで
きる（請求項７）。
【０２６７】また、上述の非同期転送モードセル廃棄判
定部では、警報信号，同期外れ情報，アイドルセル検出
情報及びビット誤り検出情報のいずれが検出されても、
セル廃棄信号保持部からセル廃棄信号が出力されて、信
号品質に信頼性のない非同期転送モードセルが廃棄され
るので、この場合も、より確実に、信号品質に信頼性の
ない非同期転送モードセルを廃棄して本終端装置内に取
り込まないようにすることができる（請求項８）。
定部では、警報信号，同期外れ情報，アイドルセル検出
情報及びビット誤り検出情報のいずれが検出されても、
セル廃棄信号保持部からセル廃棄信号が出力されて、信
号品質に信頼性のない非同期転送モードセルが廃棄され
るので、この場合も、より確実に、信号品質に信頼性の
ない非同期転送モードセルを廃棄して本終端装置内に取
り込まないようにすることができる（請求項８）。
【０２６８】なお、上述の同期転送モード／非同期転送
モード変換伝送路終端装置も、非同期転送モードセル抽
出部において、受信同期転送モード処理部の受信ポイン
タ処理部から警報信号を受けると、強制的に受信した同
期転送モード信号が同期外れであるとする処理及び強制
的にセル廃棄信号を出力する処理のいずれかを少なくと
も実行するようにしても、確実に信号品質に信頼性のな
い非同期転送モードセルを本終端装置内に取り込まない
ようにすることができる（請求項９）。
モード変換伝送路終端装置も、非同期転送モードセル抽
出部において、受信同期転送モード処理部の受信ポイン
タ処理部から警報信号を受けると、強制的に受信した同
期転送モード信号が同期外れであるとする処理及び強制
的にセル廃棄信号を出力する処理のいずれかを少なくと
も実行するようにしても、確実に信号品質に信頼性のな
い非同期転送モードセルを本終端装置内に取り込まない
ようにすることができる（請求項９）。
【０２６９】さらに、本発明の同期転送モード／非同期
転送モード変換伝送路終端装置によれば、受信同期転送
モード処理部の同期外れ検出部にて受信した同期転送モ
ード信号の同期外れが検出されると、受信同期転送モー
ド処理部のエラー情報検出部からモニタ部，送信同期転
送モード処理部のエラー情報挿入部への第２エラー情
報，第１エラー情報の転送がそれぞれ禁止されるので、
受信した同期転送モード信号の同期が外れている間の演
算結果に信頼性のない第１エラー情報，第２エラー情報
を転送することがなく、確実に、不要な伝送路の切り替
えを防止することができる（請求項１０，１３，１
７）。
転送モード変換伝送路終端装置によれば、受信同期転送
モード処理部の同期外れ検出部にて受信した同期転送モ
ード信号の同期外れが検出されると、受信同期転送モー
ド処理部のエラー情報検出部からモニタ部，送信同期転
送モード処理部のエラー情報挿入部への第２エラー情
報，第１エラー情報の転送がそれぞれ禁止されるので、
受信した同期転送モード信号の同期が外れている間の演
算結果に信頼性のない第１エラー情報，第２エラー情報
を転送することがなく、確実に、不要な伝送路の切り替
えを防止することができる（請求項１０，１３，１
７）。
【０２７０】なお、上述の受信同期転送モード処理部の
エラー情報検出部は、第１エラー情報（遠端ブロックエ
ラー情報）として、ライン遠端ブロックエラー情報又は
パス遠端ブロックエラー情報を検出するように構成し、
第２エラー情報（伝送路エラー情報）として、セクショ
ンエラー情報，ラインエラー情報又はパスエラー情報を
検出するように構成すれば、極めて容易に、且つ、確実
に上述のような不要な伝送路切替の防止を実現できる
（請求項１１，１２，１４〜１６）。
エラー情報検出部は、第１エラー情報（遠端ブロックエ
ラー情報）として、ライン遠端ブロックエラー情報又は
パス遠端ブロックエラー情報を検出するように構成し、
第２エラー情報（伝送路エラー情報）として、セクショ
ンエラー情報，ラインエラー情報又はパスエラー情報を
検出するように構成すれば、極めて容易に、且つ、確実
に上述のような不要な伝送路切替の防止を実現できる
（請求項１１，１２，１４〜１６）。
【図１】本発明の原理ブロック図である。
【図２】本発明の原理ブロック図である。
【図３】本発明の原理ブロック図である。
【図４】本発明の第１実施形態としての同期転送モード
／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端
装置の構成を示すブロック図である。
／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終端
装置の構成を示すブロック図である。
【図５】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終端
装置におけるＡＴＭセル同期部の構成を示すブロック図
である。
装置におけるＡＴＭセル同期部の構成を示すブロック図
である。
【図６】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終端
装置におけるＡＴＭセル同期部の詳細構成を示すブロッ
ク図である。
装置におけるＡＴＭセル同期部の詳細構成を示すブロッ
ク図である。
【図７】（ａ）〜（ｄ）はそれぞれ第１実施形態のＳＴ
Ｍ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル同期
部の動作を説明するためのタイムチャートである。
Ｍ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル同期
部の動作を説明するためのタイムチャートである。
【図８】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終端
装置におけるＡＴＭセル廃棄判定部の構成を示すブロッ
ク図である。
装置におけるＡＴＭセル廃棄判定部の構成を示すブロッ
ク図である。
【図９】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終端
装置におけるＡＴＭセル廃棄判定部の詳細構成を示すブ
ロック図である。
装置におけるＡＴＭセル廃棄判定部の詳細構成を示すブ
ロック図である。
【図１０】（ａ）〜（ｃ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
【図１１】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＦｉＦｏ書込部の構成を示すブロック図
である。
端装置におけるＦｉＦｏ書込部の構成を示すブロック図
である。
【図１２】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＦｉＦｏ書込部の詳細構成を示すブロッ
ク図である。
端装置におけるＦｉＦｏ書込部の詳細構成を示すブロッ
ク図である。
【図１３】（ａ）〜（ｌ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＦｉＦｏ書込
部の動作を説明するためのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＦｉＦｏ書込
部の動作を説明するためのタイムチャートである。
【図１４】（ａ）〜（ｋ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＦｉＦｏ書込
部の詳細動作を説明するためのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＦｉＦｏ書込
部の詳細動作を説明するためのタイムチャートである。
【図１５】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＦｉＦｏ書込部の変形例を示すブロック
図である。
端装置におけるＦｉＦｏ書込部の変形例を示すブロック
図である。
【図１６】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
【図１７】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図１８】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図１９】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図２０】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図２１】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
【図２２】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図２３】（ａ）〜（ｈ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図２４】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
【図２５】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図２６】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図２７】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図２８】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図２９】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の構成を示すブロック図である。
【図３０】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
端装置におけるエラー情報検出部，エラー情報挿入部の
要部の詳細構成を示すブロック図である。
【図３１】（ａ）〜（ｈ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部，エラー情報挿入部の要部の動作を説明するための
タイムチャートである。
【図３２】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図３３】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図３４】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図３５】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図３６】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図３７】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図３８】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図３９】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図４０】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図４１】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図４２】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図４３】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図４４】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図４５】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図４６】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図４７】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図４８】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図４９】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図５０】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図５１】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図５２】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図５３】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの構成を示すブロック図である。
【図５４】第１実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
端装置におけるエラー情報検出部の要部，パフォーマン
スモニタの詳細構成を示すブロック図である。
【図５５】（ａ）〜（ｇ）はそれぞれ第１実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるエラー情報検
出部の要部，パフォーマンスモニタの動作を説明するた
めのタイムチャートである。
【図５６】本発明の第２実施形態としての同期転送モー
ド／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終
端装置の構成を示すブロック図である。
ド／非同期転送モード（ＳＴＭ／ＡＴＭ）変換伝送路終
端装置の構成を示すブロック図である。
【図５７】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置における受信ポインタ処理部の構成を示すブロッ
ク図である。
端装置における受信ポインタ処理部の構成を示すブロッ
ク図である。
【図５８】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置における受信ポインタ処理部の詳細構成を示すブ
ロック図である。
端装置における受信ポインタ処理部の詳細構成を示すブ
ロック図である。
【図５９】（ａ）〜（ｅ）はそれぞれ第２実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置における受信ポインタ
処理部の動作を説明するためのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置における受信ポインタ
処理部の動作を説明するためのタイムチャートである。
【図６０】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＡＴＭセル同期部の構成を示すブロック
図である。
端装置におけるＡＴＭセル同期部の構成を示すブロック
図である。
【図６１】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＡＴＭセル同期部の詳細構成を示すブロ
ック図である。
端装置におけるＡＴＭセル同期部の詳細構成を示すブロ
ック図である。
【図６２】（ａ）〜（ｎ）はそれぞれ第２実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル同
期部の動作を説明するためのタイムチャートである。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル同
期部の動作を説明するためのタイムチャートである。
【図６３】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＡＴＭセル廃棄判定部の構成を示すブロ
ック図である。
端装置におけるＡＴＭセル廃棄判定部の構成を示すブロ
ック図である。
【図６４】第２実施形態のＳＴＭ／ＡＴＭ変換伝送路終
端装置におけるＡＴＭセル廃棄判定部の詳細構成を示す
ブロック図である。
端装置におけるＡＴＭセル廃棄判定部の詳細構成を示す
ブロック図である。
【図６５】（ａ）〜（ｌ）はそれぞれ第２実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
【図６６】（ａ）〜（ｊ）はそれぞれ第２実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
【図６７】（ａ）〜（ｊ）はそれぞれ第２実施形態のＳ
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
ＴＭ／ＡＴＭ変換伝送路終端装置におけるＡＴＭセル廃
棄判定部の動作を説明するためのタイムチャートであ
る。
【図６８】一般的な同期転送モード／非同期転送モード
（ＳＴＭ／ＡＴＭ）変換伝送路終端装置の構成を示すブ
ロック図である。
（ＳＴＭ／ＡＴＭ）変換伝送路終端装置の構成を示すブ
ロック図である。
【図６９】（ａ）〜（ｃ）はそれぞれ一般的なＳＴＭフ
レームのフォーマットの一例を説明するための図であ
る。
レームのフォーマットの一例を説明するための図であ
る。
１ 同期転送モード／非同期転送モード（ＳＴＭ／ＡＴ
Ｍ）変換伝送路終端装置 ２ 受信同期転送モード処理部（受信ＳＴＭ処理部） ３ 非同期転送モードセル抽出部（ＡＴＭセル抽出部） ４ 非同期転送モードスイッチ部（ＡＴＭスイッチ：Ａ
ＴＭ−ＳＷ） ５ 非同期転送モードセル挿入部（ＡＴＭセル挿入部） ６ 送信同期転送モード処理部（送信ＳＴＭ処理部） ７ 加入者端末 ８ セクションオーバヘッド（ＳＯＨ） ９ パスオーバヘッド（ＰＯＨ） １０ ペイ・ロード（情報フィールド） １１ ＡＴＭセル １１ａ ヘッダ部 １１ｂ データ部（情報フィールド） １２，１２′ ＡＴＭセルデータ ２１ 同期外れ検出部（ＳＴＭ同期部） ２１Ａ デスクランブル(DSCR)処理部 ２２，２５ 受信ポインタ処理部 ２３ エラー情報検出部 ２３Ａ 受信セクションオーバヘッド（ＳＯＨ）抽出部 ２３Ｂ 受信パスオーバヘッド（ＰＯＨ）抽出部 ２３Ｃ Ｂ１バイト処理部 ２３Ｃ−１ Ｂ１バイト処理部(B1-BiP) ２３Ｃ−２ Ｂ１バイトカウント(B1CV)値検出部 ２３Ｄ Ｂ２バイト処理部 ２３Ｄ−１ Ｂ２バイト演算処理部(B2-BiP) ２３Ｄ−２ ライン遠端ブロックエラー情報(L-FEBE)検
出部 ２３Ｄ−３ Ｂ２バイトカウント(B2CV)値検出部 ２３Ｅ Ｂ３バイト処理部 ２３Ｅ−１ Ｂ３バイト演算処理部(B3-BiP) ２３Ｅ−２ パス遠端ブロックエラー情報(P-FEBE)検出
部 ２３Ｅ−３ Ｂ３バイトカウント(B3CV)値検出部 ２４ モニタ部〔マイコンインタフェース処理部（パフ
ォーマンスモニタ）〕 ２５Ａ ポインタ処理部 ２５Ｂ 主信号／ＡＩＳ変換タイミング生成部 ２５Ｃ ＡＩＳ変換部 ３１ ヘッダ誤り情報演算部（ＨＥＣ演算部） ３２，３２′ 非同期転送モードセル同期部（ＡＴＭセ
ル同期部） ３２Ａ ＨＥＣ演算結果判定部 ３２Ｂ 同期保護部 ３２Ｃ ＡＴＭセルフレームカウンタ ３２Ｄ セル損失表示信号（ＯＣＤ）検出部 ３２Ｅ，３３Ｄ パス警報検出信号生成部 ３３，３３′ 非同期転送モードセル廃棄判定部（ＡＴ
Ｍセル廃棄判定部） ３３Ａ アイドルセル検出部 ３３Ｂ ビット誤り検出部 ３３Ｃ 廃棄信号保持部 ３４ メモリ部（ＦｉＦｏメモリ） ３５，３５′ メモリ書き込み制御部（ＦｉＦｏ書込
部） ３５Ａ 読出アドレス監視部 ３５Ｂ 書込アドレスカウンタ制御部 ３５Ｃ 書込アドレスカウンタ部 ３５Ｄ 書込セル番号カウンタ部 ３６ メモリ読み出し制御部（ＦｉＦｏ読出部） ６１ エラー情報挿入部 ６１Ａ 送信パスオーバヘッド（ＰＯＨ）挿入部 ６１Ｂ 送信ポインタ処理部 ６１Ｃ 送信セクションオーバヘッド（ＳＯＨ）挿入部 ６２ スクランブル(SCR) 処理部 ２３１Ｃ Ｂ１パリティ演算部 ２３１Ｄ Ｂ２パリティ演算部 ２３１Ｅ Ｂ３パリティ演算部 ２３２Ｃ Ｂ１パリティ演算結果保持レジスタ ２３２Ｄ Ｂ２パリティ演算結果保持レジスタ ２３２Ｅ Ｂ３パリティ演算結果保持レジスタ ２３３Ｃ〜２３３Ｅ，３２１Ｃ，３２５Ｂ〜３２７Ｂ，
３３２Ａ，３３１Ｂ，３５２Ｂ，３５３Ｂ，３５１Ｄ，
６１１ ＡＮＤゲート ２３４Ｃ〜２３４Ｅ 比較部 ２３５Ｃ〜２３５Ｅ バイナリ変換部 ２３６Ｃ Ｂ１バイトカウント値保持レジスタ ２３６Ｄ ライン遠端ブロックエラー情報保持レジスタ ２３６Ｅ パス遠端ブロックエラー情報保持レジスタ ２３７Ｃ〜２３７Ｅ，２３８Ｃ〜２３８Ｅ，２４２，２
４４，３２１Ｂ，３５２Ｂ，６１２，６１４ １入力反
転型のＡＮＤゲート（論理積演算素子） ２３９Ｄ Ｂ２バイトカウント値保持レジスタ ２３９Ｅ Ｂ３バイトカウント値保持レジスタ ２４１ 加算部（ＡＤＤ） ２４３ 積算保持レジスタ ２５１，２５３，２５４，３２１Ｅ，３２３Ｅ，３２８
Ｂ，３３１Ｃ，３３１Ｄ，３３３Ｄ，３５１Ｂ，６１３
ＯＲゲート（論理和演算素子） ２５２，３２２Ｅ，３３２Ｃ，３３２Ｄ フリップフロ
ップ（ＦＦ）回路 ３２１Ａ ＮＯＲゲート（否定論理和演算素子） ３２１Ｄ Ｊ−Ｋフリップフロップ回路 ３２２Ｂ，３２４Ｃ 反転ゲート（ＩＮＶ） ３２２Ｃ フレームカウンタ ３２３Ｂ 非同期状態判定部（ＮＧ×６） ３２３Ｃ，３５２Ｃ，３５３Ｄ デコーダ ３２４Ｂ 同期状態判定部（ＯＫ×６） ３３１Ａ ４段フリップフロップ（ＦＦ）回路 ３３２Ｂ ビット誤り検出器 ３３３Ａ アイドルセルパターン検出部 ３５１Ｃ ５３進カウンタ ３５２Ｄ ４進カウンタ
Ｍ）変換伝送路終端装置 ２ 受信同期転送モード処理部（受信ＳＴＭ処理部） ３ 非同期転送モードセル抽出部（ＡＴＭセル抽出部） ４ 非同期転送モードスイッチ部（ＡＴＭスイッチ：Ａ
ＴＭ−ＳＷ） ５ 非同期転送モードセル挿入部（ＡＴＭセル挿入部） ６ 送信同期転送モード処理部（送信ＳＴＭ処理部） ７ 加入者端末 ８ セクションオーバヘッド（ＳＯＨ） ９ パスオーバヘッド（ＰＯＨ） １０ ペイ・ロード（情報フィールド） １１ ＡＴＭセル １１ａ ヘッダ部 １１ｂ データ部（情報フィールド） １２，１２′ ＡＴＭセルデータ ２１ 同期外れ検出部（ＳＴＭ同期部） ２１Ａ デスクランブル(DSCR)処理部 ２２，２５ 受信ポインタ処理部 ２３ エラー情報検出部 ２３Ａ 受信セクションオーバヘッド（ＳＯＨ）抽出部 ２３Ｂ 受信パスオーバヘッド（ＰＯＨ）抽出部 ２３Ｃ Ｂ１バイト処理部 ２３Ｃ−１ Ｂ１バイト処理部(B1-BiP) ２３Ｃ−２ Ｂ１バイトカウント(B1CV)値検出部 ２３Ｄ Ｂ２バイト処理部 ２３Ｄ−１ Ｂ２バイト演算処理部(B2-BiP) ２３Ｄ−２ ライン遠端ブロックエラー情報(L-FEBE)検
出部 ２３Ｄ−３ Ｂ２バイトカウント(B2CV)値検出部 ２３Ｅ Ｂ３バイト処理部 ２３Ｅ−１ Ｂ３バイト演算処理部(B3-BiP) ２３Ｅ−２ パス遠端ブロックエラー情報(P-FEBE)検出
部 ２３Ｅ−３ Ｂ３バイトカウント(B3CV)値検出部 ２４ モニタ部〔マイコンインタフェース処理部（パフ
ォーマンスモニタ）〕 ２５Ａ ポインタ処理部 ２５Ｂ 主信号／ＡＩＳ変換タイミング生成部 ２５Ｃ ＡＩＳ変換部 ３１ ヘッダ誤り情報演算部（ＨＥＣ演算部） ３２，３２′ 非同期転送モードセル同期部（ＡＴＭセ
ル同期部） ３２Ａ ＨＥＣ演算結果判定部 ３２Ｂ 同期保護部 ３２Ｃ ＡＴＭセルフレームカウンタ ３２Ｄ セル損失表示信号（ＯＣＤ）検出部 ３２Ｅ，３３Ｄ パス警報検出信号生成部 ３３，３３′ 非同期転送モードセル廃棄判定部（ＡＴ
Ｍセル廃棄判定部） ３３Ａ アイドルセル検出部 ３３Ｂ ビット誤り検出部 ３３Ｃ 廃棄信号保持部 ３４ メモリ部（ＦｉＦｏメモリ） ３５，３５′ メモリ書き込み制御部（ＦｉＦｏ書込
部） ３５Ａ 読出アドレス監視部 ３５Ｂ 書込アドレスカウンタ制御部 ３５Ｃ 書込アドレスカウンタ部 ３５Ｄ 書込セル番号カウンタ部 ３６ メモリ読み出し制御部（ＦｉＦｏ読出部） ６１ エラー情報挿入部 ６１Ａ 送信パスオーバヘッド（ＰＯＨ）挿入部 ６１Ｂ 送信ポインタ処理部 ６１Ｃ 送信セクションオーバヘッド（ＳＯＨ）挿入部 ６２ スクランブル(SCR) 処理部 ２３１Ｃ Ｂ１パリティ演算部 ２３１Ｄ Ｂ２パリティ演算部 ２３１Ｅ Ｂ３パリティ演算部 ２３２Ｃ Ｂ１パリティ演算結果保持レジスタ ２３２Ｄ Ｂ２パリティ演算結果保持レジスタ ２３２Ｅ Ｂ３パリティ演算結果保持レジスタ ２３３Ｃ〜２３３Ｅ，３２１Ｃ，３２５Ｂ〜３２７Ｂ，
３３２Ａ，３３１Ｂ，３５２Ｂ，３５３Ｂ，３５１Ｄ，
６１１ ＡＮＤゲート ２３４Ｃ〜２３４Ｅ 比較部 ２３５Ｃ〜２３５Ｅ バイナリ変換部 ２３６Ｃ Ｂ１バイトカウント値保持レジスタ ２３６Ｄ ライン遠端ブロックエラー情報保持レジスタ ２３６Ｅ パス遠端ブロックエラー情報保持レジスタ ２３７Ｃ〜２３７Ｅ，２３８Ｃ〜２３８Ｅ，２４２，２
４４，３２１Ｂ，３５２Ｂ，６１２，６１４ １入力反
転型のＡＮＤゲート（論理積演算素子） ２３９Ｄ Ｂ２バイトカウント値保持レジスタ ２３９Ｅ Ｂ３バイトカウント値保持レジスタ ２４１ 加算部（ＡＤＤ） ２４３ 積算保持レジスタ ２５１，２５３，２５４，３２１Ｅ，３２３Ｅ，３２８
Ｂ，３３１Ｃ，３３１Ｄ，３３３Ｄ，３５１Ｂ，６１３
ＯＲゲート（論理和演算素子） ２５２，３２２Ｅ，３３２Ｃ，３３２Ｄ フリップフロ
ップ（ＦＦ）回路 ３２１Ａ ＮＯＲゲート（否定論理和演算素子） ３２１Ｄ Ｊ−Ｋフリップフロップ回路 ３２２Ｂ，３２４Ｃ 反転ゲート（ＩＮＶ） ３２２Ｃ フレームカウンタ ３２３Ｂ 非同期状態判定部（ＮＧ×６） ３２３Ｃ，３５２Ｃ，３５３Ｄ デコーダ ３２４Ｂ 同期状態判定部（ＯＫ×６） ３３１Ａ ４段フリップフロップ（ＦＦ）回路 ３３２Ｂ ビット誤り検出器 ３３３Ａ アイドルセルパターン検出部 ３５１Ｃ ５３進カウンタ ３５２Ｄ ４進カウンタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下野 裕行 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 橋詰 雅美 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 酒井 敏晴 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 山口 知之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (17)
- 【請求項１】 同期転送モード伝送路を終端して、非同
期転送モードでの交換処理を行なう同期転送モード／非
同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部をそ
なえるとともに、 該非同期転送モードセル抽出部が、 非同期転送モードセルのヘッダ誤り情報を演算により求
めるヘッダ誤り情報演算部と、 該ヘッダ誤り情報演算部からのヘッダ誤り情報に基づい
て受信した同期転送モード信号の同期状態を判定すると
ともに、該受信同期転送モード処理部の該同期外れ検出
部で検出された同期外れ情報を受けると強制的に受信し
た同期転送モード信号が同期外れである旨の信号を出力
する非同期転送モードセル同期部と、 該非同期転送モードセル同期部からの同期判定情報を受
けて非同期転送モードセルを廃棄するか否かを判定する
とともに、該受信同期転送モード処理部の該同期外れ検
出部で検出された同期外れ情報を受けると強制的にセル
廃棄信号を出力する非同期転送モードセル廃棄判定部
と、 受信した同期転送モード信号情報を持った非同期転送モ
ードセルを順次記憶するメモリ部と、 該非同期転送モードセル同期部及び該非同期転送モード
セル廃棄判定部からの出力に基づいて非同期転送モード
セルを該メモリ部に書き込むための制御を行なうととも
に、該受信同期転送モード処理部の該同期外れ検出部で
検出された同期外れ情報を受けると強制的に非同期転送
モードセルの該メモリ部への書き込みを禁止するメモリ
書き込み制御部と、 該メモリ部に記憶されている非同期転送モードセル情報
を読み出して該非同期転送モードスイッチ部へ出力する
ための制御を行なうメモリ読み出し制御部とをそなえて
構成されていることを特徴とする、同期転送モード／非
同期転送モード変換伝送路終端装置。 - 【請求項２】 該非同期転送モードセル同期部が、該ヘ
ッダ誤り情報演算部からのヘッダ誤り情報を複数回に渡
って受けることにより、同期又は同期外れである旨の信
号を出力する同期保護部をそなえ、該同期保護部に、該
受信同期転送モード処理部の該同期外れ検出部で検出さ
れた同期外れ情報を受けると強制的に受信した同期転送
モード信号が同期外れである旨の信号を出力する回路部
が付加されていることを特徴とする、請求項１記載の同
期転送モード／非同期転送モード変換伝送路終端装置。 - 【請求項３】 該非同期転送モードセル廃棄判定部が、
非同期転送モードセルデータからアイドルセルを検出す
るアイドルセル検出部と、該ヘッダ誤り情報演算部から
のヘッダ誤り情報からビット誤りを検出するビット誤り
検出部とをそなえるとともに、該非同期転送モードセル
同期部からの同期判定情報，該受信同期転送モード処理
部の該同期外れ検出部で検出された同期外れ情報，該ア
イドルセル検出部からのアイドルセル検出情報，該ビッ
ト誤り検出部からのビット誤り検出情報を保持するセル
廃棄信号保持部をそなえて構成されていることを特徴と
する、請求項１記載の同期転送モード／非同期転送モー
ド変換伝送路終端装置。 - 【請求項４】 該メモリ書き込み制御部が、該メモリ部
への書き込みアドレスを計数する書き込みアドレスカウ
ンタ部と、該非同期転送モードセル同期部及び該非同期
転送モードセル廃棄判定部からの出力に基づいて該書き
込みアドレスカウンタ部を制御する書き込みアドレスカ
ウンタ制御部とをそなえ、該アドレスカウンタ制御部
が、該受信同期転送モード処理部の該同期外れ検出部で
検出された同期外れ情報を受けると強制的に非同期転送
モードセルの該メモリ部への書き込みを禁止すべく該ア
ドレスカウンタ部を制御するように構成されていること
を特徴とする、請求項１記載の同期転送モード／非同期
転送モード変換伝送路終端装置。 - 【請求項５】 同期転送モード伝送路を終端して、非同
期転送モードでの交換処理を行なう同期転送モード／非
同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部をそ
なえるとともに、 該非同期転送モードセル抽出部が、該受信同期転送モー
ド処理部の該同期外れ検出部で検出された同期外れ情報
を受けると、強制的に受信した同期転送モード信号が同
期外れであるとする処理，強制的にセル廃棄信号を出力
する処理及び強制的に非同期転送モードセルのメモリ部
への書き込みを禁止する処理のいずれかを少なくとも実
行するように構成されていることを特徴とする、同期転
送モード／非同期転送モード変換伝送路終端装置。 - 【請求項６】 同期転送モード伝送路を終端して、非同
期転送モードでの交換処理を行なう同期転送モード／非
同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、同期転送
モード伝送路へ同期転送モード信号を送信する送信同期
転送モード処理部とをそなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部と、
受信した同期転送モード信号のオーバヘッド情報のうち
のポインタ情報に対して所要の処理を施すとともに該同
期外れ検出部で検出された同期外れ情報に基づいて警報
信号を出力する受信ポインタ処理部とをそなえるととも
に、 該非同期転送モードセル抽出部が、 非同期転送モードセルのヘッダ誤り情報を演算により求
めるヘッダ誤り情報演算部と、 該ヘッダ誤り情報演算部からのヘッダ誤り情報に基づい
て受信した同期転送モード信号の同期状態を判定すると
ともに、該受信同期転送モード処理部の該受信ポインタ
処理部からの警報信号を受けると強制的に受信した同期
転送モード信号が同期外れである旨の信号を出力する非
同期転送モードセル同期部と、 該非同期転送モードセル同期部からの同期判定情報を受
けて非同期転送モードセルを廃棄するか否かを判定する
とともに、該受信同期転送モード処理部の該受信ポイン
タ処理部からの警報信号を受けると強制的にセル廃棄信
号を出力する非同期転送モードセル廃棄判定部と、 受信した同期転送モード信号情報を持った非同期転送モ
ードセルを順次記憶するメモリ部と、 該非同期転送モードセル同期部及び該非同期転送モード
セル廃棄判定部からの出力に基づいて非同期転送モード
セルを該メモリ部に書き込むための制御を行なうメモリ
書き込み制御部と、 該メモリ部に記憶されている非同期転送モードセル情報
を読み出して該非同期転送モードスイッチ部へ出力する
ための制御を行なうメモリ読み出し制御部とをそなえて
構成されていることを特徴とする、同期転送モード／非
同期転送モード変換伝送路終端装置。 - 【請求項７】 該非同期転送モードセル同期部が、該ヘ
ッダ誤り情報演算部からのヘッダ誤り情報を複数回に渡
って受けることにより、同期又は同期外れである旨の信
号を出力する同期保護部をそなえ、該同期保護部に、該
受信同期転送モード処理部の該受信ポインタ処理部から
の警報信号を受けると強制的に受信した同期転送モード
信号が同期外れである旨の信号を出力する回路部が付加
されていることを特徴とする、請求項６記載の同期転送
モード／非同期転送モード変換伝送路終端装置。 - 【請求項８】 該非同期転送モードセル廃棄判定部が、
非同期転送モードセルデータからアイドルセルを検出す
るアイドルセル検出部と、該ヘッダ誤り情報演算部から
のヘッダ誤り情報からビット誤りを検出するビット誤り
検出部とをそなえるとともに、該非同期転送モードセル
同期部からの同期判定情報，該受信同期転送モード処理
部の該受信ポインタ処理部からの警報信号，該アイドル
セル検出部からのアイドルセル検出情報，該ビット誤り
検出部からのビット誤り検出情報を保持するセル廃棄信
号保持部をそなえて構成されていることを特徴とする、
請求項６記載の同期転送モード／非同期転送モード変換
伝送路終端装置。 - 【請求項９】 同期転送モード伝送路を終端して、非同
期転送モードでの交換処理を行なう同期転送モード／非
同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部と、
受信した同期転送モード信号のオーバヘッド情報のうち
のポインタ情報に対して所要の処理を施すとともに該同
期外れ検出部で検出された同期外れ情報に基づいて警報
信号を出力する受信ポインタ処理部とをそなえるととも
に、 該非同期転送モードセル抽出部が、該受信同期転送モー
ド処理部の該受信ポインタ処理部から警報信号を受ける
と、強制的に受信した同期転送モード信号が同期外れで
あるとする処理及び強制的にセル廃棄信号を出力する処
理のいずれかを少なくとも実行するように構成されてい
ることを特徴とする、同期転送モード／非同期転送モー
ド変換伝送路終端装置。 - 【請求項１０】 同期転送モード伝送路を終端して、非
同期転送モードでの交換処理を行なう同期転送モード／
非同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部と、
受信した同期転送モード信号からエラー情報を検出する
エラー情報検出部とをそなえるとともに、 該送信同期転送モード処理部が、該受信同期転送モード
処理部の該エラー情報検出部からのエラー情報を挿入し
て伝送路切替のための情報を提供するエラー情報挿入部
をそなえ、 該受信同期転送モード処理部の該エラー情報検出部が、
該同期外れ検出部からの同期外れ情報を受けると、該送
信同期転送モード処理部の該エラー情報挿入部へのエラ
ー情報の転送を禁止するように構成されていることを特
徴とする、同期転送モード／非同期転送モード変換伝送
路終端装置。 - 【請求項１１】 該受信同期転送モード処理部の該エラ
ー情報検出部が、ライン遠端ブロックエラー情報を検出
するように構成されていることを特徴とする、請求項１
０記載の同期転送モード／非同期転送モード変換伝送路
終端装置。 - 【請求項１２】 該受信同期転送モード処理部の該エラ
ー情報検出部が、パス遠端ブロックエラー情報を検出す
るように構成されていることを特徴とする、請求項１０
記載の同期転送モード／非同期転送モード変換伝送路終
端装置。 - 【請求項１３】 同期転送モード伝送路を終端して、非
同期転送モードでの交換処理を行なう同期転送モード／
非同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部と、
受信した同期転送モード信号からエラー情報を検出する
エラー情報検出部と、該エラー情報検出部で検出された
エラー情報をモニタして伝送路切替のための情報を提供
するモニタ部とをそなえ、 該受信同期転送モード処理部の該エラー情報検出部が、
該同期外れ検出部からの同期外れ情報を受けると、該モ
ニタ部へのエラー情報の転送を禁止するように構成され
ていることを特徴とする、同期転送モード／非同期転送
モード変換伝送路終端装置。 - 【請求項１４】 該受信同期転送モード処理部の該エラ
ー情報検出部が、セクションエラー情報を検出するよう
に構成されていることを特徴とする、請求項１３記載の
同期転送モード／非同期転送モード変換伝送路終端装
置。 - 【請求項１５】 該受信同期転送モード処理部の該エラ
ー情報検出部が、ラインエラー情報を検出するように構
成されていることを特徴とする、請求項１３記載の同期
転送モード／非同期転送モード変換伝送路終端装置。 - 【請求項１６】 該受信同期転送モード処理部の該エラ
ー情報検出部が、パスエラー情報を検出するように構成
されていることを特徴とする、請求項１３記載の同期転
送モード／非同期転送モード変換伝送路終端装置。 - 【請求項１７】 同期転送モード伝送路を終端して、非
同期転送モードでの交換処理を行なう同期転送モード／
非同期転送モード変換伝送路終端装置において、 該同期転送モード伝送路から送られてくる同期転送モー
ド信号を受信し、該同期転送モード信号に含まれるオー
バヘッド情報に対して所要の処理を施す受信同期転送モ
ード処理部と、 該受信同期転送モード処理部で処理された後の信号に基
づいて非同期転送モードセルを抽出する非同期転送モー
ドセル抽出部と、 該非同期転送モードセル抽出部からの信号について交換
処理を施す非同期転送モードスイッチ部と、 該非同期転送モードスイッチ部からの信号について同期
転送モードセルを挿入する非同期転送モードセル挿入部
と、 該非同期転送モードセル挿入部からの信号について、オ
ーバヘッド情報に対する所要の処理を施して、該同期転
送モード伝送路又は他の同期転送モード伝送路へ同期転
送モード信号を送信する送信同期転送モード処理部とを
そなえ、 該受信同期転送モード処理部が、受信した同期転送モー
ド信号から同期外れ情報を検出する同期外れ検出部と、
受信した同期転送モード信号から遠端ブロックエラー情
報からなる第１エラー情報並びに受信した同期転送モー
ド信号から伝送路エラー情報からなる第２エラー情報を
検出するエラー情報検出部と、該エラー情報検出部で検
出された該第２エラー情報をモニタして伝送路切替のた
めの情報を提供するモニタ部とをそなえるとともに、 該送信同期転送モード処理部が、該受信同期転送モード
処理部の該エラー情報検出部からの該第１エラー情報を
挿入して伝送路切替のための情報を提供するエラー情報
挿入部をそなえ、 該受信同期転送モード処理部の該エラー情報検出部が、
該同期外れ検出部からの同期外れ情報を受けると、該送
信同期転送モード処理部の該エラー情報挿入部への該第
１エラー情報の転送を禁止するとともに、該モニタ部へ
の該第２エラー情報の転送を禁止するように構成されて
いることを特徴とする、同期転送モード／非同期転送モ
ード変換伝送路終端装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021522A JPH09214518A (ja) | 1996-02-07 | 1996-02-07 | 同期転送モード／非同期転送モード変換伝送路終端装置 |
| US08/790,216 US5920563A (en) | 1996-02-07 | 1997-02-01 | Synchronous transfer mode/asynchronous transfer mode converting transmission path terminating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021522A JPH09214518A (ja) | 1996-02-07 | 1996-02-07 | 同期転送モード／非同期転送モード変換伝送路終端装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214518A true JPH09214518A (ja) | 1997-08-15 |
Family
ID=12057294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021522A Withdrawn JPH09214518A (ja) | 1996-02-07 | 1996-02-07 | 同期転送モード／非同期転送モード変換伝送路終端装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5920563A (ja) |
| JP (1) | JPH09214518A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6298065B1 (en) * | 1997-08-29 | 2001-10-02 | Lucent Technologies Inc. | Method for multi-mode operation of a subscriber line card in a telecommunications system |
| GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
| JPH1188355A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 伝送セルの通過制御方法および装置 |
| JP2000069022A (ja) * | 1998-08-20 | 2000-03-03 | Fujitsu Ltd | 回線終端装置 |
| JP2001197052A (ja) * | 2000-01-13 | 2001-07-19 | Nec Corp | フレーム同期検出回路 |
| JP3487806B2 (ja) * | 2000-05-17 | 2004-01-19 | 日本電気株式会社 | ２重化ａａｌ１装置及びそれに用いる同期化方法 |
| JP3530176B2 (ja) * | 2001-03-23 | 2004-05-24 | 株式会社東芝 | ノード装置および状態通知情報取得方法 |
| US7428694B2 (en) | 2004-03-02 | 2008-09-23 | Stmicroelectronics S.A. | Device for protection against error injection into a synchronous flip-flop of an elementary logic module |
| BR122017021988B1 (pt) * | 2004-03-04 | 2019-04-24 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Método para a comutação de modo de um terminal de comunicação móvel multibanda multimodo |
| EP1932271A4 (en) * | 2005-10-05 | 2015-03-11 | Nokia Corp | TRANSPARENT AVAL SYNCHRONIZATION CHANNELS FOR COMMON CHANNEL USERS |
| JP4699913B2 (ja) * | 2006-02-14 | 2011-06-15 | 富士通株式会社 | 無瞬断切り替え装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341376A (en) * | 1990-07-27 | 1994-08-23 | Nec Corporation | ATM cell format conversion system |
| JP2682275B2 (ja) * | 1990-07-27 | 1997-11-26 | 日本電気株式会社 | Ａｔｍセルフォーマット変換方法及びａｔｍセルフォーマット変換装置 |
| JP2933479B2 (ja) * | 1993-12-16 | 1999-08-16 | 日本電気株式会社 | デジタル信号伝送装置 |
| US5428609A (en) * | 1994-01-03 | 1995-06-27 | At&T Corp. | STM-to-ATM converters |
| US5623491A (en) * | 1995-03-21 | 1997-04-22 | Dsc Communications Corporation | Device for adapting narrowband voice traffic of a local access network to allow transmission over a broadband asynchronous transfer mode network |
-
1996
- 1996-02-07 JP JP8021522A patent/JPH09214518A/ja not_active Withdrawn
-
1997
- 1997-02-01 US US08/790,216 patent/US5920563A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5920563A (en) | 1999-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916743B2 (ja) | Ａｔｍセル境界識別装置及び方法 | |
| JP2892180B2 (ja) | Ａｔｍクロスコネクト装置の監視方式 | |
| US5848067A (en) | AAL1 processing method and apparatus for parallelly executing sequence number processing and pointer comparison processing in ATM cell disassembly apparatus | |
| EP0872085B1 (en) | Synchronizing the transmission of data via a two-way link | |
| JP2732759B2 (ja) | フレーム同期制御方式 | |
| JPH09214518A (ja) | 同期転送モード／非同期転送モード変換伝送路終端装置 | |
| US5875177A (en) | Path test system for ATM switch | |
| CA2103129A1 (en) | Asynchronous transfer mode (atm) payload synchronizer | |
| JP2001308863A (ja) | インタフェース装置 | |
| JPH05252184A (ja) | バーチャルパス接続装置およびバーチャルパストレース方法 | |
| US6611928B1 (en) | Homo-code continuity proof testing device | |
| JPH11341015A (ja) | デ―タネットワ―クファブリック装置 | |
| JP3439649B2 (ja) | パストレースチェック方法および装置 | |
| US5796734A (en) | Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units | |
| JP2000324116A (ja) | フレーム同期方法およびフレーム同期回路 | |
| US7167477B2 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| JP2769012B2 (ja) | セル抜け誤配送検出および訂正方法 | |
| EP0405041B1 (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| JP3189271B2 (ja) | Ｓｄｈ伝送の故障時伝送路無瞬断切替システム及び方法 | |
| KR100428683B1 (ko) | 지에프피 수신 프레임의 경계식별 장치 및 그 방법 | |
| ITMI951607A1 (it) | Dispositivo e metodo per l'implementazione di funzioni di protocollo del livello di adattamento atm (aal) in una rete | |
| KR100252504B1 (ko) | 비동기전달모드통신시스템에서운용및유지보수셀처리장치 | |
| KR100255805B1 (ko) | 수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 장치 | |
| JP2737771B2 (ja) | Ａｔｍコネクション試験方式及びａｔｍコネクション試験方式の受信部 | |
| JPH04207243A (ja) | 運用保守セル送出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |