JP2001308863A - インタフェース装置 - Google Patents
インタフェース装置Info
- Publication number
- JP2001308863A JP2001308863A JP2000117886A JP2000117886A JP2001308863A JP 2001308863 A JP2001308863 A JP 2001308863A JP 2000117886 A JP2000117886 A JP 2000117886A JP 2000117886 A JP2000117886 A JP 2000117886A JP 2001308863 A JP2001308863 A JP 2001308863A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pointer
- payload
- format
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 99
- 239000000872 buffer Substances 0.000 claims description 139
- 238000001514 detection method Methods 0.000 claims description 26
- 238000003780 insertion Methods 0.000 claims description 24
- 230000037431 insertion Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 230000006727 cell loss Effects 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 101000921780 Solanum tuberosum Cysteine synthase Proteins 0.000 claims 1
- RPOCQUTXCSLYFJ-UHFFFAOYSA-N n-(4-ethylphenyl)-2-(2-methyl-3,5-dioxothiomorpholin-4-yl)acetamide Chemical compound C1=CC(CC)=CC=C1NC(=O)CN1C(=O)C(C)SCC1=O RPOCQUTXCSLYFJ-UHFFFAOYSA-N 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 457
- 208000011317 telomere syndrome Diseases 0.000 description 57
- 238000010586 diagram Methods 0.000 description 35
- 238000012937 correction Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 235000003642 hunger Nutrition 0.000 description 7
- 230000037351 starvation Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 5
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 102100027867 FH2 domain-containing protein 1 Human genes 0.000 description 3
- 101001060553 Homo sapiens FH2 domain-containing protein 1 Proteins 0.000 description 3
- 101000637828 Homo sapiens Protein SAAL1 Proteins 0.000 description 3
- 102100032017 Protein SAAL1 Human genes 0.000 description 3
- 241001504505 Troglodytes troglodytes Species 0.000 description 3
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100041595 Arabidopsis thaliana IREG3 gene Proteins 0.000 description 1
- 102100027617 DNA/RNA-binding protein KIN17 Human genes 0.000 description 1
- 101001008941 Homo sapiens DNA/RNA-binding protein KIN17 Proteins 0.000 description 1
- 101001012154 Homo sapiens Inverted formin-2 Proteins 0.000 description 1
- 102100030075 Inverted formin-2 Human genes 0.000 description 1
- 208000024609 Rothmund-Thomson syndrome type 2 Diseases 0.000 description 1
- 101100489624 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RTS1 gene Proteins 0.000 description 1
- 101100255674 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RTS3 gene Proteins 0.000 description 1
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000002603 single-photon emission computed tomography Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
立てれるようにする。 【解決手段】 フレームに多重された低速ビットレート
のデータブロックの先頭位置を示すオーバヘッドデータ
POTとペイロードSPEを少なくともセル化範囲と定め、セ
ル化範囲の先頭位置TOPを基準位置とする。セル化手段
23はセル化範囲のデータをセル化すると共に、基準位
置を特定するポインタを所定のセルに含ませる。すなわ
ち、セル化手段23は、(1) ポインタが存在すれば、第
1番目にSAR-PDUヘッダPDUHD、第2番目にポインタPTR、
以降にセル化範囲のデータUPDATを配列して1セルのペイ
ロード部を作成し、(2) ポインタが存在しなければ、第
1番目にSAR-PDUヘッダ、第2番目以降にセル化範囲のデ
ータを配列して1セルのペイロード部を作成する。
Description
ーション機能を備えたインタフェース装置に係わり、特
に、STS-N(Nは整数)等のディジタル伝送網とATM網間に
設けられ、ディジタル伝送網のフレームデータ(例えばS
TS-3データ)のうち不要な部分を削除し、必要なデータ
部分のみセル化してATM網に送出し、ATM網から受信した
セルよりディジタル伝送網のフレームフォーマット(STS
-3フレームフォーマット)に組み立ててディジタル伝送
網に送出するインタフェース装置に関する。
ービス網は図30に示すように、DS3やSTS-3,STS-12な
どの各端末CPE間を多重/分離装置MDX、ディジタルクロ
スコネクトシステムDCCS(digital cross connect syste
m)を介して光伝送路で接続して通信するようになってい
る。専用サービス網は通常の電話通信網などと異なり、
呼接続処理や呼切断処理が不要であり、ネットワークの
出入口が半固定的に決まっている。DCCSは方路切換、多
重/分離、フレームの挿入/抽出(add/drop)などの機能を
有しているが、交換機のようにダイナミックにルーチン
グする機能を有していない。このため、従来の専用サー
ビス網では網のメインテナンスにおいて問題があった。
例えば、(1) 特定の伝送路の品質が劣化し、あるいは障
害が発生して他の経路を使って端末間の方路を張り替え
たい場合、(2) 特定の方路のトラフィックが高くなって
ネットワークを増設した場合、網の張替、増設が容易に
行えない問題があった。
交換機で置き換えて、センタより直接指示、設定するこ
とにより、網の張替、増設が行える専用サービス網が要
望されている。図31はOC3のDCCSをATM交換機に置き換
える場合の概念図である。OC3の DCCSをATM交換機に置
き換えるには、スイッチ部ATM-SW、制御部CNTLの他に、
OC3のSONET光伝送路をATMスイッチにインターワーキン
グするインタフェース装置(STS-3 CES) INF1〜INF4が各
伝送路に必要である。各インタフェース装置INF1〜INF4
は回路エミュレーション(CE:Circuit Emulation)機能を
備えておりインタフェース装置INF1〜INF2は光伝送路か
ら受信したSTS-3のフレームデータをATMセルに変換し、
インタフェース装置INF3〜INF4はATMセルをSTS-3のフレ
ームフォーマットに組み立てて光伝送路に送出する。こ
のようなインタフェース装置にはSTS-N(Nは整数)のフレ
ームデータをATMセルに変換する場合、伝送帯域が小さ
くなるように変換してATM網に送出し、しかも、受信し
たセルより元のSTS-Nフレームフォーマットのデータを
組み立ててディジタル伝送路へ送出できるようにする必
要がある。これが本発明の第1の機能である。
ームフォーマットに組み立てて光伝送路に送信するイン
タフェース装置には、 (1) クロック乗せ替え (2) セル到着揺らぎの吸収 という2つの目的のために所定容量の受信バッファが配
置される。この受信バッファに、ATMセルの到着間隔
が想定されるだけ空いたとしても受信バッファが空にな
らず、ATMセルの到着間隔が想定されるだけ詰まった
としても受信バッファが溢れないように、イニシャルフ
ィルレベル(以下IFL)が設定される。この、IFLレベルが
変動して、受信バッファにスタベーション(Starvation)
やオーバフローが発生すると、情報の連続性を保持でき
なくなったり、セル廃棄が発生する。したがって、IFL
レベルがセル紛失、誤セル挿入、セル化け等が発生して
も変動しないように制御し、受信バッファにスタベーシ
ョン(Starvation)やオーバフローが発生しないようにす
る必要である。
くなるようにSTS-N(Nは整数)のフレームデータをATMセ
ルに変換でき、しかも、受信セルよりSTS-Nフレームフ
ォーマットを組み立てることができるようにすることで
ある。本発明の別の目的は、P-format cell(P-フォーマ
ットセル)が紛失しても、再生データが大量に失われな
いようにでき、しかも、受信バッファに設定したイニシ
ャルフィルレベルIFLがセル紛失、誤セル挿入、セル化
け等により変動しないようにしてスタベーションやオー
バフローが発生しないようにすることである。
ームに多重された低速ビットレートのデータブロックの
先頭位置を示すオーバヘッドデータ(ポインタ)とペイロ
ードを含むフレーム部分をセル化範囲と定め、セル化
範囲の所定位置を基準位置とするとき、該セル化範囲の
データをセル化すると共に、前記基準位置を特定する
ポインタを所定のセルに含ませる。以上のようにすれ
ば、オーバヘッドは後で必要になる部分のみセル化する
だけで良いため、伝送情報量を少なくでき伝送帯域を小
さくできる。又、フレームにおけるセル化範囲の所定位
置(例えば先頭位置)を特定するポインタをセルに含ませ
るため、受信側インタフェース装置は該ポインタを参照
して受信セルよりフレームを組み立てることができる。
ALタイプ1のセルペイロード部をATM網のクロックに同期
して受信バッファに格納し、ディジタル伝送路側のクロ
ックに同期して受信バッファより読み出すことによりク
ロックの乗せ替えを行う。又、受信バッファから読出さ
れたセルペイロードよりポインタを検出し、ポインタに
基づいてセル化範囲先頭位置を識別し、このセル化範囲
先頭位置に基づいて受信バッファから出力するデータを
用いてフレームを組み立てる。以上のようにすれば、イ
ンタフェース装置は、ポインタに基づいてフレームにお
けるセル化範囲、フレームにおける各バイト位置を認識
できるため、受信バッファより出力するデータより元の
フレームを組み立てることができる。
次のポインタが出現するタイミングを予測し、予測した
タイミングにおいてp-フォーマットセルが出現せず、該
タイミングにおけるセルがinvalid(無効)セルあるいは
ダミーセルであれば、該セルをP-フォーマットセルと判
定する。又、着目セルがシーケンスカウントSC=6のセ
ルあり、かつ、invalid(無効)セルあるいはダミーセル
であり、しかも、(SC=0〜7)の間に未だP-フォーマット
セルが検出されていない場合に該着目セルをP-フォーマ
ットセルと判定する。以上のようにすれば、セル紛失、
セル化け等によりP-フォーマットセルが紛失してもP-フ
ォーマットセルを生成することができ、受信バッファに
設定したイニシャルフィルレベルIFLが変動しないよう
にでき、スタベーションやオーバフローが発生しないよ
うにできる。
タイミングを予測し、予測したタイミングでP-formatセ
ルが紛失した時、該タイミングに基づいて所定のセルを
P-formatセルと判定するため、P-formatセル判定精度を
向上できる。このため、1サイクル(SC=0〜7)毎に正し
く p-formatセルを推定でき、P-formatセルを non p-fo
rmat セルと判断したり、non p-format セルをP-format
セルと判断して受信バッファのレベルIFLが変動するの
を防止でき、しかも、P-formatセルが紛失しても、所定
のセルをP-formatセルと推定するためP-formatセル 紛
失により再生データが大量に失われることがない。
したとき、P-formatセルである可能性の高いセル(ダミ
ーセル、invalid cell)をP-formatセルと推定する。こ
のため、1サイクル(SC=0〜7)毎に正しく p-formatセル
を推定できるため受信バッファのレベルIFLが変動する
のを防止でき、しかも、P-formatセルが紛失しても、所
定のセルをP-formatセルと推定するためP-formatセル
紛失により再生データが大量に失われることがない。
C値偶数セルがP-formatセルであるかチェックし、P-for
matセルが紛失したとき、SC=6のセルをP-formatセルで
あると推定する。このようにすれば、簡単な構成でP-fo
rmatセルを推定でき、STS-3、ATM網における帯域の一致
を確保することができる。
用できるが以下ではSTS-3フレームに適用する場合につ
いて説明する。図1はSTS-3のフレームフォーマット説
明図である。155.52MbpsのSTS-3フレームは50Mbpsの3つ
のSTS-1フレームを多重し、それにオーバヘッドを付加
したもので、9×270バイトで構成されている。最初の9
×9はオーバヘッド部OH、残りの9×261はペイロードSPE
で、オーバヘッドはセクションオーバヘッドSH、ライン
オーバヘッドLH及び9バイトのポインタPTで構成されて
いる。セクションオーバヘッドSHはフレーム同期信号や
中継セクションの誤り監視信号を伝送する部分であり、
ラインオーバヘッドLHは多重セクションの誤り監視信
号、多重セクションの状態信号(AIS/FERF;Alarm Indica
tion signal/Far End Receive Failure)を伝送する部分
であり、ポインタPTは多重した3つのSTS-1フレームの先
頭位置を示すもので、 STS-1に分離する際に使用する。
る場合、伝送帯域を小さくし、かつ、受信側で受信セル
より元のSTS-3フレームデータを構築できるようにする
必要がある。伝送帯域を小さくするには送出するデータ
部分を少なくすることである。そこで、STS-3フレーム
構造を考慮し、相手の網に不要な部分を削除し、真に必
要な部分のみセル化することで情報量の圧縮を図る。図
2はSTS-3フレームのセル化範囲説明図であり、セル化
範囲には以下の4種類がある。 (1) 第1のセル化範囲(No.1)ではペイロードSPEのみ伝
送する。この第1のセル化範囲によれば、伝送帯域を小
さくできる。しかし、もれなく送るには、pathlayerを
終端し、3つのSTS-1フレームに分解し、3本のコネク
ションで伝送する必要がある。又、STS-1 SPE levelに
定常偏差がある場合、asynchronousclockingを行う必要
がある。
PTとペイロードSPEを伝送する。この第2のセル化範囲
によれば、1本のコネクションで伝送ができ、また、syn
chronous clocking による伝送ができ、更には伝送帯域
も比較的小さくできる。 (3) 第3のセル化範囲(No.3)ではポインタPT、ラインオ
ーバヘッドLH、ペイロードSPEを伝送する。この第3の
セル化範囲によれば、1本のコネクションで伝送がで
き、また、synchronous clocking による伝送ができる
が、ラインオーバヘッドLHを伝送するため、第2のセル
化範囲に比べて伝送帯域が広くなる。 (4) 第4のセル化範囲(No.4)ではフレームデータの全
て(ポインタPT、セクションオーバヘッドSH、ラインオ
ーバヘッドLH、ペイロードSPE)を伝送する。この第4の
セル化範囲によれば、1本のコネクションで伝送がで
き、また、synchronous clocking による伝送ができる
が、セクションオーバヘッドSH、ラインオーバヘッドLH
を伝送するため、第2のセル化範囲に比べて伝送帯域が
広くなる。以上の4つのセル化範囲を考察すると、第2
のセル化範囲が最も良い。このため、本発明では図3に
示すように第2のセル化範囲で示す斜線部分(ポインタ
PT、ペイロードSPE)をセル化して伝送し、伝送情報量
の圧縮を図る。なお、ユーザよりsection layer 及びli
ne layerは終端することが要求されているため、これら
セクションオーバヘッドSH、ラインオーバヘッドLHを削
除しても何ら問題は生じない。
送した場合、ATM網出口のインタフェース装置で受信セ
ルより元のSTS-3フレームデータを組み立て可能としな
ければならない。このために、STS-3フレームにおける
セル化範囲の基準位置、例えば、ペイロード SPEの最初
のバイト位置(第1行、第10列)TOPを受信側が認識できる
ようにしなければならない。そこで、本発明ではATMセ
ルとしてAALタイプ1(ATM Adaptation Layer type 1)の
セルを使用し、AALタイプ1セルのSDTポインタ(Stractur
ed data transfer pointer)でセル化範囲の基準位置 TO
Pを指示する。このようにすれば、セル受信側のインタ
フェース装置は、AALタイプ1セルのSAR-PDUヘッダに含
まれる CSIビットによりSDTポインタが含まれるセルを
認識し、該セルのSDTポインタに基づいて基準位置TOPを
認識して元のSTS-3フレームデータを組み立てることが
できる。ただし、セクションオーバヘッドSH及びライン
オーバヘッドLHは独自に作成してSTS-3フレームフォー
マットに挿入する。
ーマット説明図であり、図5は1バイトのSAR-PDUヘッ
ダのフォーマット説明図である。AAL1セルの最初の5バ
イトはATMヘッダ、残りの48バイトはセルペイロード(情
報フィールド)であり、情報フィールドは1バイト長のS
AR-PDU(PDU: Protocol Data Unitの略)ヘッダと47バ
イト長のSAR-PDUペイロードとから構成されている。SAR
-PDUペイロードはユーザデータを転送するために使用さ
れ、SAR-PDUヘッダは図5に示すように4ビットのSN(Se
quence Number)フィールドと4ビットのSNP(Sequence N
umber Protection)フィードで構成されている。
I(Convergence SublayerIdentifier)とSC(Sequence C
ount) に分割され、SNPフィールドも2つのサブフィー
ルドのCRC(Cyclic Redundancy Check)とEPB(Even Par
ity Bit)に分割される。SCはセルを0〜7の循環数(0,
1,・・・,7,0,1,・・・,7,1,・・・)でカウントするもので、こ
のSCによりセルの順番を監視し、セルの紛失、誤セル挿
入等を検出することができる。CRCとEPBによりSNフィー
ルドのエラー検出及び訂正を行う。CRCはSNに対する多
項式(G(X)=X3+X+1)による値であり、EPBはSAR
-PDUヘッダの偶数パリテイビットである。CSIビットはA
AL1のCS(ConvergenceSublayer)の機能であり、ユーザ
クロックのタイミング情報の伝送と再生及びSDTポイン
タの転送に使用する。
再生はSRTS(synchronous residualtime stamp)法によ
る。このSRTS法おいて、ユーザクロックのタイミング情
報はRTS(Residual Time Stamp)とよばれる4ビット情
報(RTS4,RTS3,RTS2,RTS1)によって構成される。RTS
情報は図6に示すように8セル毎にCSIビットによって転
送される。すなわち、8個のAAL1セル(SC=0〜7)でマルチ
フレーム(1サイクル)が構成される。CSIはSC値の0〜7に
対応して8ビット構成(CSI0〜CSI7)となっており、SC
値=1,3,5,7のATMセルのCSIビット(CSI1,CSI3,CS
I5,CSI7)によって4ビットのRTS情報RTS1〜RTS4が伝送
される。この4ビットのRTS情報RTS1〜RTS4は、4ビット
カウンタで網クロックをサイクリックに計数すると共
に、送信側のクロックを1/3008に分周し、分周パルスが
発生した時の4ビットカウンタの計数値である。こRTS情
報を送信することにより、セル受信側で送信側クロック
に同期したクロックを生成し、該クロックに同期してデ
ータを端末に送出できる。尚、3008は8個のATMセルにお
けるユーザデータのビット数(=8セル×47バイト×8ビッ
ト)である。
9×270=2430)の構造化データを転送する際、構造化デー
タの境界(例えばフレーム先頭)を記述するものである。
図7に示すように、SC値偶数セル(SC値が0、2、4、6の
セル)のCSI表示("1","0")によって2種類のフォーマット
(P-format:ポインタ有り、non P-format:ポインタ無し)
がある。CSI="1"のP-formatであればセルのSAR-PDUの
最初のバイト位置(ポインタフィールド)の値がSDTポイ
ンタであり、残りの46バイトがユーザ情報になる(図7
(a))。このポインタは、ポインタフィールドの終わ
りから構造化データの境界(フレーム先頭位置) までの
オフセットをバイト単位で2進表示した内容が設定され
る。オフセットの範囲は、このセルのSAR-PDUの残りの4
6バイトと次のセル(すなわち奇数SNを持つセル)のSA-PD
Uペイロードの47バイトまでであり、0〜93の値を設定で
きる。図7(a)は構造化データの境界がSC値偶数セ
ルの内に存在する場合を示し、図7(b)は構造化デー
タの境界がSC値奇数セル内に存在する場合を示す。
フレームデータをATMセルに変換して伝送する場合、AAL
1セル化範囲を図3の斜線部分としたから伝送帯域を小
さくでき、(2) しかも、AAL1のSDTポインタを用いてセ
ル化範囲の基準位置を特定するようにしたから、ATM出
口側のインタフェース装置で受信セルより元のSTS-3フ
レームデータを再構築することができる。ただし、セク
ションオーバヘッド、ラインオーバヘッドは独自に生成
する。すなわち、本発明によれば、SDTポインタを使用
し、圧縮データの先頭位置を情報としてATMセルに乗せ
る事により、既存網のSTS-Nフォーマットを維持した上
に必要帯域(情報量)の圧縮ができる。
要性 ATMセル受信側のインタフェース装置内には受信したユ
ーザ情報を蓄積する受信バッファが設けられる。この受
信バッファは 1) クロックのせ替え 2) セル到着揺らぎの吸収 という2つの目的のために配置するプレイアウトバッフ
ァである。プレイアウトバッファは基本的にはFIFOであ
るが、イニシャルフィルレベル(以下IFL)というパラメ
タを持ち、バッファ内にIFLレベルだけのデータが溜る
まで読み出しを行なわない。受信バッファでは、一般的
にATM交換機内のデータハイウェイクロックから回線の
クロックへのクロックのせ替えが行なわれる。ATM交換
機内は普通回線速度よりも高速な共通のクロックで動作
しており、そのままでは回線へのデータ送出はできない
からである。このとき、回線クロックの高低はATMセル
転送間隔となって現れる。
されるとき、一定間隔でATMセルを送信したとしても、
受信側での到着間隔は通常一定とならない。これは、AT
Mセルのスイッチングが回線交換のような固定スロット
多重を基本とするものではなく、統計多重を行なうため
である。すなわち、統計多重では各回線の転送帯域は確
率的に存在するため、ATMスイッチで付加される遅延は
セル毎に異なる値となるためである。セルに付加される
遅延量の揺らぎ量をCDV(Cell Delay Variation)とい
う。CDV値は、ATMコネクションのサービス種別・クラス
種別などに応じて許容値を定めそれに収まるよう品質制
御を行なう。従って、受信バッファに到着するセルの間
隔をみると、それは一定の範囲内で揺らぐことになる。
しかし、比較的長い期間でみれば、セルの到着頻度は回
線レートから決まる値である。
Lは、想定される(許容される)CDVを吸収できるだけの値
に設定する。すなわち、・ATMセルの到着間隔が想定され
るだけ空いたとしてもが空にならず、・ATMセルの到着間
隔が想定されるだけ詰まったとしてもが溢れない、とい
う値とする。つまり、空からIFLレベルまでの余裕でセ
ルの到着間隔の空きに耐え、IFLレベルからバッファ最
大容量までの余裕でセルの到着間隔が詰まることに耐え
る。通常、受信バッファのセル滞留量はIFLレベルを中
心値としてフラフラするが、比較的長い期間の平均の中
心値はIFLレベルとなる。想定される(吸収すべき)CDVに
対してIFLレベルLを十分大きくし、バッファ深さも十分
に深くすればそれだけ余裕が大きくなり想定外のCDVに
耐えることが可能であるが、バッファを必要以上に大き
くすることはセルのバッファ通過に要する時間を大きく
し、ネットワーク伝送のCTD(Cell Transfer Delay)を大
きくしてしまうので、IFLレベル、バッファ深さは想定
されるCDV吸収のために必要十分なギリギリの値に設定
する。
ramtセルがnon P-formatセルに見えてしまったことを考
えると、このとき、受信バッファの中心値はIFLレベル
より1オクテットだけ大きな値となる。これはP-format
セルの持つユーザデータ領域が46オクテットであるのに
対して、non P-formatセルの場合は47オクテットである
ためである。逆に何らかの要因でnon P-formatセルがP-
formatセルに見えてしまった場合は、受信バッファの中
心値はIFLレベルより1オクテットだけ小さな値となる。
上記のように、P-formatセル(non P-formatセル)をnon
P-formatセル(P-formatセル)と解釈した場合の問題点
は、受信バッファのレベルずれを基に戻すようなイベン
トが発生しないことであり、ズレは発生するたびに蓄積
される。P→non P, non P→Pの化けが交互に発生するな
ら別であるが、そのような偶然に頼れる問題ではない。
中心値のずれは、すなわち、CDVに対する耐力の低下と
なって表れる。想定されるCDVの範囲内であるにもかか
わらず、スタベーションやオーバフローが発生すること
となる。
ルレベルIFLがセル紛失、誤セル挿入、セル化け等が発
生しても変動しないように制御し、受信バッファにスタ
ベーションやオーバフローが発生しないようにする必要
がある。本発明では、(1) SC=0〜7の1サイクル(図6
のマルチフレーム参照)内に必ず1つのp-formatセル(C
SI="1"でSC値が偶数のセル)が存在するものとし、又、1
サイクル内に構造化データ境界が存在しなければSC=6の
セルを強制的にP-formatセルとし、SDTポインタ値を=12
7としている。(2) 更に、本発明では、SNの連続性、CRC
チェック/パリティチェックを行って、SNPフィールドに
セルの有効/無効表示、ダミーセル表示を付加するよう
にしている。この結果、1サイクル内にp-formatセルが
存在しなければ、無効表示あるいはダミーセル表示が付
されたセル(セル紛失時に挿入されるダミーセル)をp-fo
rmatセルであると推定でき、又、1サイクル内に2つのp-
formatセルが存在すればセル有効表示がなされているセ
ルをp-formatセルであると推定できる。このように、1
サイクルにおける正しいp-formatセルを推定できるた
め、P-formatセルをnon p-format セルと判断したり、n
on p-format セルをP-formatセルと判断することがなく
なり、受信バッファのレベルIFLが変動したり、再生デ
ータが大量に失われるのを防止できる。
図である。STS-3回線終端部10は、OC3伝送路からSTS-
3フレームデータを受信し、フレームのにおけるセル化
範囲の基準位置TOP(第1行第10列バイト位置)のタイミ
ングで信号SPETOPを出力すると共に、AAL1セル化範囲
(斜線部)内のポインタPT、ペイロードSPEをフレームデ
ータUPDATとして出力する。AAL1セル生成部20は入力
するフレームデータUPDATをAAL1セル化すると共に、基
準位置TOPを示すSDTポインタを所定AAL1セルに含ませて
ATM網に送出する。
(SSRTS)21はSDTポインタ(PTR)、送信RTS信号(RTS)、S
Cカウント値(SC)、ポインタ作成表示信号(PTREN)等の各
種信号を作成し、SAR-PDUヘッダ作成部(SAAL1)22はRT
S情報/SCカウント値/ポインタ作成表示信号等を用いてS
AR-PDUヘッダ(PDUHDR)を作成し、送信バッファ書き込み
制御部(SRWC)23は、適宜SAR-PDUヘッダ(PDUHDR)、SDT
ポインタ(PTR)、フレームデータ(UPDAT)を選択して送信
バッファ書き込みデータ(セルペイロード)SBWDATとして
出力する。送信バッファ(SBUF)24はFIFO構成になっ
ており、入力する48バイトのセルペイロードを記憶し、
読出し要求により順次出力する。送信バッファ読出し制
御部(SBRC)はATMセル作成部からの要求により送信バ
ッファより順次セルペイロードを読出して出力する。AT
Mセル作成部(ATM)26はセルペイロードに5バイトのATM
ヘッダを付加してATMセルを作成してATM網に送出する。
タイムチャートである。信号作成部21には、STS-3回
線終端部10より基準位置信号SPETOPと上り側回線のマ
スタクロック(バイトタイミングパルス)UPCLKが入力
し、ATM網よりRTS作成用の155.52Mの網クロックが入力
する。STSカウンタ21aはSTS-3フレーム(図11参
照)における2430(=9×270)個の各バイト位置を示すカ
ウンタであり、(1) 基準位置信号SPETOPにより数値9が
プリセットされ、(2) バイトタイミングパルスUPCLKを
計数し、(3) セクションオーバヘッドSH及びラインオー
バヘッドLHのバイト位置で"1"となるSTS-3オーバヘッド
表示信号RXOHを出力する。
SAR-PDUペイロードのオクテット位置(0〜46)を出力す
る。すなわち、図12の太線枠内のAAL1セル化範囲にお
いて(STS-3オーバヘッド表示信号RXOHが"0"のとき)、
バイトタイミングパルスUPCLK(図10)を計数してSAR
-PDUペイロードのオクテット位置(0〜46)を信号OCTETと
して出力する。又、計数値OCTETが0になる毎にSCイネー
ブル信号(SCEN)を出力する。シーケンスカウント作成部
21cは、SCイネーブル信号(SCEN)をカウントして0〜7
のシーケンスカウント(SC)を出力する。RTSラッチタイ
ミング作成部21dは、OCTET=0, SC=0でラッチパルスL
Tを出力し、4ビットのRTSカウンタ21eは網クロック
をサイクリックに計数し、カウンタ値ラッチ回路21f
はラッチパルスLT発生時のRTSカウンタ21eの内容(4
ビット)を送信RTS情報RTS1〜RTS4としてラッチ出力す
る。
のAAL1セル化範囲(図12の枠内)における2358個の各
バイト位置を示すダウンカウンタDCNTを備えている。ダ
ウンカウンタDCNTは、(1) 基準位置信号SPETOPにより数
値2357がプリセットされ、(2) AAL1セル化範囲において
(STS-3オーバヘッド表示信号RXOHが"0"のとき)、バイ
トタイミングパルスUPCLKが発生する毎にデクリメント
し、繰り返し2357〜0を出力する。SDTポインタ作成部2
1gは、シーケンスカウント値SCが偶数で、ペイロード
オクテット位置OCTET=0の時、計数値が93〜1であれば該
計数値をSDTポインタ値PTRVとして出力すると共にSDTポ
インタ生成表示信号PTRENを出力する。図13はSDTポイ
ンタの生成説明図であり、SC=4(偶数)、OCTET=0のと
き、ダウンカウンタDCNTの値が93〜1の範囲に有るた
め、このときの値(=89)をSDTポインタ値PTRVとして出力
する。パリティ生成部21hはSDTポインタ値の偶数パ
リティを作成する。7ビットのSDTポインタ値PTRVと1
ビットのパリティにより8ビットのSDTポインタが構成
される。
に、1サイクル(SC=0〜7)のどのセルをP-formatとしてSD
T ポインタを付与するのか決定すると共に付与するSDT
ポインタの算出を行なう。詳細には、SDTポインタに関
して以下の生成規則がある。 (1) SDTポインタを持つAAL1 セル(P-formatセル)は、SC
=0〜7を1サイクルとして、1サイクル内に必ず1回だけ存
在する。 (2) SCが偶数(0,2,4,6)であるAAL1 セルのみがP-format
セルとなり得る。また、SDTポインタは0〜93及び127の
値を取り得る。 (3) 現サイクル内に構造化データ境界が無く、次サイク
ルのSC=0のセルのペイロード先頭も構造化データ境界で
はない時、現サイクルのSC=6のセルはP-formatセルとな
り、 SDTポインタ値は"127"(all"1")である。 (4) SC=0のセルのペイロードの先頭に構造化データ境界
が存在する時、SC=0のセルがP-fortmatセルとなり、SDT
ポインタ値は"0"である。この時、1個前のサイクル内に
構造化データ境界が存在していなければ、1個前のサイ
クルのSC=6はP-formatセルとなり、SDT ポインタ値は"9
3"となる。 (5) SC=2(,4,6)のセルのペイロード先頭に構造化データ
境界が存在する時、SC=0(,2,4)のセルがP-formatとな
り、SDT ポインタ値は"93"となる。
部22aは、(1)シーケンスカウントSC(0〜7)が偶数の
ときCSI=RTS情報(RTS1〜RTS4)を出力し、(2) SC値=奇数
のときSDTポインタ生成表示信号PTRENが"1"であればCSI
="1"を出力し、(3) SC値=奇数のときSDTポインタ生成表
示信号PTRENが"0"であればCSI="0"を出力する。CRC作成
部22bはSNフィールド(CSI+SC)を用いて所定のCRC演
算式により3ビットのCRCを作成し、パリティ作成部23
cは7ビットの(CSI+SC+CRC)に対して偶数パリティEPBを
作成して出力する。SAR-PDUヘッダ作成部22はセル毎
にCSI, SC, CRC, EPBをSAR-PDUヘッダ(PDUHDR)として出
力する。
セレクタ23aは、ペイロードオクテット位置信号OCTE
T及びポインタ作成表示信号PTNENに基いて適宜、SAR-PD
Uヘッダ(PDUHDR)、SDTポインタPTR、STS-3フレームデー
タUPDATを選択する。これにより、セレクタ23aは送
信バッファ書き込みデータ(セルペイロード)を送信バッ
ファ24に送出する。送信バッファ書き込みアドレス作
成部23bは、送信バッファへのセルペイロード書き込
みのためのアドレス(SBWADR)及び書き込みイネーブル信
号(SBWEN)の発生を制御する。すなわち、(1) ペイロー
ドオクテット位置OCTET=0(SAR-PDU先頭タイミング)にお
いて、送信バッファフルSBFULL="1"であるとき、送信バ
ッファオーバフローとみなして送信バッファへの書き込
みを行わない。(2) 又、ペイロードオクテット位置OCTE
T=0において、送信バッファフルSBFULL="0"であると
き、書き込みイネーブル信号(SBWEN)を発生し、送信バ
ッファへの書き込みを行う。(3) 又、STS-3オーバヘッ
ド表示信号RXOH="1"で示されるAAL1セル化対象バイトに
相当する期間では、書き込みを停止する。(4) 更に、書
き込みを開始した時は、OCTET=46のタイミングで書き込
み完了信号SBWCOMPを出力する。
なっており、最大4セル分格納できるようになってい
る。non P-formatのセルペイロードは図17(a)に示
すように送信バッファへマッピングされ、 P-formatの
セルペイロードデータは図17(b)に示すように送信
バッファへマッピングされる。
る。ATMセルタイミング作成部(53オクテットカウンタ)
25aは、交換機内ハイウェイクロックで53オクテット
カウンタを駆動し、53オクテットATMセル先頭表示信号H
TPを作成する。送信バッファ読み出しアドレス作成部2
5bは、(1) ATMセルタイミングに基づいて送信バッフ
ァ24の読み出しアドレスSBRADRを発生すると共に、
(2) 送信バッファ書き込み制御部23からの書き込み完
了信号SBWCOMP及びATMセル作成部26からの読出し要求
SBRCに基づいて、送信バッファフル信号SBFULL、送信バ
ッファ非エンプティ信号(送信バッファエンプティの逆
論理)*SNEMPTYを作成する。送信バッファ24は前述の
ように4セル分のFIFOバッファであり、このFIFOバッフ
ァの使用量を監視することにより送信バッファのオバー
フローを検出し、新規書き込みの禁止(書き込もうとし
たデータの廃棄)、オーバフロー発生通知を行なう。バ
ッファ使用量管理には、ポインタを用いる。ポインタに
は書き込みポインタ(SBW_PTR)と読み出しポインタ(SBR_
PTR)を内部的に用意する。両ポインタともに0〜3の値を
取り得る。この値は、送信バッファ上の論理的な(セル
ペイロード単位での)アドレスを示すものである。
ーは、書き込み制御部23からの書き込み完了信号SBWC
OMPの入力である。一方、読出しポインタSBR_PTRを進め
るトリガーは、ATMセル作成部26から読出し要求SBRC
があり、その読み出し処理が完了した時点である。さら
に、送信バッファエンプティSBEMPTY,送信バッファフル
SBFULLという状態を持ち、それぞれ"1"で送信バッファ
の空(empty),満杯(full)を表示する。ATMセル作成
部26は、送信バッファ24からの出力を受け付けるタ
イミングにおいて、送信バッファがエンプティでなけれ
ば(*SBEMPTY="1")、読み出し要求コマンドSBRCを発行
する。以上のポインタを用いて送信バッファ読出しアド
レス作成部25bは以下のように送信バッファ使用量管
理を行なう。
しポインタSBR_PTRを基に読み出し処理を起動する。読
出し完了時に読出しポインタSBR_PTRを進め、その時送
信バッファフルSBFULL=1であればSBFULL=0にリセットす
る。更新後の読出しポインタSBR_PTRと書き込みポイン
タSBW_PTRとを比較し、SBR_PTR=SBW=PTRであるときは今
回の読み出しにより送信バッファ24は空となり、この
ままの状態では次の読み出しは許容できない。従って、
*SBEMPTY=0と設定する。これにより、ATMセル作成部2
6からの読み出し要求SBRCは来なくなる。 (2) 書き込み完了通知SBWCOMPを受けたときは、書き込
みポインタSBW_PTRを進める。このとき送信バッファエ
ンプティSBEMPTY=1であれば、SBEMPTY=0にリセットす
る。更新後の書き込みポインタSBW_PTRと読出しポイン
タSBR_PTRとを比較し、SBW_PTR=SBR_PTRであるときは、
今回の書き込みにより送信バッファ24はfull状態とな
ったことを示しており、このままの状態では次セルペイ
ロードの書き込みは許容できない。従って送信バッファ
フルSBFULL=1とする。
求発生部26aは送信バッフ24がエンプティでないと
き、読出し要求SBRCを送信バッファ読出し制御部25に
送出する。ATMヘッダ付与タイミング作成部26bは、A
TMセル先頭表示信号HTPに基づいてヘッダ選択信号HSLを
出力する。セレクタ26cはヘッダ選択信号HSLが"1"で
あれば、ATMセルヘッダを選択出力し、それ以外のタイ
ミングでは送信バッファ読出しデータ(セルペイロード)
を選択出力する。
成図である。セルフィルタ50はATMハイウェイから入
力するセルに対し、VPI/VCI値によるフィルタリングを
行い、自分が処理すべきセルを選択/透過する。セル判
定部51は、セル有効/無効判定部52、セル紛失/誤
挿入検査部53を備えている。セル有効/無効判定部5
2はセルフィルタ51を透過した個々のセルについて、
SAR-PDUヘッダのSN/SNPフィールドをチェックし、すな
わち、CRCチェック、パリティチェックを行って SAR-PD
Uヘッダ情報の正常性を判定する。CRCの1ビットエラー
は誤り訂正可能であり訂正する。セルの有無/無効の判
定結果は、"有効(valid)"または"無効(invalid)"であ
り、紛失/誤挿入検査部53に通知される。判定結果"無
効(invalid)"は受信したけれどSAR-PDUヘッダは信用
できないということを意味する。
バチェックアルゴリズム(SN checkalgorithm)にした
がって、セル有効/無効判定部52の判定結果とSNフィ
ールドにおけるシーケンスカウントSCの連続性とからセ
ルの紛失、誤挿入を検査し、検査結果に基づいて受信し
たセルを受信バッファ57へ 取り込むか、廃棄する
か、あるいはセル紛失と判断してダミーセル ダミーセ
ルを挿入するか否かを判定する。セル蓄積部54は、紛
失/誤挿入検査部53でセル取り込み可否判定中のセル
を一時的に記憶する。ダミーセル作成部55は紛失/誤
挿入検査部53でセル紛失と判定された場合に、紛失し
たセルに相当するダミーセルのデータを作成して出力す
る。セレクタ56は、紛失/誤挿入検査部53における
セル取り込み/セル廃棄/ダミーセル挿入の判断結果に
基いて、セル蓄積部54のセルあるいはダミーセル作成
部55のダミーセルを適宜選択して出力する。又、セレ
クタ56は48バイトのセルペイロードを12バイトパラレ
ルに4回にわけて図21(a)に示すように組立てバッ
ファ57に入力する。
え、(2) セル到着揺らぎの吸収、という2つの目的のた
めに配置するプレイアウトバッファであり、所定数のセ
ルペイロード(SAR-PDUヘッダ+47バイト情報)を記憶する
容量を備えている。受信バッファ制御部58は書き込み
イネーブル信号WREN、書き込みアドレス信号WRADD、読
出しイネーブル信号RDEN、読出しアドレス信号RDADD、
ラッチイネーブル信号LATCHEN、セレクト信号RDPHASE、
セル化基準位置信号SPETOPを出力する。すなわち、受信
バッファ制御部58は書き込みアドレスWRADDを保持し
ており、セレクタ56からデータが出力する毎に書き込
みイネーブル信号WRENを発生して該データを書き込みク
ロックに同期して受信バッファ57に書き込むと共に書
き込みアドレスWRADDをインクリメントする。又、受信
バッファ57がエンプティでないかぎり連続的に受信バ
ッファより読み出しクロックに同期してデータを読み出
す。
(WREN="1")に書き込みアドレスWRADDで指定されたアド
レスにSAR-PDUデータを12バイトづつ書き込む。又、受
信バッファ57は読出しイネーブル時(RDEN="1")、読出
しアドレスRDADDで指定されたアドレスからSAR-PDUデー
タを12バイトづつ読み出す。ラッチ回路59はラッチ信
号LATCHEN="1"であれば受信バッファから読出されたデ
ータをラッチし、ラッチしているデータをセレクタ60
に対して常に出力しつづける。ポインタ検出部61は受
信バッファ57から読出されるセルペイロードの上位2
バイトよりSDTポインタPTRを検出し、ポインタ値とポイ
ンタ検出信号PTR-DETを受信バッファ制御部58に入力
する。受信バッファ制御部58は内部にSTS-3フレーム
の2430バイトを計数する0〜2429で回るフレームカウン
タ58aを有している。このフレームカウンタ58aは
ポインタ検出時に[2429-ポインタ値]がプリセットさ
れ、その後、バイトタイミングでカウントアップする。
そして、計数値=9のタイミングで、すなわち、フレーム
基準位置TOP(AAL1セル化範囲の先頭位置)のタイミング
で基準位置信号SPETOPを出力する。
路59が出力する12バイトのうち、どのバイトを出力す
るかを指定するセレクト信号RDPHASEを出力する。すな
わち、受信バッファ制御部58は、ポインタ検出信号PT
R-DETが入力されたか否かにより、受信バッファ57か
ら読出されたデータがP-formatセルのセルペイロードで
あるか non P-formatセルのセルペイロードであるかを
判断する。そして、(1) セレクタ60への入力がセルペ
イロードの最上位12バイトのデータで、2バイト目がSDT
ポインタであれば(図21(b)の(1)参照)、3バイト目
からの10バイトを選択するようにセレクト信号RDPHASE
を出力し、(2) セレクタ60への入力がセルペイロード
の最上位12バイトのデータで、2バイト目がユーザデー
タであれば(図21(b)の(2)参照)、2バイト目からの
11バイトを選択するようにセレクト信号RDPHASEを出力
し、(3) セレクタ60への入力がセルペイロードの上位
12バイトのデータ以外であれば(図21(b)の(3)参
照)、1バイト目からの12バイトを選択するようにセレク
ト信号RDPHASEを出力し、(4) 又、STS-3フレーム組立部
62が、セクションオーバヘッドSH、ラインオーバヘッ
ドLHを生成する期間では、セレクト信号RDPHASEを "000
0"にして、セレクタ60よりダミーデータ"00000000"が
出力する。
おいて、セレクタ60は図21(b)の斜線部のユーザ
データをSTS-3フレーム組立部62に送出し、オーバヘ
ッド期間ではダミーデータを出力する。STS-3フレーム
作成部62は、AALセル化領域のバイトタイミングおい
てセレクタ60から入力するユーザデータをSTS-3フレ
ームフォーマットに組立て、又、オーバヘッドのバイト
タイミング期間においてセクションオーバヘッドSH、ラ
インオーバヘッドLHを作成してオーバヘッド部分に埋め
込み、STSフレームデータを完成してSTS-3伝送路に送出
する。
ス装置の第1実施例 受信バッファ57からの読出しデータに対して帯域調整
を行う。帯域調整は、P-formatセルであったと推定され
るダミーセル、invalidセルをP-formatセルと推定する
ことにより、P-formatセル 紛失により再生データが大
量に失われることを防止すると共に、受信バッファにお
けるイニシャルフィルレベルIFLの変動を防止する。図
22は帯域調整機能を備えたATM網出口側のインタフェ
ース装置の構成図であり、図20と同一部分には同一符
号を付している。異なる点は、(1) SAR-PDUヘッダ作成
部71を設けた点、(2) セル判定部51よりセルヘッダ
の有効/無効判定信号INV、ダミーセルデータ挿入信号DU
Mを出力する点、(3) ポインタ検出部61に替えてポイ
ンタ検出/P-formatセル検出部72を設けた点、であ
る。セル有効/無効判定処理部52はセルフィルタ50
を透過した個々のセルについて、CRCチェック、パリテ
ィチェックを行って SAR-PDUヘッダ情報の正常性を判定
し、有効/無効の判定信号INVを出力する。INV="0"は有
効(valid)を意味し、INV="1"は無効(invalid)、すなわ
ち、受信したけれどSAR-PDUヘッダに間違いがありそう
だということを意味する。
ithmにしたがって、セル有効/無効判定部52の判定結
果とSNフィールドにおけるSCの連続性とからセルの紛
失、誤挿入を検査し、検査結果に基づいて受信したセル
を受信バッファ57へ 取り込むか、廃棄するか、ある
いはセル紛失と判断してダミーセルを挿入するか否かを
判定する。又、ダミーセルを挿入する場合には、ダミ−
挿入信号DUM("0"正常、"1";ダミー挿入)を出力する。SA
R-PDUヘッダ作成部71は、セルフィルタ50から入力
するSAR-PDUヘッダに含まれるCSI、SC、セル判定部51
から入力する有効/無効の判定信号INV、ダミ−挿入信
号DUMを用いて図23に示すSAR-PDUヘッダを作成する。
セレクタ56は、(1) INV="0", DUM="0"のとき、及び、
INV="1", DUM="0"のとき、SAR-PDUヘッダ作成部71で
作成した1バイトのSAR-PDUヘッダとセル蓄積部54に記
憶されている2バイト目以降の47バイトセルペイロード
データを12バイトづつ選択して出力する(図23参
照)。又、セレクタ56は、(2) INV="1", DUM="1"のと
き、SAR-PDUヘッダ作成部71で作成した1バイトのSAR-
PDUヘッダとダミーセル生成部55で作成した47バイト
のダミーデータを12バイトづつ選択して出力する。
は、内部に AAL1セル化領域の2358個のバイト位置(図
12参照)を示す2357〜0で回るダウンカウンタSPECTR
を(図示せず)有している。このダウンカウンタSPECTRは
ポインタ検出時にポインタ値をプリセットされ、その
後、AAL1セル化領域におけるバイトタイミングでサイク
リックにカウントダウンする。ポインタ検出/P-format
セル検出部72は、受信バッファ57から読出されるセ
ルペイロードの上位2バイト及びダウンカウンタSPECTR
の計数値等を用いて図24に示すポインタ検出/P-forma
t 判定処理を行い、(1) SDTポインタ値(PTR値)とポイン
タ検出信号PTR-DETを出力すると共に、(2)P-formatセル
判定信号PFORMを出力する。
おいて、ポインタ検出/P-formatセル検出部72は、SAR
-PDUヘッダを読み取り(ステップ101)、シーケンスカウ
ントSC=0であるかチェックす(ステップ102)。SC=0であ
れば、P-formatセル検出信号ARDYPFMTを0にリセットす
る(ステップ103)。このP-formatセル検出信号ARDYPFMT
は、SC0〜7の1サイクルの最初で"0"にリセットされ、P-
formatセルの検出で以後リセットされるまで"1"となる
信号である。ついで、SC=1、3、5、7(奇数)であるかチ
ェックし(ステップ104)、奇数であれば、non P-format
セルである。従って、VALIDPTR="0"、NPORM="0"とし(ス
テップ105)、はじめに戻る。VALIDPTRは真のSDTポイン
タが検出できたときに"1"になるポインタ検出信号、NPO
RMはP-formatセルを検出したとき"1"となる信号であ
る。
頭オクテット位置でダウンカウンタSPEVTRの計数値が0
〜93であるかチェックする(ステップ106)。計数値が0〜
93であれば、有効/無効判定信号INV="1"であるかダミー
挿入信号DUM="1"であるかチェックする(ステップ107)。
もし、INV,DUMの一方が"1"であれば、P-formatセル検出
信号ARDYPFMTが"1"であるかチェックする(ステップ10
8)。ARDYPFMT="1"であれば既にP-formatセルが検出され
ているからVALIDPTR="0"、NPORM="0"とする(ステップ10
9)。一方、ARDYPFMT="0"であれば未だP-formatセルが検
出されていないから、このSC値偶数のセルがP-formatセ
ルであったと推定する。そして、VALIDPTR="0"、NPORM
="1"、ARDYPFMT="1"とし(ステップ110)、はじめに戻
る。
Rの計数値が0〜93でなく、あるいは、ステップ107にお
いてINV="0",DUM="0"であれば、SC値が6であるかチェッ
クする(ステップ111)。「YES」であれば、有効/無効判定
信号INV="1"であるかダミー挿入信号DUM="1"であるかチ
ェックする(ステップ112)。もし、INV,DUMの一方が"1"
であれば、P-formatセル検出信号ARDYPFMTが"1"である
かチェックする(ステップ113)。ARDYPFMT="1"であれば
既にP-formatセルが検出されているからVALIDPTR="0"、
NPORM="0"とする(ステップ114)。一方、ARDYPFMT="0"で
あれば未だP-formatセルが検出されていないから、この
SC値=6のセルがP-formatセルであったと推定する。そし
て、VALIDPTR="0"、NPORM="1"、ARDYPFMT="1"とし(ステ
ップ115)、はじめに戻る。
く、あるいは、ステップ112においてINV="0",DUM="0"で
あれば、CSI="1"であるかチェックする(ステップ116)。
CSI="1"であれば、INV="0"であるかチェックする(ステ
ップ117)。INV="0"であれば、着目セルの第2バイトの値
(ポインタ値)PTRが0から93であるかチェックする。「YE
S」であれば、該セルは真のP-formatセルあるから、VALI
DPTR="1"、NPORM="1"、ARDYPFMT="1"とし(ステップ11
9)、はじめに戻る。しかし、ポインタ値PTRが0〜93でな
く、127であれば、p-format cellであるがフレーム基準
位置を示すポインタでないと判定する(偽ポインタ)。そ
して、VALIDPTR="0"、NPORM="1"、ARDYPFMT="1"とし(ス
テップ120)、はじめに戻る。又、ステップ116、117、に
おいてCSI="0"あるいはINV="1"であれば、non P-format
セルであると判定し、VALIDPTR="0"、NPORM="0"とし(ス
テップ121)、はじめに戻る。
紛失したとき、P-formatセルである可能性の高いセル(S
C値偶数セルでダミーセル、又はinvalidセルをP-format
セルと推定する。更に、ダウンカウンタSPECTRの計数値
を用いてポインタタイミングを予測し、予測したタイミ
ングでP-formatセルが紛失した時、該タイミングにおけ
るSV値偶数のダミーセル又はinvalidセルをP-formatセ
ルと判定する。このため、P-formatセル判定精度を向上
できる。以上より、1サイクル(SC=0〜7)における正し
いp-formatセルを推定でき、P-formatセルをnon p-form
at セルと判断したり、non p-format セルをP-formatセ
ルと判断して受信バッファのIFLレベルが変動するのを
防止できる。更に、P-formatセルが紛失してもP-format
セルを推定するためP-formatセル紛失により再生データ
が大量に失われることがない。
ス装置の第2の実施例 図25は帯域調整機能を備えたATM網出口側のインタフ
ェース装置の別の構成図であり、図20と同一部分には
同一符号を付している。異なる点は、(1) SAR-PDUヘッ
ダ作成部71を設けた点、(2) セル判定部51よりセル
ヘッダの有効/無効判定信号INV、ダミーセル挿入信号DU
Mを出力する点、(3) 受信バッファ57前段に1サイク
ル(SC=0〜7)分のセルを記憶するデータ蓄積部73、(4)
蓄積された1サイクル分の各セルのSAR-PDUヘッダを参
照してポインタを修正するポインタ修正制御部74を設
けた点である。
/誤挿入検査部53、セル蓄積部54、ダミーセル生成
部55、セレクタ56、SAR-PDUヘッダ作成部71は、
図22の第1実施例と同様に動作する。すなわち、セレ
クタ56は、(1) INV="0", DUM="0"、あるいは、INV="
1", DUM="0"のとき、SAR-PDUヘッダ作成部71で作成し
た1バイトのSAR-PDUヘッダとセル蓄積部54に記憶され
ている2バイト目以降の47バイトセルペイロードを、12
バイトづつ4回に分割して出力し(図23参照)、(2)
INV="1", DUM="1"のとき、SAR-PDUヘッダ作成部71で
作成した1バイトのSAR-PDUヘッダとダミーセル生成部5
5で作成した47バイトのダミーデータを12バイトづつ4
回に分割して出力する。データ蓄積部73はセレクタ5
6から出力する1サイクル分のセルペイロードを記憶
し、ポインタ修正制御部74は蓄積された1サイクル分
の各セルのSAR-PDUヘッダを参照して図26に示すポイ
ンタ修正処理フローに従ってポインタの修正を行う。
6から出力するセルペイロードを受信/蓄積し(ステップ
201)、1サイクル分のセルを受信したかチェックする
(ステップ202)。1サイクル分のセルを蓄積すれば、CSI
="1"の偶数SC値のセルが存在するかチェックし(ステッ
プ203)、存在しなければ、DUM="1"又はINV="1"のSC値偶
数セルが存在するかチェックする(ステップ204)。存在
すれば、複数存在するかチェックし(ステップ205)、1つ
しか存在しなければ、DUM="1"又はINV="1"のSC値偶数セ
ルをP-formatセルと判定し(ステップ206)、セルペイロ
ードの第1バイトであるSAR-PDUヘッダのCSIを"1"にする
と共に、第2バイトのポインタ値を127(偽ポインタ)にす
る(ステップ207)。一方、ステップ204においてDUM="1"
又はINV="1"のSC値偶数セルが存在しなければ、SC=6の
セルをP-formatセルと判定し(ステップ208)、以後、ス
テップ207の処理行う。又、ステップ205において、DUM
="1"又はINV="1"のSC値偶数セルが複数存在すれば、SC
値が大きいセルをP-formatセルと判定し(ステップ20
8)、以後、ステップ207の処理行う。
セルが存在すれば、2以上存在するかチェックし(ステッ
プ210)、1つしか存在しなければ、該セルをP-formatセ
ルと判定する(ステップ211)。しかし、CSI="1"の偶数SC
値セルが2つ存在すれば、INV="0", DUM="0"の偶数SC値
セルをP-formatセルと判定し(ステップ212)、INV="1"又
は DUM="1"の偶数SC値セルのCSIを"0"に修正する(ステ
ップ213)。以上により修正されたセルは、受信バッファ
57に格納され、以後、図20の実施例と同様の制御が
行われ、受信バッファ57からユーザデータがSTS-3フ
レーム組立部62に送出される。
lが紛失したとき、P-formatセルである可能性の高いセ
ル(SC値偶数でダミーセル又は、invalidセル)をP-forma
tセルと推定する。このため、1サイクル(SC=0〜7)毎に
正しくp-formatセルを推定でき、P-formatセルをnon p-
format セルと判断したり、 non p-format セルをP-fo
rmatセルと判断して受信バッファのIFLレベルが変動す
るのを防止できる。又、第2実施例によれば、P-format
セルが紛失しても、P-formatセルを正しく推定するため
P-formatセル 紛失により再生データが大量に失われる
ことがない。
ス装置の第3の実施例 図27は帯域調整機能を備えたATM網出口側のインタフ
ェース装置の別の構成図であり、図25と同一部分には
同一符号を付している。異なる点は、(1) 受信バッファ
57の前段に1セル分のデータ蓄積部75を設けた点、
(2) 順次セルヘッダのSAR-PDUヘッダを参照して、図2
6のフローに従ってポインタを修正するポインタ修正制
御部76を設けた点である。図28のポインタ修正処理
フローにおいて、ポインタ修正制御部76は、セル毎に
SC=偶数で、CSI="1"であるかチェックし(ステップ30
1)、CSI="1"であれば該SC値偶数セルをP-formatセルと
判定する(ステップ302)。しかし、SC=0,SC=2,SC=4,SC=6
のセルにCSI="1"のセルが存在しなければ、SC=6のセル
をP-formatセルと判定し(ステップ303)、SC=6のセルペ
イロードにおけるSAR-PDUヘッダ(第1バイト)のCSIを"1"
にすると共に、ポインタ値(第2バイト)を127(偽ポイン
タ)にする(ステップ304)。
にSC値偶数セルがP-formatセルであるかチェックし、P-
formatセルが紛失したとき、SC=6のセルをP-format c
ellであると推定するため、第2実施例のように1サイ
クル分のデータ蓄積部を設ける必要がなく、簡単な構成
でP-formatセルを推定できる。すなわち、第3実施例に
よれば、ATM網側で紛失したセルが存在する場合にはSTS
-3フレームデータの内容を正常に再生できない事を考慮
し、第2実施例よりも処理を簡略する事ができ、しかも
STS-3、ATM網両方に対応する帯域の一致を確保する事が
できる。
ス装置の第4の実施例 図29は帯域調整機能を備えたATM網出口側のインタフ
ェース装置の第4実施例の構成図であり、図25と同一
部分には同一符号を付している。異なる点は、1サイク
ルデータ蓄積部73とポインタ修正制御部74を受信バ
ッファ57の出力側(読出し側)に設けた点であり、セ
ルペイロードを受信バッファに書き込む前にポインタ修
正制御をするか(第2実施例)、受信バッファより読出し
た後にポインタ修正制御をするか(第3実施例)の違いで
あり、ポインタ修正制御は同じである。尚、同様に、第
3実施例におけるデータ蓄積部75とポインタ修正制御
部76を受信バッファ57の読出し側に設けることもで
きる。第4実施例によれば、第3実施例と同様の効果が
得られる。以上では、STS-3フレームをATMセルに変換し
て伝送し、該ATMセルよりSTS-3フレームを再生する場合
について説明したが、本発明は一般にSTS-N(N:は整
数)、STM-Nなどオーバヘッドとペイロードを有するフレ
ームに適用できるものである。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
要部分とペイロード部分をセル化範囲とすることで伝送
帯域を小さくでき、しかも、セル化範囲の基準位置(例
えば先頭位置)を特定するポインタをセルに含ませたか
ら、受信セルより元のフレームフォーマットに組み立て
ることができる。又、本発明によれば、セル紛失、セル
化け等によりP-formatセルが紛失してもP-formatセルを
生成することができ、受信バッファに設定したイニシャ
ルフィルレベルIFLが変動しないようにでき、スタベー
ションやオーバフローが発生しないようにできる。
したとき、P-formatセルである可能性の高いセル(SC値
偶数でダミーセル、又はinvalidセル)をP-formatセルと
推定するため、1サイクル(SC=0〜7)毎に正しく p-form
atセルを推定でき、P-formatセルをnon p-formatセルと
判断したり、non p-formatセルをP-formatセルと判断し
て受信バッファのIFLレベルが変動するのを防止でき、
しかも、P-formatセルが紛失しても、所定のセルをP-fo
rmatセルと推定するためP-formatセル 紛失により再生
データが大量に失われることがない。又、本発明によれ
ば、ダウンカウンタSPECTRの計数値を用いてポインタタ
イミングを予測し、予測したタイミングでP-formatセル
が紛失した時、該タイミングに基づいて所定のセルをP-
formatセルと判定するため、P-formatセル判定精度を向
上できる。このため、1サイクル(SC=0〜7)における正
しいp-formatセルを推定でき、P-formatセルをnon p-fo
rmatセルと判断したり、non p-formatセルをP-formatセ
ルと判断して受信バッファのIFLレベルが変動するのを
防止できる。更に、P-formatセルが紛失しても、所定の
セルをP-formatセルと推定するためP-formatcell 紛失
により再生データが大量に失われることがない。
でP-formatセルが紛失した時、該タイミングにおけるSV
値偶数のダミーセル又はinvalidセルをP-formatセルと
判定するため、P-formatセルの判定精度を向上すること
ができる。又、本発明によれば、1サイクル毎に順次SC
値偶数セルがP-formatセルであるかチェックし、P-form
atセルが紛失したとき、SC=6のセルをP-formatセルであ
ると推定するため、1サイクル分のデータ蓄積部を設け
る必要がなく、簡単な構成でP-formatセルを推定でき、
STS-3、ATM網における帯域の一致を確保することができ
る。
成図である。
の関係である。
ムの関係である。
図である。
構成図である。
らの読み出し説明図である。
フェース装置の構成図である。
である。
ェース装置の別の構成図である。
ェース装置の第3の実施例である。
ェース装置の第4の実施例である。
ス網である。
Claims (14)
- 【請求項1】 ディジタル伝送路より受信したオーバヘ
ッドとペイロードを有するフレームをATMセルに変換し
てATM網に送出し、ATM網から受信したATMセルを用いて
フレームを組み立ててディジタル伝送路に送出する通信
網におけるインタフェース装置において、 前記フレームに多重された低速ビットレートのデータブ
ロックの先頭位置を示すオーバヘッドデータと前記ペイ
ロードを含むフレーム部分をセル化範囲と定め、該セル
化範囲を特定する信号を発生するセル化範囲特定手段、 セル化範囲の所定位置を基準位置とするとき、該基準位
置を特定するポインタを作成するポインタ作成部、 前記セル化範囲特定信号に基づいてセル化範囲のデータ
をセル化すると共に、前記ポインタを所定のセルに含ま
せるセル化手段、 を備えたことを特徴とするインタフェース装置。 - 【請求項2】 ATMセルをAALタイプ1のセルとすると
き、SAR-PDUヘッダを作成するヘッダ作成部を備え、 前記セル化手段は、(1) ポインタが存在すれば、第1番
目にSAR-PDUヘッダ、第2番目にポインタ、以降にセル化
範囲のデータを配列して1セルのペイロード部を作成
し、(2) ポインタが存在しなければ、第1番目にSAR-PDU
ヘッダ、第2番目以降にセル化範囲のデータを配列して1
セルのペイロード部を作成する、 ことを特徴とする請求項1記載のインタフェース装置。 - 【請求項3】 前記ポインタ作成部は、 前記セル化範囲内のバイト数をM、前記基準位置をセル
化範囲の先頭バイトとするとき、前記セル化範囲特定信
号の発生により(M-1)にプリセットされ、以後、セル化
範囲の期間に発生するバイトタイミング信号をカウント
ダウンし、サイクリックに(M-1)〜0を出力するダウンカ
ウンタ、 セルペイロード内のオクテット位置を監視するオクテッ
ト位置監視部、 8セルで1サイクルを構成するとき、セルペイロードの先
頭オクテット位置でカウントアップしてシーケンスカウ
ントSC=0〜7を出力するシーケンスカウント監視部、 セルペイロードが先頭オクテット位置であり、かつ、シ
ーケンスカウントが偶数であり、更に、ダウンカウンタ
の計数値が所定範囲(93〜0)のとき、該計数値をポイン
タとするポインタ決定部、 を備え、前記セル化手段は該ペイロードの第2オクテッ
ト位置に前記決定したポインタを配置することを特徴と
する請求項2記載のインタフェース装置。 - 【請求項4】 前記ポインタ決定部は、1サイクルの8
つの何れかのセルに必ずポインタを配置するものとし、
1サイクルのいずれのセルにも前記真のポインタを配置
できなければ、SC=6のセルをP-フォーマットセルとみな
し、該セルのペイロード第2バイトに偽ポインタを配置
することを特徴とする請求項3記載のインタフェース装
置。 - 【請求項5】 ATM網より受信したAALタイプ1のセルペ
イロード部をバッファ書き込み用クロックに同期して格
納し、バッファ読み出し用クロックに同期して読み出す
受信バッファ、 受信バッファから読出されたペイロード部よりポインタ
を検出する検出部、 ポインタが検出されれば、該ペイロード部の第3バイト
以降のデータを出力し、ポインタが検出されなければ該
ペイロードの第2バイト以降のデータを出力するセレク
タ手段、 フレームの全バイト数をRとするとき、真のポインタ検
出時に[R-1-ポインタ]がプリセットされ、以後、バイト
タイミング信号をカウントアップし、サイクリックに0
〜(R-1)を出力するフレームカウンタを備え、計数値が
セル化範囲の基準位置に相当する値になったとき、セル
化範囲先頭位置信号を出力する制御部、 セル化範囲先頭位置信号に基づいて前記セレクタ手段か
ら出力するデータを用いてフレームを組み立てて出力す
るフレーム組立部、 を備えたことを特徴とする請求項4記載のインタフェー
ス装置。 - 【請求項6】 ディジタル伝送路より受信したオーバヘ
ッドとペイロードを有するフレームをAALタイプ1のATM
セルに変換する際、フレームに多重された低速ビットレ
ートのデータブロックの先頭位置を示すオーバヘッドデ
ータと前記ペイロードを少なくともセル化範囲と定め、
該セル化範囲の所定位置を基準位置とするとき、該基準
位置を特定するポインタを所定のセルに含ませ、1サイ
クル(SC=0〜7)の8つのいずれのセルにも真のポインタ
を配置できなければ、SC=6のセルをP-フォーマットセル
とみなし、該セルに偽ポインタを配置してATM網に送出
し、ATM網から受信したAALタイプ1セルでフレームを組
み立ててディジタル伝送路に送出する通信網におけるイ
ンタフェース装置において、 ATM網より受信したAALタイプ1のセルペイロード部をバ
ッファ書き込み用クロックに同期して格納し、バッファ
読み出し用クロックに同期して読み出す受信バッファ、 受信バッファから読出されたペイロード部よりポインタ
を検出する検出部、 ポインタが検出されれば、該ペイロード部の第3バイト
以降のデータを出力し、ポインタが検出されなければ該
ペイロードの第2バイト以降のデータを出力するセレク
タ手段、 フレームの全バイト数をRとするとき、真のポインタ検
出時に[R-1-ポインタ]がプリセットされ、以後、バイト
タイミング信号をカウントアップし、サイクリックに0
〜(R-1)を出力するフレームカウンタを備え、計数値が
前記基準位置に相当する値になったとき、セル化範囲基
準位置信号を出力する制御部、 セル化範囲基準位置信号に基づいて前記セレクタ手段か
ら出力するデータを用いてフレームを組み立てて出力す
るフレーム組立部、 を備えたことを特徴とするインタフェース装置。 - 【請求項7】 (1) セルペイロードの先頭に配置されて
いるSAR-PDUヘッダのCRCチェック、パリティチェックに
基づいて該SAR-PDUヘッダの有効/無効を判定すると共
に、(2) 該判定結果とシーケンスカウントSCの連続性と
に基づいてセルの紛失/誤挿入を検出するセル判定手
段、 SAR-PDUヘッダに前記有効/無効判定結果を示すフラグと
セル紛失によりダミーセルが挿入されたか否かを示すフ
ラグを書き込む手段、 前記セル判定結果に基づいて、ATM網から受信したセル
ペイロードあるいはダミーセルペイロードに前記フラグ
が書き込まれたSAR-PDUヘッダを付加して前記受信バッ
ファに入力する手段、 を備え、前記ポインタ検出部は、 前記セル化範囲内のバイト数をM、前記基準位置をセル
化範囲の先頭バイトとするとき、真のポインタ検出によ
りポインタ値がプリセットされ、以後、セル化範囲の期
間に発生するバイトタイミング信号をカウントダウン
し、サイクリックに(M-1)〜0を出力するダウンカウン
タ、 着目セルがシーケンスカウントSC=偶数のセルあり、セ
ルペイロードの先頭オクテットタイミングで前記ダウン
カウンタのカウント値が所定範囲(0〜93)であり、着目
セルの前記フラグが無効あるいがダミーセル挿入を示し
ており、1サイクルにおいて未だP-フォーマットセルが
検出できていないとき、該着目セルをP-フォーマットセ
ルと判定するp−フォーマットセル判定手段、 真のポインタを検出するポインタ検出手段、 を備えたことを特徴とする請求項6記載のインタフェー
ス装置。 - 【請求項8】 前記p−フォーマットセル判定手段は、 着目セルがシーケンスカウントSC=6のセルあり、着目
セルの前記フラグが無効あるいはダミーセル挿入を示し
ており、1サイクルにおいて未だP-フォーマットセルが
検出できていないとき、該着目セルをP-フォーマットセ
ルと判定することを特徴とする請求項7記載のインタフ
ェース装置。 - 【請求項9】 前記ポインタ検出手段は、着目セルがシ
ーケンスカウントSC=偶数のセルあり、SAR-PDUヘッダの
CSIビットが"1"であり、セルペイロードの先頭オクテッ
トのタイミングで前記ダウンカウンタのカウント値が所
定範囲(0〜93)であるとき、該着目セルのポインタを真
のポインタであると判定することを特徴とする請求項7
記載のインタフェース装置。 - 【請求項10】 (1) セルペイロードの先頭に配置され
ているSAR-PDUヘッダのCRCチェック、パリティチェック
に基づいて該SAR-PDUヘッダの有効/無効を判定すると共
に、(2) 該判定結果とシーケンスカウントSCの連続性と
に基づいてセルの紛失/誤挿入を検出するセル判定手
段、 SAR-PDUヘッダに前記有効/無効判定結果を示すフラグと
セル紛失によりダミーセルが挿入されたか否かを示すフ
ラグを書き込む手段、 前記セル判定結果に基づいて、ATM網から受信したセル
ペイロードあるいはダミーセルペイロードに前記フラグ
が書き込まれたSAR-PDUヘッダを付加して出力する手
段、 出力手段から出力するAALタイプ1のセルペイロードを1
サイクル分記憶する記憶部、 記憶された1サイクルのセルを検査し、(1) P-フォーマ
ットセルが紛失している時、シーケンスカウントSC=偶
数で、フラグが無効あるいがダミーデータ挿入を示して
いるセルをP-フォーマットセルと判定し、(2) 該セルの
CSIビットを"1"にし、偽ポインタを挿入するp−フォー
マットセル判定手段、 を備え、前記検査後にAALタイプ1のセルペイロードを前
記受信バッファに書き込むことを特徴とする請求項6記
載のインタフェース装置。 - 【請求項11】 前記p−フォーマットセル判定手段
は、 記憶された1サイクルのセルを検査し、P-フォーマット
セルが2以上存在する時、フラグが有効で、かつ、ダミ
ーデータ非挿入を示しているセルをP-フォーマットセル
と判定する、 ことを特徴とする請求項10記載のインタフェース装
置。 - 【請求項12】 (1) セルペイロードの先頭に配置され
ているSAR-PDUヘッダのCRCチェック、パリティチェック
に基づいて該SAR-PDUヘッダの有効/無効を判定すると共
に、(2) 該判定結果とシーケンスカウントSCの連続性と
に基づいてセルの紛失/誤挿入を検出するセル判定手
段、 SAR-PDUヘッダに前記有効/無効判定結果を示すフラグと
セル紛失によりダミーセルが挿入されたか否かを示すフ
ラグを書き込む手段、 前記セル判定結果に基づいて、ATM網から受信したセル
ペイロードあるいはダミーセルペイロードに前記フラグ
が書き込まれたSAR-PDUヘッダを付加して前記受信バッ
ファに入力する手段、 受信バッファから読出されたAALタイプ1のセルペイロー
ドを1サイクル分記憶する記憶部、 記憶された1サイクルのセルを検査し、(1) P-フォーマ
ットセルが紛失している時、シーケンスカウントSC=偶
数で、フラグが無効あるいがダミーセル挿入を示してい
るセルをP-フォーマットセルと判定し、(2) 該セルのCS
Iビットを"1"にし、偽ポインタを挿入するp−フォーマ
ットセル判定手段、 を備え、前記検査後のAALタイプ1のセルペイロードを前
記ポインタ検出部及びセレクタに入力することを特徴と
する請求項6記載のインタフェース装置。 - 【請求項13】 前記p−フォーマットセル判定手段
は、 記憶された1サイクルのセルを検査し、P-フォーマット
セルが2以上存在する時、フラグが有効で、かつ、ダミ
ーデータ非挿入を示しているセルをP-フォーマットセル
と判定する、 ことを特徴とする請求項12記載のインタフェース装
置。 - 【請求項14】 前記AALタイプ1のセルペイロードを検
査し、1サイクルにP-フォーマットセルが検出できない
場合には、SC=6のセルをP-フォーマットセルと判定し、
該セルのCSIビットを"1"にし、偽ポインタを挿入するp
−フォーマットセル判定手段、 を備え、検査後のAAL1タイプ1のセルペイロードを前記
受信バッファに書き込むことを特徴とする請求項6記載
のインタフェース装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117886A JP3782283B2 (ja) | 2000-04-19 | 2000-04-19 | インタフェース装置 |
US09/766,001 US6826192B2 (en) | 2000-04-19 | 2001-01-19 | Interface apparatus |
EP01101163A EP1148757A3 (en) | 2000-04-19 | 2001-01-23 | Interface apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117886A JP3782283B2 (ja) | 2000-04-19 | 2000-04-19 | インタフェース装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308863A true JP2001308863A (ja) | 2001-11-02 |
JP3782283B2 JP3782283B2 (ja) | 2006-06-07 |
Family
ID=18629128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000117886A Expired - Fee Related JP3782283B2 (ja) | 2000-04-19 | 2000-04-19 | インタフェース装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6826192B2 (ja) |
EP (1) | EP1148757A3 (ja) |
JP (1) | JP3782283B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014520461A (ja) * | 2011-06-24 | 2014-08-21 | ▲ホア▼▲ウェイ▼技術有限公司 | 管理ユニット−3回路のためのエミュレーション方法および装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0110437D0 (en) * | 2001-04-27 | 2001-06-20 | Marconi Comm Ltd | A transmission method |
US7133415B2 (en) * | 2001-07-10 | 2006-11-07 | Corrigent Systems Ltd. | SONET circuit emulation with VT compression |
JP4165044B2 (ja) * | 2001-07-23 | 2008-10-15 | 沖電気工業株式会社 | セル分解装置 |
US7103049B2 (en) * | 2002-01-02 | 2006-09-05 | Adtran, Inc. | Mechanism for providing octet alignment in serial ATM data stream |
US7844697B1 (en) * | 2002-01-25 | 2010-11-30 | Juniper Networks, Inc. | Measuring network traffic based on predicted amount of padding |
DE10235921A1 (de) * | 2002-03-25 | 2003-10-09 | Agere Syst Guardian Corp | Verfahren und Vorrichtung zum Verbessern der Zuverlässigkeit von mittels konkreter Syntaxschreibweise codierten Nachrichten |
US7894480B1 (en) * | 2002-08-27 | 2011-02-22 | Hewlett-Packard Company | Computer system and network interface with hardware based rule checking for embedded firewall |
US7474672B2 (en) * | 2003-02-11 | 2009-01-06 | International Business Machines Corporation | Frame alteration logic for network processors |
US7515605B2 (en) * | 2003-03-24 | 2009-04-07 | Corrigent Systems Ltd | Efficient transport of TDM services over packet networks |
US7835397B2 (en) * | 2003-04-25 | 2010-11-16 | Alcatel-Lucent Usa Inc. | Frame processing |
US7386010B2 (en) * | 2003-06-13 | 2008-06-10 | Corrigent Systems Ltd | Multiprotocol media conversion |
US7974223B2 (en) | 2004-11-19 | 2011-07-05 | Corrigent Systems Ltd. | Virtual private LAN service over ring networks |
US7515536B2 (en) * | 2005-07-11 | 2009-04-07 | Corrigent Systems Ltd. | Transparent transport of fibre channel traffic over packet-switched networks |
US7983150B2 (en) * | 2006-01-18 | 2011-07-19 | Corrigent Systems Ltd. | VPLS failure protection in ring networks |
US7808931B2 (en) | 2006-03-02 | 2010-10-05 | Corrigent Systems Ltd. | High capacity ring communication network |
US20070242676A1 (en) * | 2006-04-13 | 2007-10-18 | Corrigent Systems Ltd. | Interface between a synchronous network and high-speed ethernet |
US7593400B2 (en) * | 2006-05-19 | 2009-09-22 | Corrigent Systems Ltd. | MAC address learning in a distributed bridge |
US7660303B2 (en) | 2006-08-22 | 2010-02-09 | Corrigent Systems Ltd. | Point-to-multipoint functionality in a bridged network |
US9451338B2 (en) * | 2006-10-13 | 2016-09-20 | Lantiq Beteiligungs-GmbH & Co. KG | Line card with network processing device and data pump device |
GB2466046A (en) * | 2008-12-09 | 2010-06-16 | Polar Extreme Res Ltd | Generalised self-referential file system using unique identifiers for data transfer |
US8345680B2 (en) * | 2009-05-07 | 2013-01-01 | Alcatel Lucent | Handling out-of-sequence packets in a circuit emulation service |
US8995263B2 (en) * | 2012-05-22 | 2015-03-31 | Marvell World Trade Ltd. | Method and apparatus for internal/external memory packet and byte counting |
US9131010B2 (en) * | 2012-10-19 | 2015-09-08 | Nec Laboratories America, Inc. | Delay-tolerant and loss-tolerant data transfer for mobile applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0498943A (ja) * | 1990-08-17 | 1992-03-31 | Hitachi Ltd | 非同期転送モードを用いたバーチャルコンテナの伝送方法及び回路 |
JPH06169320A (ja) * | 1992-10-02 | 1994-06-14 | Toshiba Corp | Atmセル化装置 |
EP0649234B1 (en) * | 1993-10-14 | 2001-09-19 | International Business Machines Corporation | Method and apparatus of transferring data in an ATM network |
GB2291561B (en) * | 1994-05-21 | 1998-09-23 | Northern Telecom Ltd | Communications system |
JP3357973B2 (ja) * | 1996-03-08 | 2002-12-16 | 株式会社日立製作所 | Aal1処理方法とその装置 |
JP2817699B2 (ja) | 1996-03-13 | 1998-10-30 | 日本電気株式会社 | Stm−atm変換装置 |
JP3185922B2 (ja) * | 1998-04-16 | 2001-07-11 | 日本電気株式会社 | 2重化構成aal終端装置および同期化方法 |
JP3635926B2 (ja) * | 1998-05-14 | 2005-04-06 | Kddi株式会社 | 網接続装置 |
-
2000
- 2000-04-19 JP JP2000117886A patent/JP3782283B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-19 US US09/766,001 patent/US6826192B2/en not_active Expired - Lifetime
- 2001-01-23 EP EP01101163A patent/EP1148757A3/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014520461A (ja) * | 2011-06-24 | 2014-08-21 | ▲ホア▼▲ウェイ▼技術有限公司 | 管理ユニット−3回路のためのエミュレーション方法および装置 |
US9253119B2 (en) | 2011-06-24 | 2016-02-02 | Huawei Technologies Co., Ltd. | Method and apparatus for administrative unit-3 circuit emulation |
Also Published As
Publication number | Publication date |
---|---|
EP1148757A2 (en) | 2001-10-24 |
US6826192B2 (en) | 2004-11-30 |
JP3782283B2 (ja) | 2006-06-07 |
EP1148757A3 (en) | 2004-04-07 |
US20010033575A1 (en) | 2001-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3782283B2 (ja) | インタフェース装置 | |
US5570362A (en) | System for transferring variable length cells under ATM | |
US6108336A (en) | AAL-5 SSCS for AAL-1 and AAL-2 in ATM networks | |
US8249075B2 (en) | ATM communications system and method | |
CA2250811C (en) | Combined minicell alignment and header protection method and apparatus | |
JPH08204712A (ja) | データ長補正システム | |
US6034954A (en) | Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path | |
US7633971B1 (en) | Method and system for transport of packet-based datastreams over frame-based transport systems employing physically diverse transmission channels | |
JP2000216785A (ja) | セル処理装置及びatm交換機及びセル廃棄方法 | |
JP2001230785A (ja) | Aal1セル帯域制御方式 | |
US6944161B2 (en) | Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation | |
US6721336B1 (en) | STS-n with enhanced granularity | |
US6600746B1 (en) | AAL2 framing on NX64 KBPS E1/T1 | |
JP3245333B2 (ja) | Cbr信号の位相跳躍防止方式 | |
Bentall et al. | ATM and Internet Protocol | |
EP0757503A2 (en) | Device and method for the implementation of protocol functions of the ATM adaptation layer (AAL1) in a B-ISDN network | |
JP2685082B2 (ja) | Stm信号とatm信号の変換/逆変換方式 | |
US7224694B2 (en) | Apparatus for and method of generating pointers for transfer of structured data in AAL1 | |
JP3618095B2 (ja) | ショートセル分離装置 | |
US6694472B1 (en) | Error correction for frames carried over multiple networks | |
JP3859953B2 (ja) | Atm通信システム | |
Sohn et al. | Jitter reduction in CBR MPEG-2 transport stream packet communications over lossy ATM network | |
US20090141649A1 (en) | Communication System and Method | |
JP3337054B2 (ja) | Atmセルの組立・分解装置 | |
JP3139470B2 (ja) | インタフェース変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3782283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |