KR100255805B1

KR100255805B1 - 수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 장치

Info

Publication number: KR100255805B1
Application number: KR1019970076964A
Authority: KR
Inventors: 하정민
Original assignee: 강병호; 대우통신주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 2000-05-01
Also published as: KR19990056931A

Abstract

본 발명은 FLC-C 시스템에 있어서의 클럭 제공 및 광 송수신 장치에 관한 것으로서, ATM 셀 단위의 신호를 입력받거나, 출력시키는 동작을 수행하는 셀 버스 접속부, 수신되는 셀이 OAM 셀인 경우, 그에 따른 운용- 유지-보수에 관한 동작을 수행하며, 송신되는 디지털 신호에 OAM 셀을 생성시켜 삽입하는 OAM 처리부, 입력 신호를 다중화나 역다중화하여 출력시키는 다중/역다중화부, 서로 다른 클럭전송률을 가지고 동작하는 장치간에 올바로 신호를 주고 받을 수있도록 하는 FIFO1, 입력되는 OAM 셀이 PM 활성화/비활성화 셀인 경우, 이 셀을 저장하는 FIFO2, 상기의 FIFO1의 동작여부를 결정하며, 다중/역다중화부의 출력포트들 중에서 임의의 포트를 지정하는 접속 제어부, 입력되는 동기식 디지털 계위 신호의 오버헤드 신호를 처리하는 ATM/UNI부, 임의의 기준 클럭을 공급받아서, ATM/UNI부에서 사용될 클럭을 생성시켜 공급하고, 직렬/병렬 신호간의 변환을 행하며, 수신된 신호로부터 원래의 클럭을 복원시키는 동작을 수행하는 클럭 처리부, 광 신호와 전기적 신호간의 변환을 행하는 광 송수신부, 19.44Mhz의 클럭을 공급하는 19.44M 클럭공급부, 25.92Mhz의 클럭을 공급하는 셀 버스 클럭부, 및 클럭 처리부로부터 77.76Mhz 클럭을 공급받아서, 이에 동기된 19.44Mhz 클럭을 생성하는 DP-PLL부로 이루어진다.

Description

수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 장치(Clock and Optical Tranceiver Unit in fiber loop carrier-curb system)

본 발명은 수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 장치에 관한 것으로서, 특히 수요밀집형 광 가입자 전송장치(Fiber Loop Carrier-Curb System:이하 FLC-C 시스템이라 한다.)의 ONU(Optical Network Unit)에 장착되어서, HDT로부터 송신되는 622Mbps의 광신호를 수신하여, ATM 셀을 추출하고, 이 셀을 ONU를 구성하는 타 장치로 전달하는 수신동작 및 ONU를 구성하는 타 장치로부터 보내진 ATM 셀을 622Mbps의 동기식 디지털 계위 프레임에 다중화하여, 광신호로 변한한 다음 HDT로 보내는 송신동작을 수행하는 클럭 제공 및 광 송수신 장치(Clock and Optical Tranceiver Unit:이하 COTU라 한다.)에 관한 것이다.

종래에는 음성 정보와 컴퓨터의 사용이 보편화함에 따라 필요해진 데이터 정보를 통합하여 통신하는 방법으로 디지탈 통신방식을 사용하는 종합 정보 통신망(ISDN:Integrated Services Digital Network)이 제안되어 사용되고 있으며, 통신의 물리매체로는 동축 케이블이 사용되어 왔으나, 동축 케이블은 현재 급속히 수요가 확산되고 있는 고속 데이터 통신이나 영상 정보의 통신 등에 필요한 대역폭을 확보할 수가 없는 문제점이 있었다. 이런 문제점에 대한 해결책으로 광에 의한 통신 방법이 강구되어 사용되고 있으며, 통신구간의 전 구간으로 광에 의한 통신망이 확장되고 있는데, 그 전 단계로서 아파트 단지와 같은 수요밀집형 장소에까지 광 케이블에 의한 광통신을 실현하는 장치가 FLC-C 시스템이다. 또한 FLC-C 시스템은 전화국 측에 설치되는 HDT와 가입자 측에 설치되는 ONU로 구성되어 있는데, ONU측에 설치되어 ONU와 HDT 사이를 접속시켜 주는 장치가 필요하다.

이에 본 발명은 상기와 같은 필요성에 부응하기 위하여 안출된 것으로서, FLC-C 시스템의 ONU에 장착되어서 ONU와 HDT 사이를 접속시켜 주는 장치인, FLC-C 시스템에 있어서의 클럭 제공 및 광 송수신 장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 FLC-C 시스템에 있어서의 클럭 제공 및 광 송수신 장치는 ATM 셀 단위의 전기적 디지탈 신호를 입력받거나, 출력시키는 동작을 수행하는 셀 버스 접속부; 수신되는 셀이 사용자 셀이면, 그대로 통과시키고, 수신되는 셀이 OAM 셀인 경우, 그 OAM 셀을 검사하여 그에 따른 운용- 유지-보수에 관한 동작을 수행하며, 송신되는 디지털 신호에 OAM 셀을 생성시켜 삽입하는 OAM 처리부; 송신시에는 상기의 셀 버스 접속부로부터 입력되는 복수개의 전기적 디지탈 신호를 다중화하여 출력시키고, 수신시에는 다중화되어 있는 전기적 디지탈 신호를 입력받아서, 다중화되기 전의 신호로 역 다중화한 후, 포트지정신호에 의하여 지정되는 포트로 출력시키는 다중/역다중화부; 서로 다른 클럭전송률을 가지고 동작하는 장치간에 설치되어, 먼저 입력되어진 데이터가 먼저 출력되도록 하는 동작을 수행하는 FIFO1; 입력되는 OAM 셀이 PM 활성화/비활성화 셀인 경우, 이 셀을 저장하는 FIFO2; 상기의 FIFO1의 동작여부를 결정하며, 상기의 다중/역다중화부의 출력포트들 중에서 임의의 포트를 지정하는 동작을 수행하는 접속 제어부; 상기의 다중/역다중화부로부터 수신된 전기적 디지탈 신호의 오버헤드 정보를 검사하여, 각 오버헤드 정보에 따른 처리동작을 수행하며, 상기의 다중/역다중화부로 송신할 신호에 동기식 디지털 계위 신호에 필요한 각 오버헤드 정보를 삽입하는 ATM/UNI부; 임의의 기준 클럭을 공급받아서, 상기의 ATM/UNI부에서 사용될 클럭을 생성시켜 공급하는 클럭 합성부, 상기의 ATM/UNI부에서 수신된 병렬신호를 직렬신호로 변환시켜 출력시키는 동작 및 직렬로 수신된 신호를 병렬로 변환시켜서, 상기의 ATM/UNI부로 출력시키는 동작을 수행하는 병렬/직렬 신호변환부, 및 수신된 신호로부터 원래의 클럭을 복원시키는 동작을 수행하는 클럭 복원부로 구성되는 클럭 처리부; 상기의 클럭 처리부로부터 출력되는 전기적 신호를 광 신호로 변환시켜서 HDT로 전송하고, HDT로부터 입력되는 광 신호를 전기적 신호로 변환하여, 상기의 클럭 처리부로 보내는 동작을 수행하는 광 송수신부; 19.44Mhz의 클럭을 공급하는 19.44M 클럭공급부; 25.92Mhz의 클럭을 공급하는 셀 버스 클럭부; 상기의 클럭 처리부의 클럭 복원부로부터 77.76Mhz의 클럭을 공급받아서, 이에 동기된 19.44Mhz의 클럭을 생성하는 DP-PLL부; 프로세서간 직렬 통신을 수행하는 IPC 통신부, 마이크로 프로세서, 해당 장치의 동작 프로그램을 영구 저장하고 있는 ROM, 및 해당 장치가 동작하기 시작하면, ROM에 있는 동작 프로그램을 옮겨와서 프로그램이 수행되는 RAM으로 구성된 마이크로 프로세서부; 및 전원을 공급하거나 전원의 장애를 검출하는 동작을 하는 전원 및 전원장애 검출부를 포함하여 구성되는 것을 특징으로 한다.

도 1은 FLC-C 시스템에 관한 망 구성도,

도 2는 본 발명에 따른 COTU의 전체 구성도,

도 3은 COTU의 송신 동작 흐름도,

도 4는 COTU의 수신 동작 흐름도,

도 5는 다중/역다중화부의 다중화 동작에 대한 개요도,

도 6은 다중/역다중화부의 역다중화 동작에 대한 개요도,

도 7은 ATM/UNI부의 프레임 단위 수신 동작 흐름도,

도 8은 ATM/UNI부의 프레임 단위 송신 동작 흐름도,

도 9는 ATM/UNI부의 ATM 셀 단위 수신 동작 흐름도,

도 10은 ATM/UNI부의 ATM 셀 단위 송신 동작 흐름도,

도 11은 클럭 처리부의 구성과 동작에 대한 개요도,

* 도면의 주요부분에 대한 부호의 설명

300: 광 송수신 장치(OTRU) 310: 셀 버스 접속부

315: OAM 처리부 320: 다중/역다중화부

330: 주소 지정부 340: ATM/UNI부

350: 클럭 처리부 351: 클럭 합성부

352: 병렬/직렬 신호변환부 353: 클럭 복원부

360: 광 송수신부 370: FIFO1

371: FIFO2 380: 마이크로 프로세서부

도 1은 FLC-C 시스템에 관한 망구성도로서, 홈 쇼핑, 게임, 영화 등 각종의 서비스를 제공하는 서비스 제공자들(130)은 ATM 교환기(100)와 FLC-C 시스템(200)을 통해서, 이 서비스들을 요구하는 광 가입자들(140)과 서로 연결된다.

FLC-C 시스템(200)은 전화국에 설치되어, PSTN(110)과 접속되는 DS1(E) 신호와 광대역 교환망측에서 전달되는 ATM에 기반을 둔 광대역 신호를 접속하고, 동기식 디지탈 계위로 통합, 다중화한 후, 대국 장치인 ONU(220)로 광전송하는 기능 및 그 역기능을 수행하는 장치인 HDT(210), 및 아파트 단지와 같은 주거 밀집 지역의 분배소에 설치되어, HDT(210)에서 수신한 광 신호에서 각 가입자 신호를 서비스에 따라 분리하여 가입자에게 제공하는 기능과 그 역기능을 수행하는 장치인 ONU(220)로 구성되는 FTTC(Fiber To The Curb) 방식의 서비스 전송 플랫폼이다. FLC-C 시스템(200)은 HDT(210)에서 ONU(220) 까지는 광 선로(230)를 통해 서비스에 관련된 데이터를 전송하며, ONU(220)에서 각각의 가입자들(140)까지는 기존의 전화선(150)을 통해 표준의 전화서비스와 디지탈 서비스를 전송한다.

HDT(210)는 ATM 교환기(100)로부터 155.52 Mbps의 전송률을 갖는 4개의 STM-1(Synchronous Transport Module-1) 신호를 수신하여, STM-4 광 신호로 ONU(220)에 전송한다.

ONU(220)는 HDT로부터 송신되는 622Mbps의 광신호를 수신하여, ATM 셀을 추출하고, 이 셀을 ONU를 구성하는 타 장치로 전달하는 수신동작 및 ONU를 구성하는 타 장치로부터 보내진 ATM 셀을 622Mbps의 동기식 디지털 계위 프레임에 셀 다중화하여, 광신호로 변한한 다음 HDT로 보내는 기능을 수행하는 송신동작을 수행하는 COTU(300), 가입자로부터 수신된 정보를 E1 프레임에 맞게 정렬하고, E1 프레임으로부터 가입자 각각의 신호와 정보를 추출하여 해당 가입자 채널장치로 전달하는 FRU(FRame Unit), ATM 셀로 유입되는 비디오 신호와 ATM 망으로 전송될 비디오 제어신호를 처리하는 VCU등으로 구성되며, EMS(120:Element Management System)는 운용자 터미널로서, TMN(Telecommunication Management System) 방식에 따라 고장, 과금, 구성, 성능 및 보안관리 등의 기능을 수행하는 장치이다.

도 2는 본 발명에 따른 COTU(300)의 구성도로서, 셀 버스 스위칭을 사용하여 COTU(300) 와 ATM 셀 버스를 접속시키는 동작을 수행하는 셀 버스 접속부(310), FLC-C 시스템의 관리, 유지 및 보수 기능을 위한 OAM 처리부(315), OAM 처리부(315)를 통하여 셀 버스 접속부(310)로부터 전송되는 155.52Mbps의 UTOPIA (Universal Test and Operations PHY Interface for ATM) 레벨1 신호 4개를 4:1로 다중화하여 622.08Mbps의 UTOPIA 레벨2 신호로서 ATM/UNI부(340)로 전송하는 다중화기와, 접속 제어부(330)가 ATM/UNI부(340)로부터 전송되는 UTOPIA 레벨2 신호 가운데서 ATM 셀의 가상 경로 식별자(VPI) 값을 통하여 포트의 주소를 정하면, 해당 UTOPIA 레벨1 신호 4개 중 하나의 신호가 정해진 포트로 전송되는 동작으로서 역 다중화를 수행하는 역 다중화기로 구성되는 다중/역다중화부(320), 다중/역다중화부(320)의 역 다중화기에 포트 주소를 지정하여, 해당하는 ATM 셀들을 전송하도록 제어하는 접속 제어부(330), 클럭 처리부(350)로부터 8비트 데이터 버스를 통하여 전송된 STM-4 신호를 16비트 데이터 버스를 통하여 UTOPIA 레벨2 신호로 변환하고, ATM 셀 레벨로 데이터를 접속 제어부(330)로 전송하는 ATM/UNI부(340), 19.44Mhz 클럭 공급부(354)로부터 공급되는 19.44Mhz의 클럭을 이용하여, 77.76Mhz의 클럭을 생성하여 ATM/UNI부(340) 내의 주요 클럭을 공급하는 클럭 합성부(351)와 병렬신호와 직렬신호간의 변환을 행하는 병렬/직렬 신호변환부(352) 및 수신된 STM-4 신호로부터 원래의 클럭을 복원시키는 클럭 복원부(353)로 이루어지는 클럭 처리부(350), 광 송신시에는 전/광 변환을 행하고 광 수신시에는 광/전 변환을 행하는 광 송수신부(360), 셀 버스 접속부(310)와 다중/역다중화부(320)의 역 다중화기가 서로 다른 클럭전송률을 가지는 경우, 이 두 장치가 서로 올바로 데이터를 주고 받을 수 있게 해주는 장치인 FIFO(First Input First Output)-1(370), 프로세서간 직렬 통신을 수행하는 IPC 통신부(381), 마이크로 프로세서(382), 해당 COTU(300)의 동작 프로그램을 영구 저장하고 있는 ROM(383) 및 COTU(300)가 동작하기 시작하면, ROM에 있는 동작 프로그램을 옮겨와서 프로그램이 수행되는 RAM(384)으로 구성되어, 각 소자(Device)들의 제어, 경보, 감시, 관리기능을 수행하는 마이크로 프로세서부(380) 및 COTU(300)에 전원을 공급하거나 전원의 장애를 검출하는 동작을 하는 전원 및 전원장애 검출부(390)로 구성된다.

또한 MCCU(301)는 주 제어부로서, ONU의 모든 정보를 관리하고, 제어하는 장치로서, COTU(300)와는 IPC(InterProcessor Communication)를 통하여 데이터를 주고 받는다.

도 3은 COTU(300)의 송신동작에 관한 개략적인 흐름도로서, 셀 버스 접속부(310)는 VCU, FRU등 ONU(220)를 구성하는 각 장치로부터, 셀 버스를 통해 전송되는 155.52Mbps의 전송률을 가지는 ATM 셀을 4개의 셀 버스 스위칭부(311)를 통해 수신한다(단계 S310).

상기의 단계 S310에서 수신된 ATM 셀 기반의 신호에 FLC-C 시스템의 운용, 유지 및 보수를 위한 OAM 셀을 삽입시켜서, 다중/역다중화부(320)로 보낸다(단계 S315).

다중/역다중화부(320)는 4개의 셀 버스 스위칭부(311)로부터 8비트의 데이터 버스를 통해 155.52Mbps의 수신 신호를 받아서 4:1로 다중화한 후, 16 비트의 데이터 버스를 통해 ATM/UNI부(340)로 보내는데, 이 때 다중/역다중화부(320)가 내보내는 신호는 622.08Mbps의 전송률을 가지게 된다(단계 S320).

622.08Mbps의 전송률을 가지는 다중화된 신호를 16 비트의 데이터 버스를 통해 수신한 ATM/UNI부(340)는 수신한 신호에 대하여 각종 처리를 수행한 후, 8 비트의 데이터 버스를 통해 STM-4 신호로 클럭 처리부(350)에 전송한다(단계 S330).

ATM/UNI부(340)가 보낸 622.08Mbps의 STM-4 신호를 수신한 클럭 처리부(350)는 수신한 병렬의 STM-4 신호를 직렬신호로 바꾸어(단계 S340) 광 송수신부(360)로 전송한다(단계 S350).

광 송수신부(360)는 수신한 622.08Mbps의 STM-4 전기적 신호를 광 신호로 변환시켜서 HDT(210)로 전송한다(단계 S360).

도 4는 COTU(300)의 수신동작에 관한 개략적인 흐름도로서, HDT(210)로부터 전송되어온 STM-4 광 신호는 광 송수신부(360)를 통하여 COTU(300)에 수신되며(단계 S410), 광 송수신부(360)는 수신되는 622.08Mbps의 STM-4 광 신호를 전기적 신호로 변환시켜서 클럭처리부(350)로 보낸다(단계 S420).

클럭 처리부(350)의 클럭 복원부(353)에서는 입력된 STM-4 직렬신호의 데이터를 이용하여 클럭을 복원하고, 클럭 합성부(351)에서는 19.44Mhz 클럭 공급부(354)로부터 받는 참조 클럭 19.44Mhz를 77.76Mhz로 만들어 ATM/UNI부(340)에 공급하며, 병렬/직렬 신호변환부(352)에서는 광 송수신부(360)로부터 들어온 직렬 STM-4 신호를 병렬로 변환시켜 8비트의 데이터 버스를 통해 ATM/UNI부(340)로 전송하는 동작을 수행한다(단계 S430).

ATM/UNI부(340)로 수신된 병렬의 622.08Mbps의 전송률을 가지는 STM-4 신호는 각종의 신호 처리 과정을 거친 후(단계 S440), 16 비트의 데이터 버스를 통해 접속 제어부(330)로 보내지는데, 접속 제어부(330)는 ATM 셀의 헤더값 중에서 가상 경로 식별자(VPI)를 번역하여 다중/역다중화부(320)의 4개의 포트 중에 어느 포트로 데이터가 전달되어야 하는지를 결정하는 동작을 수행한다(단계 S450).

접속 제어부(330)를 통해서 다중/역다중화부(320)로 들어온 622.08Mbps 전송률의 신호는 역 다중화되어 접속 제어부(330)가 지정해준 포트로 155.52Mbps 전송률의 신호로 출력된다(단계 S460).

다중/역다중화부(320)의 하나의 포트로 출력되는 역 다중화된 신호는, 셀 버스 접속부(310)와 다중/역다중화부(320)가 서로 다른 클럭 전송률을 가지는 경우, 두 장치가 서로 올바로 데이터를 주고 받을 수 있게 하기 위한 장치인 FIFO부(370)를 통해 OAM 처리부(315)로 입력된다(단계 S470).

OAM 처리부(470)로 입력된 신호에서 OAM 셀을 추출하고, FLC-C 시스템의 운용, 유지 및 보수를 위하여, 해당 OAM 셀에 관련된 처리 과정을 수행하고, VCU, FRU등 ONU(220)를 구성하는 각 장치로 송신하기 위하여 셀 버스 접속부(310)로 보낸다(단계 S475).

셀 버스 접속부(310)로 입력된 155.52Mbps의 신호는 셀 버스 접속부(310)의 셀 버스 스위칭부(311)에 의하여 셀 버스에 실리게 된다(단계 S480).

이하에 본 발명에 따른 COTU(300)의 각 구성요소에 대하여 자세히 설명한다.

셀 버스 접속부(310)는 VCU, FRU등 ONU를 구성하는 각 장치와 ATM 셀 버스를 통하여 ATM 셀 형태의 신호를 주고 받는 동작을 수행한다.

OAM 처리부(315)는 입력되는 셀이 사용자 셀이라면, 그대로 셀 버스 접속부(310)로 전송시키며, OAM 셀이라면, OAM 셀을 추출하여 그에 따른 동작을 수행하는데, 입력되는 OAM 셀이 PM 활성화/비활성화 셀이라면, 이 셀을 추출하고, 이후에 CPU(382)에 의하여 독립적으로 참조될 수 있도록, 추출된 PM 활성화/비활성화 셀을 FIFO2(371)에 저장하는 동작, OAM 셀 송신시에는 각각의 생성된 OAM 셀에 대하여 CRC-10을 행하고, 각 연결(connection) 당 매 1초 마다 End-to-End나 세그먼트 AIS(Alarm Indication Signal) 셀을 생성시키는 동작을 행하며, OAM 셀 수신시에는 종단점(termination point)에 도달하는 OAM AIS 셀을 감지하고, 사용자 셀이 들어오거나 2.5

±

0.5 초 동안 AIS 셀이 들어오지 않을 때에는 AIS 상태를 해제하는 동작, 종료된 OAM 셀을 셀 흐름으로부터 제거하는 동작, 각 OAM 셀에 대하여 CRC-10 검사를 하여 무효 셀은 탈락시키는 동작, OAM 셀 송신시에는 OAM AIS 셀을 받았을 경우, 각 연결에 대하여 매 1초 마다 자동적으로 F4/F5 OAM 셀을 생성시키는 동작을 행하고, OAM 셀 수신시에는 F4/F5 OAM RDI(Remote Defect Indication) 셀을 감지하고,

2.5±0.5

초 동안 RDI 셀이 들어오지 않을 때 RDI를 해제하는 동작, Loopback OAM 셀의 기능규정필드 중 LBI(810:Loopback Indication)의 논리값이 01H인 반환셀을 수신할 경우, 모든 활성 연결에 대하여 LBI 값을 00h로 바꾸어 돌려보내는 동작, 반환(Loopback) OAM 셀 구조의 다른 필드를 해당 정보로 채운 순방향 LB 셀을 생성시키고, 되돌아오는 셀의 검출울 위해 타임 스탬프 기반의 상호관계 꼬리표를 제공하며, 타임 스탬프 필드를 통해 망의 지연시간을 측정하는 동작, VPI/VCI 의 매칭을 검사하고 상호관계 꼬리표를 검사한 다음, 현재 시간을 저장하고 셀을 종료시키는 동작, OAM 셀 송신시에는 각 연결에 대하여 1초 마다 End-to-End 셀이나 세그먼트 F4/F5 CC(Continuity check) 셀을 생성시키는 동작, OAM 셀 수신시에는 F4/F5 OAM CC 셀을 감지하고, 사용자 셀이 들어오지 않고, 3.5

±

0.5 초 동안 CC 셀이 들어오지 않으면 LOC(Loss of Continuity)를 세팅하는 동작, 및 OAM 처리부(315)로부터 생성된 OAM 셀들을 삽입시키는 동작을 수행한다.

도 5는 다중/역다중화부(320)의 다중화 동작에 대한 개요도로서, OAM 처리부(315)로부터 4개의 8 비트 데이터 버스를 통하여 입력되는 155.52Mbps의 STM-1 신호는 다중/역다중화부(320)의 다중화기(321)에서 4:1로 다중화되어 16 비트 데이터 버스를 통하여 ATM/UNI부(340)로 전송되는데, 이때 다중화기(321)에서 ATM/UNI부(340)로 보내는 신호는 622.08 Mbps의 전송률을 가진다.

도 6은 다중/역다중화부(320)의 역 다중화 동작에 대한 개요도로서, 접속 제어부(330)는 ATM/UNI부(340)로부터 16 비트의 데이터 버스를 통하여 전송되는 622.08Mbps의 신호 가운데서, ATM 셀의 가상 경로 식별자(VPI) 값을 해석하여, 다중/역다중화부(320)의 4개의 포트 중에 어느 포트로 데이터가 전달되어야 하는지를 결정하는데, 다중/역다중화부(320)의 역 다중화기(322)는 ATM/UNI부(340)로부터 전송되어온 622.08Mbps의 신호를 역 다중화하여, 접속 제어부(330)에 의하여 결정된 포트로 내보낸다.

접속 제어부(330)는 셀 버스 접속부(310)와 다중/역다중화부(320) 사이에서 데이터 흐름의 속도를 정합 하는 동작을 하는 FIFO부(370)를 동작시키거나 동작을 중지시킴으로서, ATM 셀의 흐름을 제어하는 동작, 및 역 다중화를 수행하는 경우에 ATM/UNI부(340)로부터 16 비트 데이터 버스를 통해 입력되는 622.08Mbps의 신호 중, ATM 셀의 가상 경로 식별자를 해석하여, 다중/역다중화부(320)의 4개의 출력포트 중에서 하나의 포트를 지정하는 신호를 내보내는 동작을 수행한다.

도 7은 ATM/UNI부(340)의 프레임 단위 신호 수신동작에 관한 흐름도로서, 프레임 경계식별을 위한 프레임 정렬부호 바이트인 A1, A2를 확인하여, A1="11110110", A2="101000"이면, STM-4 프레임이 정상상태인 것으로 확인하는 동작에 의하여, 다중/역다중화부(320)로부터 수신되는 622.08Mbps의 다중화된 STM-4 신호를 수신하고, 프래임 처리를 수행하는 단계(단계 S701), 단계 S701로부터 수신된 혼화된 STM-4 프레임에 대하여, 1+X⁶+X⁷다항식으로 구간 오버헤드(SOH:Section Overhead)의 첫행을 제외하고 모든 비트에 대하여 역혼화를 수행하는 단계(단계 S702), FAPS(Automatic protection switch channel) 바이트(K1,K2)를 필터링하고 추출하여 저장하는 단계(단계 S703), 수신된 유료부하 포인터(H1,H2)를 해석하며, STM-4 SPE(Synchronous Payload Envelope)와 경로 오버헤드를 추출하는 단계(S704), 수신된 STM-4 비트열로부터, SOH 내의 프레임 바이트 A1, A2를 검출함으로서, STM 프레임을 식별하고, 이어서 포인터 내의 H1, H2 바이트를 읽어내어 VC-4의 시작점을 찾아낸 후, 끝으로 VC-4의 POH 내 H4 바이트를 읽어내어 ATM 셀의 경계점을 찾는 동작으로 ATM 셀을 추출하고, ATM 셀 유료부하의 역혼화, HCS(Header Check Sequence) 에러 검출 및 정정, 비사용/비할당 셀의 필터링(idle/unassigned cell filtering)을 수행하는 단계(단계 S705), F1(section user channel)과 E1, E2(order wirechannel)를 추출하며, 외부 프로세싱을 위해 3개의 독립적인 64Kbps 스트림으로 F1, E1, E2를 직렬화하는 단계(단계 S706), D1-D3, D4-D12(데이터 통신 채널)를 추출하고, 외부 프로세싱을 위하여, D1-D3은 192Kbps, D4-D12는 576Kbps로 직렬화하는 단계(단계 S707), 모든 오버헤드 바이트들을 추출하고, 외부 프로세싱을 위해 576Kbps로 오버헤드 바이트들을 직렬화하는 단계(단계 S708), 내부 레지스터 뱅크에서 C1(16 or 64 바이트 section trace sequence) 및 J1(16 or 64 바이트 path trace sequence)을 추출하는 단계(단계 S709), 10

μs

동안 연속적으로 0이 수신되면 100

μs

이내에 LOS(Loss Of Signal)로 선언하며, 2개 연속 정상 프레임이 검출되고, 이 기간 동안 LOS 조건이 미검출이면 LOS를 해제하는 동작, 4개의 연속된 프레임 패턴 A1, A2에서 오류가 발생하면 OOF(Out Of Frame)로 판단하고, 250

μs

동안 에러가 없는 프레임 패턴이 존재하면 OOF 상태를 해제하는 동작, OOF가 3ms 지속시 LOF(Loss Of Frame)로 판단하고, 3ms 동안 정상적인 프레임 패턴이 검출되면 LOF 상태를 해제하는 동작, 3번 연속 K2 바이트의 비트 6,7,8의 논리값으로서, "111"이 수신되는 경우, 다중화기 구간 AIS를 선언하고, 3번 연속 K2 바이트의 비트 6,7,8의 논리값으로서, "111"이 아닌 신호가 수신되는 경우, 다중화기 구간 AIS를 125

μs

이내에 해제하는 동작, 3번 연속 K2 바이트의 비트 6,7,8의 논리값으로서, "110"이 수신되는 경우, 다중화기 구간 RDI를 선언하고, 3번 연속 K2 바이트의 비트 6,7,8의 논리값으로서, "110"이 아닌 신호가 수신되는 경우, 다중화기 구간 RDI를 125

μs

이내에 해제하는 동작, 10ms 동안 BER(Bit Error Ratio)이 10^-3이상 발생시 E-BER(Excessive-BER)를 선언하고, 100ms 이상 BER(Bit Error Ratio)이 10^-4이하로 발생시 E-BER(Excessive-BER)를 해제하는 동작, 3번 연속 H1, H2 바이트 모두 '1'이 수신되는 경우, 다중화기 구간 AIS를 선언하고, 3번 연속 H1, H2 바이트 모두 정상적인 값이 수신되는 경우, 다중화기 구간 AIS를 해제하는 동작, 및 8개 연속으로 비정상적인 포인터 값이 검출되거나, 8개 연속으로 변경된 NDF 값(1001)이 검출되면, 다중화기 구간 LOP(Loss Of Pointer)로 판단하고, 3개 연속 프레임에서 정상적인 NDF 값을 가진 정상적인 포인터 값이 검출되거나 NDF 값(0110)이 검출되면, 다중화기 구간 LOP 상태를 해제하는 동작을 수행하는 단계(단계 S710), 이전 프레임에서 계산한 BIP-8 값과 다음 프레임의 B3 값을 비교하여 에러의 존재 여부를 확인하고, 프레임을 송신하는 경우에는 SPE에 대하여 계산한 BIP-8의 값을 다음 프레임의 B3에 삽입하는 동작, G1 바이트의 첫 4개의 비트를 추출하여 FEBE를 검출하고, 수신 경로 오버헤드의 BIP-8 에러가 검출되면 G1 바이트의 FEBE 비트에 삽입하는 동작, 5개(또는 10개)의 연속되는 프레임에서 G1의 다섯 번째 비트의 논리값이 1이면 경로 RDI로 선언하고, 0이면 경로 RDI를 해제하는 동작, 모니터링을 목적으로 수신된 B1(section BIP-8) 에러를 검출하는 동작, 및 전 프레임의 line 오버헤드와 동기 유료부하에 대하여 BIP-24 값을 다음 프레임의 B2와 비교하여, line 레벨 에러의 발생여부를 확인하여 에러 발생 수를 카운트한 다음, 1초당 192000(24

×

8000) 비트 에러를 검출하면, B2(BIP-96/24/8) 에러로 처리하는 동작을 수행하는 단계(단계 S711), 수신 FIFO로 씌워진 수신 셀, 버려진 수신 HCS 에러 셀, 정정되고 통과된 수신 HCS 에러 셀들을 카운트하는 단계(단계 S712) 및 외부 프로세싱을 위하여, 비사용/비할당 셀을 포함한 수신 셀로부터 GFC를 추출하고, 직렬화하는 단계(단계 S713)를 거쳐 수신동작이 이루어진다.

도 8은 ATM/UNI부(340)의 프레임 단위 신호 송신 동작에 관한 흐름도로서, 간단한 직렬접속을 통하여 GFC 비트를 삽입하는 단계(단계 S801), 송신 FIFO로부터 읽은 송신 셀들을 카운트하는 단계(S802), 비사용/비할당(idle/unassigned) 셀을 삽입하고, HCS를 생성/삽입하는 단계(단계 S803), ATM 셀 유료부하에 대한 혼화를 수행하는 단계(단계 S804), 송신된 STM-4 SPE로 ATM 셀을 삽입하는 단계(단계 S805), 레지스터 프로그램이 가능한 경로신호표지(register programmable path signal label)를 삽입하는 단계(단계 S806), 송신된 유료부하 포인터(H1,H2)의 생성, 경로 오버헤드의 삽입, 내부 레지스터 뱅크로부터 C1(16 or 64 바이트 section trace sequence) 및 J1(16 or 64 바이트 path trace sequence) 삽입, 576Kbps 직렬 인터페이스를 통해 전달받은 외부 생성의 경로 오버헤드 바이트 삽입, 외부에서 생성된 D1-D3, D4-D12(데이터 통신 채널)를 D1-D3은 192Kbps, D4-D12는 576Kbps 직렬 스트림을 통하여 삽입, 외부에서 생성된 F1(section user channel)과 E1, E2(order wire channel)를 3개의 독립적인 64Kbps 직렬 인터페이스를 통하여 삽입 및 외부에서 생성된 전송 오버헤드 바이트들을 4개의 5.184Mbps 직렬 인터페이스를 통하여 삽입하는 동작을 수행하는 단계(단계 S807), 송신된 STM-4 프레임의 첫행을 제외하고, 프레임 동기 혼화를 수행하는 단계(단계 S808), 프레임 정렬 바이트 A1("11110110"), A2("101000")와 C1(identity 바이트) 삽입, PAIS(Path AIS), RDI-P, LAIS, K2 바이트의 비트 6,7,8에 "111"을 삽입함으로서, LRDI 삽입 및 레지스터 프로그램이 가능한 APS 바이트를 삽입하는 단계(단계 S809), Far end에서 성능 보고(performance monitoring)를 위해서 SPE에 대해 계산한 BIP-8의 값을 다음 프레임의 B3에 삽입하는 동작, 수신 POH의 BIP-8 에러가 검출되면 G1 바이트의 FEBE 비트에 경로 FEBE를 표시하는 동작, 수신 LOH의 BIP-24 에러가 검출되면 Z2 바이트에 line FEBE를 엔코딩하여 삽입하여 B2(BIP-96/24/8 codes) 에러를 표시하는 동작, line FEBE 동작 및 B1(section BIP-8) 표시를 삽입하는 동작을 수행하는 단계(단계 S810) 및 검증 목적으로 혼화 후에 all-zero 데이터를 삽입하는 동작, 직전 STM-4 프레임의 혼화 데이터에 대해 BIP-8을 계산하여, 다음 프레임을 혼화하기 전에 B1 바이트에 BIP-8 code를 삽입하는 동작을 수행하는 단계(단계 S811)를 거쳐 송신동작이 이루어진다.

도 9는 ATM/UNI부(340)의 ATM 셀 단위 신호 수신동작에 관한 흐름도로서, 셀 delineation을 통해 ATM 셀 경계 식별을 하는 단계(단계 S901), HEC 구간을 포함한 5 바이트를 39차 2진 다항식으로 표기하고, 이것이 생성 다항식으로 나누어지는지의 여부를 확인하는 방법으로 HEC를 검사하고 수정하는 단계(단계 S902), HEC를 확인하여 맞는 HEC가 6번 검사되면, 동기 상태를 유지하고, 그 5 바이트를 셀의 헤더로 간주하며, 만일 틀린 HEC가 7번 검사되면, 동기를 잃은 것으로 간주(LOC 판단)하는 단계(단계 S903), HEC 검사 후, 에러 없는 셀은 통과되고 단일 비트 에러 셀은 수정되어 통과되며, 복수 비트 에러 셀은 폐기하는 단계(S904), 단일 비트 에러 셀과 복수 비트 에러 셀을 카운트하는 단계(단계 S905), 48 바이트의 셀 유료부하를 다항식 X⁴³+1로 역혼화 하는 단계(단계 S906) 및 GFC를 추출하는 단계(S907)로 이루어진다.

도 10은 ATM/UNI부(340)의 ATM 셀 단위 신호 송신동작에 관한 흐름도로서, 셀의 첫 4 바이트에 대해서 31차의 2진 다항식으로 표기한 다음, 이에 x⁸을 곱한 후, 생성 다항식 x⁸+x²+x+1로 나눈 나머지의 계수를 ATM 셀의 HEC(Header Error Control) 구간에 기록하는 단계(단계 S1001), ATM 셀 헤더 4바이트에 대하여 CRC-8 검사를 하여 5번째 바이트에 삽입하는 단계(단계 S1002), 48 바이트의 유료부하에 대하여 자기 동기 혼화를 수행하는 단계(단계 S1003) 및 GFC를 삽입하는 단계(단계 S1004)로 이루어진다.

도 11은 클럭 처리부(350)의 구성과 동작에 대한 개요도로서, 클럭 처리부(350)는 클럭 합성부(351), 병렬/직렬 신호변환부(352) 및 클럭 복원부(353)로 이루어져 있다. 클럭 합성부(351)는 19.44Mhz 클럭 공급부(354)로부터 공급되는 19.44Mhz의 클럭을 이용하여, 77.76Mhz의 클럭을 생성하여 ATM/UNI부(340) 내의 주요 클럭을 공급하는 동작을 수행하고, 병렬/직렬 신호변환부(352)는 병렬신호와 직렬신호간의 변환을 행하는 동작을 수행하며, 클럭 복원부(353)는 수신된 신호로부터 원래의 클럭을 복원시키는 동작을 수행한다.

19.44M 클럭공급부(354)는 DP-PLL(Digital Processing-Phase Locked Loop)부(356)에 19.44Mhz의 클럭을 공급하고, 셀 버스 클럭부(355)는 셀 버스에서 사용하는 25.92Mhz의 클럭을 셀 버스로 공급하며, DP-PLL부(356)는 루프 동기모드를 위하여 클럭 처리부(350)의 클럭 복원부(353)로부터 77.76Mhz의 클럭을 공급받아서, 이에 동기된 19.44Mhz의 클럭을 생성한다.

본 발명에 따른 FLC-C 시스템에 있어서의 클럭 제공 및 광 송수신 장치를 사용하면, HDT(210)로부터 송신되는 622Mbps의 STM-4 광 신호를 수신하여, ATM 셀을 추출하고, 이 셀을 ONU(220)를 구성하는 타 장치로 전달하는 수신동작, 및 ONU(220)를 구성하는 타 장치로부터 보내진 ATM 셀을 622Mbps의 STM-4 광 신호로 다중화하여 HDT(210)로 보내는 송신동작을 수행함으로서, FLC-C 시스템을 구성하는 HDT(210)와 ONU(220)를 접속시켜주는 효과가 있다.

Claims

ATM 셀 단위의 전기적 디지탈 신호를 입력받거나, 출력시키는 동작을 수행하는 셀 버스 접속부(310);

수신되는 셀이 사용자 셀이면, 그대로 통과시키고, 수신되는 셀이 OAM 셀인 경우, 그 OAM 셀을 검사하여 그에 따른 운용- 유지-보수에 관한 동작을 수행하며, 송신되는 디지털 신호에 OAM 셀을 생성시켜 삽입하는 OAM 처리부(315);

송신시에는 상기의 셀 버스 접속부(310)로부터 입력되는 복수개의 전기적 디지탈 신호를 다중화하여 출력시키고, 수신시에는 다중화되어 있는 전기적 디지탈 신호를 입력받아서, 다중화되기 전의 신호로 역 다중화한 후, 포트지정신호에 의하여 지정되는 포트로 출력시키는 다중/역다중화부(320);

서로 다른 클럭전송률을 가지고 동작하는 장치간에 설치되어, 먼저 입력되어진 데이터가 먼저 출력되도록 하는 동작을 수행하는 FIFO(370);

입력되는 OAM 셀이 PM 활성화/비활성화 셀인 경우, 이 셀을 저장하는 FIFO(371);

상기의 FIFO(370)의 동작여부를 결정하며, 상기의 다중/역다중화부(320)의 출력포트들 중에서 임의의 포트를 지정하는 동작을 수행하는 접속 제어부(330);

상기의 다중/역다중화부(320)로부터 수신된 전기적 디지탈 신호의 오버헤드 정보를 검사하여, 각 오버헤드 정보에 따른 처리동작을 수행하며, 상기의 다중/역다중화부(320)로 송신할 신호에 동기식 디지털 계위 신호에 필요한 각 오버헤드 정보를 삽입하는 ATM/UNI부(340);

임의의 기준 클럭을 공급받아서, 상기의 ATM/UNI부(340)에서 사용될 클럭을 생성시켜 공급하는 클럭 합성부(351), 상기의 ATM/UNI부(340)에서 수신된 병렬신호를 직렬신호로 변환시켜 출력시키는 동작 및 직렬로 수신된 신호를 병렬로 변환시켜서, 상기의 ATM/UNI부(340)로 출력시키는 동작을 수행하는 병렬/직렬 신호변환부(352) 및 수신된 신호로부터 원래의 클럭을 복원시키는 동작을 수행하는 클럭 복원부(353)로 구성되는 클럭 처리부(350);

상기의 클럭 처리부(360)로부터 출력되는 전기적 신호를 광 신호로 변환시켜서 HDT(210)로 전송하고, HDT(210)로부터 입력되는 광 신호를 전기적 신호로 변환하여, 상기의 클럭 처리부(360)로 보내는 동작을 수행하는 광 송수신부(360);

19.44Mhz의 클럭을 공급하는 19.44M 클럭공급부(354);

25.92Mhz의 클럭을 공급하는 셀 버스 클럭부(355);

클럭 처리부(350)의 클럭 복원부(353)로부터 77.76Mhz의 클럭을 공급받아서, 이에 동기된 19.44Mhz의 클럭을 생성하는 DP-PLL부(356);

프로세서간 직렬 통신을 수행하는 IPC 통신부(381), 마이크로 프로세서(382), 해당 장치의 동작 프로그램을 영구 저장하고 있는 ROM(383), 및 해당 장치가 동작하기 시작하면, ROM에 있는 동작 프로그램을 옮겨와서 프로그램이 수행되는 RAM(384)으로 구성된 마이크로 프로세서부(380); 및

전원을 공급하거나 전원의 장애를 검출하는 동작을 하는 전원 및 전원장애 검출부(390)를 포함하여 구성되는 것을 특징으로 하는 FLC-C 시스템에 있어서의 클럭 제공 및 광 송수신 장치(300).