KR0128837B1 - 비동기전달모드(atm) 가입자정합 물리계층 처리장치 - Google Patents

비동기전달모드(atm) 가입자정합 물리계층 처리장치

Info

Publication number
KR0128837B1
KR0128837B1 KR1019940017669A KR19940017669A KR0128837B1 KR 0128837 B1 KR0128837 B1 KR 0128837B1 KR 1019940017669 A KR1019940017669 A KR 1019940017669A KR 19940017669 A KR19940017669 A KR 19940017669A KR 0128837 B1 KR0128837 B1 KR 0128837B1
Authority
KR
South Korea
Prior art keywords
frame
cell
processing means
transfer mode
atm
Prior art date
Application number
KR1019940017669A
Other languages
English (en)
Other versions
KR960006407A (ko
Inventor
윤빈영
권율
박홍식
Original Assignee
조백제
한국전기통신공사
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조백제, 한국전기통신공사, 양승택, 한국전자통신연구원 filed Critical 조백제
Priority to KR1019940017669A priority Critical patent/KR0128837B1/ko
Publication of KR960006407A publication Critical patent/KR960006407A/ko
Application granted granted Critical
Publication of KR0128837B1 publication Critical patent/KR0128837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 광대역 종합정보신통망(B-ISDN) : Broadand Intergrated Services Digital Network 실현을 위한 ATM(Asynchronous Transfer Mode)장치내의 가입자정합 물리계층 처리장치에 관한 것으로 가입자가 접속되는 선로와 ATM(Asynchronous Transfer Mode) 계층사이에 연결되어 데이터를 상호변환하여 전송하는 데이타 전송수단(7)과 외부 버스를 통하여 시스템 관리 평면과 연결되고, 내부 버스를 통하여 상기 데이터 전송수단(7)에 연결되어 디바이스 상태 감시, 장애 관리 및 성능을 감시하는 유지 보수 관리 수단(8)을 구비하여 ITU-T 권고안을 충실히 만족시킬수 있는 ATM 가입자정합 물리계층 처리장치를 구현할 수 있는 효과가 있다.

Description

비동기전달모드(ATM) 가입자정합 물리계층 처리장치
제1도는 본 발명에 따른 비동기전달모드(ATM)가입자정합 물리계층 처리장치의 전체 구성도.
제2도는 본 발명에 따른 VC-4처리부의 상세 구성도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 광전 및 전광 변환부 2 : 프레임 동기부
3 : STM-1처리부 4 : VC-4 처리부
5 : 셀 처리부 6 : 선입선출부(FIFO)
7 : 데이터 전송부 8 : 유지보수 관리부
9 : 듀얼 포토 램 10 : 롬/램
11 : 중앙처리장치(CPU) 12 : 입출력장치
본 발명은 광대역 종합정보통신망(B-ISDN) : Broaband Intergrated Service Digital Network 실현을 위한 비동기전달모드(ATM : Asynchronous Transfer Mode)장치내의 가입자정합 물리계층 처리장치에 관한 것이다. ATM(Asynchronous Transfer Mode : 이하 ATM 이라 함) 가입자정합 물리계층 처리장치는 ITU-T(International Telecommunication Union-Telecommunication Standardization Sector)권고안을 만족하도록 설계되어야 한다.
본 발명은 ITU-T 권고안에 따라 구현한 ATM 가입자정합 물리계층 처리장치를 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위하여 본 발명은 가입자가 접속되는 선로로부터 광신호를 입력받아 전기 신호로 변환하여 츨력하고, 직렬 동기전달모드-1(STM-1 : Synchronous Transfer Mode-1)프레임 신호를 입력받아 광신호로 변환하여 상기 선로를 출력하는 광전 및 전광 변환수단; 내부 구성요소간을 연결하는 내부 버스에 연결되어 있으며, 상기 광전 및 전광 변환수단으로부터 입력받은 전기 신호에서 클럭과 데이터를 복원하여 병렬 동기전달모드-1(STM-1) 프레임을 츨력하고, 병렬 동기전달모드-1(STM-1) 프레임을 입력받아 직렬 동기전달모드-1(STM-1) 프레임으로 변환하여 상기 광전 및 전광 변환수단으로 출력하는 프레임 동기수단; 상기 내부 버스에 연결되어 있으며, 상기 프레임 동기수단으로부터 병렬 동기전달모드-1(STM-1) 프레임을 입력받아 구간 오버헤드(SOH) : Section OverHead)바이트를 처리하여 출력하고, 가상 콘테이너-4(VC-4 : Virtual Ccntainer -4)프레임을 입력받아 구간 오버헤드(SOH)바이트를 삽입하여 병렬 동기전달모드-1(STM-1)프레임을 상기 프레임을 상기 프레임 동기수단으로 출력하는 동기전달모드-1(STM-1)처리수단; 상기 내부버스에 연결되어 있으며, 상기 동기전달모드-1(STM-1)처리수단으로부터 구간 오버헤드(SOH)가 처리된 동기전달모드-1(STM-1)프레임을 수신하여 경로 오버헤드(POH) : Path OverHead)를 처리하여 가상 콘테이너-4(VC-4) 페이로드 구간의 비동기전달모드(ATM))셀을 출력하고, 비동기전달모드(ATM) 셀을 입력받아 가상 콘테이너-4(VC-4) 페이로드 구간에 삽입하고 경로 오버헤드(POH)를 해당 영역에 삽입한 가상 콘테이너-4(VC-4)프레임을 상기 동기전달모드-1(STM-1) 처리수단으로 출력하는 가상 콘테이너-4(VC-4)처리수단; 상기 내부 버스에 연결되어 있으며, 상기 가상 콘테이너-4(VC-4)처리수단으로부터 가상 콘테이너-4(VC-4) 페이로드 구간의 비동기전달모드(ATM)) 셀을 입력받아 셀의 시작 위치 및 역혼화를 수행하여 비동기전달모드(ATM)셀을 출력하고, 불완전한 비동기전달모드(ATM)셀을 입력받아 헤더 에러 제어 바이트(Header Error Control Byte) 삽입 및 비동기전달모드(ATM) 셀의 페이로드 구간을 혼화하여 상기 가상 콘테이너-4(VC-4) 처리 수단으로 출력하는 셀처리 수단; 상기 셀 처리 수단으로부터 비동기전달모드(ATM) 셀을 입력받아 셀단위로 비동기전달모드(ATM)계층에 출력하고, 상기 비동기전달모드(ATM) 계층으로부터 비동기전달모드(ATM) 셀을 입력받아 셀단위로 불완전한 비동기전달모드(ATM) 셀을 상기 셀 처리수단으로 출력하는 선입선출수단; 외부의 시스템 관리 평면과 연결되는 외부 버스 및 상기 내부 버스에 각각 연결되어 물리적인 통로를 제공하는 이중 포트 저장수단; 상기 내부 버스에 연결되어 각종 유지 보수 데이타를 저장하는 저장수단; 상기 내부 버스에 연결되어 있어 유지보수 관리를 총괄하는 중앙처리수단; 및 상기 내부 버스에 연결되어 있으며, 에러 상태를 표시하고, 경로 오버헤드(POH)의 일부 바이트를 입력하는 입출력수단을 포함한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 비동기전달모드(ATM) 가입자정합 물리계층 처리장치의 전체 구성도이다. ATM 가입자정합 물리계층 처리장치는 제1도에 나타낸 바와같이 크게 유지보수 관리부(8)와 데이터 전송부(7)로 구분된다. 데이터 전송부(7)는 전송과 관련된 광전 및 전광 변환부(1), 프레임 동기부(2), STM-1 처리부(3), VC-4 처리부(4), 셀 처리부(5) 및 선입선출부 (FIFO)(6) 로 구성된다. 광전(O/E : Optic to Electric) 및 전광(E/O : Electric to Optic) 변환부(1)는 브리티시 텔레콤 앤드 듀폰(British Telecom and Dupont) 사의 RCV 1201 칩과 XMT 1310 칩으로 구성하였다. RCV 1201 칩은 선로로부터 광신호를 받아서 전기신호로 변환하여 프레임 동기부(2)로 전송하고, XMT 1310 칩은 프레임 동기부(2)로부터 STM(Synchronous Transfer Mode : 이하, STM이라 함)-1 프레임 신호를 받아서 광신호로 변환하여 선로로 전송한다. 프레임 동기부(2)는 에이. 엠. 씨. 씨.(AMCC)사의 S 3012칩을 사용하여 광전 및 전광 변환부(1)에서 수신된 전기적인 신호에서 클럭과 데이터를 복원하여 STM-1 처리부(3)로 전송한다. 그리고, S 3011칩은 STM-1 처리부(3)에서 송신한 19.44Mbps 병력신호를 155.520Mbps 직렬신호로 변환하여 광전 및 전광변환부(1)로 전송한다. STM-1 처리부(3)는 동기 전송 모듈-1(STM) 신호 처리장치(92-16520 :'92.9.9)로 기 출원되었다. 그 기능을 살펴보면 프레임 동기부(2)로부터 8비트 병렬 STM-1 프레임을 수신하여 구간 오버헤드(SOH : Section OverHead)바이트를 처리하여 VC-4(Virtual Container -4 : 이하 VC-4라 함) 처리부(4)에 전송한다. 그리고 VC-4 처리부(4)로부터 VC-4 프레임을 수신하여 구간 오버헤드(SOH) 바이트를 삽입하여 STM-1 프레임을 만들어서 프레임 동기부(2)로 전송한다. VC-4 처리부(4)는 STM-1 처리부(3)로부터 구간 오버헤드(SOH)가 처리된 STM-1 프레임을 수신하여 경로 오버헤드(POH : Path OverHead)를 처리하여 VC-4 페이로드 구간만을 셀 처리부(5)로 전송한다. 그리고 셀 처리부(5)로부터 수신된 ATM 셀을 VC-4 페이로드 구간에 삽입하고 경로 오버헤드(POH)를 삽입하여 STM-1 처리부(3)로 전송한다. 셀 처리부(5)는 에스.디.에이치.(SDH) 병렬 비동기전달모드(ATM) 물리계층을 위한 병렬 자기동기 혼화회로(93-4197 : '93.3.18), 에스.디.에이치.(SDH) 병렬 비동기전달모드(ATM) 물리계층을 위한 병렬 자기동기 역혼화회로(93-4205 : '93.3.18) 비동기전달모드(ATM) 셀 헤더 에러 제어(HEC) 코드 생성을 위한 병렬 순환잉여검사(CRC) 코드 생성회로(92-16522 : '92.9.9) 및 병렬 비동기전달모드(ATM) 셀 헤더 에러 검출회로(92-16523 :'92.9.9)로 기 출원되었다. 샐 처리부(5)의 기능을 살펴보면. VC-4 처리부(4)로부터 수신된 VC-4 페이로드 구간의 ATM셀에 대해서 셀의 시작위치 및 역혼화를 수행하 선입선출부(FIFO : First In First Out)(6)에 전송한다. 그리고 선입선출부(FIFO)(6)에서 수신된 불완전한 ATM 셀에 헤드 에러 제어 바이트(Header Error Control Byte) 삽입 및 ATM 셀의 페이로드 구간을 혼화하여 VC-4 처리부(4)에 전송한다. 선입선출부(FIFO)(6)는 물리계층과 ATM 계층간에 유효한 ATM 셀을 주고 받으며, 이들간의 전송은 셀 단위로 이루어진다. 유지보수 관리부(8)는 장애 및 성능 감시를 수행하며, 중앙 처리장치(11), 롬/램(10), 듀얼 포토 램(DPRAM : Dual Port RAM)(9) 입출력장치(12)로 구성된다. 또한 외부 버스를 통하여 시스템 관리 평면과 연결된다. 유지보수 관리부(8)는 모니터 기능과 유지 보수 기능을 가지고 있다. 노미터 기능은 응용 프로그램의 개발 또는 장재 발생시 디바이스들의 상태 감시를 위해서 사용된다.
유지보수 기능은 물리계층 성능 및 장애 상태 관리 기능으로 구분된다. 물리계층 선능 관리에는 구간 오버헤드(SOH)에 내장된 B1과 B2 바이트 및 경로 오버헤드(POH)에 내장된 B3 바이트에서 1초동안 발생된 에러 갯수, 경로구간(FEBE Far End Block Error) 갯수 및 수신된 포인터 값의 변동 횟수를 누적 계산한다. 장애상태와 관련하여서는 LOS(Loss of Signal : 이하, LOS라함 ), LOF(Loss of Frame :이하 LOF라 함), LOP(Loss of Pointer : 이하, LOP라 함), 다중화구간 AIS(Alarm Indication Signal : 이하 AIS라 함), 경로구간 AIS, 다중화 구간 RDI(Remote Defect Indication: 이하 RDI라 함), 및 경로구간 RDI 등의 정보를 수집하여 내부 메시지 포맷으로 변환하여 듀얼 포토 램(DPRAM)(9)을 통하여 시스템 관리 평면에 보고하거나 발광 다이오드 (LED)를 통해서 사용자에서 이상 유무를 알린다. 또한 듀얼 포토 램(DPRAM)(9)을 통하여 시시템 관리 평면으로부터 각 구간 단위로 루프백 시험과 같은 유지 보수 명령을 수신하여 수행하고, 그 결과를 보고한다. 듀얼 포토 램(DPRAM)(9)은 물리계층 관리 평면과 시스템 관리 평면사에에 물리적인 통로를 제공하며 이들간의 통신은 내부 메시지 포맷에 따라서 이루어진다.
제2도는 본 발명에 따른 VC-4 처리부의 상세 구성도로서, 도면에서 21은 수신부, 22는 송신부, 23는 라인 입력부, 24는 수신 프레임 처리부, 25는 오버헤드 병렬/직렬 변환부, 26은 쉰 B3처리부, 27은 리타이밍부, 28은 터미널 출력부, 29는 수신 레지스터, 30은 라인 출력부, 31 은 송신 B3 생성부, 32는 송신 레지스터, 33은 터미널 입력부, 34는 송신프레임 생성부, 35는 경로 오버헤드 직렬/병렬 변환부를 각각 나타낸다.
VC-4 처리부(4)는 송신부(22)와 수신부(21)로 크게 구분시킬 수 있다. 수신부(21)는 STM-1 처리부(3)에서 셀 처리부(5)로 데이터가 이동하는 경로를 말하며, 송신부(22)는 셀 처리부(5)에서 STM-1 처리부(3)로 데이터가 이동하는 경로를 말한다. 라인 입력부(Line Input)(23)는 STM-1 처리부(3)에서 들어오는 클럭 및 데이터를 칩 내부에 제공한다. 또한 STM-1 처리부(3)에서 입력되는 신호 대신에 라인 출력부(Line Output)(30)의 신호를 전송하는 로컬 루프백(Local Loopback) 기능을 수행한다. 수신 프레임 처리부(Rx Frame Processor)(24)는 라인 입력부(Line Input)(23)로부터 클럭과 데이터를 받아서 STM-1 프레임의 구간 오버헤드(SOH)내의 H1, H2 바이트에 들어 있는 포인터 값을 해석하고, VC-4 프레임의 오버헤드와 페이로드 구간을 식별한다. 식별된 오버헤드 바이트는 경로 오버헤드 병렬/직렬 변환부(POH P/S CONVERTER)(25), 수신 레지스터(Rx Register)(29) 및 수신 B3 처리부(Rx B3ㅡProcessor)로 전송하고, 데이터 영역인 페이로드 구간은 리타이밍부(Retiming)(27)에 전송한다. 또한 수신 프레임 처리부(24)는 LOS, 경로 AIS 발생 여부를 식별하여 수신 레지스터(Rx Register)(29)와 경로 오버헤드 병렬/직렬 변환부(25)를 거친 후 내부 버스를 통하여 유지 보수 보수 관리부(8)에 전송한다. 경로 오버헤드 병렬/직렬 변환부(POH P/S CONVERTER)(25)는 수신 프레임 처리부(24)로부터 병렬로 입력되는 에러 신호를 직렬로 변환하여 유지 보수 관리부(8)에 전송한다.
수신 B3 처리부(Rx_B3 Processor)(26)는 수신 프레임 처리부(Rx Frame Processor)(24)로부터 수신되는 VC-4 프레임에 대해서 계산된 BIP(Bit Interleaved Parity : 이하, BIP라 함)-8과 B3 바이트를 비교하여 에러 발생 여부를 검사하게 된다. 만약, 에러가 발생되었으면 이 값들을 수신 레지스터(Rx Register)(29)에 전송한다. 리타이밍부(Retiming)(27)는 수신 프레임 처리부(Rx Frame Processor)(24)로부터 데이타를 받아서 칩의 외부에서 입력되는 시스템 클럭(19.44MHz)으로 동기된 데이터를 터미널 출력부(Teroutut)(28)에 전송한다.
터미널 출력부(Terminal Output)(28)는 리타이밍부(Retiming)(27)로부터 데이터를 받아서 STM-1프레임의 오버헤드 부분과 VC-4 오버헤드 부분을 제외한 순수한 ATM 셀만을 셀 처리부(5)로 전송한다. 수신 레지스터(Rx Register)(29)는 수신 프레임 처리부(Rx Frame Processor)(24)로부터 수신되는 VC-4 오버헤드 바이트의 수신 B3 처리부(Rx B3ㅡProcessor)(26)로부터 수신되는 BIP-8 에러 개수와 관련된 정보를 저장하는 메모리이다. 저장된 데이터는 중앙처리장치(11)의 요청에 따라 인터럽트를 사용하여 전달한다.
터미널 입력부(Terminal Input)(33)는 셀 처리부(5)로부터 송신할 ATM 셀을 받아 들이고 송신 프레임 생성부(Tx Frame Generator)(34)의 타이밍 신호에 의하여 라인 출력부(Line Output)(30)로 셀을 전송한다. 또한, 셀 처리부(5)에서 입력되는 신호 대신에 터미널 출력부(Terminal Output)(28)의 신호를 전송하는 원격 루프백(Remote Loopback)기능을 수행한다. 송신 프레임 생성부(Tx Frame Generator)(34)는 칩의 외부에서 제공되는 시스템 클럭(19.44MHz) STM-1 프레임과 VC-4 프레임을 생성하기 위한 타이밍 신호를 만들어서 송신 B3 처리부(Tx B3 Generator)(31), 라인 출력부(Line Output)(30), 송신 레지스터(Tx Register)(32) 및 터미널 입력부(Terminal Input)(33)에 제공된다. 송신 B3 처리부(Tx B3 Generator)(31)는 터미널 입력부(Terminal Input)(33)로부터 VC-4 데이터를 수신하고 송신 프레임 생성부(Tx Frame Generator)(34)로부터 타이밍 정보를 수신하여 BIP-8 코드를 계산하여 라인 출력부(Line Output)(33)에 제공한다. 라인 출력부(Line Output)(30)는 송신 B3 생성부(Tx B3 Generator)(31)로부터 B3 바이트, 송신 레지스터(Tx Register)(32)로부터 B3바이트 이외의 오버헤드 바이트 및 터미널 입력부(33)로부터 ATM 셀을 제공받아서 송신 프레임 생성부(Tx Frame Generator)(34)에서 제공되는 타이밍 신호에 의하여 다중화하여 STM-1 처리부(3)에 전송한다. 경로 오버헤드 직렬/병렬 변환부(POH S/P CONVERTER)(35)는 유지 보수 관리부(8)로부터 직렬(serial)로 입력되는 경로 오버헤드(POH)내의 H4, F2, Z3, Z4, Z5 바이트를 8비트 병렬 데이터로 변환하여 송신 레지스터(Tx Register)(32)에 전송한다. 송신 레지스터(Tx Register)(32)는 송신하고자 하는 프레임의 VC-4 오버헤드 바이트들을 저장하는 메모리로서, 수신 레지스터(Rx Register)(29)로부터 경로 오버헤드(POH)내의 G1바이트를 수신하고, 중앙 처리장치(11) 또는 입출력장치(12)로부터 경로 오버헤드(POH)내의 H4, F2, Z3, Z4, Z5 바이트를 입력받아 송신 프레임 생성부(34)의 타이밍신호에 따라 B3 바이트의 오버헤드 바이트를 라인 출력부(30)로 전송한다. 상기와 같이 이루어지는 본 발명은 ITU-T 권고안을 충실히 만족시킬 수 있는 ATM 가입자정합 물리계층 처리장치를 구현할 수 있는 효과가 있다.

Claims (2)

  1. 가입자가 접속되는 선로로부터 광신호를 입력받아 전기 신호로 변환하여 출력하고, 직렬 동기전달모드-1(STM-1 : Synchronous Transfer Mode-1)프레임 신호를 입력받아 광신호로 변환하여 상기 선로로 출력하는 광전 및 전광 변환수단; 내부 구성요소간을 연결하는 내부 버스에 연결되어 있으며, 상기 광전 및 전광 변환수단으로부터 입력받은 전기 신호에서 클럭과 데이타를 복원하여 병렬 동기전달모드-1(STM-1) 프레임을 츨력하고, 병렬 동기전달모드-1(STM-1) 프레임을 입력받아 직렬 동기전달모드-1(STM-1) 프레임으로 변환하여 상기 광전 및 전광 변환수단으로 출력하는 프레임 동기수단; 상기 내부 버스에 연결되어 있으며, 상기 프레임 동기수단으로부터 병렬 동기전달모드-1(STM-1) 프레임을 입력받아 구간 오버헤드(SOH) : Section OverHead)바이트를 처리하여 출력하고, 가상 콘테이너-4(VC-4 : Virtual Ccntainer -4)프레임을 입력받아 구간 오버헤드(SOH)바이트를 삽입하여 병렬 동기전달모드-1(STM-1)프레임을 상기 프레임 동기수단으로 출력하는 동기전달모드-1(STM-1)처리수단; 상기 내부버스에 연결되어 있으며, 상기 동기전달모드-1(STM-1)처리수단으로부터 구간 오버헤드(SOH)가 처리된 동기전달모드-1(STM-1)프레임을 수신하여 경로 오버헤드(POH) : Path OverHead)를 처리하여 가상 콘테이너-4(VC-4) 페이로드 구간의 비동기전달모드(ATM))셀을 출력하고, 비동기전달모드(ATM) 셀을 입력받아 가상 콘테이너-4(VC-4) 페이로드 구간에 삽입하고 경로 오버헤드(POH)를 해당 영역에 삽입한 가상 콘테이너-4(VC-4)프레임을 상기 동기전달모드-1(STM-1) 처리수단으로 출력하는 가상 콘테이너-4(VC-4)처리수단; 상기 내부 버스에 연결되어 있으며, 상기 가상 콘테이너-4(VC-4)처리수단으로부터 가상 콘테이너-4(VC-4) 페이로드 구간의 비동기전달모드(ATM)) 셀을 입력받아 셀의 시작 위치 및 역혼화를 수행하여 비동기전달모드(ATM)셀을 출력하고, 불완전한 비동기전달모드(ATM)셀을 입력받아 헤더 에러 제어 바이트(Header Error Control Byte) 삽입 및 비동기전달모드(ATM) 셀의 페이로드 구간을 혼화하여 상기 가상 콘테이너-4(VC-4) 처리 수단으로 출력하는 셀 처리 수단; 상기 셀 처리 수단으로부터 비동기전달모드(ATM) 셀을 입력받아 셀 단위로 비동기전달모드(ATM)계층에 출력하고, 상기 비동기전달모드(ATM) 계층으로부터 비동기전달모드(ATM) 셀을 입력받아 셀단위로 불완전한 비동기전달모드(ATM) 셀을 상기 셀처리수단으로 출력하는 선입선출수단; 외부의 시스템 관리 평면과 연결되는 외부 버스 및 상기 내부 버스에 각각 연결되어 물리적인 통로를 제공하는 이중 포트 저장 수단; 상기 내부 버스에 연결되어 각종 유지보수 데이타를 저장하는 저장수단; 상기 내부 버스에 연결되어 유지보수 관리를 총괄하는 중앙 처리수단; 및 상기 내부 버스에 연결되어 있으며, 에러 상태를 표시하고, 경로 오버헤드(POH)의 일부 바이트를 입력하는 입출력수단을 포함하여 이루어진 비동기전달모드(ATM)가입자정합 물리계층 처리장치.
  2. 제 2항에 있어서, 상기 가상 콘테이너-4(VC-4)처리수단은, 상기 동기전달모드-1(STM-1) 처리 수단으로부터 클럭과 데이터를 입력받도록 연결되어 있어며, 상기 동기전달모드-1(STM-1) 처리 수단으로부터 입력되는 신호 대신에 상기 동기전달모드-1(STM-1) 처리 수단으로 출력되는 신호를 입력받아 로컬 루프백(Local Loopback)기능을 수행하는 라인 입력수단. 상기 라인 입력 수단으로부터 클럭과 데이터를 입력받아 동기전달모드-1(STM-1) 프레임의 구간 오버헤드(SOH)내의 포인터 값을 해석하고, 가상 콘테이너-4(VC-4) 프레임의 오버헤드와 페이로드 구간을 식별하여 출력하고, 에러 신호의 발생 여부를 식별하여 출력하는 수신 프레임 처리 수단; 상기 수신 프레임 처리 수단으로부터 병렬 에러 신호를 입력받아 직렬로 변환하여 상기 내부 버스를 통하여 출력하는 경로 오버헤드 병렬/직렬 변환 수단; 상기 수신 프레임 처리 수단으로부터 입력되는 가상 콘테이너-4(VC-4) 프레임에 대해서 계산된 비트 인터리브드 패리티-8(Bit Interleaved Parity-8) 과 특정 바이트(B3)를 비교하여 에러 발생 여부를 검사하여 출력하는 수신 B3 처리 수단; 상기 수신 프레임 처리 수단으로부터 데이터를 입력받도록 연결되어 있으며, 외부로부터 입력되는 시스템 클럭으로 동기된 데이터를 출력하는 리타이밍 수단; 상기 리타이밍 수단으로부터 데이터를 입력받아 동기전달모드-1(STM-1) 프레임의 오버헤드 부분과 가상 콘테이너-4(VC-4) 오버헤드 부분을 처리하여 비동기전달모드(ATM) 셀을 상기 셀 처리수단으로 출력하는 터미널 출력수단; 상기 수신 프레림 처리 수단으로부터 입력되는 가상 콘테이너-4(VC-4) 오버헤드 바이트와 에러 발생 신호를 입력받고, 수신 B3 처리 수단으로부터 비트 인터리브드 패리티-8(BIP-8)에러 신호를 입력받아 저장한 후 상기 중앙 처리수단의 요청에 따라 출력하는 수신 저장수단; 상기 셀 처리수단으로부터 비동기전달모드(ATM) 셀을 입력받아 타이밍 신호에 따라 비동기전달모드(ATM) 셀을 출력하고, 상기 셀 처리 수단에서 입력되는 신호 대신에 상기 터미널 출력수단에서 출력되는 비동기전달모드(ATM) 셀을 입력받아 원격 루프백(Remote Loopback)기능을 수행하는 터미널 입력수단; 외부에서 제공되는 상기 시스템 클럭으로 동기전달모드-1(STM-1) 프레임과 가상 콘테이너-4(VC-4) 프레임을 생성하기 위한 타이밍 신호를 생성하여 출력하는 송신 프레임 생성수단; 상기 터미널 입력 수단으로부터 가상 콘테이너-4(VC-4) 데이터를 입력받고 송신 프레임 생성 수단으로부터 타이밍 신호를 입력받아 비트 인터리브드 패리티-8(BIP-8)코드를 계산하여 출력하는 송신 B3 처리 수단; 상기 저장수단으로부터 경로 오버헤드(POH)내의 특정 바이트(G1)를 입력받고, 상기 중앙 처리 수단이나 상기 입출력 수단으로부터 경로 오버헤드(POH)내의 특정 바이트(H4, F2, Z4, Z4, Z5)를 입력받아 상기 송신프레임 생성 수단의 타이밍 신호에 따라 상기 특정 바이트(B3) 이외의 가상 콘테이너-4(VC-4) 오버헤드 바이트를 출력하는 송신 저장 수단; 상기 송신 B3처리 수단으로부터 상기 특정 바이트(B3)를 입력받고 상기 송신 저장수단으로부터 상기 특정 바이트(B3) 이외의 가상 콘테이너-4(VC-4)오버헤드 바이트를 입력받고 상기 터미널 입력수단으로부터 비동기전달모드(ATM) 셀을 입력받아, 상기 송신프레임 생성 수단의 타이밍 신호에따라 다중화하혀 상기 동기전달모드-1(STM-1) 처리 수단으로 출력하는 라인 출력 수단 및; 상기 내부 버스를 통하여 직렬(serial) 경로 오버헤드(POH)내의 특정 바이트(H4, F2, Z4, Z4, Z5)를 8비트 병렬 데이터로 변환하여 상기 송신 저장수단으로 출력하는 경로오버헤드 직렬/병렬 변환수단을 포함하여 이루어진 비동기전달모드(ATM)가입자정합 물리계층 처리장치.
KR1019940017669A 1994-07-21 1994-07-21 비동기전달모드(atm) 가입자정합 물리계층 처리장치 KR0128837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017669A KR0128837B1 (ko) 1994-07-21 1994-07-21 비동기전달모드(atm) 가입자정합 물리계층 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017669A KR0128837B1 (ko) 1994-07-21 1994-07-21 비동기전달모드(atm) 가입자정합 물리계층 처리장치

Publications (2)

Publication Number Publication Date
KR960006407A KR960006407A (ko) 1996-02-23
KR0128837B1 true KR0128837B1 (ko) 1998-04-08

Family

ID=19388524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017669A KR0128837B1 (ko) 1994-07-21 1994-07-21 비동기전달모드(atm) 가입자정합 물리계층 처리장치

Country Status (1)

Country Link
KR (1) KR0128837B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475182B1 (ko) * 2001-08-20 2005-03-08 엘지전자 주식회사 비동기 전송모드 스위치 시스템의 링크 진단 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680077B1 (ko) * 2000-03-13 2007-02-09 유티스타콤코리아 유한회사 비동기전송모드 광신호 정합장치
KR20040071513A (ko) * 2003-02-06 2004-08-12 주식회사 금강고려화학 반도체소자 봉지용 에폭시수지 조성물
KR200458041Y1 (ko) * 2007-03-30 2012-01-18 서울반도체 주식회사 발광 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475182B1 (ko) * 2001-08-20 2005-03-08 엘지전자 주식회사 비동기 전송모드 스위치 시스템의 링크 진단 방법

Also Published As

Publication number Publication date
KR960006407A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
JP3421208B2 (ja) ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路
CA2391672C (en) Transport network with circuitry for monitoring packet path accommodated in stm path
US5640512A (en) Maintenance method and apparatus for providing a high-integrity, unidirectional, standardized ATM/SONET/DS3 transport signal link for a video distribution network
KR20010085789A (ko) 물리층측 디바이스와 네트워크층측 디바이스 사이에데이터를 전송하는 데이터 전송 장치 및 방법
JPH10505974A (ja) 統合多重構造デジタルクロスコネクトインテグレーテッドオフィスリンク
US20020093949A1 (en) Circuit emulation system, circuit emulation method, and sender- and receiver-side transmitters for the system
US20020065073A1 (en) Extended-cell communication network and transmission apparatus
US7289435B2 (en) Method and system for manifesting alarms in a telecommunication network
KR0128837B1 (ko) 비동기전달모드(atm) 가입자정합 물리계층 처리장치
Cisco Specifications
Cisco Specifications
Cisco Network Interface (Trunk) Cards
Cisco Network Interface (Trunk Cards)
Cisco Specification
Cisco Specification
KR970002714B1 (ko) Atm 물리 계층 가입자 액세스 처리기
KR100283378B1 (ko) 광선로 종단 시스템의 제어 장치
KR0153920B1 (ko) 유사 동기식 디지털 계위상에서 비동기 전달 모드 통신을 위한 에이티엠 물리계층 처리 장치
KR100255807B1 (ko) 수요밀집형 광 가입자 전송장치의 광 송수신장치
KR100258701B1 (ko) 수요밀집형 광 가입자 전송장치에 있어서의 atm 송수신 장치
KR100255805B1 (ko) 수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 장치
KR20000046393A (ko) 수요밀집형 광가입자 전송장치에서 공중전화망 정합 유니트의제어장치
KR970002785B1 (ko) 공통 비동기식 전달모드(atm) 모듈
KR100255809B1 (ko) 수요밀집형 광가입자 전송장치에서의 pstn망 접속장치
KR200299294Y1 (ko) 비동기 전송 방식의 스위칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee