JPH10173658A - Ａｔｍセル境界識別装置及び方法 - Google Patents
Ａｔｍセル境界識別装置及び方法Info
- Publication number
- JPH10173658A JPH10173658A JP32000697A JP32000697A JPH10173658A JP H10173658 A JPH10173658 A JP H10173658A JP 32000697 A JP32000697 A JP 32000697A JP 32000697 A JP32000697 A JP 32000697A JP H10173658 A JPH10173658 A JP H10173658A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- time slot
- atm
- framer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5673—Coding or scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭセルをＥ１フレームの各タイムスロッ
トにマッピングし、一マルチ−フレーム周期で各ＡＴＭ
セルを順次マッピングして伝送することによって、受信
端でＡＴＭセルの抽出過程を容易にし、エラー発生を防
止するようにした非同期式転送モード（ＡＴＭ）セル境
界識別装置及び方法を得る。 【解決手段】 セル混和部４で伝送するセルのペイロー
ドをスクランブリングし、送信フレーマー５でスクラン
ブリングされたセルをＥ１フレームに適合するように変
換して伝送し、受信フレーマー７でラインインターフェ
ース部６を通して受信される信号のタイムスロットによ
ってセルの境界を識別しヘッダエラー制御セルを抽出す
ることによって、簡単なハードウェアロジックでＥ１フ
レームにマッピングされたＡＴＭセルを抽出する。
トにマッピングし、一マルチ−フレーム周期で各ＡＴＭ
セルを順次マッピングして伝送することによって、受信
端でＡＴＭセルの抽出過程を容易にし、エラー発生を防
止するようにした非同期式転送モード（ＡＴＭ）セル境
界識別装置及び方法を得る。 【解決手段】 セル混和部４で伝送するセルのペイロー
ドをスクランブリングし、送信フレーマー５でスクラン
ブリングされたセルをＥ１フレームに適合するように変
換して伝送し、受信フレーマー７でラインインターフェ
ース部６を通して受信される信号のタイムスロットによ
ってセルの境界を識別しヘッダエラー制御セルを抽出す
ることによって、簡単なハードウェアロジックでＥ１フ
レームにマッピングされたＡＴＭセルを抽出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode：非同期式転送モード）セルをＥ１
の各タイムスロットにマッピングし、一マルチフレーム
周期で各ＡＴＭセルを順次マッピングして伝送すること
によって、受信端でＡＴＭセルの抽出過程を容易にし、
エラー発生を防止するようにするＡＴＭセル境界識別装
置及び方法に関するものである。
nous Transfer Mode：非同期式転送モード）セルをＥ１
の各タイムスロットにマッピングし、一マルチフレーム
周期で各ＡＴＭセルを順次マッピングして伝送すること
によって、受信端でＡＴＭセルの抽出過程を容易にし、
エラー発生を防止するようにするＡＴＭセル境界識別装
置及び方法に関するものである。
【０００２】
【従来の技術】一般的に、ＡＴＭは、使用者情報を一定
したパケットの大きさに分け、パケットヘッダ部分に目
的地情報を付加し、固定の大きさのセル（cell）形態で
伝達してから元の情報に還元する方式である。ここで、
ＡＴＭセルは、５バイトヘッダフィールドと４８バイト
の情報フィールドから構成され、セルヘッダ内の仮想経
路識別子（ＶＰＩ：Virtual Path Indentifier）と、仮
想チャンネル識別子（ＶＣＩ：Virtual Channel Identi
fier）とによりセルの連結が区別される。
したパケットの大きさに分け、パケットヘッダ部分に目
的地情報を付加し、固定の大きさのセル（cell）形態で
伝達してから元の情報に還元する方式である。ここで、
ＡＴＭセルは、５バイトヘッダフィールドと４８バイト
の情報フィールドから構成され、セルヘッダ内の仮想経
路識別子（ＶＰＩ：Virtual Path Indentifier）と、仮
想チャンネル識別子（ＶＣＩ：Virtual Channel Identi
fier）とによりセルの連結が区別される。
【０００３】一方、前記ＡＴＭセルをＤＳ１Ｅフレーム
にマッピングさせて転送する場合、送信端ではＡＴＭ層
から伝達されたセルに対し、ヘッダエラー制御（ＨＥ
Ｃ）のためのセルを生成及び挿入し休止セル（Idle cel
l）を挿入して、物理階層の速度を合せてからＤＳ１Ｅ
フレーマーに伝達してＡＴＭセルを送信する。すなわ
ち、ＡＴＭレイヤーから受け取ったセルの速度は、必ず
伝送路の情報容量と一致することではない。従って、こ
の差分、すなわちＡＴＭレイヤーから受け取ったセルと
セルの隙間を埋めるために、ＴＣ（転送収束副階層：転
送フレーム生成及び削除を遂行する機能で、転送フレー
ムのペイロードにＡＴＭセルをマッピングする機能を提
供する）で休止セル（Idle cell）が生成され、前記の
隙間にその休止セルが挿入される。そして、休止セルは
特定したセルヘッダ値を有し、受信側ではこのヘッダ値
で休止セルが識別され廃棄される。
にマッピングさせて転送する場合、送信端ではＡＴＭ層
から伝達されたセルに対し、ヘッダエラー制御（ＨＥ
Ｃ）のためのセルを生成及び挿入し休止セル（Idle cel
l）を挿入して、物理階層の速度を合せてからＤＳ１Ｅ
フレーマーに伝達してＡＴＭセルを送信する。すなわ
ち、ＡＴＭレイヤーから受け取ったセルの速度は、必ず
伝送路の情報容量と一致することではない。従って、こ
の差分、すなわちＡＴＭレイヤーから受け取ったセルと
セルの隙間を埋めるために、ＴＣ（転送収束副階層：転
送フレーム生成及び削除を遂行する機能で、転送フレー
ムのペイロードにＡＴＭセルをマッピングする機能を提
供する）で休止セル（Idle cell）が生成され、前記の
隙間にその休止セルが挿入される。そして、休止セルは
特定したセルヘッダ値を有し、受信側ではこのヘッダ値
で休止セルが識別され廃棄される。
【０００４】また、セル伝送時に、転送ビットエラーが
ＡＴＭセルヘッダのエラーとなる場合、セル損失及び挿
入エラーが発生しサービス品質に影響を与える。従っ
て、セルヘッダエラーの発生確率を減少させるために、
５バイトのセルヘッダ中の最後の１バイトには、ヘッダ
エラー訂正及び複数ビットエラーの検出のためのヘッダ
エラー制御（ＨＥＣ：Header Error Control）情報が含
まれる。このＨＥＣには、残りの４バイトを保護するた
めのＣＲＣ（Cycle Redundancy Check：巡回冗長符号）
が含まれるが、このＣＲＣ演算をして、ヘッダのビット
エラー訂正をすることはＴＣの機能である。
ＡＴＭセルヘッダのエラーとなる場合、セル損失及び挿
入エラーが発生しサービス品質に影響を与える。従っ
て、セルヘッダエラーの発生確率を減少させるために、
５バイトのセルヘッダ中の最後の１バイトには、ヘッダ
エラー訂正及び複数ビットエラーの検出のためのヘッダ
エラー制御（ＨＥＣ：Header Error Control）情報が含
まれる。このＨＥＣには、残りの４バイトを保護するた
めのＣＲＣ（Cycle Redundancy Check：巡回冗長符号）
が含まれるが、このＣＲＣ演算をして、ヘッダのビット
エラー訂正をすることはＴＣの機能である。
【０００５】前記のＨＥＣ値は、本来ヘッダ第１番目の
３２ビットのビット列を多項式（ｘ）（最高次項の係数
は第１ビット）として見なし、ここにｘ8をかけたＡ
（ｘ）ｘ8をＣＲＣ生成多項式Ｐ（ｘ）＝ｘ2＋ｘ＋１で
割算する時の余りＲ（ｘ）である。しかし、実際のＨＥ
Ｃのビットパターンは、ビットストリーム（セル同期が
ビット単位で流れること）時のセル同期の性能を高める
ため、その余りＲ（ｘ）に、更にＣ（ｘ）＝ｘ6＋ｘ4＋
ｘ2＋１（０１０１０１０１）を加えた形態からなって
いる。
３２ビットのビット列を多項式（ｘ）（最高次項の係数
は第１ビット）として見なし、ここにｘ8をかけたＡ
（ｘ）ｘ8をＣＲＣ生成多項式Ｐ（ｘ）＝ｘ2＋ｘ＋１で
割算する時の余りＲ（ｘ）である。しかし、実際のＨＥ
Ｃのビットパターンは、ビットストリーム（セル同期が
ビット単位で流れること）時のセル同期の性能を高める
ため、その余りＲ（ｘ）に、更にＣ（ｘ）＝ｘ6＋ｘ4＋
ｘ2＋１（０１０１０１０１）を加えた形態からなって
いる。
【０００６】このような過程により、Ｅ１フレームにＡ
ＴＭセルがマッピングされセル転送が遂行され、受信端
にＤＳ１Ｅペイロードからセルストリームを抽出する場
合、ＤＳ１Ｅプレーマーから伝達された信号からＡＴＭ
セルの境界を抽出し、休止セル及びヘッダエラー制御
（ＨＥＣ）セルを除去した有効セルのみをＡＴＭ階層に
伝達する。すなわち、受信端ではヘッダエラー制御フィ
ールド（１オクテット）を使用した“自己同期”により
セル同期を確立し、受信されるセルストリームから各セ
ルの先頭位置（セル境界）を識別するようになる。
ＴＭセルがマッピングされセル転送が遂行され、受信端
にＤＳ１Ｅペイロードからセルストリームを抽出する場
合、ＤＳ１Ｅプレーマーから伝達された信号からＡＴＭ
セルの境界を抽出し、休止セル及びヘッダエラー制御
（ＨＥＣ）セルを除去した有効セルのみをＡＴＭ階層に
伝達する。すなわち、受信端ではヘッダエラー制御フィ
ールド（１オクテット）を使用した“自己同期”により
セル同期を確立し、受信されるセルストリームから各セ
ルの先頭位置（セル境界）を識別するようになる。
【０００７】これを添付の図３のセル同期確率状態遷移
図を参照しより詳細に説明すると下記のとおりである。
同期離脱状態から同期を確立しようとする場合（ハンテ
ィング状態）は、受信ビットを一次的にセルの先頭ビッ
トに見なしてＨＥＣ計算し、その結果を５バイト目のも
のと比較する。そのまま続けて先頭ビットを１ビットづ
つ移動しつつＨＥＣ計算を反復し、正確な演算結果が得
られる場所を探す。そのようにして、一応正確な演算結
果が得られると、セル同期が臨時に取られている（準同
期状態）ものと判断し、今度はそれから５３バイト毎に
ＨＥＣ計算をする。その結果、Ｍ回連続し正確なＨＥＣ
値が得られると、確実にセル同期が取られたものと判断
し、同期確立状態（同期状態）に移行する。この同期確
立状態でＨＥＣエラーが発生した場合は、直ちに同期離
脱と判断せず、エラーがＮ回連続発生して始めて、同期
離脱と判断して前記のハンティング状態に遷移する。こ
のように確立時と同期離脱時とにそれぞれ判断に猶予を
与えることは、安定的な動作を保証するためであり、ハ
ンティング状態で同期確立と判断する時の猶予を“後方
保護”、同期確立状態で同期離脱と判断する時の猶予を
“前方保護”と呼ぶ。
図を参照しより詳細に説明すると下記のとおりである。
同期離脱状態から同期を確立しようとする場合（ハンテ
ィング状態）は、受信ビットを一次的にセルの先頭ビッ
トに見なしてＨＥＣ計算し、その結果を５バイト目のも
のと比較する。そのまま続けて先頭ビットを１ビットづ
つ移動しつつＨＥＣ計算を反復し、正確な演算結果が得
られる場所を探す。そのようにして、一応正確な演算結
果が得られると、セル同期が臨時に取られている（準同
期状態）ものと判断し、今度はそれから５３バイト毎に
ＨＥＣ計算をする。その結果、Ｍ回連続し正確なＨＥＣ
値が得られると、確実にセル同期が取られたものと判断
し、同期確立状態（同期状態）に移行する。この同期確
立状態でＨＥＣエラーが発生した場合は、直ちに同期離
脱と判断せず、エラーがＮ回連続発生して始めて、同期
離脱と判断して前記のハンティング状態に遷移する。こ
のように確立時と同期離脱時とにそれぞれ判断に猶予を
与えることは、安定的な動作を保証するためであり、ハ
ンティング状態で同期確立と判断する時の猶予を“後方
保護”、同期確立状態で同期離脱と判断する時の猶予を
“前方保護”と呼ぶ。
【０００８】前記のＴＣでは、また、このようなセル同
期機能を助ける機能を有しているが、送信側のＴＣでセ
ルのペイロードにｘ43＋１の多項式を使用した自己同期
型スクランブラーがそれである。従って、臨時にペイロ
ードにヘッダのようなパターンが含まれても、受信側で
それをヘッダに誤認し、間違った同期を確立する場合は
あまりない。前記において自己同期型スクランブラー
は、Ｘ43＋１の多項式を使用する場合、常に４３ビット
前の元情報を加えることによって、原情報を変換する方
法である。
期機能を助ける機能を有しているが、送信側のＴＣでセ
ルのペイロードにｘ43＋１の多項式を使用した自己同期
型スクランブラーがそれである。従って、臨時にペイロ
ードにヘッダのようなパターンが含まれても、受信側で
それをヘッダに誤認し、間違った同期を確立する場合は
あまりない。前記において自己同期型スクランブラー
は、Ｘ43＋１の多項式を使用する場合、常に４３ビット
前の元情報を加えることによって、原情報を変換する方
法である。
【０００９】
【発明が解決しようとする課題】ところが、上述した既
存の物理階層セルの送受信処理方法は、受信端からセル
を抽出する時に、セル同期確立という複雑なアルゴリズ
ムを遂行してセルを抽出するので、セル抽出が非常に難
しいだけでなく、セル抽出期間も相当所要されるという
諸般問題点が発生していた。
存の物理階層セルの送受信処理方法は、受信端からセル
を抽出する時に、セル同期確立という複雑なアルゴリズ
ムを遂行してセルを抽出するので、セル抽出が非常に難
しいだけでなく、セル抽出期間も相当所要されるという
諸般問題点が発生していた。
【００１０】従って、本発明は、前記のように物理階層
セル受信端のセル抽出時に発生する諸般問題点を解決す
るために提案されたもので、ＡＴＭセルをＥ１フレーム
の各タイムスロットにマッピングし、一マルチフレーム
周期で各ＡＴＭセルを順次マッピングして転送すること
によって、受信端でＡＴＭセル抽出過程が容易になるよ
うにするＡＴＭセル境界識別装置及びその方法を提供す
ることにその目的がある。また、本発明は、ＡＴＭセル
をＥ１フレームの各タイムスロットにマッピングし、一
マルチフレーム周期で各ＡＴＭセルを順次マッピングし
て転送することによって、受信端でＡＴＭセルを抽出す
る時のエラー発生を防止するようにするＡＴＭセル境界
識別装置及びその方法を提供することにそのまた他の目
的がある。
セル受信端のセル抽出時に発生する諸般問題点を解決す
るために提案されたもので、ＡＴＭセルをＥ１フレーム
の各タイムスロットにマッピングし、一マルチフレーム
周期で各ＡＴＭセルを順次マッピングして転送すること
によって、受信端でＡＴＭセル抽出過程が容易になるよ
うにするＡＴＭセル境界識別装置及びその方法を提供す
ることにその目的がある。また、本発明は、ＡＴＭセル
をＥ１フレームの各タイムスロットにマッピングし、一
マルチフレーム周期で各ＡＴＭセルを順次マッピングし
て転送することによって、受信端でＡＴＭセルを抽出す
る時のエラー発生を防止するようにするＡＴＭセル境界
識別装置及びその方法を提供することにそのまた他の目
的がある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るＡＴＭセル境界識別装置は、ＡＴＭセ
ルをＥ１フレームにマッピングして伝送する通信システ
ムにおいて、ＡＴＭ階層から伝送された送信するセル
に、速度整合のための休止セルを挿入する休止セル挿入
手段と、その休止セル挿入手段から伝送されたセルのヘ
ッダ情報によりヘッダエラー制御セルを生成するヘッダ
エラーセル生成手段とを順次通したセルのペイロードを
スクランブリングするセルスクランブル手段と、前記セ
ルスクランブル手段から得られるセルを、Ｅ１フレーム
に適合するように変換する送信フレーマーと、前記送信
フレーマーから得られる送信セルをパイポーラ伝送信号
にして伝送ラインに伝送し、その伝送ラインから得られ
るセルを受信フレーマーに伝達するラインインターフェ
ース手段と、前記ラインインターフェース手段から伝送
されたセルのタイムスロットによりセルの境界を識別
し、ヘッダエラー制御セルを抽出する受信フレーマー
と、前記受信フレーマーから抽出されたヘッダエラーセ
ルを検索し、有効または無効セルを判別するヘッダエラ
ーセル検索手段とを含んで構成されることを特徴とする
ものである。
に、本発明に係るＡＴＭセル境界識別装置は、ＡＴＭセ
ルをＥ１フレームにマッピングして伝送する通信システ
ムにおいて、ＡＴＭ階層から伝送された送信するセル
に、速度整合のための休止セルを挿入する休止セル挿入
手段と、その休止セル挿入手段から伝送されたセルのヘ
ッダ情報によりヘッダエラー制御セルを生成するヘッダ
エラーセル生成手段とを順次通したセルのペイロードを
スクランブリングするセルスクランブル手段と、前記セ
ルスクランブル手段から得られるセルを、Ｅ１フレーム
に適合するように変換する送信フレーマーと、前記送信
フレーマーから得られる送信セルをパイポーラ伝送信号
にして伝送ラインに伝送し、その伝送ラインから得られ
るセルを受信フレーマーに伝達するラインインターフェ
ース手段と、前記ラインインターフェース手段から伝送
されたセルのタイムスロットによりセルの境界を識別
し、ヘッダエラー制御セルを抽出する受信フレーマー
と、前記受信フレーマーから抽出されたヘッダエラーセ
ルを検索し、有効または無効セルを判別するヘッダエラ
ーセル検索手段とを含んで構成されることを特徴とする
ものである。
【００１２】また、前記送信フレーマーは、８個のＡＴ
Ｍセルを１つのＥ１マルチフレームにフォーマッティン
グすることを特徴とするものである。
Ｍセルを１つのＥ１マルチフレームにフォーマッティン
グすることを特徴とするものである。
【００１３】また、前記送信フレーマーは、マルチフレ
ームの第１番目のタイムスロット（ＴＳ０）にはオーバ
ーヘッド情報をマッピングし、タイムスロット１から３
までは、セルのスタートを知らせるスタートオブセルを
表すビット（Reserved bits）をマッピングし、第１番
目のセルをタイムスロット（ＴＳ）４からマッピングし
て１つのフレームを構成することを特徴とするものであ
る。
ームの第１番目のタイムスロット（ＴＳ０）にはオーバ
ーヘッド情報をマッピングし、タイムスロット１から３
までは、セルのスタートを知らせるスタートオブセルを
表すビット（Reserved bits）をマッピングし、第１番
目のセルをタイムスロット（ＴＳ）４からマッピングし
て１つのフレームを構成することを特徴とするものであ
る。
【００１４】また、前記タイムスロット１乃至タイムス
ロット３のビットパターンは、００１１００１１が３回
連続することを特徴とするものである。
ロット３のビットパターンは、００１１００１１が３回
連続することを特徴とするものである。
【００１５】また、前記受信フレーマーは、受信される
Ｅ１フレーム上で同期信号でフレームを探した後、タイ
ムスロット０のフレームビットである８ビット“Ｃ００
１１０１１”を識別してから、タイムスロットで３まで
の３バイトを検索し、ＡＴＭセルの第１番目のセルが始
まることを感知し、第１番目のタイムスロット４をＡＴ
Ｍセルの第１番目ヘッダとして認識した後、５３個の連
続したタイムスロットを抽出して、１つのＡＴＭセルを
抽出することを特徴とするものである。
Ｅ１フレーム上で同期信号でフレームを探した後、タイ
ムスロット０のフレームビットである８ビット“Ｃ００
１１０１１”を識別してから、タイムスロットで３まで
の３バイトを検索し、ＡＴＭセルの第１番目のセルが始
まることを感知し、第１番目のタイムスロット４をＡＴ
Ｍセルの第１番目ヘッダとして認識した後、５３個の連
続したタイムスロットを抽出して、１つのＡＴＭセルを
抽出することを特徴とするものである。
【００１６】また、本発明に係るＡＴＭセル境界識別方
法は、ＡＴＭセルをＥ１フレームにマッピングして伝送
する通信システムにおいて、第１番目のタイムスロット
には、オーバーヘッド情報をマッピングし、次に所定の
タイムスロットには、セルスタートを知らせる情報をマ
ッピングし、前記セルスタート情報が記録されたタイム
スロット以降のタイムスロットに第１番目のセルをマッ
ピングする過程を反復遂行し、１つのマルチフレームに
多数個のセルをマッピングしてＥ１フレームに伝送する
セル伝送過程と、受信される前記のマルチフレームから
フレーム同期信号を探索し、前記フレーム同期信号が探
索されると、タイムスロットのデータを検索しＡＴＭセ
ルのスタートを感知し、そのスタート点を感知してから
検出されるタイムスロットを、ＡＴＭセルの第１番目の
ヘッダとして認識してＡＴＭセルを抽出するセル受信過
程とからなることを特徴とするものである。
法は、ＡＴＭセルをＥ１フレームにマッピングして伝送
する通信システムにおいて、第１番目のタイムスロット
には、オーバーヘッド情報をマッピングし、次に所定の
タイムスロットには、セルスタートを知らせる情報をマ
ッピングし、前記セルスタート情報が記録されたタイム
スロット以降のタイムスロットに第１番目のセルをマッ
ピングする過程を反復遂行し、１つのマルチフレームに
多数個のセルをマッピングしてＥ１フレームに伝送する
セル伝送過程と、受信される前記のマルチフレームから
フレーム同期信号を探索し、前記フレーム同期信号が探
索されると、タイムスロットのデータを検索しＡＴＭセ
ルのスタートを感知し、そのスタート点を感知してから
検出されるタイムスロットを、ＡＴＭセルの第１番目の
ヘッダとして認識してＡＴＭセルを抽出するセル受信過
程とからなることを特徴とするものである。
【００１７】また、前記第１番目のセルは、前記Ｅ１マ
ルチフレームのタイムスロット（ＴＳ）４からマッピン
グされることを特徴とするものである。
ルチフレームのタイムスロット（ＴＳ）４からマッピン
グされることを特徴とするものである。
【００１８】また、前記Ｅ１マルチフレームのタイムス
ロット０番にはオーバーヘッド情報をマッピングし、タ
イムスロット１乃至タイムスロット３には、セルのスタ
ートを知らせるためのスタートオブセルを表すビット
（Reserved bits）をマッピングすることを特徴とする
ものである。
ロット０番にはオーバーヘッド情報をマッピングし、タ
イムスロット１乃至タイムスロット３には、セルのスタ
ートを知らせるためのスタートオブセルを表すビット
（Reserved bits）をマッピングすることを特徴とする
ものである。
【００１９】また、前記タイムスロット１乃至タイムス
ロット３のビットパターンは、００１１００１１が３回
連続されることを特徴とするものである。
ロット３のビットパターンは、００１１００１１が３回
連続されることを特徴とするものである。
【００２０】また、前記フレーム同期信号でフレームを
探してから、タイムスロット０のフレームビットである
８ビット“Ｃ００１１０１１”を識別した後、前記タイ
ムスロットで１から３までの３バイトを検索し、ＡＴＭ
セルの第１番目のセルが始まることを感知することを特
徴とするものである。
探してから、タイムスロット０のフレームビットである
８ビット“Ｃ００１１０１１”を識別した後、前記タイ
ムスロットで１から３までの３バイトを検索し、ＡＴＭ
セルの第１番目のセルが始まることを感知することを特
徴とするものである。
【００２１】さらに、前記Ｅ１マルチ−フレームの４番
目のタイムスロットをセルの第１番目ヘッダとして認識
し、５３個の連続したタイムスロットを抽出して、１つ
のＡＴＭセルを抽出することを特徴とするものである。
目のタイムスロットをセルの第１番目ヘッダとして認識
し、５３個の連続したタイムスロットを抽出して、１つ
のＡＴＭセルを抽出することを特徴とするものである。
【００２２】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を添付図面により詳細に説明すると下記のとおりであ
る。まず、本発明に適用されるＡＴＭセルの伝送のため
の転送フレームＥ１（２．０４８Ｍｂｐｓ）のフォーマ
ットは、図１に図示のとおりである。すなわち、ＩＴＵ
−Ｔ Ｇ．７０４によるＥ１フレームは、２５６ビット
を一フレームとし、連続する１６フレームで１つのマル
チフレームを構成する。各フレームは、３２個のタイム
スロットから構成され、各タイムスロットは８ビットで
ある。タイムスロット０番は、フレームオーバーヘッド
として使用され、タイムスロット１６は信号伝送の為に
割当てられる。Ｅ１フレームを利用してＡＴＭセルを伝
送する場合、送信端のＡＴＭ物理階層の機能は、ＡＴＭ
層からの速度に整合するために休止セルを挿入し、ヘッ
ダエラーセルの生成過程を経てセルペイロードをスクラ
ンブリングしてから、Ｅ１フレームの情報フィールドに
順次載せて転送する。
態を添付図面により詳細に説明すると下記のとおりであ
る。まず、本発明に適用されるＡＴＭセルの伝送のため
の転送フレームＥ１（２．０４８Ｍｂｐｓ）のフォーマ
ットは、図１に図示のとおりである。すなわち、ＩＴＵ
−Ｔ Ｇ．７０４によるＥ１フレームは、２５６ビット
を一フレームとし、連続する１６フレームで１つのマル
チフレームを構成する。各フレームは、３２個のタイム
スロットから構成され、各タイムスロットは８ビットで
ある。タイムスロット０番は、フレームオーバーヘッド
として使用され、タイムスロット１６は信号伝送の為に
割当てられる。Ｅ１フレームを利用してＡＴＭセルを伝
送する場合、送信端のＡＴＭ物理階層の機能は、ＡＴＭ
層からの速度に整合するために休止セルを挿入し、ヘッ
ダエラーセルの生成過程を経てセルペイロードをスクラ
ンブリングしてから、Ｅ１フレームの情報フィールドに
順次載せて転送する。
【００２３】図１は、ＡＴＭセルがＥ１フレームの情報
フィールドにマッピングされる位置を示している。すな
わち、第１番目のセルをＥ１フレームのタイムスロット
（ＴＳ）４にマッピングする。一セルは５３バイトであ
るので、第２番目のセルは５３バイトの後に位置し、Ｅ
１のマルチフレームの中でオーバーヘッドのタイムスロ
ット０番と信号伝送に使用されるタイムスロット１６と
を除外した情報フィールドは、総３８４０ビットとな
る。
フィールドにマッピングされる位置を示している。すな
わち、第１番目のセルをＥ１フレームのタイムスロット
（ＴＳ）４にマッピングする。一セルは５３バイトであ
るので、第２番目のセルは５３バイトの後に位置し、Ｅ
１のマルチフレームの中でオーバーヘッドのタイムスロ
ット０番と信号伝送に使用されるタイムスロット１６と
を除外した情報フィールドは、総３８４０ビットとな
る。
【００２４】従って、９個のＡＴＭセルを順次マッピン
グすると３８１６ビットであるので３バイト（２４ビッ
ト）が残るが、この領域はセルのスタートを知らせるた
めの領域であり、スタートオブセルを示すビット（Rese
rved bits）として使用し、位置はタイムスロット１か
ら３までを使用する。ここにおいて、タイムスロット１
乃至スロット３のビットパターンは、００１１００１１
の３回連続にする。
グすると３８１６ビットであるので３バイト（２４ビッ
ト）が残るが、この領域はセルのスタートを知らせるた
めの領域であり、スタートオブセルを示すビット（Rese
rved bits）として使用し、位置はタイムスロット１か
ら３までを使用する。ここにおいて、タイムスロット１
乃至スロット３のビットパターンは、００１１００１１
の３回連続にする。
【００２５】受信端ではＥ１フレーム上でフレーム同期
信号でフレームを探してから、タイムスロット０のフレ
ームビットである８ビット“Ｃ００１１０１１”を識別
してから、タイムスロット１から３までの３バイトを検
索し、ＡＴＭセルの第１番目のセルが始まることを感知
する。
信号でフレームを探してから、タイムスロット０のフレ
ームビットである８ビット“Ｃ００１１０１１”を識別
してから、タイムスロット１から３までの３バイトを検
索し、ＡＴＭセルの第１番目のセルが始まることを感知
する。
【００２６】タイムスロット１−３のビットパターン
は、００１１００１１が３回連続し、ＡＴＭセルはタイ
ムスロットに順次マッピングされ、Ｅ１フレームの各タ
イムスロットは３．９μｓであるので、第１番目のタイ
ムスロット４をＡＴＭセルの第１番目のヘッダとして認
識し、５３個の連続したタイムスロットを抽出すると、
１つのＡＴＭセルを抽出するようになる。このような方
法により、５４タイムスロットを第２番目セルの第１番
目ヘッダで認識し、５３バイトのＡＴＭセルを抽出す
る。同じ方法により５３バイトのセルを連続抽出する。
この過程でタイムスロット１番とタイムスロット１６番
とは除外する。
は、００１１００１１が３回連続し、ＡＴＭセルはタイ
ムスロットに順次マッピングされ、Ｅ１フレームの各タ
イムスロットは３．９μｓであるので、第１番目のタイ
ムスロット４をＡＴＭセルの第１番目のヘッダとして認
識し、５３個の連続したタイムスロットを抽出すると、
１つのＡＴＭセルを抽出するようになる。このような方
法により、５４タイムスロットを第２番目セルの第１番
目ヘッダで認識し、５３バイトのＡＴＭセルを抽出す
る。同じ方法により５３バイトのセルを連続抽出する。
この過程でタイムスロット１番とタイムスロット１６番
とは除外する。
【００２７】前記の方法により９個のセルを抽出する
と、１つのマルチフレームが終わるようになり、このよ
うにフレームの同期信号を使用する方式で、受信端でＡ
ＴＭセルを探し出すので、アルゴリズムを遂行しなくて
済むので、全体的なハードウェアを簡略に設計すること
ができ、また、セル抽出過程で発生頻度が高いエラー発
生率も低くなる。
と、１つのマルチフレームが終わるようになり、このよ
うにフレームの同期信号を使用する方式で、受信端でＡ
ＴＭセルを探し出すので、アルゴリズムを遂行しなくて
済むので、全体的なハードウェアを簡略に設計すること
ができ、また、セル抽出過程で発生頻度が高いエラー発
生率も低くなる。
【００２８】図２は、本発明の概念を適用した好ましい
実施の形態であって、ＡＴＭセル境界識別装置のブロッ
ク構成図である。これに図示のとおり、参照番号１はＡ
ＴＭ階層から転送されたセルをバッファリングする送信
先入先出部であり、参照番号２は前記送信先入先出部１
から得られるセルの速度整合のために休止セルを挿入す
る休止セル挿入部であり、参照番号３は、前記休止セル
挿入部２から伝送されたセルヘッダ情報によりヘッダエ
ラーセルを生成するヘッダエラーセル生成部３である。
実施の形態であって、ＡＴＭセル境界識別装置のブロッ
ク構成図である。これに図示のとおり、参照番号１はＡ
ＴＭ階層から転送されたセルをバッファリングする送信
先入先出部であり、参照番号２は前記送信先入先出部１
から得られるセルの速度整合のために休止セルを挿入す
る休止セル挿入部であり、参照番号３は、前記休止セル
挿入部２から伝送されたセルヘッダ情報によりヘッダエ
ラーセルを生成するヘッダエラーセル生成部３である。
【００２９】そして、参照番号４は、前記ヘッダエラー
セル生成部３から得られるペイロードをスクランブリン
グするセル混和部であり、参照番号５は、前記のセル混
和部４から得られるセルを、Ｅ１フレームに適合するよ
うにフォーマッティングする送信フレーマーであり、参
照番号６は、前記送信フレーマー５から得られる送信フ
レームをバイポーラ伝送信号にし伝送ラインに伝送し、
その伝送ラインから得られるＥ１フレームは、受信フレ
ーマー７に伝達するラインインターフェース部６であ
る。
セル生成部３から得られるペイロードをスクランブリン
グするセル混和部であり、参照番号５は、前記のセル混
和部４から得られるセルを、Ｅ１フレームに適合するよ
うにフォーマッティングする送信フレーマーであり、参
照番号６は、前記送信フレーマー５から得られる送信フ
レームをバイポーラ伝送信号にし伝送ラインに伝送し、
その伝送ラインから得られるＥ１フレームは、受信フレ
ーマー７に伝達するラインインターフェース部６であ
る。
【００３０】また、参照番号７は、前記ラインインター
フェース部６から伝送されたＥ１フレームのタイムスロ
ットによりセルの境界を識別し、ヘッダエラーセルを抽
出する受信フレーマー７であり、参照番号８は前記受信
フレーマー７から抽出されたヘッダエラーセルを検索
し、有効または無効セルを判別するヘッダエラーセル検
索部であり、参照番号９は前記ヘッダエラーセル検索部
８から得られるセルをフィルタリングし、エラーセルを
処理するセルフィルタリング部９である。
フェース部６から伝送されたＥ１フレームのタイムスロ
ットによりセルの境界を識別し、ヘッダエラーセルを抽
出する受信フレーマー７であり、参照番号８は前記受信
フレーマー７から抽出されたヘッダエラーセルを検索
し、有効または無効セルを判別するヘッダエラーセル検
索部であり、参照番号９は前記ヘッダエラーセル検索部
８から得られるセルをフィルタリングし、エラーセルを
処理するセルフィルタリング部９である。
【００３１】さらに、参照番号１０は、前記ヘッダエラ
ーセル検索部８及びフィルタリング部９からそれぞれ得
られるヘッダエラーセル状態と、エラーセル状態をモニ
タリングするセル状態モニタリング部であり、参照番号
１１は前記セルフィルタリング部９を通したセルをディ
スクランブリングするセル逆混和部であり、参照番号１
２は、前記セル逆混和部１１でディスクランブリングさ
れたセルをバッファリングし、ＡＴＭ階層に伝送する受
信先入先出部１２である。
ーセル検索部８及びフィルタリング部９からそれぞれ得
られるヘッダエラーセル状態と、エラーセル状態をモニ
タリングするセル状態モニタリング部であり、参照番号
１１は前記セルフィルタリング部９を通したセルをディ
スクランブリングするセル逆混和部であり、参照番号１
２は、前記セル逆混和部１１でディスクランブリングさ
れたセルをバッファリングし、ＡＴＭ階層に伝送する受
信先入先出部１２である。
【００３２】このような構成を有する本発明による好ま
しい実施の形態は、まず、送信先入先出部１でＡＴＭ階
層から伝送される非同期セルを、Ｅ１伝送路上にマッピ
ングするように要求される時間的バッファリング機能を
遂行する。従って、送信先入先出部１は、ＡＴＭ階層の
動作クロックと物理階層の動作クロックとを相互に分離
し、バイト単位のデータが伝達される機能を提供するも
のである。すなわち、送信先入先出部１は、ＡＴＭ階層
からバイト単位のデータと、これに同期されたクロック
及び制御信号とによりデータが伝達され、この場合の書
き込み状態は、４個のＡＴＭセルバッファの中で、少な
くとも一セル以上の書き込み余裕がある時に書き込み可
能状態を表す。
しい実施の形態は、まず、送信先入先出部１でＡＴＭ階
層から伝送される非同期セルを、Ｅ１伝送路上にマッピ
ングするように要求される時間的バッファリング機能を
遂行する。従って、送信先入先出部１は、ＡＴＭ階層の
動作クロックと物理階層の動作クロックとを相互に分離
し、バイト単位のデータが伝達される機能を提供するも
のである。すなわち、送信先入先出部１は、ＡＴＭ階層
からバイト単位のデータと、これに同期されたクロック
及び制御信号とによりデータが伝達され、この場合の書
き込み状態は、４個のＡＴＭセルバッファの中で、少な
くとも一セル以上の書き込み余裕がある時に書き込み可
能状態を表す。
【００３３】また、休止セル挿入部２は、前記送信先入
先出部１でバッファリングされたセルに、速度制御のた
めの休止セル（Idle Cell）を挿入し、ヘッダエラーセ
ル生成部３は、伝達されるセルヘッダの第１番目の４バ
イトを利用してヘッダエラーセル（ＨＥＣ）を生成して
からヘッダの第５番目の領域に書き込むようになる。す
なわち、ヘッダエラーセル生成部３は、セルヘッダの第
１番目４バイトに対しＣＲＣを生成し、セルヘッダ第５
番目のバイトに挿入するようになり、この時ヘッダエラ
ーセル生成は、上述したＸ8＋Ｘ2＋Ｘ＋１の多項式に従
う。
先出部１でバッファリングされたセルに、速度制御のた
めの休止セル（Idle Cell）を挿入し、ヘッダエラーセ
ル生成部３は、伝達されるセルヘッダの第１番目の４バ
イトを利用してヘッダエラーセル（ＨＥＣ）を生成して
からヘッダの第５番目の領域に書き込むようになる。す
なわち、ヘッダエラーセル生成部３は、セルヘッダの第
１番目４バイトに対しＣＲＣを生成し、セルヘッダ第５
番目のバイトに挿入するようになり、この時ヘッダエラ
ーセル生成は、上述したＸ8＋Ｘ2＋Ｘ＋１の多項式に従
う。
【００３４】次に、セル混和部４は、前記ヘッダエラー
セル生成部３から得られるセルペイロード情報に対し、
Ｘ43＋１の自己同期式生成多項式を使用し、バイト単位
でスクランブリングし、このようにペイロードがスクラ
ンブリングされたセルは、送信フレーマーでＥ１フレー
ムフォーマットに適合するようにフォーマッティングさ
れる。
セル生成部３から得られるセルペイロード情報に対し、
Ｘ43＋１の自己同期式生成多項式を使用し、バイト単位
でスクランブリングし、このようにペイロードがスクラ
ンブリングされたセルは、送信フレーマーでＥ１フレー
ムフォーマットに適合するようにフォーマッティングさ
れる。
【００３５】すると、ラインインターフェース部６は、
そのフォーマッティングされたＥ１フレームをバイポー
ラ伝送信号に変換し、伝送ラインに伝送するようにな
る。まず、前記伝送ラインから受信されるＥ１フレーム
は、前記ラインインターフェース部６を通してから受信
フレーマー７に伝達され、受信フレーマー７は、伝送さ
れたＥ１フレームのタイムスロットによりセル境界を識
別してセルを抽出する。
そのフォーマッティングされたＥ１フレームをバイポー
ラ伝送信号に変換し、伝送ラインに伝送するようにな
る。まず、前記伝送ラインから受信されるＥ１フレーム
は、前記ラインインターフェース部６を通してから受信
フレーマー７に伝達され、受信フレーマー７は、伝送さ
れたＥ１フレームのタイムスロットによりセル境界を識
別してセルを抽出する。
【００３６】すなわち、受信フレーマー７は、Ｅ１フレ
ーム上でフレーム同期信号でフレームを探してから、タ
イムスロット０のフレームビットである８ビット“Ｃ０
０１１０１１”を識別してから、タイムスロットで１か
ら３までの３バイトを検索し、ＡＴＭセルの第１番目セ
ルが始まることを感知する。この時、タイムスロット１
−３のビットパターンは、００１１００１１が３回連続
し、ＡＴＭセルはタイムスロットに順次マッピングされ
ており、Ｅ１フレームの各タイムスロットは３．９μｓ
であるので、第１番目のタイムスロット４をＡＴＭセル
の第１番目ヘッダとして認識し、５３個の連続したタイ
ムスロットを抽出すると、１つのＡＴＭセルを抽出する
ようになる。
ーム上でフレーム同期信号でフレームを探してから、タ
イムスロット０のフレームビットである８ビット“Ｃ０
０１１０１１”を識別してから、タイムスロットで１か
ら３までの３バイトを検索し、ＡＴＭセルの第１番目セ
ルが始まることを感知する。この時、タイムスロット１
−３のビットパターンは、００１１００１１が３回連続
し、ＡＴＭセルはタイムスロットに順次マッピングされ
ており、Ｅ１フレームの各タイムスロットは３．９μｓ
であるので、第１番目のタイムスロット４をＡＴＭセル
の第１番目ヘッダとして認識し、５３個の連続したタイ
ムスロットを抽出すると、１つのＡＴＭセルを抽出する
ようになる。
【００３７】また、ヘッダエラーセル検索部８は、その
抽出されたヘッダエラーセルを検索し、有効または無効
セルを判別する。そして、ヘッダエラーセル検索部８を
通過したセルは、セルフィルタリング部９でセルヘッダ
パターンによりフィルタリングされ、２個以上のエラー
セルは廃棄される。また、エラー検出モード状態で、セ
ルヘッダ部のエラーセルも廃棄され、この時有効セルの
中で、ペイロードを除いたセルのフィルタリングが可能
であるが、この機能は、セル制御機能のために挿入され
た休止セルまたは送信側と協議された特定パターンのセ
ルを除去し、純粋なサービスセルのみを後端に伝達する
ためのものである。
抽出されたヘッダエラーセルを検索し、有効または無効
セルを判別する。そして、ヘッダエラーセル検索部８を
通過したセルは、セルフィルタリング部９でセルヘッダ
パターンによりフィルタリングされ、２個以上のエラー
セルは廃棄される。また、エラー検出モード状態で、セ
ルヘッダ部のエラーセルも廃棄され、この時有効セルの
中で、ペイロードを除いたセルのフィルタリングが可能
であるが、この機能は、セル制御機能のために挿入され
た休止セルまたは送信側と協議された特定パターンのセ
ルを除去し、純粋なサービスセルのみを後端に伝達する
ためのものである。
【００３８】ここにおいて、ヘッダエラーセル検索部８
及びセルフィルタリング部９で処理されるセルの状態
は、セル状態モニタリング部１０にモニタリングされ
る。そして、エラーのない正常的なセルは、セル逆混和
部１２でセルペイロード情報に対し、Ｘ43＋１の自己同
期式生成多項式をバイト単位でディスクランブリング
し、このようにディスクランブリングされたセルは、受
信先入先出部１２で非同期的にＡＴＭ階層に伝達するよ
うに要求される時間的なバッファリング機能が遂行され
てからＡＴＭ階層に伝達される。すなわち、ＡＴＭ階層
の動作クロックと物理階層の動作クロックとを分離する
ようになり、ＡＴＭ階層にはバイト単位のデータが伝達
されるようになる。
及びセルフィルタリング部９で処理されるセルの状態
は、セル状態モニタリング部１０にモニタリングされ
る。そして、エラーのない正常的なセルは、セル逆混和
部１２でセルペイロード情報に対し、Ｘ43＋１の自己同
期式生成多項式をバイト単位でディスクランブリング
し、このようにディスクランブリングされたセルは、受
信先入先出部１２で非同期的にＡＴＭ階層に伝達するよ
うに要求される時間的なバッファリング機能が遂行され
てからＡＴＭ階層に伝達される。すなわち、ＡＴＭ階層
の動作クロックと物理階層の動作クロックとを分離する
ようになり、ＡＴＭ階層にはバイト単位のデータが伝達
されるようになる。
【００３９】上述した本発明を要約すると次のとおりで
ある。本発明は、セル混和手段でＡＴＭ階層から転送さ
れた送信するセルに、速度整合のための休止セルを挿入
する休止セル挿入手段と、その休止セル挿入手段から転
送されたセルのヘッダ情報により、ヘッダエラー制御セ
ルを生成するヘッダエラーセル生成手段を順次に通した
セルのペイロードをスクランブリングすることを特徴と
する。また、送信フレーマーで、前記セル混和手段から
得られるセルをＥ１フレームに適合するように変換する
ことを特徴とする。そして、ラインインターフェース手
段で、前記の送信フレーマーから得られる送信セルをパ
イポーラ伝送信号にして伝送ラインに伝送し、その伝送
ラインから得られるＥ１フレームを受信フレーマーに伝
達することを特徴とする。一方、受信フレーマーは、前
記ラインインターフェース手段から伝送されたＥ１フレ
ームのタイムスロットによりセルの境界を識別し、ヘッ
ダエラー制御セルを抽出し、ヘッダエラーセル検索手段
は、前記受信フレーマーから抽出されたヘッダエラーセ
ルを検索し、有効または無効セルを判別することを特徴
とする。
ある。本発明は、セル混和手段でＡＴＭ階層から転送さ
れた送信するセルに、速度整合のための休止セルを挿入
する休止セル挿入手段と、その休止セル挿入手段から転
送されたセルのヘッダ情報により、ヘッダエラー制御セ
ルを生成するヘッダエラーセル生成手段を順次に通した
セルのペイロードをスクランブリングすることを特徴と
する。また、送信フレーマーで、前記セル混和手段から
得られるセルをＥ１フレームに適合するように変換する
ことを特徴とする。そして、ラインインターフェース手
段で、前記の送信フレーマーから得られる送信セルをパ
イポーラ伝送信号にして伝送ラインに伝送し、その伝送
ラインから得られるＥ１フレームを受信フレーマーに伝
達することを特徴とする。一方、受信フレーマーは、前
記ラインインターフェース手段から伝送されたＥ１フレ
ームのタイムスロットによりセルの境界を識別し、ヘッ
ダエラー制御セルを抽出し、ヘッダエラーセル検索手段
は、前記受信フレーマーから抽出されたヘッダエラーセ
ルを検索し、有効または無効セルを判別することを特徴
とする。
【００４０】また、本発明の目的を達成するための方法
は、第１番目のタイムスロットには、オーバーヘッド情
報をマッピングし、前記セルスタート情報が記録された
タイムスロット以降のタイムスロットに第１番目のセル
をマッピングする過程を反復遂行し、１つのマルチフレ
ームに多数個のセルをマッピングして転送するセル転送
過程と、受信される前記マルチフレームからフレーム同
期信号を探索し、それからタイムスロットのデータを検
索し、ＡＴＭセルのスタートを感知しそのスタート点を
感知してから、検出されるタイムスロットをＡＴＭセル
の第１番目のヘッダで認識してＡＴＭセルを抽出するセ
ル受信過程からなることを特徴とする。
は、第１番目のタイムスロットには、オーバーヘッド情
報をマッピングし、前記セルスタート情報が記録された
タイムスロット以降のタイムスロットに第１番目のセル
をマッピングする過程を反復遂行し、１つのマルチフレ
ームに多数個のセルをマッピングして転送するセル転送
過程と、受信される前記マルチフレームからフレーム同
期信号を探索し、それからタイムスロットのデータを検
索し、ＡＴＭセルのスタートを感知しそのスタート点を
感知してから、検出されるタイムスロットをＡＴＭセル
の第１番目のヘッダで認識してＡＴＭセルを抽出するセ
ル受信過程からなることを特徴とする。
【００４１】
【発明の効果】上述した説明の通り、本発明は、ＡＴＭ
セルをＥ１フレームの各タイムスロットに順次マッピン
グして伝送することにより、受信端でＡＴＭセルの抽出
過程が容易になる効果があり、併せてセル境界識別が容
易であるので、付加的なハードウェアも減少させること
ができて、全体的な構成を簡略化させ得る効果がある。
セルをＥ１フレームの各タイムスロットに順次マッピン
グして伝送することにより、受信端でＡＴＭセルの抽出
過程が容易になる効果があり、併せてセル境界識別が容
易であるので、付加的なハードウェアも減少させること
ができて、全体的な構成を簡略化させ得る効果がある。
【図１】 本発明に係るＡＴＭセル転送のためのＥ１フ
レーム構造図である。
レーム構造図である。
【図２】 本発明に係るＡＴＭセル境界識別装置ブロッ
ク構成図である。
ク構成図である。
【図３】 従来のＡＴＭセル受信端でのセル抽出のため
のセル同期確率状態遷移図である。
のセル同期確率状態遷移図である。
２ 休止セル挿入部、３ ヘッダエラーセル生成部、４
セル混和部、５ 送信フレーマー、７ 受信フレーマ
ー、８ ヘッダエラーセル検索部、９ セルフィルタリ
ング部、１１ セル逆混和部。
セル混和部、５ 送信フレーマー、７ 受信フレーマ
ー、８ ヘッダエラーセル検索部、９ セルフィルタリ
ング部、１１ セル逆混和部。
Claims (11)
- 【請求項１】 ＡＴＭセルをＥ１フレームにマッピング
して伝送する通信システムにおいて、 ＡＴＭ階層から伝送された送信するセルに、速度整合の
ための休止セルを挿入する休止セル挿入手段と、その休
止セル挿入手段から伝送されたセルのヘッダ情報により
ヘッダエラー制御セルを生成するヘッダエラーセル生成
手段とを順次通したセルのペイロードをスクランブリン
グするセルスクランブル手段と、 前記セルスクランブル手段から得られるセルを、Ｅ１フ
レームに適合するように変換する送信フレーマーと、 前記送信フレーマーから得られる送信セルをパイポーラ
伝送信号にして伝送ラインに伝送し、その伝送ラインか
ら得られるセルを受信フレーマーに伝達するラインイン
ターフェース手段と、 前記ラインインターフェース手段から伝送されたセルの
タイムスロットによりセルの境界を識別し、ヘッダエラ
ー制御セルを抽出する受信フレーマーと、 前記受信フレーマーから抽出されたヘッダエラーセルを
検索し、有効または無効セルを判別するヘッダエラーセ
ル検索手段とを含んで構成されることを特徴とするＡＴ
Ｍセル境界識別装置。 - 【請求項２】 前記送信フレーマーは、８個のＡＴＭセ
ルを１つのＥ１マルチフレームにフォーマッティングす
ることを特徴とする請求項１記載のＡＴＭセル境界識別
装置。 - 【請求項３】 前記送信フレーマーは、マルチフレーム
の第１番目のタイムスロット（ＴＳ０）にはオーバーヘ
ッド情報をマッピングし、タイムスロット１から３まで
は、セルのスタートを知らせるスタートオブセルを表す
ビット（Reserved bits）をマッピングし、第１番目の
セルをタイムスロット（ＴＳ）４からマッピングして１
つのフレームを構成することを特徴とする請求項１記載
のＡＴＭセル境界識別装置。 - 【請求項４】 前記タイムスロット１乃至タイムスロッ
ト３のビットパターンは、００１１００１１が３回連続
することを特徴とする請求項３記載のＡＴＭセル境界識
別装置。 - 【請求項５】 前記受信フレーマーは、受信されるＥ１
フレーム上で同期信号でフレームを探した後、タイムス
ロット０のフレームビットである８ビット“Ｃ００１１
０１１”を識別してから、タイムスロットで３までの３
バイトを検索し、ＡＴＭセルの第１番目のセルが始まる
ことを感知し、第１番目のタイムスロット４をＡＴＭセ
ルの第１番目ヘッダとして認識した後、５３個の連続し
たタイムスロットを抽出して、１つのＡＴＭセルを抽出
することを特徴とする請求項１記載のＡＴＭセル境界識
別装置。 - 【請求項６】 ＡＴＭセルをＥ１フレームにマッピング
して伝送する通信システムにおいて、 第１番目のタイムスロットには、オーバーヘッド情報を
マッピングし、次に所定のタイムスロットには、セルス
タートを知らせる情報をマッピングし、前記セルスター
ト情報が記録されたタイムスロット以降のタイムスロッ
トに第１番目のセルをマッピングする過程を反復遂行
し、１つのマルチフレームに多数個のセルをマッピング
してＥ１フレームに伝送するセル伝送過程と、 受信される前記のマルチフレームからフレーム同期信号
を探索し、前記フレーム同期信号が探索されると、タイ
ムスロットのデータを検索しＡＴＭセルのスタートを感
知し、そのスタート点を感知してから検出されるタイム
スロットを、ＡＴＭセルの第１番目のヘッダとして認識
してＡＴＭセルを抽出するセル受信過程とからなること
を特徴とするＡＴＭセル境界識別方法。 - 【請求項７】 前記第１番目のセルは、前記Ｅ１マルチ
フレームのタイムスロット（ＴＳ）４からマッピングさ
れることを特徴とする請求項６記載のＡＴＭセル境界識
別方法。 - 【請求項８】 前記Ｅ１マルチフレームのタイムスロッ
ト０番にはオーバーヘッド情報をマッピングし、タイム
スロット１乃至タイムスロット３には、セルのスタート
を知らせるためのスタートオブセルを表すビット（Rese
rved bits）をマッピングすることを特徴とする請求項
６記載のＡＴＭセル境界識別方法。 - 【請求項９】 前記タイムスロット１乃至タイムスロッ
ト３のビットパターンは、００１１００１１が３回連続
されることを特徴とする請求項８記載のＡＴＭセル境界
識別方法。 - 【請求項１０】 前記フレーム同期信号でフレームを探
してから、タイムスロット０のフレームビットである８
ビット“Ｃ００１１０１１”を識別した後、前記タイム
スロットで１から３までの３バイトを検索し、ＡＴＭセ
ルの第１番目のセルが始まることを感知することを特徴
とする請求項６記載のＡＴＭセル境界識別方法。 - 【請求項１１】 前記Ｅ１マルチ−フレームの４番目の
タイムスロットをセルの第１番目ヘッダとして認識し、
５３個の連続したタイムスロットを抽出して、１つのＡ
ＴＭセルを抽出することを特徴とする請求項６記載のＡ
ＴＭセル境界識別方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960060253A KR100211918B1 (ko) | 1996-11-30 | 1996-11-30 | 비동기식전송모드셀 경계 식별장치 |
| KR1996-60253 | 1996-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173658A true JPH10173658A (ja) | 1998-06-26 |
| JP3916743B2 JP3916743B2 (ja) | 2007-05-23 |
Family
ID=19484942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32000697A Expired - Fee Related JP3916743B2 (ja) | 1996-11-30 | 1997-11-20 | Ａｔｍセル境界識別装置及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6151320A (ja) |
| JP (1) | JP3916743B2 (ja) |
| KR (1) | KR100211918B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100903378B1 (ko) * | 2001-06-12 | 2009-06-23 | 프랑스 뗄레꽁 | 시분할 회로 래스터 절차에서의 가변 길이 패킷 전송 |
| US8817814B2 (en) | 2007-09-26 | 2014-08-26 | Nec Corporation | Transmission device, transmission system, transmission method, and transmission program |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290999B1 (ko) * | 1997-06-11 | 2001-07-12 | 윤종용 | 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법 |
| KR100300356B1 (ko) * | 1999-07-31 | 2001-09-29 | 윤종용 | 비동기전송모드 회선 에뮬레이션 장치 및 방법 |
| US7126950B2 (en) * | 2000-02-14 | 2006-10-24 | Nec Corporation | Method and system for transmission and reception of asynchronously multiplexed signals |
| US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
| GB0101704D0 (en) * | 2001-01-23 | 2005-03-30 | Bae Sys Defence Sys Ltd | Improvements in ATM data transmission systems |
| KR100539668B1 (ko) * | 2001-07-05 | 2005-12-28 | 엘지전자 주식회사 | 동기식 전송시스템의 디에스 쓰리 유엔아이장치의에이티엠셀 경계식별장치 |
| KR100428683B1 (ko) * | 2001-07-23 | 2004-04-28 | 엘지전자 주식회사 | 지에프피 수신 프레임의 경계식별 장치 및 그 방법 |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| KR20040048760A (ko) * | 2002-12-04 | 2004-06-10 | 삼성전자주식회사 | 싱크로너스 에스램을 이용한 다중채널 일반 프레이밍 절차프레임 경계 검출 회로 |
| ES2357234T3 (es) | 2003-06-02 | 2011-04-20 | Qualcomm Incorporated | Generación e implementación de un protocolo y una interfaz de señales para velocidades de transferencia de datos elevadas. |
| US20050031026A1 (en) * | 2003-08-07 | 2005-02-10 | Huaiyu Zeng | Hybrid computer modem |
| JP2007507918A (ja) | 2003-08-13 | 2007-03-29 | クゥアルコム・インコーポレイテッド | さらに高速なデータレート用の信号インタフェース |
| JP4838132B2 (ja) | 2003-09-10 | 2011-12-14 | クゥアルコム・インコーポレイテッド | 高速データレートインタフェース |
| CN1894931A (zh) | 2003-10-15 | 2007-01-10 | 高通股份有限公司 | 高数据速率接口 |
| TWI401601B (zh) | 2003-10-29 | 2013-07-11 | Qualcomm Inc | 用於一行動顯示數位介面系統之方法及系統及電腦程式產品 |
| WO2005048562A1 (en) | 2003-11-12 | 2005-05-26 | Qualcomm Incorporated | High data rate interface with improved link control |
| CN101053232A (zh) | 2003-11-25 | 2007-10-10 | 高通股份有限公司 | 具有改进链路同步的高数据速率接口 |
| CN101867516B (zh) | 2003-12-08 | 2012-04-04 | 高通股份有限公司 | 具有改进链路同步的高数据速率接口 |
| EP2375675B1 (en) | 2004-03-10 | 2013-05-01 | Qualcomm Incorporated | High data rate interface apparatus and method |
| RU2355121C2 (ru) | 2004-03-17 | 2009-05-10 | Квэлкомм Инкорпорейтед | Устройство и способ интерфейса с высокой скоростью передачи данных |
| MXPA06010873A (es) | 2004-03-24 | 2007-04-02 | Qualcomm Inc | Metodo y aparato de interfase de tasa de datos alta. |
| DE102004044785A1 (de) * | 2004-04-10 | 2005-10-27 | Leica Microsystems Semiconductor Gmbh | Vorrichtung und Verfahren zur Bestimmung von Positionierkoordinaten für Halbleitersubstrate |
| CN1993948A (zh) | 2004-06-04 | 2007-07-04 | 高通股份有限公司 | 高数据速率接口设备和方法 |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088983A (ja) * | 1994-06-15 | 1996-01-12 | Fujitsu Ltd | 装置間ディジタル信号伝送方法並びにディジタル信号送受信装置，ディジタル信号送信装置及びディジタル信号受信装置 |
| US5710756A (en) * | 1995-02-13 | 1998-01-20 | Netro Corporation | Burst-error resistant ATM microwave link and network |
| US5742765A (en) * | 1996-06-19 | 1998-04-21 | Pmc-Sierra, Inc. | Combination local ATM segmentation and reassembly and physical layer device |
-
1996
- 1996-11-30 KR KR1019960060253A patent/KR100211918B1/ko not_active IP Right Cessation
-
1997
- 1997-09-23 US US08/933,909 patent/US6151320A/en not_active Expired - Lifetime
- 1997-11-20 JP JP32000697A patent/JP3916743B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100903378B1 (ko) * | 2001-06-12 | 2009-06-23 | 프랑스 뗄레꽁 | 시분할 회로 래스터 절차에서의 가변 길이 패킷 전송 |
| US8817814B2 (en) | 2007-09-26 | 2014-08-26 | Nec Corporation | Transmission device, transmission system, transmission method, and transmission program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3916743B2 (ja) | 2007-05-23 |
| US6151320A (en) | 2000-11-21 |
| KR100211918B1 (ko) | 1999-08-02 |
| KR19980040996A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916743B2 (ja) | Ａｔｍセル境界識別装置及び方法 | |
| JP3405800B2 (ja) | Ａｔｍによる可変長セルの転送方式，ａｔｍによる可変長セルのスイッチ及びａｔｍによる可変長セルの交換機 | |
| US6034954A (en) | Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path | |
| JP3630460B2 (ja) | データ長補正システム | |
| CA2453738C (en) | Transmission system for efficient transmission of protocol data | |
| US5796734A (en) | Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units | |
| JP2003101502A (ja) | 多重転送システム及び装置 | |
| US7715355B2 (en) | Base station modulator/demodulator and send/receive method | |
| US6714543B1 (en) | ATM communications system and method | |
| US7075944B1 (en) | Accommodation frame and transmission device of different data traffics on common carrier wave | |
| US6721336B1 (en) | STS-n with enhanced granularity | |
| JPH10107799A (ja) | セル伝送速度デカップリング方法 | |
| JP2769012B2 (ja) | セル抜け誤配送検出および訂正方法 | |
| KR100428683B1 (ko) | 지에프피 수신 프레임의 경계식별 장치 및 그 방법 | |
| KR970002714B1 (ko) | Atm 물리 계층 가입자 액세스 처리기 | |
| US20020080793A1 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| KR100967951B1 (ko) | 비동기 전송모드를 이용하는 ｃｄｍａ 시스템에서의 음성통화를 위한 ａａｌ0 구조 | |
| KR0153922B1 (ko) | 엠피이지 신호를 수용하기 위한 에이티엠 정합 장치 | |
| JP3522051B2 (ja) | Ｎビットパラレル信号セル転送方法とその装置 | |
| KR0128872B1 (ko) | 광대역 비동기 전송모드의 광대역 송신 종료 메세지 생성 방법 | |
| KR100236228B1 (ko) | 비동기 전송 모드(atm) 셀의 전송장치 | |
| KR100271521B1 (ko) | 고정비트율 멀티미디어 서비스를 위한 비동기전송모드 적응계층1(aal1) 수신처리장치 | |
| JPH05227136A (ja) | 信号同期回路および信号同期方法 | |
| JPH11243391A (ja) | Ａｔｍセルデータ送受信システム | |
| JPH098822A (ja) | Ａｔｍアダプテーションレイヤにおけるデータ変換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040430 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |