KR100236228B1

KR100236228B1 - 비동기 전송 모드(atm) 셀의 전송장치

Info

Publication number: KR100236228B1
Application number: KR1019970014725A
Authority: KR
Inventors: 최승수
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-04-21
Filing date: 1997-04-21
Publication date: 1999-12-15
Also published as: KR19980077559A

Abstract

본 발명은 ATM 셀을 DS3 전송 프레임으로 구성하여 전송함으로써 셀의 경계식별이 용이하고 한정된 전송로를 통해 최대한의 ATM 셀을 전송할 수 있도록 한 ATM 셀의 전송장치에 관한 것으로, ATM 셀을 입력 또는 출력하여 ATM 계층을 처리 하는 ATM 셀 전송부와, ATM 셀 전송부에서 출력되는 ATM 셀을 저장하고 있다가 제어부의 제어신호에 의해 저장된 ATM 셀을 출력하는 FIFO와, 제어부의 제어신호에 의해 DS3용 ATM 셀 헤드를 발생하는 ATM 셀 헤드 발생부와, FIFO에서 출력되는 유효 ATM 셀과 ATM셀 헤드 발생부에서 발생된 DS3 ATM 셀 헤드 및 제어부에서 출력되는 DS3신호를 다중화하여 전송하는 다중화기와, DS3 오버헤드 처리부로부터 DS3 프레임의 시작과 오버헤드값을 입력받아 해당 제어신호를 각각의 FIFO, ATM 셀 헤드 발생부 및 다중화기에 출력하는 제어부와, 다중화기의 DS3 프레임을 처리하여 DS3 신호를 출력하고 제어부로 DS3 프레임의 시작 신호와 DS3 프레임의 오버헤드 신호를 출력하는 DS3 오버헤드 처리부로 구성되어, DS3 프레임 단위로 ATM 셀의 경계 및 ATM 셀이 맵핑되므로써 기존의 DS3 프레이머를 사용하여 최대한 많은 양의 ATM 셀을 전송할 수 있고 ATM 셀의 경계 식별 또한 용이해지는 효과가 있다.

Description

비동기 전송 모드(ATM) 셀의 전송장치

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, ATM 이라 칭함)방식을 이용한 데이터 전송장치에 있어서, ATM 셀을 DS3(Digital Signal level 3) 전송 프레임으로 구성하여 DS3 전송라인을 통해 전송함으로써 셀의 경계식별이 용이하고 한정된 전송로를 통해 최대한의 ATM 셀을 전송할 수 있도록 한 ATM 셀의 전송장치에 관한 것이다.

일반적으로 전화, 데이터, 화상, 팩시밀리 등 다양한 전기통신 서비스를 하나의 디지털 통신망으로 종합하여 제공하는 광대역 종합정보 통신망(B-ISDN)에서, 다양한 광대역 서비스를 통합 수용하기 위한 핵심 기술로써 가장 중요한 기술에는 ATM 기술이 있다.

이러한 ATM 기술은 서로 다른 별개의 서비스들을 통합하여 광대역 종합정보 통신망에 제공하기 위해 필요한 기술로서, 다양한 통신 서비스를 제공하는 각종의 통신망을 통합하고 운용 및 관리함으로써 광대역 종합정보 통신망에 통합 통신서비스를 제공한다.

한편, 음성, 화상, 데이터 등의 다양한 정보를 전달하는 멀티미디어 통신 및 광대역 통신의 기본 기술인 ATM에서 다양한 전송로를 통해 ATM 셀을 전송하기 위한 여러 가지 방법들이 제시되고 있다.

즉, 도1은 종래의 44.736Mbps의 DS3 프레임의 구조를 나타내 도면으로서, 하나의 프레임은 데이터가 실리는 84 bit의 페이로드(payload)인 [84]와 그 외 X, P, M0, F1, C11‥ 등 오버헤드인 56비트로 총 4760bit([84]비트*56＋56비트)의 타임슬롯으로 구성되어 있다.

이때, 전송 가능한 유효 데이터 공간은 4704(4760-56비트) 타임슬롯이며, 초당 프레임 전송속도는 44736000/4760=9398.32이다.

또한, 초당 유효 데이터 전송은 44736000*4704/4760=44.207Mbps 이다.

종래에는 이러한 유효 데이터 공간을 이용하여 ATM 셀을 전송하는 방법으로 도2의 (a)와 (b)에 도시된 바와 같이 2가지를 사용하였다.

첫째로, 도2(a)에서는 DS3 프레임에 ATM 셀을 직접 맵핑하여 전송하는 방법으로, ATM 셀 전송부(1)에서 오는 셀을 DS3 오버헤드 처리기(2)가 DS3 오버헤드만을 처리하여 직접 물리적 전송로로 보내고, 반대 방향으로 물리적 전송로에서 입력되는 ATM 셀들은 DS3 오버헤드 처리기(2)의 오버헤드 검출에 의해 유효 데인터를 찾은 다음 ATM 셀의 경계를 식별하는 알고리즘을 이용하여 ATM 셀의 경계를 확인하여 ATM 셀 전송부(1)로 셀을 보낸다.

이때, 상기 ATM 셀 전송부(1)에서 출력된 ATM 셀을 직접 맵핑시 초당 전송 가능한 ATM 셀의 수는 44.207Mbps/(53*8비트)=1042261.8 정도로 가장 많은 셀을 전송할 수 있게 된다.

둘째로, 도2(b)에서는 ATM 셀 전송부(3)에서 오는 셀을 먼저 DS3 PLCP 오버헤드 처리기(4)를 통해 DS3 PLCP 프레임에 맵핑한 후 다시 DS3 오버헤드 처리기(5)가 DS3 오버헤드를 추가하여 물리적 전송로로 보내고, 반대 방향으로 물리적 전송로에서 입력되는 ATM 셀들은 먼저 DS3 오버헤드 처리기(5)를 통해 DS3 오버헤드를 검출하여 유효 데이터를 검출한 후 다시 DS3 PLCP 오버헤드 처리기(4)를 통해 DS3 PLCP 프레임을 검출하여 ATM 셀의 경계를 식별한 다음 ATM 셀 전송부(3)로 셀을 보낸다.

그리고, 도 3의 DS3 PLCP(Physical Layer Convergence Procedure) 프로토콜 구조를 보면, PLCP 프레임의 주기는 125μsec로, DS3 신호는 44.736Mbps의 속도를 가지며 125μsec 동안 699 옥텟(44736000*125μsec/8=699 옥텟)으로 전송된다.

이때, 도1에서 56비트 오버헤드는 제어용으로 사용되므로 실제 데이터 전송용으로는 44.208Mbps 속도가 제공되며, 이는 DS3 PLCP를 위해 125μsec 동안 690.78 옥텟이 제공됨을 의미한다.

상기 PLCP 프레임은 도 3에 도시된 바와 같이 각각의 57 옥텟이 12행으로 구성되며, 트레일러로 13 또는 14니블(4비트)이 추가된다.

상기 PLCP 프레임은 125μsec의 지속 시간을 갖고, 각 프레임은 12개의 ATM 셀을 전송하게 되며, PLCP 프레임이 125μsec마다 DS3 유효 부하 공간에 맵핑되기위하여 375μsec마다 프레임 니블 스터핑(nibble stuffing)이 일어나게 된다.

이에 따라, DS3 PLCP 프레임을 다시 DS3 프레임의 페이로드 공간을 이용하여 전송하고, DS3 프레임의 유효 부하 공간에서 DS3 PLCP 프레임을 검출하면 ATM 셀의 경계를 쉽게 찾을 수 있어 ATM 셀의 경계 식별은 용이하게 된다.

그러나, 상기와 같이 DS3 프레임에 ATM 셀을 직접 매핑하는 방법은 많은 양의 ATM 셀을 전송할 수 있으나 셀의 경계를 식별하기 위해 복잡한 알고리즘을 사용함에 따라 하드웨어가 복잡해지고, 경계 식별에 따른 셀의 지연이 발생하게 되는 문제점이 있었다.

또한, DS3 프레임속에 DS3 PLCP을 맵핑하는 방법을 ATM 셀의 경계 식별은 용이하나 2개의 프레임을 사용함에 따라 하드웨어가 복잡하여 구성 비용이 증가할 뿐만 아니라 제한된 전송로를 통해 셀을 전송함에 따라 전송되는 ATM 셀의 수는 DS3 PLCP의 오버헤드 만큼 줄어들게 되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 그 목적은 DS3 프레임 단위로 ATM 셀의 경계 및 ATM 셀이 맵핑되므로써 기존의 DS3 프레이머를 사용하여 ATM 셀의 경계 식별이 용이하도록 함은 물론 한정된 전송로를 통해 최대한 많은 정보를 전송할 수 있도록 한 ATM 셀의 전송장치를 제공하는 데에 있다.

이러한 목적을 달성하기 위한 본 발명의 ATM 셀의 전송장치는, DS3 프레임의 오버헤드는 수정하지 않으므로써 기존의 DS3 프레이머는 그대로 사용하며, 첫 번째 페이로드 84비트의 타임슬롯에 5바이트의 헤드와 48바이트의 페이로드로 총 53바이트인 ATM 셀 헤드를 정의하여 전송하도록 하고, 그 외 유효 부하 공간은 유효 ATM 셀을 전송함으로써 정확하게 유효 부하 공간에 11개의 ATM 셀을 전송할 수 있도록 함을 특징으로 한다.

도1은 종래의 DS3 프레임 구조를 나타낸 도면.

도2(a), (b)는 종래의 ATM 셀을 전송하기 위한 하드웨어 구성도.

도3은 종래의 DS3 PLCP 프로토콜 구조를 나타낸 도면.

도4는 본 발명에 의한 DS3 프레임 구조를 나타낸 도면.

도5는 본 발명에 의한 ATM 셀 전송장치의 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : ATM 셀 전송부 20 : FIFO

30 : ATM 셀 헤드 발생부 40 : 다중화기

50 : 제어부 60 : DS3 오버헤드 처리부

도 4는 본 발명에 의한 DS3 프레임 구조를 나타낸 도면으로서, 도1의 DS3 프레임의 오버헤드는 수정하지 않으므로써 기존의 DS3 프레이머는 그대로 사용하고, 첫 번째 페이로드 84 비트의 타임슬롯에 임의의 ATM 셀 헤드를 정의하여 전송하고 그 외 유효 부하 공간은 유효 ATM 셀을 전송하도록 한다.

즉, DS3 프레임의 첫 번째 블록은 DS3 오버헤드로 1비트의 X와 DS3 프레임 첫 번째 84 유효 부하 공간으로 40비트의 DS3 프레임용 ATM 셀 헤드와 44비트의 유효 ATM 셀로, 총 85비트 단위로 구성된다.

도 5는 본 발명에 의한 ATM 셀 전송장치의 블록 구성도로서, ATM 셀을 입력 또는 출력하여 ATM 계층을 처리하는 ATM 셀 전송부(10)와, 상기 ATM 셀 전송부(10)에서 출력되는 ATM 셀을 저장하고 있다가 제어부의 제어신호에 의해 저장된 ATM 셀을 출력하는 ATM 셀 용 FIFO(20)와, 제어부의 DS3 프레임 시작의 검출에 따른 제어신호에 의해 임의의 DS3용 ATM 셀 헤드를 발생하는 ATM 셀 헤드 발생부(30)와, 상기 FIFO(20)에서 출력되는 유효 ATM 셀과 상기 ATM 셀 헤드 발생부(30)에서 발생된 DS3 ATM 셀 헤드 및 제어부에서 출력되는 DS3 신호를 다중화하여 전송하는 다중화기(40)와, DS3 오버헤드 처리부로부터 DS3 프레임의 시작과 오버헤드값을 입력받아 유효 ATM 셀을 출력시키기 위한 제어신호를 FIFO(20)로 출력하고, DS3용 임의의 셀 헤드를 발생시키기 위한 제어신호를 ATM 셀 헤드 발생부(30)로 출력하며, 또한, 상기 다중화기(40)에 DS3 오버헤드 신호를 출력하는 제어부(50)와, 상기 다중화기(40)에서 다중화되어 전송되어 DS3 프레임을 처리하여 DS3 신호를 출력하고 상기 제어부(50)로 DS3 프레임의 시작을 지시하는 신호와 DS3 프레임의 오버헤드를 출력하는 신호를 출력하는 DS3 오버헤드 처리부(60)로 구성된다.

상기와 같이 구성된 ATM 셀의 전송장치에 있어서, 우선 제어부(50)는 DS3 오버헤드 처리부(60)로부터 DS3 프레임의 시작을 지시하는 신호와 DS3 프레임의 오버헤드를 출력하는 신호를 입력받아 그에 해당하는 각각의 제어신호를 FIFO(20)와 ATM 셀 헤드 발생부(30)로 출력한다.

그러면, ATM 셀 전송부(10)에서 출력되는 ATM 셀을 입력하여 저장하고 있는 FIFO(20)는 상기 제어부(50)의 DS3 프레임의 시작 검출에 따른 제어신호에 의해 저장되어 있던 유효 ATM 셀을 출력한다.

그리고, ATM 셀 헤드 발생부(30)는 제어부(50)의 오버헤드값에 따른 제어신호에 의해 임의의 DS3용 ATM 셀 헤드를 발생하게 된다.

이때, ATM 셀 헤드는 5바이트의 헤드와 48바이트의 페이로드로 구성되어 총 53 바이트로 정의된다.

이에 따라, 상기 다중화기(40)는 상기 FIFO(20)에서 출력되는 유효 ATM 셀과 ATM 셀 헤드 발생부(30)에서 발생된 ATM 셀 헤드 및 제어부(50)의 DS3 오버헤드 신호를 입력하여 DS3 프레임 형식에 맞추어 다중화한 후, 이를 DS3 오버헤드 처리부(60)로 전송한다.

그러면, 상용 칩의 사용이 가능한 상기 DS3 오버헤드 처리부(60)에서는 다중화된 신호를 DS3 프레임 처리하여 DS3 신호를 출력하도록 한다.

상기와 같이, 상기 ATM 셀 전송부(10)에서 오는 셀을 DS3 오버헤드 처리부(60)에 입력하기 전에 DS3 오버헤드 처리부(60)로부터 DS3 프레임의 시작을 알리는 제어신호를 입력받아 DS3 용 임의의 5바이트의 셀 헤드를 싣고 난 후, ATM 셀 전송부(10)에서 오는 셀을 삽입하여 DS3 오버헤드 처리부(60)를 통하여 물리적 전송로로 보낸다.

반대 방향으로 물리적 전송로에서 입력되는 데이터는 DS3 오버헤드 처리부(60)에서 유효 데이터를 검출한 후 임의의 DS3 용 셀 헤드는 버리고 ATM 셀 전송부(10)로 ATM 셀을 보낸다.

이상, 설명에서와 같이 본 발명은 ATM 셀의 경계 식별도 용이하면서 한정된 전송로로 최대한 많은 ATM 셀을 전송할 수 있으며, 또한 DS3 프레임 단위로 ATM 셀의 경계 및 ATM 셀이 맵핑되므로써 기존의 DS3 프레이머를 사용하여 많은 양의 ATM 셀을 전송할 수 있고 ATM 셀의 경계 식별이 용이해지는 효과가 있다.

Claims

ATM 셀을 입력 또는 출력하여 ATM 계층을 처리하는 ATM 셀 전송부(10)와, 상기 ATM 셀 전송부(10)에서 출력되는 ATM 셀을 저장하고 있다가 제어부의 제어신호에 의해 저장된 ATM 셀을 출력하는 FIFO(20)와, 제어부의 DS3 프레임 시작의 검출에 따른 제어신호에 의해 DS3용 ATM 셀 헤드를 발생하는 ATM 셀 헤드 발생부(30)와, 상기 FIFO(20)에서 출력되는 유효 ATM 셀과 상기 ATM 셀 헤드 발생부(30)에서 발생된 DS3 ATM 셀 헤드 및 제어부에서 출력되는 DS3신호를 다중화하여 전송하는 다중화기(40)와, DS3 오버헤드 처리부로부터 DS3 프레임의 시작과 오버헤드값을 입력받아 유효 ATM 셀을 출력시키기 위한 제어신호를 FIFO(20)로 출력하고, DS3용 ATM 셀 헤드를 발생시키기 위한 제어신호를 ATM 셀 헤드 발생부(30)로 출력하며, 또한, 상기 다중화기(40)에 DS3 오버헤드 신호를 출력하는 제어부(50)와, 상기 다중화기(40)에서 다중화되어 전송되는 DS3 프레임을 처리하여 DS3 신호를 출력하고 상기 제어부(50)로 DS3 프레임의 시작을 지시하는 신호와 DS3 프레임의 오버헤드를 출력하는 신호를 출력하는 DS3 오버헤드 처리부(60)로 구성됨을 특징으로 하는 비동기 전송 모드(ATM) 셀의 전송장치.