KR100221497B1

KR100221497B1 - 에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법

Info

Publication number: KR100221497B1
Application number: KR1019960047705A
Authority: KR
Inventors: 이성재; 조춘근; 김성철; 김정식; 차균현
Original assignee: 정선종; 한국전자통신연구원; 이계철; 한국전기통신공사
Priority date: 1996-10-23
Filing date: 1996-10-23
Publication date: 1999-09-15
Also published as: KR19980028589A

Abstract

본 발명은 단말 대 단말 사이에서 기존망(PSTN, N-ISDN)과 ATM망과의 연동시 요구되는 기능 중 AAL 형태 1 헤더의 SN값을 이용하여 데이터의 투명성을 보장해주는 방법에 관한 것으로, 셀의 순서가 정상인지 손실이 발생하였는지, 또는 오삽입되었는지를 판단하여 오삽입된 셀의 데이터는 버리고 손실이 발생하면 발생한 셀의 수만큼 더미셀을 발생시켜 원래 데이터의 구조를 유지하게 하여 서비스의 품질이 크게 저하되는 것을 방지할 수 있는 방법이며, 셀의 정상여부를 판단하는 알고리즘의 구조가 간단하고, 논리소자를 이용하여 구성할 수 있으며, 가변비트율 서비스 및 영상신호뿐만 아니라 존재가능한 모든 서비스의 ATM망 연동시에도 이용할 수 있도록 기능화시켜 범용성이 있도록 구성한 점을 특징으로 한다.

Description

에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법(Sequence Counter Processor and Method for Data Bit Transparency in ATM Switching System)

제1도는 본 발명의 적용되는 항등비트율 서비스 연동장치의 기능구성도.

제2도는 본 발명이 적용되는 시스템에서의 AAL 헤더의 구성도.

제3도는 본 발명에 따른 순서번호 처리기의 구성도.

제4도는 본 발명에 따른 ATM 셀의 순서 판단방법을 도시하는 순서도.

* 도면의 주요부분에 대한 부호의 설명

100 : 비동기 전달모드 적응계층 200 : 비동기전달모드 계층

300 : 수신부 320 : 순서번호 처리기

321 : 입력 제어기 322 : 순서 판단부

323 : 감산기 324 : 펄스 발생기

325 : 손실 셀 계산수단

CSI (Convergence Sublayer Indicator) : 수렴부계층표시기

SC (Sequence Count) : 순서카운트

EP (Even Parity) : 짝수패리티 비트

SN (Sequence Number) : 순서번호

SNP (Sequence Number Protection) : 순서번호보호

본 발명은 비동기전달모드(Asynchronous Transfer Mode : 이하, ATM이라고 함) 교환시스템에서 항등비트율 서비스 연동을 위한 비동기전달모드 적응계층(Asynchronous Transfer Mode Adaptation layer : 이하, AAL이라고 함) 형태 1 헤더에서의 순서번호값을 이용한 데이터 비트의 투명성 보장방법에 관한 것이다.

음성서비스를 근간으로 하였던 기존의 공중전기통신망(PSTN)은 전기 통신 관련 기술의 급속한 발전과 사용자의 다양한 서비스 욕구 등으로 음성뿐만 아니라 데이터 전송 등의 비음성 서비스를 통합하여 제공할 수 있는 종합정보통신망(ISDN)으로 발전하였으며, 현재 이러한 협대역 ISDN(N-ISDN)의 상용 서비스가 진행중에 있다.

그러나, N-ISDN은 종래의 음성 및 데이터를 위한 64Kbps 이하의 협대역 통신 서비스에 국한되어 있어 최근의 컴퓨터, 반도체 및 광통신 등의 기술발전으로 여러 분야, 특히 영상 및 동화상 데이터 전송에서 요구되는 고속의 데이터 전송 서비스를 제공하기에 부적합하며, 또한 멀티미디어를 포함한 미래의 다양하고 새로운 형태의 서비스 요구에 따른 적응성 및 융통성이 부족하다.

반면, 전송 및 교환기법으로서 비동기 전달모드(ATM)를 이용하는 광대역 ISDN(B-ISDN)은 미래의 통신망에 존재 가능한 모든 서비스들을 수용하는 것을 목표로 전화, 데이터 단말, 팩시밀리, 텔레텍스 등의 N-ISDN 서비스들은 물론 화상전화, 화상회의, 고속 데이터 전송, CATV 등의 광대역 서비스들을 주로 제공하는 것으로서, 상기 B-ISDN은 기존의 N-ISDN을 모체로 하여 각종 광대역 서비스들을 제공할 수 있도록 확장시킨 개념의 통신망이라 볼 수 있다.

그런데 기존의 공중전기통신망들이 B-ISDN으로 통합, 발전되어 가는 과정에서는 경제성 및 효율성 등의 이유로 인해 필연적으로 기존의 망과 새로 구축 되는 망 사이에 연동과정이 필요하게 되며, 가능한 기존망의 기능을 수용하면서 구현될 수 있는 방안이 마련되어야 한다.

또한 기존의 망을 이용하면서 B-ISDN으로 진화하는 데에는 ATM 계층이 제공하는 서비스와 사용자가 요구하는 서비스의 차이를 해소시켜 주어야 하는데 ITU-T에서 권고안으로 제시한 프로토콜 참조 모델상의 ATM 적응계층(AAL)이 이러한 역할을 수행한다.

따라서 본 발명은 단말 대 단말 사이에서 기존망(PSTN, N-ISDN)과 ATM망과의 연동시 요구되는 기능 중 AAL(ATM Adaptation Layer) 형태 1 헤더(header)의 순서번호값(Sequence Number : 이하, SN)을 이용하여 데이터의 투명성을 보장해주는 방법을 제공하는데 그 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여 본 발명은 비동기 전달모드(ATM)의 교환시스템에서 항등비트율 서비스 연동을 위한 비동기 전달모드 적응계층(AAL) 형태 1 헤더 내의 순서번호값을 이용하여 데이터 비트의 투명성을 보장하는 방법에 있어서, 3개의 셀의 순서번호값을 이용하여 셀의 순서를 판단하는 제1단계; 및 상기 제1단계에서 정상적인 셀로 판단되면 해당 셀의 데이터를 저장하고, 오삽입으로 판단되면 해당 셀의 데이터를 버리며, 셀의 손실로 판단되면 이에 해당하는 수 만큼의 더미셀을 발생시켜 첨가하는 제2단계로 수행되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

제1도는 항등비트율 서비스 연동장치의 기능 구성도로서 크게는 AAL(100) 과 ATM 계층(200) 그리고 수신부(300)로 구성되는데, 상기 ALL(100)부분은 헤더의 에러 방지를 목적으로 하는 순서번호 (SN : Sequence Number) 필드 및 순서번호 보호 필드(SNP : Sequence Number Protection)발생기(110)와 서비스 데이터를 ATM셀로 정합시켜주기 위한 패킷화 버퍼(120), 그리고 서비스 클럭을 전달하기 위한 잔여시간 스탬프(RTS : Residual Time Stamp) 발생기(130) 및 상기 각 요소(110,120,130)들의 출력을 다중화하는 다중화기(MUX)(140)로 구성되고, 상기 ATM 계층(200)은 5 바이트의 ATM 헤더 발생기(210)와 더미셀 발생기(230), 그리고 이들을 이용하여 53 바이트의 ATM셀을 만들어주는 셀 발생기(220)로 구성되며, 상기 수신부(300)는 수신된 서비스 클럭 정보를 이용하여 원래 서비스의 클럭을 재생시키는 RTS 재생기(310)와 ATM 셀의 서비스 데이터 구조로의 변환을 위한 역패킷화 버터(330), 그리고 수신된 순서번호(SN)을 이용하여 셀의 정상 순서 여부를 판단하는 SN 처리기(320)와 셀의 손실이 발생된 경우 더미셀을 첨가시키기 위한 더미 셀 발생기(340)로 구성된다.

제1도의 구성도를 기준으로 하여 기존의 항등비트율 서비스 데이터의 ATM셀 형태로의 정합과정을 살펴보면 다음과 같다.

입력되는 데이터는 먼저 패킷화 버퍼(120)에 저장되고, SN 및 SNP 발생기 (110)와 RTS 발생기(130)에서 생성된 1 바이트의 헤더를 패킷화 버퍼(120)의 47 바이트의 데이터와 합하여 ATM 계층(200)으로 전달한다.

한편, 이때 생성되는 1 바이트 헤더의 구조는 제2도에 나타난 것과 같다. 제2도를 참조하면, 상기 1바이트 헤더는 수령부 계층 표시기 비트(CSI : Convergence Sublayer Indicator)(21)와, 순서 카운트 필드(SC : Sequence Count)(22)와, 패리티 비트 필드(CRC)(23)와, 짝수 패리티 비트(EP : Even Parity)(24)로 구성되며, 상기 CSI 비트(21)는 서비스 클럭의 정보를 전송하거나 수신단에 데이터의 구조를 전송하는데 이용되고, 순서카운트(SC) 3 비트(22)는 셀의 순서를 정해주기 위한 것이고, CRC 3 비트(23)는 앞의 4 비트의 순서번호(SN)에 대한 (7,4) 순환부호에 의해 생성된 패리티 비트이고, 마지막으로 짝수 패리티 비트(EP)(24)는 헤더의 에러를 최소화해주기 위해 짝수 패리티 비트로 이용된다.

상기와 같이, AAL부(100)에서 전달된 48 바이트의 데이터를 수신한 ATM계층(200)은 ATM 계층 헤더 발생기(210)에서 발생된 5 바이트의 정보를 합하여 53 바이트의 셀로 만들어 수신부(30)로 전송하며, 상기 수신부(300)는 순서번호 처리기(320)에서 수신된 셀의 AAL 헤더에 대한 복호화의 짝수 패리티 복호를 수행하여 1 비트까지의 에러를 정정한 후, 셀의 정상 여부를 파악하고 정상적인 셀과 손실이 발생한 경우 더미 셀 발생기(340)에서 생성된 더미셀을 역패킷화 버퍼(330)에 저장한 후 RTS 클럭 재생기(310)에서 재생한 서비스 클럭으로 버퍼의 내용을 읽어내어 데이터의 투명성을 유지하게 한다.

제3도는 본 발명의 순서번호(SN) 처리기에 대한 세부 구성도로서 제3도를 참조하면, 순서번호 처리기는 순서카운트 값을 받아 제어하는 입력 제어기(321)와, 상기 입력 제어기(321)의 출력에 의해 셀의 정상, 오삽입 및 손실 여부를 판단하고 그 판단 결과를 상기 입력 제어기(321)로 전달하는 순서 판단부(322)와, 상기 순서 판단부(322)의 판단결과 손실이 발생하면 손실된 셀의 수를 계산하는 감산기(323)와, 상기 감산기(323)의 출력 신호에 의해 구동되어 손실된 수 만큼의 펄스를 발생시키는 펄스 발생기(324)로 구성된다.

한편, 상기 순서 판단부(322)에서 셀의 상태를 판단하는 과정은 3 개의 연속적인 순서카운트 값을 이용하는 것으로 연속적인 두 개의 순서카운트 값의 차이가 '1'이면 정상적인 셀로 판단되어 첫 번째 셀의 데이터는 저장되고, 같은 순서카운트 값이 연속적으로 들어오면 우선 순위는 앞의 수가 갖는데 이때 두 번째 셀이 오삽입된 것으로 판단되어 두 번째 셀의 데이터는 버려지고, 첫 번째 순서카운트값은 다음 값과 비교하기 위해 유지된다.

만일 셀이 손실이 발생하면 첫 번째 셀은 장상적이므로 저장된 후, 손실된 셀의 수만큼 더미셀이 발생되어 첨가되어진다.

이러한 일련의 과정이 제4도에 나타나 있으며, 제4도를 참조하여, 상기 순서 판단부의 판단 과정을 상세히 설명하면 다음과 같다.

먼저, 상기 입력제어기를 통해 순서카운트가 입력되면, 상기 순서 판단부는 첫 번째 값(SC1)과 두 번째 값(SC2)을 비교(S401)하여 두 값이 같으면 두 번째 값(SC2)이 오삽입된 것으로 판단하여, 두 번째값(SC2)을 버리고, 첫 번재 값(SC1)맡 유지(S407)하며, 두 값의 차이가 '1' 또는 '7'이면 (19)에서 정상적으로 판단하여, SC1을 저장(S404)한다.

만약 첫 번째 값이 더 크면 두 번째 값(SC2)과 세 번째 값(SC3)을 비교S(402)하여 두 번째 값(SC2)이 크면 두 번째 값(SC2)이 오삽입된 것으로 판단하여, 그값(SC2)을 버리고(S407), 세 번째 값이 더 크면 첫 번째 값(SC1)과 세 번째 값(SC3)을 비교(S405)한다. 그 비교(S405) 결과 세 번째 값(SC3)이 크면 오삽입된 것을 판단하여, 두 번째 값(SC2)을 버리고(S407) , 첫 번째 값(SC1)이 더 크면 (25)에서 셀의 손실이 발생한 것으로 판단(S408)하여, SC1을 저장하고, 'SC2-SC1+7'을 출력한다.

또한 상기 비교(S401)결과 두 번째 값(SC2)이 첫 번째 값(SC1)보다 크면 두 번째 값(SC2)과 세 번째 값(SC3)을 비교(S403)하여 세 번째 값이 더 크면 셀의 손실이 판단(S410)되어, SC1은 저장하고 'SC2-SC1-1'값을 출력한다.

만일, 두 번째 값(SC2)이 더 크면 첫 번째 값(SC1)과 세 번째 값(SC3)을 비교(S406)하여 첫 번째 값(SC1)이 크면 셀의 손실(S410)로 파악되고, 세 번째 값(SC3)이 더 크면 오삽입된 것으로 판단(S411)되어, SC2값은 버리고, SC1은 유지한다.

그리고 비교단계(S402, S403, S405, S406)에서 각 비교값이 같으면 오삽입된 것으로 판단(S409)되어, SC3은 버리고, SC1은 유지한다.

상기한 바와 같은 본 발명에 의해 ATM망에서 기존망과의 항등비트율 서비스 연동시 전송상의 오류에 의해 발생되는 셀의 손실 및 오삽입에 의해 데이터의 구조가 변하여 서비스의 품질이 저하되는 것을 방지할 수 있다.

또한 본 발명에 의한 순서번호 처리장치는 논리소자를 이용하여 구조가 간단하며, 모듈화되어 있어 장치의 활용도를 높일 수 있는 장점이 있다.

Claims

비동기 전달모드(ATM)의 교환시스템에서 항등비트율 서비스 연동을 위한 비동기 전달모드 적응계층(AAL) 형태 1 헤더 내의 순서번호값을 처리하는 장치에 있어서, 셀의 순서번호값의 입력을 제어하는 입력 제어수단; 상기 입력 제어수단으로부터 입력되는 순서번호값을 이용하여 해당 셀의 정상, 오삽입 및 손실 여부를 판단하고, 그 판단결과를 상기 입력 제어수단으로 피드백하는 순서 판단수단; 및 상기 순서 판단수단에서 셀이 손실이 판단된 경우 손실된 셀의 수를 계산하고 이에 해당하는 신호를 출력하는 손실 셀 계산수단으로 구성되는 것을 특징으로 하는 순서 번호값 처리장치.
제1항에 있어서, 상기 손실된 셀 계산수단은 손실된 셀의 수를 계산하는 감산수단; 및 상기 감산수단에서 계산된 손실된 셀의 수에 해당하는 펄스를 발생시키는 펄스 발생수단을 구성되는 것을 특징으로 하는 순서 번호값 처리장치.
비동기 잔달모드(ATM)의 교환시스템에서 항등비트율 서비스 연동을 위한 비동기 전달모드 적응계층(AAL) 형태의 1 헤드 내의 순서번호값을 이용하여 데이터 비트의 투명성을 보장하는 방법에 있어서, 순차적으로 입력되는 3개의 셀에 대한 순서번호값을 이용하여 셀의 순서를 판단하는 제1단계; 및 상기 제1단계의 판단결과, 입력된 셀이 정상으로 판단되면 해당 셀의 데이터를 저장하고, 오삽입으로 판단되면 해당 셀의 데이터를 버리며, 셀의 손실로 판단되면 이에 해당하는 수 만큼의 더미셀을 발생시켜 첨가하는 제2단계로 수행되는 것을 특징으로 하는 데이터 비트의 투명성 보장방법.
제3항에 있어서, 상기 제1단계는 첫 번째 셀의 순서번호값(SC1)과 두 번째 셀의 순서번호값(SC2)을 비교하여 SC1과 SC2가 동일하면 두 번째 셀은 오삽입으로 판단하고, SC2가 SC1보다 1이 크거나 SC1이 SC2보다 7이 크면 두 번째 셀은 정상으로 판단하며, SC1이 SC2보다 큰 경우에는 SC2와 SC3를 비교하고, SC2가 SC1보다 큰 경우에는 SC2와 SC3를 비교하는 제1과정; 상기 제1과정에서 SC1이 SC2보다 커서 SC2와 SC3를 비교하는 경우 SC2가 SC3보다 크면 두 번째 셀은 오삽입으로 판단하고, SC2와 SC3가 동일하면 세 번째 셀을 오삽입으로 판단하며, SC2보다 SC3가 크면 SC1과 SC3를 비교하는 제2과정; 상기 제1과정에서 SC2가 SC1보다 커서 SC2와 SC3를 비교하는 경우 SC2가 SC3보다 크면 SC1과 SC3를 비교하고, SC2와 SC3가 동일하면 세 번째 셀은 오삽입으로 판단하며, SC2보다 SC3가 크면 셀의 손실로 판단하는 제3과정; 및 상기 제2과정과 제3과정에서 SC1과 SC3를 비교하는 경우 SC1보다 SC3가 크면 두 번째 셀은 오삽입으로 판단하고, SC1이 SC3보다 크면 셀의 손실로 판단하며, SC1과 SC3이 동일하면 세 번째 셀은 오삽입으로 판단하는 제4과정으로 수행되는 것을 특징으로 하는 데이터 비트의 투명성 보장방법.