KR100470331B1 - Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법 - Google Patents

Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법 Download PDF

Info

Publication number
KR100470331B1
KR100470331B1 KR10-2001-0088254A KR20010088254A KR100470331B1 KR 100470331 B1 KR100470331 B1 KR 100470331B1 KR 20010088254 A KR20010088254 A KR 20010088254A KR 100470331 B1 KR100470331 B1 KR 100470331B1
Authority
KR
South Korea
Prior art keywords
channel
information
pointer
cell
virtual channel
Prior art date
Application number
KR10-2001-0088254A
Other languages
English (en)
Other versions
KR20030059394A (ko
Inventor
이태재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0088254A priority Critical patent/KR100470331B1/ko
Publication of KR20030059394A publication Critical patent/KR20030059394A/ko
Application granted granted Critical
Publication of KR100470331B1 publication Critical patent/KR100470331B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명에 따른 AAL 0와 AAL 1 SAR 계층에서 셀 송신 스케쥴링 장치는, 각 채널 데이터를 각 채널 버퍼에 저장하고, 그 때마다 각 채널 데이터에 대응하는 가상 채널 포인터를 가상 채널 링크 테이블로부터 읽어들여서, 다시 상기 가상 채널 포인터에 대응하는 기록 카운트 테이블을 액세스한 후, 가상 채널 포인터에 대응하면서 채널 버퍼에 저장되어 있는 채널 데이터의 수를 의미하는 기록 카운터 값을 수정하며, 상기 기록 카운트 값을 이용하여 채널 데이터 수가 셀 페이로드와 같은지를 확인하고 같아지면 기록 카운트 값을 초기화하고 ATM 전송블록에서 상기 가상 채널 포인터에 대응하는 셀을 송신하도록 알려주기 위해서, 가상 채널 포인터 정보와 채널 버퍼 리드 포인터 초기화에 필요한 정보 및 SP 포함 여부를 표시하는 정보, 셀 순번을 가상 채널 포인터 큐에 기록하는 TDM 입력 프로세스 블록과, 상기 TDM 입력 프로세스 블록이 입력한 상기 정보를 차례로 전송하는 가상 채널 포인터 큐, 상기 가상 채널 포인터 큐로부터 TDM 입력 프로세스 블록이 입력한 상기 정보를 가져와서 상기 정보들과 가상 채널 포인터에 대응하는 가상 채널 제어 테이블 정보들을 이용하여 셀을 생성하고 송신하는 ATM 전송블록을 포함하는 것을 특징으로 한다.
이 같은 본 발명에 의하면, AAL 0와 AAL 1 SAR 계층에서 셀 송신 스케쥴링 작업을 수행하는 하드웨어 로직을 별도로 구현함으로써, 종래 기술에서 셀 송신 타이밍을 계산하여 셀 송신 스케쥴링 테이블에 가상 채널 포인터를 등록하는 복잡한소프트웨어 프로그램을 제거할 수 있으며, 셀 전송 제어 블록에서 셀 송신에 필요한 데이터가 채널 버퍼에 충분히 저장되어 있는지를 검토하는 과정을 단순화시킬 수 있도록 함에 있다.

Description

ＡＡＬ０와 ＡＡＬ１ ＳＡＲ 계층에서 셀 송신 스케쥴링 장치 및 방법{S cheduling apparatus and method for cell transmission in AAL0 and AAL1 SAR layer}
본 발명은 B-ISDN(Broadband Integrated Services Digital Network)의 ATM 장비에 있어서, 특히 AAL(ATM Adaptation Layer) 계층 중 AAL0과 AAL1의 SAR(segmentation and reassembly sublayer) 계층에서 셀 송신에 적당하도록 한 AAL0과 AAL1의 SAR 계층에서 셀 송신 스케쥴링 장치 및 방법에 관한 것이다.
일반적으로, 비동기식 전송 모드(ATM)는 비동기 시분할 다중화 기술을 이용하는 패킷-지향(packet-oriented) 전송 모드이다. 패킷은 셀이라 불리워지며, 고정 사이즈를 갖고 있다.
AAL 계층은 B-ISDN(광대역 ISDN)의 프로토콜 계층 모델의 제 3층이다. AAL 기능은 음성, 화상, 데이터 등 ATM 레이어 위에서 통신 특성이 다른 서비스를 그 특성에 맞춰 상위 애플리케이션에 제공하는 데 있다.
도 1에 도시된 바와 같이, ATM 셀은 53 옥텟(octet)으로 구성되는 데, 그 중 5개는 헤더를 형성하고, 48개는 셀의 "페이로드(payload)" 또는 정보부를 구성한다. ATM 셀의 헤더는 셀이 진행할 수 있는 ATM 망의 접속을 식별하는 데에 이용되는 2개의 퀀티티(quantities), 특히 VPI(Virtual Path Identifier) 및 VCI(Virtual Channel Identifier)를 포함한다.
일반적으로, 가상 경로는 망의 2개의 교환 노드 간에 설정된 주경로이고, 가상 채널(Virtual Channel)은 각 주경로상의 하나의 특정 접속부이다. ATM 망의 종료점 사이에는 통상적으로 물리적 전송 경로 또는 링크에 의해 함께 접속되는 포트를 가진 교환 노드와 같은 다수의 노드가 위치된다.
그리고, 프로토콜 기준 모델은 ATM의 계층화를 설명하기 위해 개발되었다. 프로토콜 기준 모델 층은 (저 층에서 고 층으로) (물리적 매체 부속 층 및 전송 수렴 부속 층을 포함하는) 물리적층, ATM층, ATM 적응층(AAL) 및 고 층을 포함한다.
AAL 층의 기본 목적은 고층 프로토콜 데이터 유니트(PDU)를 ATM 셀의 정보 분야로 맵(map)하고, 그 역으로 맵함으로써 ATM 층의 특성으로부터 고층을 격리하는 것이다. AAL0, AAL1, AAL2, AAL3/4 및 AAL5를 포함하는 수 개의 서로 다른 AAL 형 또는 카테고리가 있다.
도 2는 부분 채움(PF: Partial-Filled) AAL1 셀과 CBR-AAL0 셀 포맷을 비교한 도면이다. 도 3은 AAL1 셀 포맷 중 SP(시작위치정보)를 포함한 셀 포맷과 SP를 포함하지 않은 셀 포맷을 도식한 도면이다.
AAL1의 패킷 헤더는, 제 1옥텟에 4비트 VPI, 4 비트(GPC/VPI) 정보를 구성하며, 제 2옥텟에 4비트의 가상경로 식별자와 4비트의 가상채널 식별자 정보를 구성하고, 제 3옥텟에 8비트 VCI를 구성하며, 제 4옥텟에 1비트 CLP, 2비트 PTI, 4비트VCI를 구성하고, 제 5옥텟에 8비트 HEC(header error control)를 구성하며, 제 6옥텟에 짝수 페리티, CRC 필드, 시퀀스 카운트(Serquence count), CSI를 포함하여, 6바이트의 셀 헤더를 구성하고 있다. 여기서, 제 6옥텟은 AAL0와의 차이점으로서 SAR PDU 헤더이다.
그리고, 사용자 데이터를 반송하는 AAL1 패킷 페이로드는 1개의 옥텟에서 47 개의 옥텟으로 변할 수 있으며, 부분 채움일 경우에는 패드 바이트(Pad byte)로 채워져 송신된다.
AAL0의 패킷 헤더는, 제 1옥텟에 4비트 VPI, 4 비트 GPC/VPI 정보를 구성하며, 제 2옥텟에 4비트의 가상경로 식별자와 4비트의 가상채널 식별자 정보를 구성하고, 제 3옥텟에 8비트 VCI를 구성하며, 제 4옥텟에 1비트 CLP, 2비트 PTI, 4비트 VCI를 구성하고, 제 5옥텟에 8비트 HEC를 포함하여, 5바이트의 셀 헤더로 구성하고 있다.
그리고, 사용자 데이터를 반송하는 AAL0의 패킷 페이로드는 1개의 옥텟(Payload Byte #1)에서 48개의 옥텟(Payload Byte #48)으로 변할 수 있다. 이를 위해 부분 채움일 경우에는 패드 바이트(Pad byte)로 채워져 송신된다.
이러한 AAL 계층 중 ALL0와 AAL1의 SAR 계층에서의 셀 송신 프로세스(TDM Input Process Block)는 이벤트 스케쥴 테이블을 액세스하여, 그 정보에 따라 AAL0인지, AAL1인지, 그리고 부분채움 셀인지에 대한 정보를 갖고 ATM 전송 블록(ATM Transmit Block)으로 전송하게 된다.
그러나, 호(Call)가 시도되어 새로운 가상 채널이 설정될 때 마다 셀 페이로드의 유효 길이, 가상 채널이 처리할 TDM 링크의 채널 수가 변경되며, 이때 마다 프로세서는 가상 채널을 스케쥴러 테이블 상에 등록할 위치 값을 계산해야 한다. 그러나 이러한 스케쥴러 테이블 상에 등록할 위치 값의 계산이 복잡하고 하나의 호를 처리하는 시간이 길어지고, 이에 따라 호 처리 성능이 저하된다.
그리고, 가상 채널을 스케쥴러 테이블 상에 등록할 위치 값을 계산하는 과정을 소프트웨어로 프로그래밍하는 것도 어려운 작업이다. 또한 호가 한 번 설정된 이후에도 AAL1 타입의 경우 시작 포인터의 유무와 부분 채움 여부에 따라 셀 페이로드의 유효길이가 주기적으로 변경되는데, 이를 고려하여 프로그래밍 하는 것도 매우 복잡하며 제약사항이 따르는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, AAL 0와 AAL 1 SAR 계층에서 셀 송신 스케쥴링 작업을 수행하는 하드웨어 로직을 별도로 구현함으로써, 종래 기술에서 셀 송신 타이밍을 계산하여 셀 송신 스케쥴링 테이블에 가상 채널 포인터를 등록하는 복잡한 소프트웨어 프로그램을 제거할 수 있으며, 셀 전송 제어 블록에서 셀 송신에 필요한 데이터가 채널 버퍼에 충분히 저장되어 있는지를 검토하는 과정을 단순화시킬 수 있도록 한 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치 및 방법을 제공함에 그 목적이 있다.
도 1은 ATM 셀의 포맷을 도식한 도면.
도 2는 AAL1과 AAL0 셀 포맷을 도식한 도면.
도 3은 AAL1 셀 포맷 중 SP(시작위치정보)를 포함한 셀 포맷과 SP를 포함하지 않은 셀 포맷을 도식한 도면.
도 4는 본 발명 실시 예에 따른 AAL0와 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치를 나타낸 도면.
도 5는 도 4에서 가상채널 링크 테이블 구조를 나타낸 도면.
도 6은 도 4에서 기록 카운트 테이블 구조를 나타낸 도면.
도 7은 도 4에서 가상채널 포인터 큐의 구조를 나타낸 도면.
도 8은 도 4에서 가상채널 제어 테이블 구조를 나타낸 도면.
도 9a~도 9c는 본 발명 실시 예에 있어, TDM 입력 프로세스 블록의 프로세싱 예를 보인 흐름도.
도 10a-10d는 본 발명 실시 예에 있어, ATM 전송 블록의 프로세싱 예를 보인 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
101...가상채널 링크 테이블 102...기록 카운트 테이블
103...TDM 입력 프로세스 블록 104...채널 버퍼
105...가상채널 포인터 큐 106...가상채널 제어 테이블
107...ATM 전송 블록
상기한 목적 달성을 위한, 본 발명에 따른 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치는,
TDM 링크로부터 저장되는 각 채널 데이터에 대응하는 가상채널 포인터 정보를 기록하는 가상채널 링크 테이블과; 가상채널 포인터에 대응하는 TDM 링크의 채널 데이터가 채널 버퍼에 셀 페이로드의 유효 바이트 수 만큼 기록되었는지를 검사하기 위한 필요 정보를 저장하는 기록 카운트 테이블과; 상기 TDM 링크를 통해 입력되는 각 채널 데이터를 각 채널 버퍼에 저장하고, 상기 가상채널 링크 테이블로부터 가상채널 포인터를 리드한 후 이에 대응하는 기록 카운트 테이블을 액세스하여 기록 카운트 값을 수정한 후 셀 페이로드 유효 길이와 같음에 의해 기록 카운트 값을 초기화하고 가상채널 포인터 정보, 채널 버퍼 리드 포인터 초기화에 필요한 정보 및 SP 포함 여부를 표시하는 정보, 셀 시퀀스 넘버을 가상 채널 포인터 큐에 기록하는 TDM 입력 프로세스 블록과; 상기 TDM 입력 프로세스 블록에 의해 상기 정보들을 차례로 전송하는 가상 채널 포인터 큐와; 가상 채널 포인터에 대응하여 셀을 생성하고 송신하는데 필요한 정보를 저장하는 가상 제어 테이블과; 가상 채널 포인터 큐로부터 가상채널 포인터와 셀 송신시에 사용할 정보들을 리드한 후, 가상 채널 포인터에 대응하는 가상 제어 테이블의 정보들을 이용하여 셀을 생성하고 송신하는 ATM 전송 블록을 포함하는 것을 특징으로 한다.
바람직하게, 상기 TDM 입력 프로세스 블록은 기록 카운트 테이블로부터 리드한 정보들 중 라이트 카운트 값을 수정하고 셀을 송신해야 한다고 판단될 때, 가상 채널 포인터 정보를 포함한 여러 정보들을 가상 채널 포인터 큐에 기록하는 것을 특징으로 한다.
바람직하게, 가상채널 링크 테이블은 링크번호 및 채널 번호에 해당하는 어드레스 및 그 채널과 연계된 가상 채널 포인터를 기록하는 것을 특징으로 한다.
바람직하게, 기록 카운트 테이블에는 가상 채널 정보를 가상 채널 포인터에 대응하는 어드레스 및, 셀 페이로드 유효 바이트 수, 부분 채움 여부 표시정보, AAL 타입, 기록 카운트, 시퀀스 넘버와 시작 포인터 위치 정보를 포함하는 것을 특징으로 한다.
또한, 상기 가상 채널 포인터 큐에는 셀 송신하기 위한 정보로서, 가상 포인터의 어드레스, 수렴 서브-부계층 식별자, 시퀀스 넘버, 가상 채널 포인터, 프레임 넘버를 기록하는 것을 특징으로 한다.
바람직하게, 상기 가상 제어 테이블은 셀을 생성하고 송신하는데 필요한 정보로서, 상위 및 하위 어드레스로 구분하고, 상위 어드레스의 하위 어드레스의 시작 번지에 셀 페이로드의 유효 바이트 수, 부분 채움 여부 표시정보, AAL 타입, 채널 버퍼의 리드 포인터가 초기화 되었는지에 대한 정보 및, CBRP, 가상 채널에 연계된 채널 총수, 그리고, 다음 번지에 가상 채널 정보, 그 연계된 채널 번호를 각각 기록하는 것을 특징으로 한다.
본 발명에 따른 AAL 0과 AAL 1 SAR 계층에서 셀 송신 스케쥴링 방법은, (a) TDM 링크를 통해 입력되는 각 채널 데이터를 TDM 입력 프로세스 블록이 각 채널 버퍼에 저장하는 단계; (b) 상기 TDM 입력 프로세서 블록이 가상 채널 링크 테이블로부터 가상 채널 포인터를 리드한 후, 이에 대응하는 기록 카운트 테이블을 액세스하는 단계; (c) 상기 기록 카운트 테이블로부터 리드한 정보들 중 기록 카운트 값을 수정하고, 셀을 송신할 때 가상 채널 포인터 정보를 포함한 여러 정보들을 가상채널 포인터 큐에 라이트하는 단계; (d) 가상 포인터 큐로부터 가상 포인터와 셀 송신시에 사용할 정보들을 리드하고, 이 정보와 가상 채널 포인터에 대응하는 가상 채널 제어 테이블의 정보들을 이용하여 셀을 만든 후 송신하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명 실시 예에 따른 AAL0와 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치를 나타낸 도면이고, 도 5는 도 4에서 가상채널 링크 테이블 구조를 나타낸 도면이며, 도 6은 도 4에서 기록 카운트 테이블 구조를 나타낸 도면이고, 도 7은 도 4에서 가상채널 포인터 큐의 구조를 나타낸 도면이며, 도 8은 도 4에서 가상채널 제어 테이블 구조를 나타낸 도면이고, 도 9a~도 9b는 본 발명 실시 예에 있어, TDM 입력 프로세스 블록의 프로세싱 예를 보인 흐름도이며, 도 10a-10d는 본 발명 실시 예에 있어, ATM 전송 블록의 프로세싱 예를 보인 흐름도이다.
도 4를 참조하면, TDM 링크의 각 채널과 대응하는 가상채널 포인터 정보를 저장하는 가상채널 링크 테이블(101)과; 가상채널 포인터에 대응하는 TDM 링크의 채널 데이터가 채널 버퍼에 셀 페이로드의 유효 바이트 수 만큼 기록되었는지를 검사하기 위한 필요 정보를 저장하는 기록 카운트 테이블(102)과; 상기 TDM 링크를 통해 입력되는 각 채널 데이터를 각 채널 버퍼(104)에 저장하고, 상기 가상채널 링크 테이블로부터 가상채널 포인터를 리드한 후 이에 대응하는 기록 카운트 테이블을 액세스하며, 가상채널 포인터 정보를 포함한 여러 정보들을 기록하는 TDM 입력 프로세스 블록(103)과; 상기 TDM 입력 프로세스에 의해 셀 송신할 가상채널 포인터정보와 채널 버퍼 리드 포인터 초기화에 필요한 정보 및 SP 포함 여부를 표시하는 정보, 셀 시퀀스 넘버를 저장하는 가상 채널 포인터 큐(105)와; 셀을 생성하고 송신하는데 필요한 정보를 저장하는 가상 제어 테이블(106)과; 가상 채널 포인터 큐로부터 가상채널 포인터와 셀 송신시에 사용할 정보들을 리드하고, 이 정보와 가상 채널 포인터 큐(105)에 대응하는 가상 제어 테이블의 정보들을 이용하여 셀을 만든 후 송신하는 ATM 전송 블록(107)을 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 AAL0와 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치 및 방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4를 참조하면, AAL 계층 중 AAL0와 AAL1의 SAR계층에서 셀 송신 프로세스를 위한 셀 송신 스케쥴링 장치는 가상 채널 링크 테이블(101), 기록 카운트 테이블(102), TDM 입력 프로세스 블록(103), 채널 버퍼(104), 가상 채널 포인터 큐(105), 가상 채널 제어 테이블(106), ATM 전송 블록(107)으로 구성된다.
TDM 입력 프로세스 블록(103)은 TDM 링크(Link)를 통해 입력되는 각 채널 데이터를 각 채널 버퍼(104)에 저장하고, 도 5의 실시 예에 도시된 가상채널 링크 테이블(101)로부터 가상채널 포인터를 리드한 후, 이에 대응하는 도 6의 실시 예에 도시된 기록 카운트 테이블(102)을 액세스한다.
또한, TDM 입력 프로세스 블록(103)은 기록 카운트 테이블(102)로부터 리드한 정보들 중 기록 카운트 값을 수정하고, 셀 송신해야 한다고 판단될 때, 가상채널 포인터 정보를 포함한 여러 정보들을 가상채널 포인터 큐(105)에 기록한다.
여기서, 상기 가상채널 링크 테이블(101)은 TDM 링크의 각 채널과 대응되는가상 포인터 정보를 도 5의 실시 예와 같이 저장하고 있으며, 도 6의 실시 예와 같은 기록 카운트 테이블(102)은 가상 포인터에 대응하는 TDM 링크의 채널 데이터가 채널 버퍼(104)에 셀 페이로드(cell payload)의 유효 바이트 수 만큼 라이트되었는지를 검사하는데 필요한 정보들을 저장한다.
상세하게 도 5의 가상채널 링크 테이블(101)을 보면, 채널 번호/라인 번호에 해당하는 어드레스 번지는 일정 비트(0x0000)로 할당되고, 이에 대응하는 일정 데이터 비트(Data)의 가상 포인터 정보(VC Pointer)가 호 설정시 세팅된다.
기록 카운트 제어 테이블에는 가상채널 포인터에 대응하는 TDM 링크의 채널 데이터가 채널 버퍼에 셀 페이로드의 유효 바이트 수 만큼 기록되었는지를 검사하는데 필요한 정보들을 도 6과 같이 저장한다.
상세하게 도 6의 기록 카운트 제어 테이블은, 하드웨어 및 소프트 웨어적으로 관리하기 위해 어드레스와 데이터로 크게 구분하고, 상기 어드레스는 가상 포인터 정보를 일정 비트로 할당하고, 데이터 정보로서 제 1데이터 비트에는 셀 페이로드 유효 바이트 수, 제 2데이터 비트에는 부분 채움 여부 표시정보, 제 3데이터 비트에는 AAL0인지 AAL1인지를 나타내는 AAL 타입, 제 4데이터 비트에는 기록 카운트, 제 5데이터 비트에는 시퀀스 넘버, 제 6데이터 비트에는 시작 포인터 위치 정보를 포함한다.
상기 셀 페이로드의 유효 바이트 수(APL: Available Payload Length)는 부분 채움 셀의 경우, 호 설정과정에서 혹은 시스템 설치 단계에서 셀 페이로드의 PCM 데이터 유효 길이를 설정해야 하며, AAL1 타입의 완전 채움 셀인 경우에는 0x2E 값을, AAL0 타입의 완전채움 셀인 경우에는 0x2F 값을 갖는다(도 2 참조).
상기 부분 채움 여부 표시정보(PF: Partial Filled)는 부분 채움 셀인지, 아닌지를 표시하는 것으로 부분채움 셀이 1이면 부분 채움 셀로 정의하고, AAL 타입은 AAL0 타입이면 0, AAL1 타입이면 1로 정의한다.
기록 카운트(Write Counter)는 가상채널에 연계된 채널들로부터 PCM 데이터가 입력될 때 마다 1씩 감소하는 값으로서, 초기에는 CPU에 의해서 0x00으로 설정되지만, 그 후에는 하드웨어 블록에 의해서 조정된다. 즉, 기록 카운트 테이블은 가상 채널을 통해 송신할 셀에 대해서 셀 페이로드 유효 바이트 수 만큼 PCM 데이터가 채널버퍼에 저장되어 있는가를 판별하는데 이용된다.
시퀀스 넘버(SN: Snquence Number)는 각 셀에 붙이는 순번이다. 시퀀스 넘버는 AAL1의 셀에서 사용되며, 연속된 셀의 전송 중 셀 손실 여부를 판가름하는데 이용된다.
시작 포인터 위치정보(SPP: Start Pointer Position)는 N*64Kbps SDT를 지원할 때, 넥스트 구조의 시작 위치를 표시하기 위해서 시작 포인터를 사용하는데, 시작 포인터를 포함하는 셀의 순번을 결정하는 정보이다.
그리고, 가상채널 포인터 큐(VC Pointer Queue)(105)는 셀 송신할 가상채널 포인터 정보와 가상채널 제어 테이블(106)의 채널 버퍼 리드 포인터 초기화에 필요한 정보, 시작 포인터 포함 여부를 표시하는 정보(CSI: Convergence Sub-layer Indicator), 셀 시퀀스 넘버를 도 7과 같이 저장한다.
상세하게 가상채널 포인터 큐는 도 7에 도시된 바와 같이, 큐 포인터의 어드레스와, 그 어드레스 각각에 대응하는 데이터로서 수렴 부계층 식별자(CSI: Convergence Sub-layer Indicator), 시퀀스 넘버(SN: Sequence Number), 가상 포인터(Vitual Pointer), 프레임 넘버(frame No)가 설정된 데이터 비트에 기록된다.
여기서, 수렴 부계층 식별자는 셀의 시퀀스 넘버가 홀수 일 때 수렴 부계층 식별자는 "0"을 나타내며, 짝수일 때 수렴 부계층 식별자는 시작 포인터의 포함 유무를 나타낸다.
ATM 전송 블록(107)은 가상 채널 포인터 큐로부터 가상채널 포인터와 셀 송신시에 사용할 정보들을 리드하고, 이 정보와 가상 포인터에 대응하는 가상채널 제어 테이블의 정보들을 이용하여 채널 버퍼(104)에 저장되어 있는 PCM 데이터를 가지고 셀을 만든 후 송신한다.
여기서, 상기 가상 채널 제어 테이블(106)은 셀을 생성하고 송신하는데 필요한 정보들을 도 8과 같이 저장한다.
가상 채널 제어 테이블(108)의 구조를 도 8을 참조하여 설명하면, 어드레스를 상위 어드레스와 하위 어드레스로 구분하고, 하위의 제 1 주소에는 데이터 정보로서 셀 페이로드 유효 바이트 수, 부분 채움 여부 표시정보, AAL 타입, 채널 버퍼에 리드 포인터가 초기화 되었는지를 표시하는 정보, 채널 버퍼 리드 포인터, 가상 채널에 연계된 채널 총수를 각각 소정 비트 할당하고, 하위의 제 2주소에는 가상 채널 정보를 기록하고, 하위의 제 3주소부터 마지막 주소까지는 연계된 채널 번호를 서로 대응하여 기록한다.
상세하게, 상기 가상 채널 제어 테이블은 1024개의 엔티티로 구성되어 있으며, 각 엔티티는 가상 채널에 연결되어 있는 채널 정보, 가상 채널을 통해 송신되는 셀의 헤더 정보, 엔티티의 유효성 정보, AAL 타입 정보, 초기화 상태 정보, 셀 페이로드 유효 바이트 수, 채널포인터 리드 포인터 정보 등을 저장한다.
한편, 상기와 같은 TDM 입력 프로세스 블록(103)에 대한 동작에 대하여 도 9(9a~9b)를 참조하여 설명하면 다음과 같다.
유휴 상태(S201)에서 각각의 호(Call)가 설정된 후 TDM 입력 프로세스 블록은 활성화된다(S203). TDM 입력 프로세스 블록이 활성화되면 프로세서는 호 설정 채널에 대응하는 가상채널 링크 테이블(101)의 항목과 그 채널과 연계된 가상 채널 포인터에 대응하는 기록 카운트 테이블(102)과 가상 채널 제어 테이블(106)의 각 항목을 초기화한다.
만약, 채널번호 1부터 8까지 가상채널 포인터 1과 연계할 호라면, 프로세서는 채널 번호 1에 대응하는 가상채널 링크 테이블 항목부터 채널 번호 8에 대응하는 가상채널 링크 테이블 항목까지 가상채널 포인터 1을 라이트한다. 즉, 각각의 가상채널 포인터는 채널 번호 8개에 대응하는 가상채널 링크 테이블 항목이 기록되어 있다.
그리고, 기록 카운트 테이블(102) 항목에는 셀 페이로드 유효 바이트 수, AAL 타입 정보, 부분적 채움 여부를 표시하는 정보, 시작 포인터 위치 정보, 셀 시퀀스 넘버 초기값, 기록 카운트 초기값을 가상 채널 포인터 1에 대응시켜 기록한다.
그리고, 셀 페이로드 유효 바이트 수, 가상 채널에 연계된 TDM 링크의 채널번호, AAL 타입 정보, 부분적인 채움 여부를 표시하는 정보, 가상 채널 정보를 가상 포인터 1에 대응하는 가상 채널 제어 테이블 항목에 라이트하고, 그 항목의 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보를 노(NO)로 설정한다.
그리고, ATM 전송 블록(107)이 가상 채널 제어 테이블의 채널 버퍼 리드 포인터를 초기화하는 과정을 고려하여 기록 카운트 테이블의 셀 시퀀스 넘버 초기값은 7, 기록 카운트 초기값은 1로 설정한다.
TDM 입력 프로세스 블록(103)은 TDM 링크의 각 채널과 동기화가 된 채널 번호를 이용하여 채널 데이터를 채널 번호에 대응하는 채널 버퍼(104)에 저장하고, 채널 번호에 대응하는 가상 링크 테이블 항목으로부터 가상 제어 포인터를 리드한다(S205). 채널 버퍼(104) 안에서 채널 데이터가 라이트될 위치(주소) 값은 TDM 링크 상의 프레임 번호에 의해 결정된다.
계속해서, TDM 입력 프로세스 블록은 가상 채널 포인터에 대응하는 기록 카운트 테이블 항목의 정보들을 이용하여 가상 채널 포인터에 대응하는 채널들의 데이터가 셀 페이로드의 유효 바이트 수 만큼 채널 버퍼에 기록되었는지를 검사한다(S207). 이는 기록 카운트 테이블 항목에 있는 정보들 중 기록 카운트 값을 활용한다.
기록 카운트 값은 특수한 경우를 제외하고, 셀 페이로드 유효 바이트 수와 같은 값을 취한 후, TDM 입력 프로세스 블록이 기록 카운트 테이블을 액세스할 때 마다 1씩 감소되는데, TDM 링크의 각 채널은 가상 제어 포인터를 통해서 기록 카운트 테이블의 각 항목과 연계되어 있기 때문에, 결국 기록 카운트 값은 가상 채널포인터를 통해서 연계된 채널의 데이터가 입력되어 채널 버퍼에 저장될 때 마다 1씩 감소되는 것이다(S209).
따라서, 기록 카운트 값이 0인가를 판단하고 0이 아니라면 기록 카운트 테이블의 기록 카운트를 수정하고(S213), 채널 번호를 1 증가시킨다(S215).
그리고, 기록 카운트 값이 0이라면 가상 채널 포인터에 의해 연계된 채널의 데이터가 셀 페이로드 유효 바이트 수 만큼 채널 버퍼에 저장되어 있는 것이다. 이는 가상 채널 포인터에 대응하는 가상 채널의 셀을 생성, 송신할 수 있음을 의미한다.
이때, TDM 입력 프로세스 블록은 가상 포인터, 셀 시퀀스 넘버, 변환 서브 레이트 식별자 정보를 가상 포인터 큐에 기록한다.
상기 기록 카운트 값이 0이라면 AAL 타입이 AAL1인지, AAL0인지를 확인하고(S217), AAL1이라면 PF 여부 표시하는 정보가 있을 경우(S219)에는 기록 카운트 값은 셀 페이로드의 유효 바이트 수와 같게 된다. 이는 AAL 0타입일 때도 기록 카운트 값은 셀 페이로드 유효 바이트 수와 같다.
그리고, 단계 S217 이후 AAL 1이고 PF 여부 표시하는 정보가 없으면 넥스트 시퀀스 넘버가 짝수고, 넥스트 CSI가 1이면 기록 카운트 값은 셀 페이로드 유효 바이트 수 보다 1 작은 값이고(S221, S223), 넥스트 시퀀스 넘버가 짝수고 네스트 CSI가 1이 아닐 경우 기록 카운트 값은 셀 페이로드 유효 바이트 수와 같다(S221,S225).
즉, 기록 카운트 값과 셀 시퀀스 넘버를 수정하는데, 셀 시퀀스 넘버는 1증가시킨 값(8Modulo)으로 수정하고, 기록 카운트 값은 AAL1 타입이고, 부분채움이 아니며, 시작 포인터 위치 정보가 1 증가된 셀 시퀀스 넘버를 포함하고 있을 경우 셀 페이로드 유효 바이트 수 보다 1 적은 값으로 수정하고, 그 외의 경우에는 셀 페이로드 유효 바이트 수와 같은 값으로 수정한다.
TDM 입력 프로세스 블록이 가상 채널 포인터 큐에 라이트하는 정보가 하나 더 있는데, 그건 바로 가상 채널 포인터에 대응하는 가상 채널 제어 테이블 항목의 채널 버퍼 리드 포인터 초기화에 필요한 정보다.
좀더 구체적으로 설명하면, 이 정보는 TDM 입력 프로세스 블록이 가상 포인터 큐를 액세스할 때의 프레임 번호이다. 이 정보는 가상 포인터에 대응하는 가상 제어 테이블 항목의 정보 중에서 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 노(NO)로 설정되어 있는 경우, ATM 전송 블록이 채널 버퍼 리드 포인터를 초기화하는 과정 중에 사용된다.
프로세스가 호 설정에 따른 기록 카운트 테이블 항목 초기화 과정을 수행하면서 기록 카운트 값을 1로 설정하는 이유는 TDM 입력 프로세스 블록이 가상 채널 포인터에 연계된 채널 중 어느 것 하나라도 첫 번째로 1로 처리하게 되면 기록 카운트를 1감소시켜 0이 되면서 프레임 번호를 가상 채널 포인터 큐에 기록함으로서, ATM 전송블록이 그 프레임 번호를 가지고 채널 버퍼 리드 포인터를 초기화하여 그 값을 다음 차례의 셀 생성 과정에서 채널 버퍼 액세스 기준 위치(주소) 값으로 사용하기 위함이다.
그리고, 가상 채널 포인터에 대응하는 채널들의 데이터가 셀 페이로드의 유효 바이트 수 만큼 혹은 그 보다 적은 수만큼 채널 버퍼에 기록되었다고 판단되면, 가상 포인터 큐에 현 CSI 정보와 시퀀스 넘버, 가상 채널 포인터를 기록하고, 가상 채널 포인터 큐의 기록 포인터를 1증가시킨다(S227).
기록 카운트 테이블의 기록 카운트 값을 수정하고, 시퀀스 값을 1 증가시켜 수정하고(S229), 채널 번호를 1증가시킨다(S231). 이러한 수순으로 반복해서 채널 번호를 증가시키면서 가상 채널 포인터 정보와 가상 채널 제어 테이블의 채널 버퍼 리드 포인터 초기화에 필요한 정보(프레임 번호)를 가상 채널 포인터 큐에 기록하고, 셀 시퀀스 넘버와 기록 카운트 값을 수정하게 된다.
ATM 전송 블록은 도 10a, 10b, 10c, 10d에 도시된 바와 같이 가상 채널 포인터 큐로부터 가상 채널 포인터를 리드한 후, 다시 가상 채널 포인터에 대응하는 가상 채널 제어 테이블 항목을 액세스한다.
우선, 유휴 상태에서 ATM 전송 블록이 활성화되면(S301,S303), 가상 채널 포인터 큐의 리드 포인터와 기록 포인터가 같은가를 확인하게 된다(S305). 가상 채널 포인터 큐의 리드 포인터와 기록 포인터가 같지 않다면 가상 채널 포인터 큐로부터 데이터를 읽고 가상 채널 포인터 큐의 리드 포인터를 증가시켜 준다(S307).
그리고, 가상 채널 제어 테이블로부터 데이터를 리드하게 된다(S309).
상기 가상 채널 제어 테이블 항목으로부터 가져온 정보 중 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 "NO"(아니오)로 설정되어 있는 경우(S311), ATM 전송 블록은 셀 생성을 하지 않고, 단지 상기 과정처럼 가상 포인터 큐로부터 가져온 프레임 번호를 가지고 채널 버퍼 리드 포인터를 초기화한 후 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보를 "YES(예)"로 수정한다(S313).
이 가상채널 포인터에 대응하는 가상 채널 제어 테이블 항목의 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보는 "YES"일 것이고, 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 "YES"이면(S311), ATM 전송 블록은 가상 채널 제어 테이블 항목으로부터 가상 채널과 연계된 채널 번호 정보를 읽은 후(S315), 이 채널 번호 정보와 채널 버퍼 리드 포인터를 가지고 채널 버퍼를 액세스하여 데이터를 읽고(S315), 셀을 생성한다.
그런데, 이때 AAL 타입이 AAL 1타입이면(S317), SAR PDU 헤더를 생성하고(S319), 변환 서브 레이트 식별자의 값을 확인한다(S321). 변환 서브 레이트 식별자가 1이면 현재 처리할 연계된 채널 포인터가 1인가를 확인하고(S323), 채널 포인터가 1이 아니면 시작 포인터는 관계된 채널의 총수- 현재 처리할 연계된 채널 포인터 +1 이 되며(S327), 채널 포인터가 1이라면 시작 포인터는 0의 값을 갖는다(S325). 여기서, AAL 0타입과 AAL 1 타입의 차이점은 SAR PDU 헤더 유무이다. AAL0 타입의 셀은 SAR PDU 헤더가 없다.
이후, PF 정보가 1인지 0인지를 확인하고(S329), PF 정보가 0이면 채널 버퍼로부터 리드할 데이터 수 = 셀 페이로드 유효 바이트 수 -1 의 값을 갖게 된다(S331).
그러나, AAL 0이거나, CSI가 0인 경우, PF 정보가 1인 경우에는 채널버퍼로부터 리드할 데이터 수는 셀 페이로드 유효 바이트 수와 같게 된다(S333).
그리고, 셀 페이로드 유효 바이트 수가 정해지면 현재 처리하는 연계된 채널 포인터에 대응하는 채널 번호를 읽고(S335), 그 채널 번호와 채널 버퍼 리드 포인터를 이용하여 채널 버퍼로부터 데이터를 읽는다(S337).
이때 가상 채널에 연계된 채널 총 수가 현재 처리하는 연계된 채널 포인터가 같은지를 확인하여, 같지 않을 경우에는 현재 처리하는 연계된 채널 포인터를 1 증가시켜 주고, 같다면 현재 처리하는 연계된 채널 포인터 = 0이고, CBRP가 채널 버퍼의 한 채널에 대한 영역 중 그 영역의 마지막 어드레스인가를 확인한다(S345).
여기서, CBRP가 채널 버퍼의 한 채널에 대한 영역 중 그 영역의 마지막 어드레스이면 CBRP가 0이며, 마지막 어드레스가 아니면 CBRP를 1 증가시킨다.
이후, 채널 버퍼로부터 리드할 데이터를 1 감소시킨 후(S351), 채널 버퍼로부터 리드할 데이터 수가 0인가를 확인한다(S353). 채널 버퍼로부터 리드할 데이터 수가 0이면 셀을 송신하고 가상 제어 테이블의 채널 버퍼 리드 포인터 정보를 현재 사용중인 값으로 수정한다(S355).
즉, ATM 전송 블록은 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 "NO"로 설정되어 있는 경우, 셀 생성을 하지 않고, 가상 채널 포인터 큐로부터 가져온 채널 버퍼 리드 포인터 초기화에 필요한 정보를 가지고 채널 버퍼 리드 포인터를 초기화한 후, 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 'YES'로 수정하고, 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 'YES'로 설정되어 있는 경우 가상 채널과 연계된 채널 번호 정보와 채널 버퍼 리드 포인터를 가지고 채널 버퍼를 액세스하여 셀 페이로드 유효 바이트 수 만큼, 혹은 그 보다 1 적은 수 만큼 데이터를 리드하고, AAL 타입 정보, 부분 채움 여부를 표시하는 정보, 가상 채널 정보, 셀 시퀀스 넘버, 수렴 서브 부계층 식별자 정보를 활용하여 셀을 생성한다.
따라서, AAL0와 AAL1 SAR 계층에서 셀 송신 스케쥴링 위해서, 각 채널 데이터를 각 채널 버퍼에 저장하고, 그때마다 각 채널 데이터에 대응하는 가상 채널 포인터를 가상 채널 링크 테이블로부터 읽어들여서, 다시 상기 가상 채널 포인터에 대응하는 기록 카운트 테이블을 액세스한 후, 가상 채널 포인터에 대응하면서 채널 버퍼에 저장되어 있는 채널 데이터의 수를 의미하는 기록 카운트 값을 수정하며, 상기 기록 카운트 값을 이용하여 채널 데이터 수가 셀 페이로드 유효길이와 같은지를 확인하고, 만약 채널 데이터가 셀 페이로드 유효길이와 같아지면 기록 카운트값을 초기화하고 ATM 전송블록에서 상기 가상 채널 포인터에 대응하는 셀을 송신하도록 알려주기 위해서, ATM 입력 프로세스 블록은 가상 채널 포인터 정보와 채널 버퍼 리드 포인터 초기화에 필요한 정보 및 SP 포함 여부를 표시하는 정보, 셀 순번을 가상 채널 포인터 큐에 기록한다.
그리고, 가상 채널 포인터 큐는 상기 TDM 입력 프로세스 블록이 입력한 상기 정보를 차례로 ATM 전송블록으로 전송하고, ATM 전송블록은 상기 가상 채널 포인터 큐로부터 TDM 입력 프로세스 블록이 입력한 상기 정보를 가져와서, 이 정보들과 가상 채널 포인터에 대응하는 가상채널 제어 테이블의 정보들을 이용하여 셀을 생성하고 송신하게 된다.
이상에서 설명한 바와 같이, 본 발명에 따른 AAL0와 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치 및 방법에 의하면, AAL0 와 AAL 1 SAR 계층에서 셀 송신 스케쥴링 작업을 수행하는 하드웨어 로직을 별도로 구현함으로써, 종래 기술에서 셀 송신 타이밍을 계산하여 셀 송신 스케쥴링 테이블에 가상 채널 포인터를 등록하는 복잡한 소프트웨어 프로그램을 제거할 수 있으며 셀 전송 제어 블록에서 셀 송신에 필요한 데이터가 채널 버퍼에 충분히 저장되어 있는지를 검토하는 과정을 단순화시킬 수 있도록 하고, 이로써 프로세스의 부하를 줄이고 호 처리 성능을 높일 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치에 있어서,
    각 채널 데이터를 저장하는 각각의 채널 버퍼와;
    TDM 링크로부터 저장되는 각 채널 데이터에 대응하는 가상채널 포인터 정보를 기록하는 가상채널 링크 테이블과;
    가상채널 포인터에 대응하는 TDM 링크의 채널 데이터가 채널 버퍼에 셀 페이로드의 유효 바이트 수 만큼 기록되었는지를 검사하기 위한 필요 정보를 저장하는 기록 카운트 테이블과;
    상기 TDM 링크를 통해 입력되는 각 채널 데이터를 각 채널 버퍼에 저장하고, 상기 가상채널 링크 테이블로부터 가상채널 포인터를 리드한 후 이에 대응하는 기록 카운트 테이블을 액세스하여 기록 카운트 값을 수정한 후 셀 페이로드 유효 길이와 같음에 의해 기록 카운트 값을 초기화하고 가상채널 포인터 정보, 채널 버퍼 리드 포인터 초기화에 필요한 정보 및 SP 포함 여부를 표시하는 정보, 셀 시퀀스 넘버을 가상 채널 포인터 큐에 기록하는 TDM 입력 프로세스 블록과;
    상기 TDM 입력 프로세스 블록에 의해 상기 정보들을 차례로 전송하는 가상 채널 포인터 큐와;
    가상 채널 포인터에 대응하여 셀을 생성하고 송신하는데 필요한 정보를 저장하는 가상 제어 테이블과;
    가상 채널 포인터 큐로부터 가상채널 포인터와 셀 송신시에 사용할 정보들을 리드한 후, 가상 채널 포인터에 대응하는 가상 제어 테이블의 정보들을 이용하여 셀을 생성하고 송신하는 ATM 전송 블록을 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  4. 제 3항에 있어서,
    상기 TDM 입력 프로세스 블록은 기록 카운트 테이블로부터 리드한 정보들 중 라이트 카운트 값을 수정하고 셀을 송신해야 한다고 판단될 때, 가상 채널 포인터 정보를 포함한 여러 정보들을 가상 채널 포인터 큐에 기록하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  5. 제 3항에 있어서,
    상기 가상채널 링크 테이블은 링크 번호 및 채널 번호에 해당하는 어드레스 및 그 채널과 연계된 가상 채널 포인터를 기록하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  6. 제 3항에 있어서,
    상기 기록 카운트 테이블에는 가상 채널 정보를 가상 채널 포인터에 대응하는 어드레스 및, 셀 페이로드 유효 바이트 수, 부분 채움 여부 표시정보, AAL 타입, 기록 카운트, 시퀀스 넘버와 시작 포인터 위치 정보를 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  7. 제 3항에 있어서,
    상기 가상 채널 포인터 큐에는 셀 송신하기 위한 정보로서, 가상 포인터의 어드레스, 수렴 서브-부계층 식별자, 시퀀스 넘버, 가상 채널 포인터, 프레임 넘버를 기록하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  8. 제 3항에 있어서,
    상기 가상 제어 테이블은 셀을 생성하고 송신하는데 필요한 정보로서, 상위 및 하위 어드레스로 구분하고, 상위 어드레스의 하위 어드레스의 시작 번지에 셀 페이로드의 유효 바이트 수, 부분 채움 여부 표시정보, ALL0 또는 AAL1인지를 나타내는 AAL 타입, 채널 버퍼의 리드 포인터가 초기화 되었는지에 대한 정보 및, CBRP, 가상 채널에 연계된 채널 총수, 그리고, 다음 번지에 가상 채널 정보, 그 연계된 채널 번호를 각각 기록하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 장치.
  9. AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법에 있어서,
    (a) TDM 링크를 통해 입력되는 각 채널 데이터를 TDM 입력 프로세스 블록이 각 채널 버퍼에 저장하는 단계;
    (b) 상기 TDM 입력 프로세스 블록이 가상 채널 링크 테이블로부터 가상 채널 포인터를 리드한 후, 이에 대응하는 기록 카운트 테이블을 액세스하는 단계;
    (c) 상기 기록 카운트 테이블로부터 리드한 정보들 중 기록 카운트 값을 수정하고, 셀을 송신할 때 가상 채널 포인터 정보를 포함한 여러 정보들을 가상 채널 포인터 큐에 라이트하는 단계;
    (d) 가상 포인터 큐로부터 가상 포인터와 셀 송신시에 사용할 정보들을 리드하고, 이 정보와 가상 채널 포인터에 대응하는 가상 채널 제어 테이블의 정보들을 이용하여 셀을 만든 후 송신하는 단계를 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법.
  10. 제 9항에 있어서,
    상기 (c) 단계는
    가상 채널 포인터에 대응하는 기록 카운트 테이블의 항목으로부터 정보들을 리드한 후, 기록 카운트 값을 순차 감소시키는 단계;
    상기 기록 카운트 값이 0이 아니면 기록 카운트 테이블의 기록 카운트를 수정한 후 채널 번호를 순차적으로 증가시키고, 기록 카운트 값이 0이면 가상 포인터에 의해 연계된 채널의 데이터가 셀 페이로드 유효 바이트 수 만큼 채널 버퍼에 저장하는 단계;
    가상 채널 포인터, 셀 시퀀스 넘버, 수렴 서브-부계층 지시자 정보를 가상 채널 포인터 큐에 라이트하는 단계;
    상기 기록 카운트 테이블의 기록 카운트 값을 AAL 1 타입이고 부분 채움이아니며 시작 포인터 위치 정보가 1 증가된 셀 시퀀스 넘버를 포함하고 있을 경우 셀 페이로드 유효 바이트 수 보다 1 적은 값으로 수정하고, 그 이외의 경우에는 셀 페이로드 유효 바이트 수와 같은 값으로 수정하는 단계를 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법.
  11. 제 9항에 있어서,
    상기 (d)단계는, 가상 채널 제어 테이블 항목으로부터 가져온 정보 중 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 "아니오"로 설정되어 있으면, 셀을 생성하지 않고 채널 버퍼 리드 포인터를 초기화한 후 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보를 "예"로 설정하는 단계;
    상기 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보가 "예"이면 가상 제어 테이블 항목으로부터 가상 채널과 연계된 채널 번호 정보를 리드한 후, 이 채널 번호 정보와 채널 버퍼 리드 포인터를 가지고 채널 버퍼를 액세스하여 셀 페이로드 유효 바이트 수 만큼, 혹은 그 보다 1 적은 수 만큼 데이터를 리드하는 단계;
    리드되는 데이터의 AAL 타입 정보, 부분 채움 여부를 표시하는 정보, 가상 채널 정보, 셀 시퀀스 넘버, 수렴 서브 부-계층 지시자 정보를 활용하여 셀을 생성하는 단계를 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법.
  12. 제 11항에 있어서,
    상기 셀 생성시에는 가상 채널 정보를 셀 헤더에 추가하고, AAL 1타입인 경우 셀 시퀀스 넘버를 셀 페이로드에 추가하여 셀을 완성하고 송신하는 단계를 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법.
  13. 제 11항에 있어서,
    상기 기록 카운트를 가상 채널 포인터에 대응하는 채널들의 데이터가 셀 페이로드의 유효 바이트 수만큼 혹은 그 보다 1 적은 수 만큼 채널 버퍼에 기록되었는지를 판단하는 기준 값으로 가상 채널 제어 테이블의 해당 항목 중 채널 버퍼 리드 포인터 초기화 여부를 표시하는 정보를 아니오로 설정하는 호 설정 초기화 과정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 AAL0과 AAL1 SAR 계층에서 셀 송신 스케쥴링 방법.
KR10-2001-0088254A 2001-12-29 2001-12-29 Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법 KR100470331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088254A KR100470331B1 (ko) 2001-12-29 2001-12-29 Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088254A KR100470331B1 (ko) 2001-12-29 2001-12-29 Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030059394A KR20030059394A (ko) 2003-07-10
KR100470331B1 true KR100470331B1 (ko) 2005-02-05

Family

ID=32215836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088254A KR100470331B1 (ko) 2001-12-29 2001-12-29 Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법

Country Status (1)

Country Link
KR (1) KR100470331B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967951B1 (ko) 2003-06-02 2010-07-06 트랜스퍼시픽 소닉, 엘엘씨 비동기 전송모드를 이용하는 ｃｄｍａ 시스템에서의 음성통화를 위한 ａａｌ0 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053033A (ko) * 1996-12-26 1998-09-25 배순훈 Aal 계층의 분할 및 재결합(sar) 부계층에서의 아이들 셀 제거에 의한 잔여 대역폭의 효율적 이용방법
KR19980075606A (ko) * 1997-03-31 1998-11-16 배순훈 Atm 망접속기에서 서브 테이블을 이용하여 가상채널의 대역을 할당하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053033A (ko) * 1996-12-26 1998-09-25 배순훈 Aal 계층의 분할 및 재결합(sar) 부계층에서의 아이들 셀 제거에 의한 잔여 대역폭의 효율적 이용방법
KR19980075606A (ko) * 1997-03-31 1998-11-16 배순훈 Atm 망접속기에서 서브 테이블을 이용하여 가상채널의 대역을 할당하는 방법

Also Published As

Publication number Publication date
KR20030059394A (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
US6262995B1 (en) Asynchronous transfer mode adaptation layer (AAL) processing method
CA2160820C (en) Method and apparatus for storing and retrieving routing information in a network node
KR100445770B1 (ko) 통신미니셀정렬과헤더보호방법및장치
JPH10224379A (ja) Ａｔｍ再構成コントローラおよび再構成方法
US7215676B2 (en) Method of converting ATM cells in ATM network system
US7310310B1 (en) Multi-link SAR for bonding ATM cell-streams
US5642347A (en) Approach to direct performing asynchronous transfer mode (ATM) adaptation layer 5 reassembly
KR100470331B1 (ko) Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법
KR100261735B1 (ko) Aal２ 프로토콜에 따른 데이터 전송장치
KR100525542B1 (ko) Ａｔｍ 셀을 이용한 데이터 송수신 장치
US6948013B2 (en) Apparatus and method for configuring data cells
KR0153924B1 (ko) 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
US6965565B1 (en) System and method for communicating an event status across a data channel
JPH1065713A (ja) Ａｔｍシステム用セル検出方法
KR100261440B1 (ko) 비동기 전송 모드 어뎁테이션 층 타입 5의 비동기 전송 모드 셀전송 장치 및 방법
US7224694B2 (en) Apparatus for and method of generating pointers for transfer of structured data in AAL1
KR0185866B1 (ko) 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
KR100705569B1 (ko) 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한신호 경로 검증 장치 및 그 방법
KR100221497B1 (ko) 에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법
KR0185865B1 (ko) 에이에이엘 타입 1에서의 리드 솔로몬 순방향 오류정정 시스템에 있어서 교직을 위한 메모리 매핑방법
JP3955640B2 (ja) ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法
KR0123227B1 (ko) Aal계층의 송신 인터페이스장치
KR970002815B1 (ko) 비동기셀 적응계층 3/4의 송신처리장치
KR0185861B1 (ko) 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법
KR0185859B1 (ko) 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치에 있어서 구조적 데이터 전달방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee