KR0169665B1 - 엠펙 패킷 전송을 위한 개선된 에이티엠 적응계층 타입 1 수신장치 - Google Patents

Abstract

본 발명은 MPEG패킷을 전송하기 위한 개선된 AAL 1수신장치에 관한 것으로, 스타트(START)신호에 따라 48 카운트를 시작하여 FIFO 제어신호, CRC 제어신호, 완료신호를 발생하는 48카운터(14)와, AAL FIFO(26); 제1 FIFO제어부(12); 48카운터로(14)부터 헤더(HEADER)신호를 입력받아 수신된 순서번호의 에러를 검출하고, 상기 순서번호에 따라 SAR헤더의 4비트 CRC코드 4개를 통합하여 16비트의 CRC코드를 출력하는 SAR헤더검사부(24); 상기 제1 FIFO제어부(20)가 읽어온 패킷 데이타에 대해서 상기 48카운터(14)의 제어에 따라 CRC에러를 검출하는 CRC수신처리부(22); 4카운터(16); 188카운터부(18); 제2 FIFO제어부(20); 및 상기 CRC수신처리부(22)로부터 CRC에러를 입력하고, 상기 헤더검사부(24)로부터 순서번호 에러를 입력하여 상위 계층으로 에러신호를 출력하는 에러처리부(28)를 구비하여 ATM FIFO(1)에 있는 수신된 ATM 셀을 읽어와 셀손실 및 CRC에러를 검출하고 188 바이트의 MPEG 패킷으로 복원하여 MPEG 버퍼(3)로 출력한다.

Description

엠펙 패킷 전송을 위한 개선된 에이티엠 적응계층 타입 1 수신장치

제1도는 본 발명에 따른 개선 ALL 1 수신장치를 설명하기 위하여 도시한 것으로서,

(a)는 ALL계층의 데이타 흐름 구조를 도시한 도면.

(b)는 개선된 SAR-PUD 데이타 포맷를 도시한 도면.

제2도는 본 발명에 따른 ALL 1 수신장치를 도시한 블록도.

제3도는 제2도에 도시된 48카운터의 세부 블록도.

제4도는 제2도에 도시된 CRC수신처리부의 세부 블럭도.

제5도는 제2도에 도시된 188카운터의 세부 블럭도.

제6도는 제2도에 도시된 SAR헤더검사부의 세부 블럭도.

제7도는 일반적인 ATM 셀의 구조를 도시한 것으로서,

(a)는 ATM셀 전체의 구조를 도시한 도면.

(b)는 사용자망접면(UNI)의 ATM셀 헤더 구조를 도시한 도면.

(c)는 망노드접면(NNI)의 ATM셀 헤더 구조를 도시한 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : ATM FIFO 3 : MPEG 버퍼

12 : 제1 FIFO제어회로 14 : 48카운터

16 : 4카운터 18 : 188카운터

20 : 제2 FIFO제어부 22 : CRC수신처리부

22 : 헤더검사부 26 : AAL FIFO

28 : 에러처리부 32,34,36,52,54 : 카운터

38,56 : 제어신호발생부 42,44 : 제1, 제2 CRC복호기

46 : 멀티플랙서 48 : 레지듀 레지스터

50 : 에러판단부 62 : 8카운터

64 : 비교기 66 : 앤드게이트

68 : 디멀티플랙서 70 : CRC 레지스터

본 발명은 압축된 영상정보의 비트 스트림을 비동기 전달모드(ATM:Asynchronous Transfer Mode)통신방식으로 전송하는 장치에 관한 것으로, 특히 개선된 ATM적응계층 타입 1 (AAL 1: ATM Adaptation Layer Type 1)으로 전송된 ATM셀에서 전송중의 에러발생을 검사하여 MPEG 패킷을 복원하는 개선된 AAL 1 수신장치에 관한 것이다.

최근들어, 멀티미디어분야의 비약적인 성장 및 HDTV에 대한 기술적인 발전과 더불어 영상신호를 디지털방식으로 전송하기 위한 통신망이 요구되어 광대역의 전송이 가능한 B-ISDN(Broadband- Integrated Services Digital Network)이 등장하게 되었다. 이러한 광대역 ISDN의 등장으로 사용자의 다양한 서비스 요구를 충족시킬 수 있게 되었으며 특히, 동화상 전송이 가능하게 되어 미래 정보화 사회의 꿈을 실현할 수 있는 기반이 되었다.

한편, 동화상을 디지털로 변환하여 처리하고자 할 경우, 발생되는 데이타가 수십에서 수백메가비트(Mbit)에 이르는 방대한 양이기 때문에, 그대로 전송 및 저장하기 어려워 영상 데이타를 압축하기 위한 많은 연구가 수행되었고, 그 결과로서 JBIG(Joint Photographic Experts Group), JPEG(Joint Photographic Experts Group), MPEG(Moving Pictures Experts Group), H.261 등과 같은 많은 국제적인 표준화가 이루어지게 되었다.

여기서, JBIG한 흑색 정지화상에 대한 표준화작업으로 ISO/IEC JTC1/SC29 WG29를 중심으로 표준화가 진행되어 팩시밀리에서 널리 사용되는 MH/MR/MMR방식에 추가하여 컴퓨터화면과 같은 소프트 카피통신방식에 사용하기 위한 표준화를 뜻하고, JPEG란 국제표준화기구(ISO)에서 정지화상의 압축/복원에 대한 표준화로서 1992년 국제표준으로 정립 되었고, H.261은 ITU-T에서 영상 데이타 전송을 위해 ISDN의 기본 전송 속도인 64Kbps의 배수로 처리하는 방식의 표준화이다.

또한, MPEG은 ISO/IEC에 의해 수행된 동화상 부호화를 위한 표준화 활동으로서 1.5Mbps전송율의 일반 디지털 저장매체를 대상으로 하는 MPEG-1과 전송율 3~15Mbps의 CD-ROM, Digital VTR, LDP, CATV, HDTV 등을 위한 MPEG-2와 공중전화망, 비디오폰, 비디오텍스트등을 대상으로 한 수십Kbps의 MPEG-4가 있다.

이러한 MPEG의 비디오 압축 알고리즘은 시간상의 중복성을 줄이기 위하여 블록단위로 움직임 보상을 하고, 공간상의 중복성을 줄이기 위해 이산여현부호화(DCT)를 기반으로 한 압축알고리즘을 사용한다. 즉, 시간중복성 감축을 위해 저장된 비디오의 랜덤 억세스 및 보간에 의 한 비트율 감축을 위해 화상을 인트라(I)화상, 예측(P)화상, 보간(B)화상으로 나누어 I화상은 랜덤 억세스를 위한 억세스포인트를 제공하는 것이고, P화상은 이전화상을 참조하여 부호화되고, B화상은 이전화상과 미래화상을 참조하여 형성되며 압축율이 가장 높은 것이다. 또한 공간상의 중복성을 제거하기 위하여 가변장부호화(VLC), 백터양자화(VQ) 기법등을 이산여현부호화(DCT)와 결합하여 사용한다.

MPEG비디오의 비트스트림은 블록(Block), 매크로블럭(Macroblock), 슬라이스(slice), 화면(Picture), 화면그룹(GOP: Group of Picture), 시퀀스(Sequence)와 같은 6 계층 구조로 이루어지고, 이러한 비트 스트림이 통신채널을 통해 전송되기 위해서는 패킷으로 나누어져 전송된다. 이러한 MPEG 패킷의 구조는 이미 알려진 바와 같이 188 바이트 단위로 구성되어 ATM망을 통해 전송된다.

한편, 이와 같이 ATM망에서 영상 데이타를 효율적으로 전송하기 위한 기술적인 고려사항으로서, ATM망에서의 영상부호화 기술에 관한 논문이 전자공학회지 제19권 제8호 p725∼p735에 기술된 바, 상기 논문에서 ATM환경에서는 영상신호를 고정비트율은 물론 가변비트율로 부호화하여 전송할 수 있어 화질의 균일성을 유지할 수 있고, 셀 손실과 셀 지연 지터등의 문제를 효과적으로 처리할 필요가 있다는 점을 강조하고 있다.

ATM통신방식은 제7도의 (a) 내지 (c)에 도시된 바와 같은 ATM셀을 기본으로 통신하는 바, 사용자의 긴 메시지는 ATM셀로 분할되어 송신되고, 수신된 ATM셀들은 다시 하나의 메시지로 재조립되어 상위 사용자에게 전달된다.

즉, 제7도의 (a)에 도시된 바와 같이, ATM셀은 5바이트의 헤더 (H:Header)구간과 48바이트의 사용자 정보구간으로 구분되고, 5바이트의 헤더는 제7도의 (b) 및 (c)에 도시된 바와 같이 사용자망접면(UNI:User Network Interface)에서의 헤더 구조와 망노드접면(NNI:Network Node Interface)에서의 헤더구조로 구분되며, 사용자망접면(UNI)에서의 헤더구조는 제1 바이트가 4비트의 일반흐름제어(GFC:Generic Flow Control)와 4비트의 가상경로 식별번호(VPI:Virtual Path Identifier)로 이루어지고, 제2 바이트가 4비트의 가상경로 식별번호(VPI)와 4비트의 가상채널 식별번호(VCI:Virtual Channel Identifier)로 이루어지며, 제3 바이트는 8비트의 가상채널 식별번호(VCI)로 이루어 지고, 제4 바이트는 4비트의 가상채널 식별번호(VCI)와 3비트의 유료부하향태(PT:Payload Type)와 1비트의 셀포기순위(CLP:Cell Loss Priority)로 이루어지며, 제5 바이트는 8비트의 헤더오류제어(HEC:Header Error Control)로 이루어진다.

여기서, 3비트의 유료부하형태중 마지막 비트는 사용자비트(AUU:ATM_USER to ATM_USER)로서 AAL 5 프로토콜에서 유용하게 사용되며 첫 번째 비트가 1일 경우 운용관리용 부하형태(OAM:Operations, Administration, and Management)를 나타내며 개략적인 의미는 다음 표 1과 같다

또한, 망노드접면(NNI)에서의 헤더구조를 살펴보면, 앞서 설명한 사용자망접면(UNI)의 첫 번째 바이트에 있는 일반흐름제어(GFC)가 가상경로 식별번호(VPI)로 사용되는 것을 제외하고는 사용자망접면(NNI)의 헤더구조와 동일한 것을 알 수 있다.

이러한 ATM통신방식은 다음 표 2에서와 같이 계층적인 구조를 이루고, 각각의 계층별로 표준화된 기준을 가지고 있다.

상기 표 2에서와 같이 ATM통신방식은 물리계층, ATM계층, ATM적응계층(AAL:ATM Adaptation Layer), 상위 프로토콜 계층과 같이 수직적인 구조로 구분되고, AAL계층은 분할 및 재결합 부계층(SAR:Segmentation And Reassembly sublayer) 과 수렴(CS:Convergence Sublayer) 부계층으로 다시 구분되며, 물리계층은 물리매체(PM)와 전송수렴(TC:Transmission Convergence)부계층으로 다시 구분된다.

또한, ATM통신방식에서 사용자의 서비스에 따라 즉, 소스의 특성에 따라 다음 표 3와 같이 분리할 수 있다.

상기 표 3에서와 같이 B-ISDN에서 서비스의 종류는 소스의 성질에 따라 A∼D종으로 분류되는 바, A종 서비스는 실시간성, 항등비트율, 연결성의 서비스이고, B종 서비스는 실시간성, 가변비트율, 연결성의 서비스이고, C종 서비스는 비실시간성, 가변비트율, 비연결성의 서비스이며, D종 서비스는 비실시간성, 가변비트율, 비연결성 서비스이다.

한편, 상기와 같은 서비스에 대응하는 AAL프로토콜은 다음 표 4과 같이 AAL1∼AAL5로 구분되는데, 종래에는 AAL1∼AAL4로 구분하였으나 AAL3과 AAL4가 유사한 점이 많아 AAL 3/4로 합쳐졌고, 고속 데이타통신을 위해 오버헤드를 줄인 AAL5가 제안되었다.

상기 표 4에 있어서와 같이, AAL계층은 서비스의 종류에 따라 해당 서비스를 효율적으로 처리해 주기 위하여 AAL1, AAL2, AAL3/4, AAL5와 같이 수평적으로 구분되는 바, AAL 1 게층은 항등비트율의 실시간 서비스를 제공하며 수렴부계층(CS)과 분할 및 재결합 부계층(SAR)으로 다시 분할된다.

이상에서 설명한 바와 같이 MPEG 패킷을 ATM망을 통해서 전송할 경우에 항등비트율로 에러없이 전송하기 때문에 AAL 타입 1을 개선해서 적용할 필요가 있다.

즉, 종래의 AAL 타입 1에서 SAR헤더부의 3비트 CRC와 1비트 패리티가 속한 순서번호보호(SNP) 영역을 188바이트의 MPEG 패킷의 CRC로 사용하면 보다 강력한 오류검출능력을 가질 수 있게 된다.

이에 본 발명은 상기와 같은 필요성을 충족시키기 위하여 MPEG 패킷을 ATM망의 개선된 AAL타입 1으로 전송된 ATM셀에서 에러를 검출하며 MPEG 패킷으로 복원하는 하드웨어로 구현된 AAL 1수신장치를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 개선된 AAL 1수신장치는, 스타트신호에 따라 48 카운트를 시작하여 FIFO 제어신호, CRC 제어신호, 완료신호를 발생하는 48카운터와, 데이타를 순차적으로 저장하여 순차적으로 출력하는 AAL FIFO; 상기 48카운터의 FIFO제어신호에 따라 ATM FIFO로부터 패킷 데이타를 읽어와 상기 AAL FIFO에 라이트하도록 제어하는 제1 FIFO제어부; 상기 48카운터로부터 헤더신호를 입력받아 수신된 순서번호의 에러를 검출하고, 상기 순서번호에 따라 SAR헤더의 4비트 CRC코드 4개를 통합하여 16비트의 CRC코드를 출력하는 SAR헤더검사부; 상기 제1 FIFO제어부가 읽어온 패킷 데이타에 대해서 상기 48카운터의 제어에 따라 CRC에러를 검출하는 CRC수신처리부; 상기 48카운터의 완료신호를 4 카운트하여 188 스타트신호를 발생하는 4카운터; 상기 4카운터로부터 188스타트신호가 입력되면, 188카운트를 시작하여 FIFO제어신호, 완료신호를 발생하는 188카운터; 상기 188카운터로부터 FIFO제어신호를 입력받아 상기 AAL FIFO로부터 데이타를 읽어와 MPEG 버퍼에 라이트하도록 제어하는 제2 FIFO제어부; 및 상기 CRC수신처리부로부터 CRC에러를 입력받고, 상기 헤더검사부로부터 순서번호 에러를 입력받아 상위 계층으로 에러신호를 출력하는 에러처리부를 구비한 것을 특징으로 한다.

이하, 첨부한 예시도면을 참조하여 본 발명을 상세히 설명하기로 한다.

먼저, 본 발명에 대한 이해를 쉽게 하기 위하여 AAL계층에서의 데이타 구조 및 흐름을 제1도의 (a) 및 (b)를 참조하여 설명한다.

제1도의 (a)는 ATM통신방식에서 AAL 1 프로토콜에 따른 각 계층간의 데이타 흐름을 도시한 개략도이다. MPEG 패킷으로 형성된 상위계층의 사용자 서비스 데이타 우니트(U-SDU)가 AAL서비스접속점(AAL-SAP: AAL-Service Access Point)을 통과한 후, AAL서비스데이타단위(AAL-SDU)로 형성되어 AAL FIFO에 저장되고, AAL 1 SAR계층에서는 사용자가 전송하고자 하는 메시지에 따라 CS-PDU를 47바이트씩 분할한 후 1바이트의 SAR헤더를 부가하여 분할 및 재결합 프로트콜단위(SAR PDU)형성하여 ATM서비스접속점(ATM SAP)을 거쳐 ATM계층으로 내려보낸다. ATM계층에서는 5바이트의 ATM헤더를 부착하여 53바이트의 ATM셀을 형성한 후 물리계층의 광전송로를 통해 타 단말기 또는 ATM교환기로 전송한다.

즉, AAL 1 프로토콜은 항등비트율의 U-SDU를 관련 시간정보와 함께 동일한 비트율로 전달하며 정보원의 클럭정보가 수신측에서 추출 가능토록 하는 바, 수렴부계층에서는 고품질의 영상 또는 음향신호에 대해서 비트오류를 정정시킬 수 있는 기능을 제공하고, 분할 및 재조립부계층에서는 CS-PDU를 분할 한 후 1바이트의 헤더를 부가하여 ATM계층으로 내려보낸다.

제1도의 (b)는 개선된 AAL 1 SAR-PDU 데이타 포맷의 구조를 도시한 도면으로서, 송신된 메시지는 47바이트의 SAR-PDU 유료부하와 1바이트의 헤더로 구분되는 바, 종래의 AAL 타입 1의 헤더는 4비트의 순서 순서번호(SN:Sequence Number)와 4비트의 순서번호보호(SNP:Sequence Number Protection)로 구분되고, 상기 순서번호(SN)는 1비트의 수렴부계층식별자(CSI:Convergence Sublayer Indicator)와, 3비트의 순서카운트(SC:Sequence Count)로 이루어지고, 상기 순서번호보호(SNP)는 3비트의 CRC와 1비트의 패리티(P)로 나누어진다.

그런데, 본 발명에 따른 SAR헤더의 구조는 (b)에 도시된 바와 같이 4비트의 순서번호중 2비트는 예약된 상태로 사용하지 않고 2비트를 사용하여 188바이트의 MPEG패킷을 4개의 ATM셀을 통해 송신한다.

또한, 본 발명의 SAR헤더의 순서번호보호(SNP)영역의 4비트에는 188바이트의 MPEG 패킷에 대한 16비트의 CRC코드를 4개의 헤더에 나누어 송신한다.

이와 같이 본 발명에 따른 순서번호에 의해 연속된 4개의 ATM셀에서 순서번호가 순차적으로 증가하지 않으면 셀이 손실된 것을 검출할 수 있고, 188바이트의 MPEG 패킷에 대해 16비트의 CRC를 수행하므로 종래의 AAL 타입 1에 비해 에러검출능력을 향상시킬 수 있다.

이어서, 제2도를 참조하여 본 발명에 따른 개선된 AAL 1 수신장치를 자세히 설명하기로 한다.

제2도는 MPEG패킷을 전송하는 본 발명에 따른 개선된 AAL 1 수신장치를 도시한 블럭도로서, 스타트(START)신호에 따라 48 카운트를 시작하여 FIFO 제어신호(FIFO CONT), CRC제어신호(CRC CONT), 헤더(HEADER)신호, 완료(COMPLETE)신호를 발생하는 48카운터(14)와; 데이타를 순차적으로 저장하여 순차적으로 출력하는 AAL FIFO(26); 상기 48카운터(14)의 FIFO제어신호(FIFO CONT)에 따라 ATM FIFO(1)로부터 패킷 데이타를 읽어와 상기 AAL FIFO(26)에 라이트하도록 제어하는 제1 FIFO제어부(12); 상기 48카운터(14)로부터 헤더(HEADER)신호를 입력받아 수신된 순서번호의 에러(SN-err)를 검출하고, 상기 순서번호에 따라 SAR헤더의 4비트 CRC코드 4개를 통합하여 16비트의 CRC코드를 출력(CRCout)하는 헤더검사부(24); 상기 제1 FIFO제어부(12)가 읽어온 패킷 데이타에 대해서 상기 48카운터(14)의 제어에 따라 CRC에러(CRC-err)를 검출하는 CRC수신처리부(22); 상기 48카운터(14)의 완료신호를 4 카운트하여 188 스타트(START2)신호를 발생하는 4카운터(16); 상기 4카운터(16)로부터 188스타트(START2)신호가 입력되면, 188카운트를 시작하여 FIFO제어신호(FIFO CONT), 완료신호를 발생하는 188카운터(18); 상기 188카운터(18)로부터 FIFO제어신호를 입력받아 상기 AAL FIFO(26)로부터 데이타를 읽어와 MPEG 버퍼(3)에 라이트하도록 제어하는 제2 FIFO제어부(20); 및 상기 CRC수신처리부(22)로부터 CRC에러(CRC-err)를 입력받고, 상기 헤더검사부(24)로부터 순서번호 에러(SN-err)를 입력받아 상위계층으로 에러신호(ERROR)를 출력하는 에러처리부(28)를 구비한다.

제3도는 제2도에 도시된 48카운터(14)의 세부 블럭도로서, ATM계층으로부터 수신되는 스타트(START1)신호에 의해 카운트를 인에이블하여 카운트클럭(COUNT.CLK)에 따라 카운트 업 또는 다운하여 48을 카운트하고 완료신호(COMPLETE)에 의해 클리어되는 카운터(52,54)와; 상기 카운터(52,54)의 카운트값과 헤더검사부(제2도의 24)의 순서번호(SN[1..0])를 입력받아 FIFO(제2도의 1, 26)를 리드 또는 라이트하도록 제어하기 위한 FIFO제어신호(FIFO CONTROL)와 CRC수신처리를 제어하기 위한 CRC제어신호(CRC CONT)와 48 카운트가 완료되면 완료신호(COMPLETE) 및 헤더(HEADER)신호를 발생하는 제어신호발생부(56)로 구성된다.

또한, 상기 카운터(52,54)는 2개의 74163(프리셋 가능한 동기 바이너리 카운터)로 구현될 수 있고, 상기 제어신호발생부(56)는 프로그래머블 어레이 로직(PAL)으로 구현될 수 있다.

제4도는 제2도에 도시된 CRC수신처리부(22)의 세부 블럭도로서, 수신된 MPEG패킷의 첫번째 데이타를 입력받아 CRC코드를 복호하는 제1 CRC복호기(42)와; MPEG 패킷의 n번째 데이타를 입력받아 CRC코드를 복호하는 제2 CRC복호기(44); 제어신호(CRC CONT)에 따라 첫번째 데이타에서는 상기 제1 CRC복호기(42)의 출력을 선택하고, n번째 데이타에서는 상기 제2 CRC복호기(44)의 출력을 선택하고, CRC를 처리하지 않을 데이타가 입력되면 이전의 CRC값을 선택하는 멀티플랙서(46); 상기 멀티플랙서(46)의 출력을 일시 저장하여 상기 CRC부호화기(42,44)로 궤환시키는 레지듀 레지스터(48); 및 상기 CRC복호결과에 따라 CRC에러(CRC-err)발생 여부를 판단하는 에러판단부(50)를 구비한다.

제5도는 제2도에 도시된 188카운터(18)의 세부 블럭도로서, 4카운터(16)의 스타트(START2)신호에 의해 카운트를 인에이블하여 카운트클럭(COUNT.CLK)에 따라 카운트 업 또는 다운하여 188을 카운트하고, 완료신호(COMPLETE)에 의해 클리어되는 카운터(32,34,36)와; 상기 카운터(32,34,36)의 카운트값을 입력받아 AAL FIFO(제2도의 26) 및 MPEG버퍼(3)를 리드 또는 라이트하도록 제어하기 위한 FIFO제어신호(FIFO CONT)와 카운트가 완료되면 완료신호(COMPLETE)를 발생하는 제어신호발생부(38)로 구성된다.

또한, 상기 카운터(32,34,36)는 3개의 74163(프리셋 가능한 동기 바이너리 카운터)로 구현할 수 있고, 상기 제어신호발생부(38)는 프로그래머블 어레이 로직(PAL)으로 구현할 수 있다.

제6도는 제2도에 도시된 헤더검사부(24)의 세부 블럭도로서, 48카운터(14)의 헤더(HEADER)신호를 카운트하는 카운터(62)와, 상기 카운터(62)의 출력과 수신된 SAR헤더의 순서(SN[1..0])번호를 비교하는 비교기(64)와, 상기 비교기(64)의 출력을 헤더(HEADER)신호와 논리곱하여 셀손실 에러(SN-err)를 검출하는 앤드게이트(66)와, 수신된 순서번호(SN[1..0])에 따라 수신된 SAR헤더의 4비트 CRC(SAR HEADER CRC)를 디멀티플랙싱하는 디멀티플랙서(68)와, 디멀티플랙서(68)의 출력을 저장하여 16비트의 CRC코드를 복원하는 CRC레지스터(70)를 구비한다.

이어서, 상기와 같이 구성되는 본 발명에 따른 개선된 AAL 1 수신장치의 동작을 살펴본다.

본 발명에 따른 개선된 AAL1 수신장치는 앞서 설명한 바와 같이 실시간, 항등비트율의 MPEG 패킷 데이타를 ATM망을 통해 전송하기 위하여 물리계층을 거쳐 ATM계층으로부터 MPEG 패킷 데이타가 실린 ATM셀을 수신한다. 수신된 ATM셀은 ATM FIFO(제2도의 1)에 저장된 후 스타트(START1)신호를 구동시킨다.

ATM계층으로부터 스타트(START1)신호가 입력되면, 48카운터(14)는 48을 카운트하면서 제1 FIFO제어부(12)를 제어하여 ATM FIFO(1)로부터 48바이트의 데이타를 읽어와 AAL FIFO(26)에 저장하고, CRC수신처리부(22)는 제1 FIFO제어부(12)가 읽은 데이타와 헤더검사부(24)가 출력한 16비트 CRC코드(CRCout)를 입력받아 CRC에러(CRC-err)를 검출하고, 헤더검사부(24)는 48카운터(14)의 헤더(HEADER)신호를 카운트하여 카운트값과 수신된 순서번호(SN)가 일치하는지를 비교하여 셀손실 여부를 검출하여 순서번호에러(SN-err)를 출력한다.

즉, MPEG 패킷은 188바이트 단위로 전송되므로, 하나의 MPEG 패킷을 전송하기 위하여 4개의 ATM셀(47 × 4 = 188 바이트)을 사용해야 하고, 따라서 송신시에 순서번호가 0,0, 0.1, 1,0, 1,1로 송신되므로 수신시에 48바이트마다 하나씩 발생되는 헤더신호를 카운트하여 전송중에 셀이 손실된 것을 검출한다.

한편, CRC수신처리부(22)는 제어신호(CRC CONT)와 CRC코드를 입력받아 수신된 셀 데이타에서 패킷 데이타일 때만 CRC처리를 수행하도록 하는 바, 첫번째 패킷 데이타는 제1 CRC복호기(42)에서 처리하여 레지듀 레지스터(48)에 저장하고, 나머지는 레지듀 레지스터(48)의 출력과 수신된 데이타로부터 제2 CRC복호기(44)에서 CRC처리하고, 이렇게 188바이트의 수신된 데이타와 수신된 CRC코드로부터 처리된 결과를 에러판단부(제4도의 50)에서 판단하여 CRC에러를 검출한다. 이때, CRC처리할 데이타가 아니면 멀티플랙서(46)는 제어(CRC CONT)신호에 따라 레지듀 레지스터(48)의 출력을 선택하여 자신의 CRC값을 계속 유지시킨다.

4카운터(16)는 48카운터(14)가 카운트를 완료할 때마다 이를 카운트하여 4개의 48카운트가 완료되면(즉, 하나의 MPEG 패킷이 수신되면), 스타트(START2)신호를 188카운터(18)로 출력하고, 이에 따라 188 카운터(18)는 188 카운트를 시작하여 AAL FIFO(26)로부터 188바이트의 MPEG 패킷 데이타를 읽어 MPEG 버퍼(3)로 전송한다.

이상에서 설명한 바와 같이 본 발명에 따른 개선된 AAL 1 수신장치는 MPEG 패킷을 변형된 AAL 1 프로토콜에 따라 수신할 수 있어 영상 데이타 전송의 효율성을 향상시키고, 특히 변형된 AAL 타입 1의 기능을 간단한 디지털 로직으로 구현하여 데이타 처리속도를 개선시키고 신뢰성을 향상시키는 효과가 있다.

Claims (3)

1. ATM FIFO(1)에 있는 수신된 ATM 셀을 읽어와 셀손실 및 CRC 에러를 검출하고 188 바이트의 MPEG 패킷으로 복원하여 MPEG 버퍼(3)로 출력하는 개선된 AAL 1 수신장치에 있어서, 스타트(START)신호에 따라 48 카운트를 시작하여 FIFO 제어신호(FIFO CONT), CRC제어신호(CRC CONT), 헤더(HEADER)신호, 완료(COMPLETE)신호를 발생하는 48카운터(14)와; 데이타를 순차적으로 저정하여 순차적으로 출력하는 AAL FIFO(26); 상기 48카운터(14)의 FIFO제어신호(FIFO CONT)에 따라 ATM FIFO(1)로부터 패킷 데이타를 읽어와 상기 AAL FIFO(26)에 라이트하도록 제어하는 제1 FIFO 제어부(12); 상기 48카운터(14)로부터 헤더(HEADER)신호를 입력받아 수신된 순서번호의 에러(SN-err)를 검출하고, 상기 순서번호에 따라 SAR헤더의 4비트 CRC코드 4개를 통합하여 16비트의 CRC코드를 출력(CRCout)하는 헤더검사부(24); 상기 제1 FIFO제어부(12)가 읽어온 패킷 데이타에 대해서 상기 48카운터(14)의 제어에 따라 CRC에러(CRC-err)를 검출하는 CRC수신처리부(22); 상기 48카운터(14)의 완료신호를 4 카운트하여 188 스타트(START2)신호를 발생하는 4카운터(16); 상기 4카운터(16)로부터 188스타트(START2)신호가 입력되면, 188카운트를 시작하여 FIFO제어신호를 발생하는 188카운터(18); 상기 188카운터(18)로부터 FIFO제어신호를 입력받아 상기 AAL FIFO(26)로부터 데이타를 읽어와 MPEG 버퍼(3)에 라이트하도록 제어하는 제2 FIFO제어부(20); 및 상기 CRC수신처리부(22)로부터 CRC에러(CRC-err)를 입력받고, 상기 헤더검사부(24)로부터 순서번호 에러(SN-err)를 입력받아 상위계층으로 에러신호(ERROR)를 출력하는 에러처리부(28)를 구비한 것을 특징으로 하는 엠펙 패킷 전송을 위한 개선된 에이티엠 적응계층 타입 1 수신장치.
2. 제1항에 있어서, 상기 48카운터(14)는 스타트(START1)신호에 의해 카운트를 인에이블하여 카운트클럭에 따라 카운트 업 또는 다운하여 48을 카운트하고 완료신호에 의해 클리어되는 카운터(52,54)와; 상기 카운터(52,54)의 카운트값과 헤더검사부(제2도의 24)의 순서번호(SN[1..0])를 입력받아 FIFO(제2도의 1, 26)를 리드 또는 라이트하도록 제어하기 위한 FIFO제어신호(FIFO CONTROL)와 CRC수신처리를 제어하기 위한 CRC제어신호와 48 카운트가 완료되면 완료신호 및 헤더신호를 발생하는 제어신호발생부(56)로 구성되는 것을 특징으로 하는 엠펙 패킷 전송을 위한 개선된 에이티엠 적응계층 타입 1 수신장치.
3. 제1항에 있어서, 상기 CRC수신처리부(22)는 수신된 MPEG패킷의 첫번째 데이타를 입력받아 CRC코드를 복호하는 제1 CRC복호기(42)와; MPEG 패킷의 n번째 데이타를 입력받아 CRC코드를 복호하는 제2 CRC복호기(44); 제어신호(CRC CONT)에 따라 첫번째 데이타에서는 상기 제1 CRC복호기(42)의 출력을 선택하고, n번째 데이타에서는 상기 제2 CRC복호기(44)의 출력을 선택하고, CRC를 처리하지 않을 데이타가 입력되면 이전의 CRC값을 선택하는 멀티플랙서(46); 상기 멀티플랙서(46)의 출력을 일시 저장하여 상기 CRC부호화기(42,44)로 궤환시키는 레지듀 레지스터(48); 및 상기 CRC복호결과에 따라 CRC에러(CRC-err)발생 여부를 판단하는 에러판단부(50)로 구성되는 것을 특징으로 하는 엠펙 패킷 전송을 위한 개선된 에이티엠 적응계층 타입 1 수신장치.