KR0153950B1 - 다중 비트 전송율을 지원하는 적응 클럭 복원 장치 - Google Patents

다중 비트 전송율을 지원하는 적응 클럭 복원 장치

Info

Publication number
KR0153950B1
KR0153950B1 KR1019950053953A KR19950053953A KR0153950B1 KR 0153950 B1 KR0153950 B1 KR 0153950B1 KR 1019950053953 A KR1019950053953 A KR 1019950053953A KR 19950053953 A KR19950053953 A KR 19950053953A KR 0153950 B1 KR0153950 B1 KR 0153950B1
Authority
KR
South Korea
Prior art keywords
adaptive clock
sampling
clock
outputting
adaptive
Prior art date
Application number
KR1019950053953A
Other languages
English (en)
Other versions
KR970056144A (ko
Inventor
정동범
강훈
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950053953A priority Critical patent/KR0153950B1/ko
Priority to US08/754,093 priority patent/US5802119A/en
Publication of KR970056144A publication Critical patent/KR970056144A/ko
Application granted granted Critical
Publication of KR0153950B1 publication Critical patent/KR0153950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols
    • H04N21/64307—ATM

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 다중 비트 전송율을 지원하는 적응 클럭 복원 장치에 관한 것으로, 광대역 종합정보통신망의 전송 방식인 ATM 방식을 이용한 서비스중 비트 전송율이 5∼15Mbps까지 가변되는 MPEG-2 비디오 신호를 ATM 망에서 지원하기 위한 적응 클럭 복원 장치를 제공하기 위하여, 표본화 클럭을 절체하는 클럭 절체 수단(14); 버퍼 상태 신호에 따라 표본화 데이타를 출력하는 표본화 카운팅 수단(12); 적응 클럭 제어 신호를 출력하는 적응 클럭 제어 수단(13); 주파수 설정 데이타를 출력하는 수신 주파수 처리 수단(15); 적응 클럭을 출력하는 적응 클럭 발생 수단(16); 및 영상 데이타를 저장하고 버퍼 상태 신호를 출력하는 버퍼링 수단(11)을 구비하여 ATM 망에서 다양한 비트 전송율의 MPEGG-2 서비스를 수용할 수 있는 효과가 있다.

Description

다중 비트 전송율을 지원하는 적응 클럭 복원 장치
제1도는 본 발명에 따른 다중 비트 전송율을 지원하는 적응 클럭 복원 장치의 구성도.
제2도는 본 발명에 따른 적응 클럭 제어부의 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 출력 버퍼 12 : 표본화 카운터
13 : 적응 클럭 제어부 14 : 클럭 절체부
15 : 수신 주파수 처리부 16 : 적응 클럭 발생부
21 : 표본화 데이타 디코더 22 : 적응 클럭 감시 회로
23 : 버퍼 상태 감시 회로
본 발명은 광대역 종합정보통신망(B-ISDN)의 전송 방식인 ATM(Asynchronous Transfer Mode) 방식을 이용한 서비스중 비트 전송율이 5∼15Mbps까지 가변되는 MPEG-2(Moving Picture Expert Group-2) 비디오 신호를 ATM 망에서 지원하기 위한 적응 클럭 복원 장치에 관한 것이다.
광대역 종합정보통신망(B-ISDN)에서 고정 비트율의 서비스를 제공하기 위해서는 패킷 형태인 53 옥텟의 ATM 셀이 사용된다. 이러한 ATM 셀은 47 옥텟의 사용자 정보와 1 옥텟의 AMT 적응 계층(AAL : ATM Adaptation Layer) 헤더로 구성된 48 옥텟의 ATM 적응 계층-프로토콜 데이타 유닛(PDU : Protocol Data Unit)으로 1차 변환된 후, 5 옥텟의 ATM 헤더와 결합하여 ATM 망을 통하여 상대방에 전송된다.
고정 비트율의 특성을 갖는 AAL 타입(type)-1 송수신 장치에 대한 구성은 특허 출원 제 9224193호 및 제 92-24194 호에 명시되어 있다.
한편, 국제 표준 기구인 국제 전기 통신 연합(ITU)에서는 광대역 종합정보통신망(B-ISDN)의 전송 방식인 ATM 방식을 이용한 서비스 중 비트 전송율이 5∼15Mbps까지 가변되는 MPEG-2(Moving Picture Expert Group-2) 비디오 신호를 ATM 망에서 지원하기 위한 권고안을 발표하였다.
따라서, 본 발명은 상기 권고안을 구현하기 위하여 안출된 것으로, MPEG-2에서 제공하는 비트 전송율인 5∼15Mbps 까지의 다양한 비트 전송율을 갖는 MPEG-2 인코더로 부터 전송되는 데이타를 해당되는 비트 전송율로 복원하기 위하여, 송신기로 부터 전달된 호처리 정보를 통하여 해당되는 기준 주파수의 비트 전송율에 적응 클럭 복원을 위한 클럭합성기의 주파수를 설정한 후, 수신측 버퍼의 상태를 표본화 카운터로서 표본화한 후, 디지털 /아날로그 변환기의 출력으로 전방 제어 오실레이터의 기능을 갖는 클럭합성기의 출력 클럭을 제어하므로 MPEG-2에서 제공하는 고정 비트율의 다양한 동영상 서비스를 각 주파수 마다 별도의 전압 제어 오실레이터를 부가하지 않고 ATM 망에서도 수용할 수 있게 하는 적응 클럭 복원 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로 부터 입력되는 표본화 클럭을 적응 클럭 제어 신호에 따라 절체하는 클럭 절체 수단; 외부로 부터 리셋 신호를 입력받고, 상기 클럭 절체 수단의 출력을 입력받고, 버퍼 상태 신호에 따라 동작하여 표본화 데이타를 출력하는 표본화 카운팅 수단; 상기 표본화 클럭과 버퍼 상태 신호와 리셋 신호를 입력받고 상기 표본화 카운팅 수단으로 부터 표본화 데이타를 입력받아 상기 클럭 절체 수단으로 적응 클럭 제어 신호를 출력하는 적응 클럭 제어 수단; 외부로 부터 수신 주파수를 입력받아 주파수 설정 데이타를 출력하는 수신 주파수 처리 수단; 상기 수신 주파수 처리 수단으로 부터 주파수 설정 데이타를 입력받고 상기 적응 클럭 제어 수단으로 부터 적응 클럭 제어 신호를 입력받아 외부로 적응 클럭을 출력하는 적응 클럭 발생 수단; 및 외부로 부터 영상 데이타를 입력받아 상기 적응 클럭 발생 수단의 적응 클럭에 따라 외부로 출력하고, 버퍼 상태 신호를 상기 적응 클럭 제어 수단과 표본화 카운팅 수단에 출력하는 버퍼링 수단을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 다중 비트 전송율을 지원하는 적응 클럭 복원 장치의 구성도로서, 11은 출력 버퍼, 12는 표본화 카운터, 13은 적응 클럭 제어부, 14는 클럭 절체부, 15는 수신 주파수 처리부, 16은 적응 클럭 발생부를 각각 나타낸다.
적응 클럭 복원 장치는 외부로 부터 입력되는 표본화 클럭을 적응 클럭 제어부(13)로 부터 출력되는 적응 클럭 제어 신호에 따라 절체하여 표본화 카운터(12)에 출력하는 클럭 절체부(14), 외부로 부터 리셋 신호를 입력받고 상기 클럭 절체부(14)의 출력을 입력받고 출력 버퍼(11)로부터 출력되는 버퍼 상태 신호에 따라 동작하여 표본화 데이타를 적응 클럭 제어부(13)로 출력하는 표본화 카운터(12), 외부로부터 표본화 클럭와 리셋 신호를 입력받고 출력 버퍼(11)로 부터 버퍼 상태 신호를 입력받고 표본화 카운터(12)로 부터 표본화 데이타를 입력받아 클럭 절체부(14)와 적응 클럭 발생부(16)로 적응 클럭 제어 신호를 출력하는 적응 클럭 제어부(13), 외부로 부터 수신 주파수를 입력받아 주파수 설정 데이타를 적응 클럭 발생부(16)로 출력하는 수신 주파수 처리부(15), 수신 주파수 처리부(15)로 부터 주파수 설정 데이타를 입력받고 적응 클럭 제어부(13)로부터 적응 클럭 제어 신호를 입력받아 외부와 출력 버퍼(11)로 적응 클럭을 출력하는 적응 클럭 발생부(16), 및 외부로부 터 영상 데이타를 입력받아 상기 적응 클럭 발생부(16의) 적응 클럭에 따라 외부로 출력하고 버퍼 상태 신호를 상기 적응 클럭 제어부(13)와 표본화 카운터(12)에 출력하는 출력 버퍼(11)를 구비한다.
상기와 같이 구성되는 적응 클럭 복원 장치의 구체적인 동작을 살펴보면 다음과 같다.
먼저, 외부의 시스템 제어부로 부터 제공되는 리셋 신호를 받아 초기화되고, 외부로 부터 표본화 클럭을 제공받아 구동된다.
ATM 망으로부터 셀을 수신한 후, MPEG 시스템 역다중화기로 영상 데이타를 전송하기 위하여 영상 데이타를 저장하는 출력 버퍼(11)는 버퍼에 저장된 데이타량을 통보하기 위한 신호인 버퍼 상태 신호를 표본화 카운터(12)와 적응 클럭 제어부(13)에 제공한다.
표본화 카운터(12)는 8진 상승/하강 카운터로 구성되어 십진수 128을 기준으로 하여 하강 카운터를 '0'까지 그리고 상승 카운터를 '255'까지 하도록 출력 버퍼(11)의 버퍼 상태 신호에 따라 동작을 하는데, 버퍼 상태 신호가 논리치 '0'일 때는 출력 버펴(11)에 저장된 데이타가 절반 이상으로 채워져 있는 상태를 나타내므로 상승 카운터 동작을 하며, 논리치 '1'일 때는 저장된 데이타가 절반 이하이므로 하강 카운터 동작을 하여 8비트 표본화 데이타를 적응 클럭 제어부(13)에 제공한다.
적응 클럭 제어부(13)는 상기 표본화 카운터(12)로부터 입력되는 표본화 데이타의 값에 따라 클럭 절체부(14)로 입력되는 표본화 클럭을 절체하는 기능과 적응 클럭 발생부(16)에 적응 클럭 제어 신호를 발생하여 출력을 제어하는 기능을 수행한다.
수신 주파수 처리부(15)는 레지스터와 논리 회로로 구성되어 외부의 시스템 처리부로 부터 호 처리를 통하여 상대방의 송신 주파수를 수신한 후, 이를 적응 클럭 발생부(16)에 전송하여 통신을 위한 기준 주파수를 설정하는 기능을 수행한다.
적응 클럭 발생부(16)는 수신 주파수 처리부(15)로 부터 주파수 설정 데이타를 입력받아 MPEG-2 비디오 신호를 수용하기 위한 5∼15MHz 사이의 임의의 기준 주파수를 설정한 후 적응 클럭 제어부(13)로 부터 제공되는 적응 클럭 제어 신호에 따라 적응 클럭을 출력 버퍼(11)에 제공하는 기능을 하므로 출력 버퍼(11)의 데이타 양에 따른 영상 데이타를 조절하여 출력하는 기능을 한다. 상기 적응 클럭 발생부(16)는 Cypress ICD2053B로 구성할 수 있다.
제2도는 본 발명에 따른 적응 클럭 제어부의 구성도로서, 21은 표본화 데이타 리코더, 22는 적응 클럭 감시 회로, 23은 버퍼 상태 감시 회로를 각각 나타낸다.
적응 클럭 제어부(13)는, 표본화 카운터(12)로 부터 표본화 데이타를 입력받아 디코딩하여 레벨 디코딩 신호를 적응 클럭 감시 회로(22)로 출력하는 표본화 데이타 리코더(21), 외부로 부터 표본화 클럭과 리셋 신호를 입력받고 출력 버퍼(11)로부터 버퍼 상태 신호를 입력받아 적응 클럭 감시 회로(22)의 동작을 초기화하는 표본화 리셋 신호를 출력하는 버퍼 상태 감시 회로(23), 및 버퍼 상태 감시 회로(23)로 부터 표본화 리셋 신호를 입력받고 표본화 데이타 디코더(21)로 부터 레벨 디코딩 신호를 입력받아 적응 클럭 제어 신호를 적응 클럭 발생부와(16)와 클럭 절체부(14)로 출력하는 적응 클럭 감시 회로(22)를 구비한다.
상기와 같이 구성되는 적응 클럭 제어부(13)의 구체적인 동작을 살펴보면 다음과 같다.
먼저, 외부의 시스템 제어부로부터 리셋 신호와 표본호 클럭을 받아 구동된다.
8비트 논리곱 게이트들과 논리합 게이트로 구성되어 있는 표본화 데이타 디코더(21)는 버퍼에 레벨을 '0'부터'255'까지 계층화 하느 표본화 카운터(12)로 부터 8비트 표본화 데이타를 제공받아 버퍼에 언더플로우와 오버플로우의 발생을 피하기 위하여 각각 논리치 '0', '255'일 경우 논리치 '1'로 디코딩한 후 논리합 게이트를 통하여 레벨 디코딩 신호를 적응 클럭 감시 회로(22)로 송신하는 기능을 수행한다.
플립플롭과 인버터로 구성되어 있는 적응 클럭 감시 회로(22)는 레벨 디코딩 신호가 '0'에서 '1'로 천이할 때 출력인 적응 클럭 제어 신호를 논리치 '1'에서 '0'으로 천이시키므로 클럭 절체부(14)에 입력되는 표본화 클럭을 절체시켜 표본화 카운터(12)의 동작을 정지시키는 동시에 적응 클럭 발생부(16)의 출력을 제어하므로서 출력 버퍼(11)의 출력을 제어하는 기능을 수행하며, 버퍼 상태 감시 회로(23)로 부터 버퍼 상태의 변화가 발생했을시 제공되는 표본화 리셋 신호를 통하여 정상적인 동작을 다시 시작한다.
플립플롭과 논리곱 게이트로 구성되는 버퍼 상태 감시 회로(23)는 출력 버퍼(11)로부터 입력되는 버퍼 상태 신호를 감시하는 기능을 수행하는데, 표본화 클럭에 따라 버퍼의 저장 레벨의 변화를 정확히 추출하기 위해 안정 상태가 되도록 일정한 지연을 갖게하기 위하여 논리곱 게이트를 통하여 버퍼 상태의 변화가 발생한 경우 적응 클럭 감시 회로(22)에 표본화 리셋 신호를 제공하여 클럭 절체부(14)로의 클럭 입력을 제어하는 기능을 수행한다.
상기와 같은 본 발명은 MPEG-2 인코더로 부터 전송되는 다중 레벨 고정 비트율의 영상 서비스를 ATM 망을 통하여 실시간 전송될 때 출력 버퍼의 저장 상태와 다중 비트 전송율을 지원하는 클럭 합성기를 통하여 버퍼의 저장 상태를 표본화하여 서비스 클럭을 복원하므로 ATM 망에서 다양한 비트 전송율의 MPEG -2 서비스를 수용할 수 있는 효과가 있다.

Claims (2)

  1. 외부로부터 입력되는 표본화 클럭을 적응 클럭 제어 신호에 따라 절체하는 클럭 절체 수단(14); 외부로부터 리셋 신호를 입력받고, 상기 클럭 절체 수단(14)의 출력을 입력받고, 버퍼 상태 신호에 따라 동작하여 표본화 데이타를 출력하는 표본화 카운팅 수단(12); 상기 표본화 클럭과 버퍼 상태 신호와 리셋 신호를 입력받고 상기 표본화 카운팅 수단(12)으로 부터 표본화 데이타를 입력받아 상기 클럭 절체 수단(14)으로 적응 클럭 제어 신호를 출력하는 적응 클럭 제어 수단(13); 외부로 부터 수신 주파수를 입력받아 주파수 설정 데이타를 출력하는 수신 주파수 처리 수단(15); 상기 수신 주파수 처리 수단(15)으로 부터 주파수 설정 데이타를 입력받고 상기 적응 클럭 제어 수단(13)으로 부터 적응 클럭 제어 신호를 입력받아 외부로 적응 클럭을 출력하는 적응 클럭 발생 수단(16); 외부로 부터 영상 데이타를 입력받아 상기 적응 클럭 발생 수단(16)의 적응 클럭에 따라 외부로 출력하고, 버퍼 상태 신호를 상기 적응 클럭 제어 수단(13)과 표본화 카운팅 수단(12)에 출력하는 버퍼링 수단(11)을 구비하여 이루어진 적응 클럭 복원 장치.
  2. 제1항에 있어서, 상기 적응 클럭 제어 수단(13)은, 상기 표본화 카운팅 수단(12)으로 부터 표본화 데이타를 입력받아 디코딩하여 레벨 디코딩 신호를 출력하는 표본화 데이타 디코딩 수단(21); 상기 표본화 클럭과 리셋 신호를 입력받고 상기 버퍼링 수단(11)으로 부터 버퍼 상태 신호를 입력받아 표본화 리셋 신호를 출력하는 버퍼 상태 감시 수단(23); 및 상기 버퍼 상태 감시 수단(23)으로 부터 표본화 리셋 신호를 입력받고 상기 표본화 데이타 리코딩 수단(21)으로 부터 레벨 디코딩 신호를 입력받아 적응 클럭 제어 신호를 상기 적응 클럭 발생 수단(16)과 클럭 절체 수단(14)으로 출력하는 적응 클럭 감시 수단(22)을 구비하는 것을 특징으로 하는 적응 클럭 복원 장치.
KR1019950053953A 1995-12-22 1995-12-22 다중 비트 전송율을 지원하는 적응 클럭 복원 장치 KR0153950B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950053953A KR0153950B1 (ko) 1995-12-22 1995-12-22 다중 비트 전송율을 지원하는 적응 클럭 복원 장치
US08/754,093 US5802119A (en) 1995-12-22 1996-11-20 Adaptive clock recovery apparatus for supporting multiple bit transmission rates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053953A KR0153950B1 (ko) 1995-12-22 1995-12-22 다중 비트 전송율을 지원하는 적응 클럭 복원 장치

Publications (2)

Publication Number Publication Date
KR970056144A KR970056144A (ko) 1997-07-31
KR0153950B1 true KR0153950B1 (ko) 1998-11-16

Family

ID=19442785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053953A KR0153950B1 (ko) 1995-12-22 1995-12-22 다중 비트 전송율을 지원하는 적응 클럭 복원 장치

Country Status (2)

Country Link
US (1) US5802119A (ko)
KR (1) KR0153950B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475605B1 (ko) * 2002-08-14 2005-03-10 엘지전자 주식회사 감시용 디지털 비디오 레코더에서의 데이터 전송방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908929A1 (de) * 1999-03-02 2000-09-21 Headroom Videotechnik Gmbh Verfahren zur Synchronisation eines Übertragungsgerätes der Telekommunikationstechnik
US6829244B1 (en) * 2000-12-11 2004-12-07 Cisco Technology, Inc. Mechanism for modem pass-through with non-synchronized gateway clocks
US8848849B1 (en) * 2013-03-13 2014-09-30 Avnera Corporation SPDIF clock and data recovery with sample rate converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257835U (ko) * 1985-10-01 1987-04-10
US4847678A (en) * 1988-01-11 1989-07-11 Eastman Kodak Company Dual mode gen-lock system which automatically locks to color burst or to sync information
US5260978A (en) * 1992-10-30 1993-11-09 Bell Communications Research, Inc. Synchronous residual time stamp for timing recovery in a broadband network
US5473385A (en) * 1994-06-07 1995-12-05 Tv/Com Technologies, Inc. Clock correction in a video data decoder using video synchronization signals
US5537055A (en) * 1994-06-30 1996-07-16 Pmc-Sierra, Inc. Method for protecting an ASIC by resetting it after a predetermined time period
JP2705588B2 (ja) * 1994-10-14 1998-01-28 日本電気株式会社 映像信号取り込み装置
JPH08256291A (ja) * 1994-12-19 1996-10-01 Samsung Electron Co Ltd 映像重畳装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475605B1 (ko) * 2002-08-14 2005-03-10 엘지전자 주식회사 감시용 디지털 비디오 레코더에서의 데이터 전송방법

Also Published As

Publication number Publication date
US5802119A (en) 1998-09-01
KR970056144A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6198752B1 (en) ATM video telephone terminal interworking with ISDN
US5260978A (en) Synchronous residual time stamp for timing recovery in a broadband network
Karlsson Asynchronous transfer of video
Reibman et al. Traffic descriptors for VBR video teleconferencing over ATM networks
Hsu et al. Joint selection of source and channel rate for VBR video transmission under ATM policing constraints
EP0436069B1 (en) Method and device for switching fixed-length packets such as ATM cells
US6256323B1 (en) Method and apparatus for efficiently transporting asynchronous characters over an ATM network
EP1067737B1 (en) A traffic shaper that accommodates maintenance cells without causing jitter or delay
KR0153950B1 (ko) 다중 비트 전송율을 지원하는 적응 클럭 복원 장치
US6990109B2 (en) Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network
KR100223298B1 (ko) 광대역 종합 정보 통신망의 터미널 정합 장치
EP0786885B1 (en) Method for packet connection
KR100234130B1 (ko) 티1 회선 인터페이스 장치 및 티1 가입자 수용 방법
KR960001050B1 (ko) 적응 클럭을 이용한 클럭복원 장치
NO994939L (no) System for overforing av MPEG-2 kodet video i ATM-nettverk, samt fremgangsmate og anordning for samme
KR100221497B1 (ko) 에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법
KR100204060B1 (ko) 엠펙-2 트랜스포트 스트림의 클럭 복원 제어회로
Wu et al. Clock recovery for CBR traffic in wireless ATM networks
KR950012323B1 (ko) 광대역 종합 정보 통신망에서의 헤더 데이타 제어장치
Murakami et al. Communication service and media control using ATM
KR0129610B1 (ko) 고정속도 셀 데이터 송수신장치
Gan Performance analysis of an ATM network with multimedia traffic: a simulation study
AU2071400A (en) Controlled slip in the transmission of a synchronous data stream over an asynchronous communications network
KR100263388B1 (ko) 동기식 잔여 타임스탬프를 이용한 클럭 정보송수신장치
RU2197067C2 (ru) Устройство конфиденциальной связи

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 17

EXPY Expiration of term