KR100204060B1

KR100204060B1 - 엠펙-2 트랜스포트 스트림의 클럭 복원 제어회로

Info

Publication number: KR100204060B1
Application number: KR1019960069788A
Authority: KR
Inventors: 이종형
Original assignee: 이계철; 한국전기통신공사; 정선종; 한국전자통신연구원
Priority date: 1996-12-21
Filing date: 1996-12-21
Publication date: 1999-06-15
Also published as: KR19980050940A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

엠펙(MPEG)-2트랜스포트 스트림의 클럭 복원 제어회로.

2. 발명이 해결하려고 하는 기술적 과제

수신되는 타임스템프에 의존하지 않고, 수신된 MPEG-2트랜스포트 비트스트림의 데이터량에 따라 송신측의 시스템 클럭을 복원하고자 함.

3. 발명의 해결방법의 요지

AAL5 수신 FIFO 저장 상태를 나타내는 신호를 발생하는 수단과, 로컬 클럭을 FIFO 상태 신호 제어수단의 하한 및 상한 신호에 따라 정해지는 값으로 분주하여 기준신호를 생성하는 수단과, 출력단의 복원된 시스템 클럭의 변위신호를 발생하는 수단과, 변위신호 발생수단의 출력과 기준신호 발생수단의 출력신호의 위상차이를 검출하는 수단과, 위상 검출수단의 출력을 필터링하는 저역 통과 필터, 및 저역 통과 필터의 출력을 제어 전압으로 입력받아 복원된 시스템 클럭을 출력하는 전압제어발진기를 구비함.

4. 발명의 중요한 용도

고정속도 비트율의 통신망 및 가변속도의 통신망에서 적용됨.

Description

엠펙(MPEG)-2 트랜스포트 스트림의 클럭 복원 제어회로

본 발명은 가변속도 비트율의 총신망에서 MPEG-2(Moving Picture Expert Group-2) 트랜스포트 스트림의 클럭복원 제어회로에 관한 것이다. 이러한 본 발명은 수신되는 타임스템프(MPEG-2 PCR/SCR : Program Clock Reference/ System Clock Reference)에 의존하지 않고, 수신된 MPEG-2트랜스포트 비트스트림의 데이터량에 따라 송신측의 MPEG-2 시스템 클럭을 복원하는 함으로서 고정속도 비트율의 통신망 및 가변속도의 통신망에서 적용할 수 있다.

MPEG-2는 디지털 오디오/비디오에 관한 국제 표준으로 ISO/IEC 13818에 권고/제정된 규격이다. MPEG-2 비디오, 오디오, 저장 매체 제어 및 시스템 등으로 구성된다. MPEG-2 클럭복원 방법은 MPEG-2 시스템에 권고되어 있으며, 이 권고에는 고정속도 비트율과 고정된 지연을 갖는 통신망의 특성을 대상으로 하여 모델을 구성하였다.

도1은 ISO/ IEC 13818-1에서 권고하는 클럭 복원 회로이다.

도시된 방식은 MPEG-2 트랜스포트 스트림 부호화기에서 생성된 타임스템프(PCR)를 수신측에 전달하고, 수신측에서는 수신된 타임스템프와 자신의 로칼 시스템 클럭으로 분주하여 차이를 계산한 후, 이 차이가 적어지도록 전압제어발진기(VCO:Voltage Controlled Oscillator)로 제어하여 송신측의 시스템 클럭을 복원하는 것이다.

MPEG-2의 클럭 복원 방법은 고정속도 및 고정 지연의 통신망 모델에 적용된다.

본 발명은 수신되는 타임스템프에 의존하지 않고, 수신된 MPEG-2 트랜스포트비트스트림의 데이터량에 따라 송신측의 시스템 클럭을 복원하는 함으로서 고정속도 비트율의 통신망 및 가변속도의 통신망에서 적용할 수 있는 클럭복원 제어회로를 제공 하는데 그 목적이 있다.

제1도는 종래의 MPEG-2 클럭복원 장치의 구성도.

제2도는 ATM망에 적용되는 MPEG-2 시스템의 구성도.

제3도는 본 발명에 따른 MPEG-2 클럭 복원 제어회로의 구성도.

제4도는 FIFO 상태 신호 제어기의 구성도.

상기 목적을 달성하기 위한 본 발명은, 외부의 MPEG2 복호기 상태신호를 입력받아 MPEG2 용 AAL5 수신 FIFO(8)의 비트단위 읽기 클럭을 생성하는 읽기 클럭 생성기와, 상기 MPEG2 용 AAL5 수신 FIFo로부터 데이터가 1/2이상 존재할 때 액티브 로우상태를 갖는 제1신호와, 7/8이상의 데이터가 존재하거나, 1/8미만의 데이터가 존재할 때 액티브 로우 상태로 되는 제2신호를 입력받아 상기 FIFO(8)내의 데이터가 거의 빈 상태임을 알리는 하한신호와 거의 찬 상태임을 알리는 상한신호를 발생시키는 FIFO 상태 신호 제어기와, 로컬 클럭을 상기 FIFO 상태 신호제어기의 하한 및 상한 신호에 따라 정해지는 값으로 분주하여 기준신호를 생성하는 기준 신호 발생기와, 출력단의 복원된 시스템 클럭의 변위신호를 발생하는 변위신호 발생기와, 상기 변위신호 발생기의 출력과 기준신호 발생기 출력신호를 입력받아 신호의 위상차이를 검출하는 위상 검출기와, 상기 위상 검출기의 출력을 저역 통과 필터링하는 저역 통과 필터, 및 상기 저역 통과 필터의 출력을 제어 전압으로 입력받아 복원된 시스템 클럭을 출력하는 전압제어발진기를 구비한다.

이하, 첨부된 도2 이하를 참조하여 본 발명의 일실시예를 상세히 설명한다.

MPEG-2를 이용하는 디지털 오디오/비디오 관련 서비스를 ATM 망에서 서비스하기 위한 방법은 민간 표준화 기구 및 국제 표준화 기구에서 규격화 작업을 수행하고 있다. ITU-T에서도 MPEG-2를 ATM으로 전달하기 위한 방법으로 AAL1과 AAL5를 사용하도록 규격화하였고, AT-Forum 및 DAVIC(Digital Audio Visual Council)에서는 AAL5를 사용하도록 규격화 하였다. AAL5는 가변길이의 패킷 뿐만 아니라 가변속도에 적용되는 ATM 적응 계층의 형식이다.

도2는 AAL5로 수신되는 MPEG-2트랜스포트 스트림을 MPEG-2용 AAL5수신 FIFO를 통하여 MPEG-2복호기로 전달하고, 이를 복호화하여 비디오/오디오로 표현하는 시스템의 구성도이다.

ATM 통신망 접속 기능은 물리매체를 통한 전기신호에서 ATM 셀 추출 등의 기능을 수행하는 물리계층 처리기(7), ATM계층 처리기(6)와 AAL5수신 FIFO들 (FIFO : First In First Out)로 (5,8) 구성된다.

물리계층 처리기(7)는 송신단에서는 ATM 계층 처리기(5)로부터 ATM 셀을 수신하여 휴지/비할당(idle/unassigned)셀의 삽입, 셀에 대한 OEC(Header Error Control)계산 그리고 셀 페이로드에 대한 스크램블링을 수행한다. 수신단에서는 ATM셀의 정렬과 헤더부의 에러 처리를 통해 추출된 유효셀을 ATM 계층 처리기(6)로 전송한다. 이때 오버헤드 상의 성능/경보에 따르는 정보들은 시스템 로직 제어기(4)에 의해 프로세서(2)로 전달된다.

ATM 계층 처리기(6)는 광대역 ISDN 프로토콜중 ATM 계층에 관련된 제반 기능을 수행하며 물리계층 처리기(7) 및 시스템 로직 제어기(4)내의 AAL처리부와 인터페이스 한다. ATM계층 처리기(6)는 상위 AAL 처리기로부터 53옥텟의 셀 단위로 수신하여 OAM셀 등과 함께 다중화하며, ATM 셀 헤더 처리 과정을 거쳐 비동기적인 방식으로 물리계층 처리기(7)와 인터페이스 한다. 수신 ATM셀의 처리는 물리계층 처리기(7)로부터 비동기적인 방식으로 수신된 ATM셀에 대해 헤더부를 추출하여 라우팅 인식자, 채널인식자 등의 정보들로 변환하며, 라우팅 인식자는 사용자 셀, OAM(Operation And Maintenance)셀 등 셀의 종류에 따라 구분되어 처리된다. 송/수신 ATM 셀의 헤더부 변환은 시스템 로직 제어기(4)에 의해 등록된 ATM 채널별로 룩업테이블(look-up-table)을 이용하여 새로운 VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier) 값의 할당 등을 수행한다.

AAL5 수신 FIFO(5,8)는 시스템 로직 제어기(4)에 의해 MPEG-2용 AAL5 패킷은 MPEG-2용 AAL5수신 FIFO(8)로 전달되고, 그외의 AAL5 패킷은 일반 AAL5 수신 FIFO(5)로 전달하여 프로세서(2)에서 롬/램(ROM/RAM)(3)에 탑재된 프로그램에 의해 필요한 처리를 수행한다.

MPEG-2 복호기(1)는 FIFO(8)로부터 받은 MPEG-2트랜스포트 스트림을 복호화하여 PC의 모니터 혹은 TY로 보여주는 기능을 수행한다. MPEG-2 클럭 복원 제어기(9)는 MPEG2용 AAL5 수신 FIFO(8)에서 데이터를 MPEG-2 복호기(1)로 전달하는 기능 및 MPEG-2 시스템 클럭 복원 기능을 수행한다.

도3은 본 발명에 따른 MPEG-2클럭 복원 제어기(9)의 구성을 상세하게 도시한 것이다.

MPEG2 용 AAL5 수신 FIFO(8)에는 ATM 계층 처리기 (6)와 시스템 로직 제어기(4)에 의해 8 비트 단위로 MPEG-2데이타가 저장된다. MPEG2용 AAL5 수신 FIFO(8)에 저장된 데이터는 FIFO 상태신호와 MPEG2 복호기의 상태신호에 따라 FIFO 읽기 클럭 생성기(16)에 의해 발생된 비트 단위의 읽기 클럭을 사용하여 MPEG2 복호기(1)로 전달된다.

위상제어회로(PLL : Phase Locked Loop)는 위상검출기 (Phase Detecter) (12), 저역통과필터(Low pass Filter)(13)와 전압제어발진기(Voltage Controlled Oscillater)(14)로 구성된다. 위상검출기(12)에서는 입력신호의 주파수(Input)와 출력 신호 주파수(Output)에서 궤한된 신호의 위상차이를 검출하고, 이 위상차이가 작아지도록 저역통과필터(13)와 전압제어발진기(14)를 제어하여 입력신호와 동일한 신호를 복원하게 된다.

저역통과필터(13)는 안정한 특성을 갖는 2차능동필터를 사용하고, 전압제어발진기(14)는 VCO 또는 VCXO(Voltage Controlled Crystal Oscillater)등으로 구성된다.

위상검출기(12)의 입력 신호인 변위신호(Var)는 전압제어 발진기(14)에서 발생된 복원된 시스템 클럭을 이용하여 변위신호 발생기(15)에서 생성된다. 변위신호 발생기(15)는 복원된 시스템 클럭(27MHz)를 N2분주하여 생성된다. N2값은 AAL5유료부하인 3008로 설정된다.

위상검출기(12)의 또 하나의 입력 신호인 기준 신호(Ref)는 기준 신호 발생기(11)에서생성된다. 기준 신호 발생기(11)에서는 27MHz의 로칼클럭을 N1 분주하여 기준신호(Fef)를 생성한다. M1값은 초기에는 M2와 동일하게 설정되고, 이후에는 MPEG2용 AAL5수신 FIFO(8)의 상태에 따라 변화된다.

즉 수신 FIFO의 하한(Lower Threshold : FIFO가 거의 빈상태)과 상한(Upper Threshold : FIFO가 거의 찬 상태)에 따라 값이 변화한다.

도4는 FIFO 상한/하한 신호 발생기인 FIFO 상태 신호 제어기(10)를 도시하였다.

MPEG2용 AAL5 수신 FIFO(8)의 상태 신호중 HF는 FIFO에 데이터가 1/2이상 존재할 때 익티브 로우(Active Lov)를 발생시킨다. AEF는 7/8이상의 데이터가 존재하거나, 1/8미만의 데이터가 존재할 때 액티브 로우(Active Low)로 신호가 FIFO에서 발생한다. FIFO상태신호 제어기(10)는 이 두신호를 이용하여 1/8이하임을 알리는 하한(Lower Threshold : FIFO가 거의 빈상태) 신호를 만들고, 7/8이상임을 알리는 상한 (Upper Threshlod : FIFO가 거의 찬 상태) 신호를 발생시킨다.

구체적인 구성은, 상기 MPEG2용 AAL5수신 FIFO(8)로부터인 /HF신호를 입력받아 인버팅하여 HF 신호를 만드는 인버터(INV1) 및 /AEF 신호를 입력받아 인버팅하여 AEF신호를 만드는 인버터(INV2)를 구비한다. 그리고 상기 HF신호와 AEF신호를 입력받아 논리곱 처리하는 2개의 논리곱 게이트(AND1, AND2)를 구비한다.

기준신호 발생기(11)의 N1의 값은 MPEG2용 AAL5 수신 FIFO의 상태가 상한/하한에 도달하지 않으면 변이신호 발생기(15)의 N2와 동일하게 설정된다. 만일 FIFO의 상태가 상한에 도달하면 N1 값을 N2-1로 설정하여 복원된 시스템 클럭이 빨라지도록 유도하고, 하한에 도달하면 N1값을 N2+1로 설정하여 복원된 시스템 클럭이 늦어지도록 유도한다.

그러므로 MPEG2용 AAL5 수신 FIFO가 상한에 도달하여 읽을 데이터가 많아지면 기준신호 발생기(11)의 N1값을 N2-1로 변경 분주하여 기준신호(Ref)를 발생시킴으로서 변위신호(Var)보다 늦어지도록 위상검출기(12)의 입력을 제어한다. 반대로 MPEG2용 AAL5 수신 FIFO가 하한에 도달하여 읽을 데이터가 작아지면 N1의 값을 N2+1로 변경 분주하여 기준신호(Fef)를 발생시킴으로서 변위신호(Var)보다 빨라지도록 위상검출기(12)의 입력을 제어한다. 또한 상한/하한에 도달하지 않으면 N2와 N1이 동일하도록 제어한다.

따라서 이 복원된 시스템 클럭은 MPEG-2용 AAL5수신 FIFO(8)에 따라 수신 데이터가 적으면 늦어지도록 제어하고, 데이터가 많으면 클럭이 빨라지도록 제어함으로서 송신측 시스템 클럭을 복원하여 MPEG-2 복호기(1)의 시스템 클럭으로 사용하게 된다.

따라서 송신측의 타이밍 정보에 의존하지 않고 MPEG2용 AAL5수신 FIFO(8)의 데이터 점유율로서 송신측의 시스템 클럭을 복원하게 되므로, 고정속도 뿐 만 아니라 가변속도의 통신망에 적용할 수 있다.

이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 고정속도 및 고정 지연의 통신망을 모델에 적용되면, 수신되는 타임스템프에 의존하지 않고, 수신된 MPEG-2 트랜스포트 비트스트림의 데이터량에 따라 송신측의 시스템 클럭을 복원하는 함으로서 고정속도 비트율의 통신망 및 가변속도의 통신망에서 적용할 수 있다.

Claims

외부의 MPEG2보호기 상태신호를 입력받아 MPEG2용 AAL5 수신 FIFO(8)의 비트 단위 읽기 클럭을 생성하는 읽기 클럭 생성기(16)와, 상기 MPEG2용 AAL5 수신FIFO(8)로부터 데이터가 1/2이상 존재할 때 액티브로우 상태를 갖는 제1신호와, 7/8이상의 데이터가 존재하거나, 1/8미만의 데이터가 존재할 때 액티브 로우 상태로 되는 제2신호를 입력받아 상기 FIFO(8)내의 데이터가 거의 빈 상태임을 알리는 하한신호와 거의 찬 상태임을 알리는 상한신호를 발생시키는 FIFO상태신호 제어기(10)와, 로컬 클럭을 상기 FIFO상태 신호제어기(10)의 하한 및 상한 신호에 따라 정해지는 값으로 분주하여 기준신호를 생성하는 기준 신호 발생기와(11)와, 출력단의 복원된 시스템 클럭의 변위신호를 발생하는 변위신호 발생기(15)와 상기 변위신호 발생기(15)의 출력과 기준신호 발생기(11) 출력신호를 입력받아 신호의 위상차이를 검출하는 위상 검출기 (12)와, 상기 위상 검출기(12)의 출력을 저역 통과 필터링하는 저역 통과 필터(13), 및 상기 저역 통과 필터(13)의 출력을 제어 전압으로 입력받아 복원된 시스템 클력을 출력하는 전압제어발진기 (14)를 구비하는 것을 특징으로 하는 MPEG-2트랜스포트스트림의 클럭 복원 회로.
제1항에 있어서, 상기 저역통과필터(13)는, 2차능동필터로 구성되는 것을 특징으로 하는 PEG-2 트랜스포트 스트림의 클럭 복원 회로.
제1항에 있어서, 상기 FIFO 상태 신호 제어기(10)는, 상기 MPEG2용 AAL5 수신 FIFO(8)로부터의 상기 제1신호를 입력받아 논리곱 처리하여 상한신호를 생성하는 제1논리곱 게이트와, 상기 MPEG2용 AAL5 수신 FIFO(8)로부터의 상기 제2신호를 입력받아 논리곱 처리하여 상한신호를 생성하는 제2논리곱 게이트를 구비하는 것을 특징으로 하는 PEG-2 트랜스포트 스트림의 클럭 복원 회로.