JPS63226762A - デ−タ処理方式 - Google Patents

デ−タ処理方式

Info

Publication number
JPS63226762A
JPS63226762A JP62060847A JP6084787A JPS63226762A JP S63226762 A JPS63226762 A JP S63226762A JP 62060847 A JP62060847 A JP 62060847A JP 6084787 A JP6084787 A JP 6084787A JP S63226762 A JPS63226762 A JP S63226762A
Authority
JP
Japan
Prior art keywords
data
processor
memory
stored
information indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62060847A
Other languages
English (en)
Inventor
Tetsuhiko Kamiyama
上山 哲彦
Katsumi Kono
克己 河野
Kinji Mori
森 欣司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Control Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Control Systems Inc filed Critical Hitachi Ltd
Priority to JP62060847A priority Critical patent/JPS63226762A/ja
Priority to EP88101483A priority patent/EP0282711B1/en
Priority to DE3854481T priority patent/DE3854481T2/de
Priority to US07/152,996 priority patent/US5003469A/en
Priority to CN88101302A priority patent/CN1029048C/zh
Publication of JPS63226762A publication Critical patent/JPS63226762A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理方式に関し、特に伝送媒体で結ばれ
たマルチプロセッサから成る分散処理システムにおける
、オンラインデータの処理方式に関するものである。
〔従来の技術〕
分散処理システムにおけるオンラインデータの処理方式
に関しては1例えば、特開昭57−146361号に、
プロセッサに接続された伝送制御装置が伝送媒体上のデ
ータに対し、その内容コードをキーとして、プロセッサ
が必要とするデータならばプロセッサに送る方式が、提
案されている。プロセッサ内のプログラムは送られたデ
ータをデータエリアに格納するが、従来、このデータエ
リアのサイズと先頭アドレスは、プログラム作成時に固
定的に決められていた。
そこで、データのサイズが大きくなった場合、プログラ
ムがそのデータをそのまま格納すると、その直後に位置
している他のエリアを破壊するため、次のように対応せ
ざるを得ながった。
(1)プログラムがデータをその先頭アドレスによって
直接参照している場合、データエリアのみの修正では対
応できない。そこで、プログラム開発を行うプロセッサ
は、データを参照するプログラムとデータエリアとを再
びリンケージし、オフライン下でそれらを必要とするプ
ロセッサに一括してローディングする。
(2)上記リンケージをとるため、プログラム開発を行
うプロセッサは、プログラムを受取るプロセッサ固有の
メモリ情報、プログラム、データを管理する。
(3)また、リンケージ時のアドレスと、ローディグ時
のアドレスとが一致するよう、プログラム開発を行うプ
ロセッサは、ローディングアドレスを指定する。
〔発明が解決しようとする問題点〕
しかし、上記従来技術は、伝送媒体上の可変長データに
対する動的対応については配慮がなされておらず、この
ため、以下の如き問題があった。
(1)データのサイズが大きくなったとき、プログラム
がそのデータをそのまま格納すると、その直後に配置さ
れている他のエリアを破壊し参照できない。
(2)オンライン下ではデータを格納できず、プログラ
ムを修正しなければならない。
(3)プログラム開発を行うプロセッサがプログラムを
開発・修正する上で必要な、各プロセッサ固有のメモリ
情報、プログラムおよびデータに関する情報および各プ
ロセッサ毎に指定するローディングアドレス等を管理す
る必要がある。
すなわち、これらにより、各プロセッサが自分自身の内
部の情報のみで処理を行い、他のプロセッサに指令した
り、指令されたりしないという自律性が損なわれ、柔軟
な保守・拡張ができなくなるという問題があった。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のオンラインデータ処理方式におけ
る上述の如き問題を解消し、プロセッサが伝送媒体上の
再配置可能な可変長データの格納を、オンラインで、自
律的に、適切な空エリアを検索・確保して行うことが可
能な、データ処理方式を提供することにある。
〔問題点を解決するための手段〕
本発明の上記目的は、伝送媒体で結ばれたマルチプロセ
ッサから成る分散処理システムで、各プロセッサが伝送
媒体上の再配置可能な可変長データを処理するデータ処
理方式において、前記各プロセッサが自プロセッサ内メ
モリ上の格納済みデータの配置を示す情報と、前記メモ
リ内のデータを格納するに必要なエリアを検索する機能
とを有し、前記各プロセッサが、前記伝送媒体から取込
んだデータを、自プロセッサ内の前記格納済みデータの
配置を示す情報のみを用いて、オンラインで、かつ、間
接参照可能な形で、自プロセッサ内メモリの空エリアに
、格納することを特徴とするデータ処理方式によって達
成される。
〔作用〕
本発明においては、伝送制御装置を介して接続されてい
るマルチプロセッサから構成される分散処理システムで
、データフィールドを流れるデータは、その内容を示す
内容コード、データ本体の識別をするための識別コード
、データ本体のサイズおよびデータ本体を一括した形式
で、構成されている。また、各プロセッサが必要とする
データについては、その内容コードが事前に伝送制御装
置に登録済みである。
各プロセッサは、入力されたデータを一時記憶するバッ
ファ、データ本体を格納するデータ記憶部、該データ記
憶部内に格納済みのデータについて、その識別コード、
当該データエリアのサイズおよび先頭アドレスを記憶す
るメモリ情報記憶部を管理し、前記プロセッサ内のメモ
リ管理と適切な空エリアの検索・確保を行うメモリ管理
部とを有している。
各プロセッサで生成されたデータは、上述の形式でデー
タフィールド上を流れる。伝送制御装置は、上記内容コ
ードをキーとして、プロセッサ内のメモリ管理部が必要
とするデータなら、これをプロセッサに送る。プロセッ
サは、バッファに入力されたデータにより、前記メモリ
管理部を起動する。メモリ管理部は、最初に、メモリ情
報記憶部内の情報から、各データエリアの先頭/最終ア
ドレスを算出する。次に、それらとデータ記憶部の上/
下限アドレス(内部データ)とに基づき、データ記憶部
上のメモリマツプを作成する。
次に、作成したメモリマツプから、取込んだデータのサ
イズより大きい空エリアを検索する。そして、適切な空
エリアがあれば、取込んだデータに関する情報をメモリ
情報記憶部内の空エリアに格納する。次いで、メモリ管
理部は、上記データ記憶部の空エリアの先頭アドレスを
ローディングアドレスとして、データ本体をデータ記憶
部に格納する。すなわち、プロセッサ自身がメモリ管理
と適切な空エリアの検索・確保を行うため、入力するデ
ータのサイズが変動しても、他のエリアを破壊すること
がない。加えて、データを格納するプログラムを修正す
る必要がないので、オンライン下でデータを格納できる
。また、各プロセッサは、他のプロセッサ固有の情報を
認識なくても良いので、自律的に処理を行うことができ
る。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
第2図は本発明の一実施例の対象となる分散処理システ
ムの全体構成を示すブロック図である。
本分散処理システムは、伝送制御装置(NCR)を介し
て、共通伝送媒体(以下、「データフィールド11」と
呼ぶ)で結ばれたマルチプロセッサで構成されている。
ここでいう伝送媒体とは、有線伝送路やメモリ、あるい
は、無線等を含み、各プロセッサのデータを流す媒体を
指す。
各プロセッサが行う処理を、第3図を用いて説明する。
データ12は、上記データフィールドII上を前述の如
き形式で流される。ここで、データ本体は、通常のデー
タ、原始プログラム、目的プログラム、再配置可能ロー
ドモジュール等の再配置可能な可変長データである。
上記データフィールド11を介するプロセッサ間のデー
タの送受g方法(プロトコル)としては、内容コードと
呼ぶデータの内容を示すコードを用いる方法を一例とし
て示す。なお、送受信方法としては、他のプロトコルを
用いても良い。
データフィールド11上のデータ12は、各プロセッサ
14Aに接続されたNCP13に取込まれる。プロセッ
サ14Aが必要とするデータについては、前述の如く、
その内容コードが事前に各NCP13に’JR済みであ
る。そこで、NCP13は取込んだデータを、その内容
コードをキーとして判定し、必要ならプロセッサ14A
に送る。
プロセッサ14A内のプログラムは、所定の内容コード
を有するデータが揃ったとき、それらを入力として処理
を実行する如く構成されている。この点に関しては、前
述の特開昭57−146361号に詳細に記載されてい
る。
プロセッサ14Aは、バッファ18Aに入力したデータ
12によりメモリ管理部15Aを起動する。メモリ管理
部15Aは、第4図に示す如きメモリ情報記憶部16A
内の情報に基づき、後述する如き処理により適切な空エ
リアを検索・確保して、入力データ12をデータ記憶部
17Aに格納する。上記メモリ管理部15Aは、メモリ
マツプ構成部15a、空エリア検索部15b、メモリ情
報構成部15c、データ格納部15dから構成されてい
る。
第1図は上記メモリ管理部15Aが行う処理を表わすフ
ローチャートである。以下、第1図のフローチャートに
従って、メモリ管理部15Aの処理を説明する。
メモリ管理部15Aは、まず、メモリマツプ構成部15
aを起動する。メモリマツプ構成部15aは、データ記
憶部17Aの空エリアを検索するためのメモリマツプ4
1Aを作成する。第5図にそのフォーマットを示す。な
お、前記メモリ情報記憶部16Aには、データ記憶部1
7Aに格納済みのデータに関する情報が第4図に示すフ
ォーマットで格納されている。
そこで、上記メモリマツプ41Aを作成する際にこのメ
モリ情報を用いるか否かをチェックする。
すなわち、前記入力データ12の識別コードと前記メモ
リ情報記憶部16Aが指すデータのそれとが同じなら、
ステップ58でメモリ情報記憶部16Aが指すデータを
、入力データ12により、重ね書き等によって更新する
ことがある。そこで、このような場合は、該当メモリ情
報を用いずステップ53に進む(ステップ51)。
識別コードが一致しなければ、該当メモリ情報を基に、
第5図のフォーマットに従ってメモリマツプ41Aを構
成して行く。ここで、最終アドレスは先頭アドレスにサ
イズを加えて得られるものである。識別コード、先頭ア
ドレスおよび最終アドレスから成る各セットを、メモリ
マツプ41Aの第2行から詰めて格納する(ステップ5
2)。ステップ51、52の処理を、メモリ情報記憶部
16Aの指す全データについて行う(ステップ53)。
メモリマツプ41Aの第1行と、最終データを格納した
行の次の行である第n行は、前記データ記憶部17Aの
上/下限アドレス(low/high)に対応する。そ
こで、識別コードには、例えば、−1,先頭/最終アド
レスには同一の値を、第5図に示す如く格納する。次に
、メモリマツプ41Aの第1行から第n行を、先頭アド
レスをキーとして昇順にソートする。そして、メモリマ
ツプ41Aの第1行から第(n−1)行について空エリ
アのサイズを求める。今、第1行の識別コード、先頭ア
ドレス。
最終アドレスおよび空エリアのサイズを、それぞれ、f
ci+si*eよおよびd□とする。このとき、識別コ
ード fclのデータエリア直後の空エリアのサイズd
iは、di=si+telである。なお、第n行の空エ
リアのサイズは、例えば、−1とする(ステップ54)
次に、メモリ管理部15Aは空エリア検索部15bを起
動する。空エリア検索部15bでは、入力データ12の
サイズとメモリマツプ41Aとから入力データ12のサ
イズよりも大きい空エリアを検索する。
もし、該当する空エリアがあればその先頭アドレス、つ
まり、その直前のデータエリアの最終アドレスを得る。
そして、メモリ管理部15Aはメモリ情報構成部15c
を起動する。もし、該当する空エリアがなければ、処理
を終了する(ステップ55)。
メモリ情報構成部15cは、まず、前記メモリ情報記憶
部16A内に、入力データ12に関するメモリ情報が5
18できる空エリアがあるか否かをチェックする6なお
、識別コードが入力データ12のそれと一致する格納デ
ータは削除するものとし、前記メモリ情報記憶部16A
内の該当エリアを、空エリアに加える(ステップ56)
。もし、該当する空エリアがあれば入力データ12につ
いて、その識別コード、データエリアのサイズおよび先
頭アドレスを前記メモリ情報記憶部16Aに格納する。
そして、メモリ管理部15Aはデータ格納部15dを起
動する(ステップ57)。
データ格納部15dでは、前記データ記憶部17A内の
空エリアに、その先頭アドレスをローディングアドレス
として、入力データ12のデータ本体を格納する(ステ
ップ58)。
なお、上記実施例の変形として、内容コードと識別コー
ドとを一致させ、識別コードに基づく処理を内容コード
を用いて行うようにしても良いことは言うまでもないこ
とである。
上記実施例によれば、プロセッサ自身がメモリ管理と適
切な空エリアの検索・確保を行うため、入力データのサ
イズが動的に変動しても、データ記憶部上の他のエリア
を破壊することはない。加えて、入力データを格納する
プログラムを修正する必要がないので、オンライン下で
データを格納できるという効果がある。しかも、各プロ
セッサは、他のプロセッサ固有の情報を認識しなくても
良いので、自律的処理が実行できる。
従って、プロセッサがデータの格納を、オンラインで、
自律的に、適切な空エリアを検索・確保して行うことが
でき、システムのオンライン保守性・拡張性が向上する
効果がある。
第6図は本発明の他の実施例である、各プロセッサが行
う処理を示す図である。図において、記号11.12.
13は先に挙げた実施例に示したと同じ構成要素を示し
ており、また、14B〜18Bは、それぞれ、14A〜
18Aに準する構成要素を示している。すなわち、14
Bはプロセッサ、15B、16B。
17B、18Bは該プロセッサ14Bを構成するメモリ
管理部、メモリ情報記憶部、データ記憶部、バッファを
示している。プロセッサ14B内のプログラムは、所定
の内容コードを有するデータが揃ったとき、それらを入
力として処理を実行する如く構成されている。この点に
関しては先の実施例と同様である。
プロセッサ14Bは、バッファ18Bに入力したデータ
12によりメモリ管理部15Bを起動する。メモリ管理
部15Bは、第4図に示す如きメモリ情報記憶部16B
内の情報に基づき、後述する如き処理により適切な空エ
リアを確保して、入力データ12をデータ記憶部17B
に格納する。上記メモリ管理部15Bは、メモリマツプ
構成部15a、空エリア検索部15b、メモリ情報構成
部15C,データ格納部15d、リロケーション部15
eから構成されている。
第8図は上記メモリ管理部15Bが行う処理を表わすフ
ローチャートである。′以下、第8図のフローチャート
に従って、本実施例におけるメモリ管理部15Bの処理
を説明する。
メモリ管理部15Bは、まず、メモリマツプ構成部15
aを起動する。このメモリマツプ構成部15aの動作は
、前述の実施例に示した如く、データ記憶部17Bの空
エリアを検索するためのメモリマツプ41Bを作成する
。第7図にそのフォーマットを示す。なお、前記メモリ
情報記憶部16Bには、データ記憶部17Bに格納済み
のデータに関する情報が第4図に示すフォーマットで格
納されている。
そこで、上記メモリマツプ41Bを作成する際にこのメ
モリ情報を用いるか否かをチェックする。
すなわち、前記入力データ12の識別コードと前記メモ
リ情報記憶部16Bが指すデータのそれとが同じなら、
ステップ70でメモリ情報記憶部16Bが指すデータを
、入力データ12により、重ね書き等によって更新する
ことがある。そこで、このような場合は、該当メモリ情
報を用いずステップ63に進む(ステップ61)。
識別コードが一致しなければ、該当メモリ情報を基に、
第7図のフォーマットに従ってメモリマツプ41Bを構
成して行く(ステップ62.63)。
ステップ64.65の動作は、前記実施例のステンプ5
4.55による動作と同じである。ここで、該当する空
エリアがなければ、格納済みデータをリロケーションし
て、必要な空エリアが得られるか否かチェックするため
、次に、メモリ管理部15Bはりロケーション部15e
を起動する。
リロケーション部15eは、格納済みデータのりロケー
ションを仮定し、必要な空エリアを得る。
すなわち、始めに、格納済みデータの各エリアについて
、その先頭アドレスをキーとし、データ記憶部17B上
に、例えば、昇順に詰めて配置した場合のメモリマツプ
41Bを求める。そこで、メモリマツプ41Bにおける
第1行の先頭アドレス、最終アドレス、空エリアのサイ
ズおよびリロケーション前の先頭アドレスを、それぞれ
、S工、e□、d工。
O5□とし、次のように更新する。
osl=s よ 5l=e ニー1 eL=e=di−1 (但し、d、−1≠O,i=2.3.・”・、n−1)
なお、リロケーション前の先頭アドレス 08i(i 
= 2 、3 、・・・・、 n −1,)のメモリマ
ツプ構成時の初期値は、例えば、−1とする。
このように、リロケーション前の先頭アドレスos1を
更新しておけば、後述するメモリ情報構成部15c、デ
ータ格納部15dは、それが初期値か否かをチェックす
ることにより、当該データがリロケーションを要するか
否かをP!識でき、かつ、その元の先頭アドレスを認識
できる。
次に、メモリマツプ構成部15aと同様にして、空エリ
アのサイズを求め、メモリマツプ41Bを再構成する(
ステップ66)。そして、この再構成されたメモリマツ
プ41Bに基づいて、空エリア検索部15bと同様にし
て、空エリアを検索する。もし、該当する空エリアがあ
れば、入力データ12およびリロケーションを要する格
納済みデータに関する情報を、メモリ情報記憶部16B
に登録するため、メモリ管理部15Bは、メモリ情報構
成部15cを起動する。もし、該当する空エリアがなけ
れば、処理を終了する(ステップ67)。
メモリ情報構成部15cの動作は、前記実施例に示した
動作と同様である(ステップ68)。ここで、もし、該
当する空エリアがあれば入力データ12について、その
識別コード、データエリアのサイズおよび先頭アドレス
を前記メモリ情報記憶部16Bに格納する。上記先頭ア
ドレスは、空エリア検索部15bもしくはりロケーショ
ン部15eで得られる空エリアの先頭アドレスである。
更に、リロケーションを要する格納済みデータがあれば
、その識別コードをキーとしてメモリ情報記憶部16B
内を検索する。そして、該当エリアの先頭アドレスを、
再構成したメモリマツプ41B内のそれで更新する。
次に、メモリ管理部15Bはデータ格納部15dを起動
する(ステップ69)。
データ格納部15dでは、前記データ記憶部17Bに対
し、入力データ12の格納およびリロケーションを要す
る格納済みデータがあれば、該当データのりロケーショ
ンを行う。すなわち、リロケーションを要する格納済み
データがあれば、データ記憶部17B内の該当データを
、メモリマツプ41Bの情報に基づいて、リロケーショ
ンする。
その後、入力データ12のデータ本体を、データ記憶部
17B上の前記空エリア先頭アドレスに基づいて格納す
る(ステップ70)。
なお、上記実施例の変形として、次のようなものが考え
られる。
(1)メモリ情報構成部15cで、リロケーションを要
する格納済みデータに対する処理を高速化するため、メ
モリマツプ41Bの識別コードをメモリ情報記憶部16
B上の行番号としても良い。但し、メモリマツプ41B
の第1行と第1行は除く。このようにすれば、識別コー
ドをキーとして、メモリ情報記憶部16B内を検索する
手間が省ける。
(2)内容コードと識別コードとを一致させ、識別コー
ドに基づく処理を内容コードを用いて行うようにしても
良い。
上記実施例によれば、プロセッサ自身がメモリ管理と適
切な空エリアの検索・確保と、必要に応じて、格納済み
データのりロケーションを行うため、前記実施例の項に
述べた効果の他に、空エリアの細分化を防いで、無駄な
空エリアをなくすことができるので、より多くのデータ
を格納できるという効果が得られる。
従って、プロセッサがデータの格納を、オンラインで、
自律的に、メモリが有効活用されるよう適切な空エリア
を確保して行うことができ、システムのオンライン保守
性・拡張性が向上する効果がある。
以下、上述の如き方式により格納されたデータを間接参
照方式により用いて、処理を実行する場合の動作を説明
しておく。
本データ駆動方式の特徴は、プロセッサが、独立で相互
に干渉しない、再配置可能な可変長データに対して、前
述の如きデータ格納手段を備えるとともに、格納済みデ
ータの先頭アドレスを示す情報を有し、プロセッサは、
上記情報を用いて、間接参照方式により格納済みデータ
を参照し、実行するようにした点にある。
以下、これをより具体的に説明する。
第9図は本データ駆動方式を、第2図に示した分散処理
システムに適用した場合の具体例を示す各プロセッサの
図において、記号11.12.13.は先に示したと同
じ構成要素を示しており、14C〜18Cは、それぞれ
、14A〜18Aに準する構成要素を示している。すな
りち、14Cはプロセッサ、15G、16C,17C,
18Cは該プロセッサを構成するメモリ管理部、メモリ
情報記憶部、データ記憶部およびバッファを示している
なお、プロセッサ14C内には、この他にも、オンライ
ンローダ21.リンケージ情報記憶部22.実行管理部
23が設けられており、上記オンラインローダ21は、
メモリ管理部15Cとオンラインリンカ21aから構成
されている。また、上記メモリ管理部15Cは、前記実
施例に示したメモリ管理部15Aまたは15Bのいずれ
を用いても良く、ここでは、後者を用いるものとしてお
く。
プロセッサ14Cは、適切な空エリアを検索し、入力デ
ータ12を格納して、格納済みデータを参照し、実行す
る。但し、格納済みデータを実行するのは、それが再配
置可能なロードモジュールであって、上述の必要とする
データが入力した場合である。
第10図は、プロセッサ14Cが行う処理を表わすフロ
ーチャートであり、以下、第9図、10図に従って、プ
ロセッサ14Gが行う処理を説明する。
プロセッサ14cは、バッファ18Cに入力したデータ
12により、オンラインローダ21を起動する。
オンラインローダ21は、メモリ管理部15cを起動す
る。メモリ管理部15Gは、データ記憶部17C上の空
エリアを検索するため、まず、メモリ情報記憶部16C
内の情報とデータ記憶部17Cの上/下限アドレス(内
部データ)より、先に第4図に示したと同じメモリマツ
プを作成する(ステップ71)。
次に、上記メモリマツプを基に、入力データI2より大
きい空エリアを検索・確保する。この際、必要に応じて
、格納済みデータのりロケーションを仮定し、無駄な空
エリアをなくすことにより、該当空エリアの検索・確保
を図る(ステップ72)。
次に、入力データ12およびリロケーションを要する格
納済みデータがあれば、それに関する情報でメモリ情報
記憶部16Cに登録、もしくは、更新する。そして、リ
ロケーションを要する格納済みデータがあれば、該当デ
ータをリロケーションした後、入力データ12をデータ
記憶部17Cに格納する(ステップ73)。
次に、オンラインローダ21は、オンラインリンカ21
aを起動する。オンラインリンカ21aは、プロセッサ
14Cが間接参照方式によって格納済みデータを参照し
、実行できるようにするため、リンケージ情報記憶部2
2を管理する。第11図は、リンケージ情報記憶部22
のフォーマットを示すものである。リンケージ情報記憶
部22の行数は、メモリ情報記憶部16Gのそれと一致
する。オンラインリンカ21aは、データ記憶部17c
に格納済みの全データについて、順に、その先頭アドレ
スと内容コードをメモリ情報記憶部16Cから求め、リ
ンケージ情報記憶部22を更新する(ステップ74)。
実行管理部23は、間接参照方式に基づいて、必要な入
力データが揃った上記格納済みデータについて、その内
容コードをキーとして、前記リンケージ情報記憶部22
を検索し、その先頭アドレスを取出して、該当格納済み
データを参照し、駆動する(ステップ75)。駆動され
た該当格納済みデータは、バッファ18c内の入力デー
タを処理し、結果に内容コードを付加して、データフィ
ールド11上に出力する。
なお、上記構成例の変形として、以下の如きものが考え
られる。
(])上記リンケージ情報記憶部22の更新に関する手
間を省くため、これをメモリ情報記憶部16Cに含めて
も良い。これにより、不要なテーブルをなくし、オンラ
インローダ21の処理を高速化できる、(2)内容コー
ドと識別コードとを一致させ、識別コードに基づく処理
を、内容コードを用いて行うようにしても良い。
(3)メモリ管理部15Cは、リロケーション機能を有
しないもの(第一の実施例に示したもの)を用いても良
い。
上記データ駆動方式によれば、プロセッサ自身が、リロ
ケーション可能なメモリ管理機能、リンケージ機能およ
び実行管理機能を備えたことによす、適切な空エリアを
検索し、入力データを格納して、格納済みデータを参照
し、実行することができ、システムのオンライン保守性
・拡張性が向上するという効果が得られる。
〔発明の効果〕
以上述べた如く、本発明によれば、伝送媒体で結ばれた
マルチプロセッサから成る分散処理システムで、各プロ
セッサが伝送媒体上の再配置可能な可変長データを処理
するデータ処理方式において、前記各プロセッサが、自
プロセッサ内メモリ上の格納済みデータの配置を示す情
報と、前記メモリ内のデータを格納するに必要なエリア
を検索する機能とを有し、前記各プロセッサが、前記伝
送媒体から取込んだデータを、自プロセッサ内の前記格
納済みデータの配置を示す情報のみを用いて、自プロセ
ッサ内メモリの空エリアに格納するようにしたので、プ
ロセッサが伝送媒体上の再配置可能な可変長データの格
納を、オンラインで、自律的に、適切な空エリアを検索
・確保して行うことが可能なデータ処理方式を実現でき
るという顕著な効果を奏するものである。
また、前記各プロセッサが、自プロセッサ内メモリ上の
格納済みデータの配置を示す情報と、前記メモリ内のデ
ータを格納するに必要なエリアを検索する機能と、必要
に応じて格納済みデータをリロケーションする機能とを
有し、前記各プロセッサが、前記伝送媒体から取込んだ
データを、自プロセッサ内の前記格納済みデータの配置
を示す情報のみを用いて、自プロセッサ内メモリの空エ
リアを、必要により前記リロケーション機能により整理
して格納するようにした場合には、上記効果に加えて、
メモリを有効活用できるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す、分散処理システムに
おけるプロセッサの処理の流れを表わすフローチャート
、第2図は本発明の対象となる分散処理システムの全体
構成を示すブロック図、第3図は実施例のプロセッサの
構成を示すブロック図、第4図はメモリ情報記憶部のフ
ォーマットを示す図、第5図はメモリマツプのフォーマ
ットを示す図、第6図は本発明の他の実施例を示すプロ
セッサの構成図、第7図はメモリマツプのフォーマット
を示す図、第8図は実施例の処理の流れを表わすフロー
チャート、第9図は本発明を利用したデータ駆動方式に
用いるプロセッサの構成図、第10図は上記データ駆動
方式の処理の流れを表わすフローチャート、第11図は
リンケージ情報記憶部のフォーマットを示す図である。 11:データフィールド、12:データ、13:伝送制
御装置(NCP)、14A、14B、14C:プロセッ
サ、15A、15B、15C:メモリ管理部、16A、
16B、16C:メモリ情報記憶部、17A、17B 
、17C:データ記憶部、18A、18B、18C:バ
ッファ、15a;メモリマツプ構成部、15b:空エリ
ア検索部、15c:メモリ情報構成部、 15d :デ
ータ格納部、15e:リロケーション部、21:オンラ
インローダ、21a:オンラインリンカ、22ニリンケ
一ジ情報記憶部、23:実行管理部。 第   1   図 第   2  図 第   3  図 第   4  図 16A(16B) 第   5   図 1A 第   6   図 第   7   図 1B 第   11   図 第   9   図 第   1 o  図

Claims (1)

  1. 【特許請求の範囲】 1、伝送媒体で結ばれたマルチプロセッサから成る分散
    処理システムで、各プロセッサが伝送媒体上の再配置可
    能な可変長データを処理するデータ処理方式において、
    前記各プロセッサが自プロセッサ内メモリ上の格納済み
    データの配置を示す情報と、前記メモリ内のデータを格
    納するに必要なエリアを検索する機能とを有し、前記各
    プロセッサが、前記伝送媒体から取込んだデータを、自
    プロセッサ内の前記格納済みデータの配置を示す情報の
    みを用いて、オンラインで、かつ、間接参照可能な形で
    、自プロセッサ内メモリの空エリアに、格納することを
    特徴とするデータ処理方式。 2、伝送媒体で結ばれたマルチプロセッサから成る分散
    処理システムで、各プロセッサが伝送媒体上の再配置可
    能な可変長データを処理するデータ処理方式において、
    前記各プロセッサが自プロセッサ内メモリ上の格納済み
    データの配置を示す情報と、前記メモリ内のデータを格
    納するに必要なエリアを検索する機能と、必要に応じて
    格納済みデータをリロケーションする機能とを有し、前
    記各プロセッサが、前記伝送媒体から取込んだデータを
    、自プロセッサ内の前記格納済みデータの配置を示す情
    報のみを用いて、オンラインで、かつ、間接参照可能な
    形で、自プロセッサ内メモリの空エリアを、必要により
    前記リロケーション機能により整理して格納することを
    特徴とするデータ処理方式。 3、伝送媒体で結ばれたマルチプロセッサから成る分散
    処理システムで、各プロセッサが伝送媒体上の再配置可
    能な可変長データを処理するデータ処理方式において、
    前記各プロセッサが自プロセッサ内メモリ上の格納済み
    データの配置を示す情報と、前記メモリ内のデータを格
    納するに必要なエリアを検索する機能と、格納済みデー
    タの先頭アドレスを示す情報とを有し、前記各プロセッ
    サが格納済みデータを、自プロセッサ内の前記格納済み
    データの先頭アドレスを示す情報のみを用いた、間接参
    照方式により、オンラインで参照し実行することを特徴
    とするデータ処理方式。 4、伝送媒体で結ばれたマルチプロセッサから成る分散
    処理システムで、各プロセッサが伝送媒体上の再配置可
    能な可変長データを処理するデータ処理方式において、
    前記各プロセッサが自プロセッサ内メモリ上の格納済み
    データの配置を示す情報と、前記メモリ内のデータを格
    納するに必要なエリアを検索する機能と、必要に応じて
    格納済みデータをリロケーションする機能と、格納済み
    データの先頭アドレスを示す情報とを有し、前記各プロ
    セッサが格納済みデータを、自プロセッサ内の前記格納
    済みデータの先頭アドレスを示す情報のみを用いた、間
    接参照方式により、オンラインで参照し実行することを
    特徴とするデータ処理方式。
JP62060847A 1987-03-16 1987-03-16 デ−タ処理方式 Pending JPS63226762A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62060847A JPS63226762A (ja) 1987-03-16 1987-03-16 デ−タ処理方式
EP88101483A EP0282711B1 (en) 1987-03-16 1988-02-02 Method of processing data in a decentralized processing system
DE3854481T DE3854481T2 (de) 1987-03-16 1988-02-02 Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem.
US07/152,996 US5003469A (en) 1987-03-16 1988-02-08 Method and apparatus for processing data in a decentralized processing system
CN88101302A CN1029048C (zh) 1987-03-16 1988-03-15 分布处理系统中处理数据用的方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62060847A JPS63226762A (ja) 1987-03-16 1987-03-16 デ−タ処理方式

Publications (1)

Publication Number Publication Date
JPS63226762A true JPS63226762A (ja) 1988-09-21

Family

ID=13154172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62060847A Pending JPS63226762A (ja) 1987-03-16 1987-03-16 デ−タ処理方式

Country Status (5)

Country Link
US (1) US5003469A (ja)
EP (1) EP0282711B1 (ja)
JP (1) JPS63226762A (ja)
CN (1) CN1029048C (ja)
DE (1) DE3854481T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0285927A (ja) * 1988-09-22 1990-03-27 Hitachi Vlsi Eng Corp 記憶装置
EP0429252B1 (en) * 1989-11-17 1998-01-14 Digital Equipment Corporation System and method for storing firmware in relocatable format
DE69111633T2 (de) * 1990-01-30 1996-04-04 Philips Electronics Nv Vorrichtungen zur variablen Längen-Kodierung und Dekodierung von digitalen Daten.
IT1239596B (it) * 1990-02-16 1993-11-10 Sincon Spa Sistemi Imformativi Rete di collegamento per la gestione di dati in elaborazioni parallele.
JP3057460B2 (ja) * 1991-08-22 2000-06-26 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム、およびそのマルチプロセッサ・システムを用いたグラフィックス表示装置
JP3073284B2 (ja) * 1991-10-08 2000-08-07 三菱重工業株式会社 データ通信方式
US5452201A (en) * 1993-08-24 1995-09-19 Allen-Bradley Company, Inc. Industrial controller with highly distributed processing
US5974516A (en) * 1996-10-18 1999-10-26 Samsung Electronics Co., Ltd. Byte-writable two-dimensional FIFO buffer having storage locations with fields indicating storage location availability and data ordering
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
ES2357234T3 (es) 2003-06-02 2011-04-20 Qualcomm Incorporated Generación e implementación de un protocolo y una interfaz de señales para velocidades de transferencia de datos elevadas.
KR101070209B1 (ko) 2003-08-13 2011-10-06 퀄컴 인코포레이티드 더 높은 데이터 레이트를 위한 신호 인터페이스
CN101764804A (zh) 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
KR20080052699A (ko) 2003-10-15 2008-06-11 퀄컴 인코포레이티드 높은 데이터 레이트 인터페이스
AU2004307162A1 (en) * 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
JP4782694B2 (ja) 2003-11-12 2011-09-28 クゥアルコム・インコーポレイテッド 改善されたリンク制御を有する高速データレートインタフェース
MXPA06006012A (es) 2003-11-25 2006-08-23 Qualcomm Inc Interfase de indice de datos alto con sincronizacion de enlace mejorada.
EP1698146A1 (en) 2003-12-08 2006-09-06 QUALCOMM Incorporated High data rate interface with improved link synchronization
US8669988B2 (en) 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
EP1735986B1 (en) 2004-03-17 2013-05-22 Qualcomm, Incorporated High data rate interface apparatus and method
AU2005227500B2 (en) 2004-03-24 2008-12-04 Qualcomm Incorporated High data rate interface apparatus and method
BRPI0511783A (pt) 2004-06-04 2008-01-15 Qualcomm Inc método e equipamento de interface com velocidade elevada de dados
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US7672740B1 (en) 2006-09-28 2010-03-02 Rockwell Automation Technologies, Inc. Conditional download of data from embedded historians
US7742833B1 (en) 2006-09-28 2010-06-22 Rockwell Automation Technologies, Inc. Auto discovery of embedded historians in network
US7711440B1 (en) 2006-09-28 2010-05-04 Rockwell Automation Technologies, Inc. Browser based embedded historian
US7913228B2 (en) 2006-09-29 2011-03-22 Rockwell Automation Technologies, Inc. Translation viewer for project documentation and editing
US8181157B2 (en) 2006-09-29 2012-05-15 Rockwell Automation Technologies, Inc. Custom language support for project documentation and editing
US7933666B2 (en) * 2006-11-10 2011-04-26 Rockwell Automation Technologies, Inc. Adjustable data collection rate for embedded historians
US7974937B2 (en) * 2007-05-17 2011-07-05 Rockwell Automation Technologies, Inc. Adaptive embedded historians with aggregator component
US7930261B2 (en) 2007-09-26 2011-04-19 Rockwell Automation Technologies, Inc. Historians embedded in industrial units
US7930639B2 (en) 2007-09-26 2011-04-19 Rockwell Automation Technologies, Inc. Contextualization for historians in industrial systems
US7917857B2 (en) 2007-09-26 2011-03-29 Rockwell Automation Technologies, Inc. Direct subscription to intelligent I/O module
US7962440B2 (en) 2007-09-27 2011-06-14 Rockwell Automation Technologies, Inc. Adaptive industrial systems via embedded historian data
US7882218B2 (en) 2007-09-27 2011-02-01 Rockwell Automation Technologies, Inc. Platform independent historian
US7809656B2 (en) 2007-09-27 2010-10-05 Rockwell Automation Technologies, Inc. Microhistorians as proxies for data transfer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759233A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Signal transmitting circuit
JPS58195956A (ja) * 1982-05-12 1983-11-15 Hitachi Ltd デ−タ・バツフアの系列別可変メモリエリア管理方式
JPS60118937A (ja) * 1983-11-30 1985-06-26 Sharp Corp マルチ・タスク制御用デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754218A (en) * 1970-05-29 1973-08-21 Nippon Electric Co Data handling system with relocation capability comprising operand registers adapted therefor
US3678462A (en) * 1970-06-22 1972-07-18 Novar Corp Memory for storing plurality of variable length records
DE2218839C3 (de) * 1972-04-19 1980-12-11 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung zur Zuteilung von Speicheradressen zu einer Gruppe von Datenelementen
US3810109A (en) * 1972-07-21 1974-05-07 Ultronic Syst Storage and space availability apparatus for a data processing printout system
SE387763B (sv) * 1975-10-23 1976-09-13 Ellemtel Utvecklings Ab Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt
JPS54129942A (en) * 1978-03-31 1979-10-08 Fujitsu Ltd Direct transfer system between sub-systems
US4325120A (en) * 1978-12-21 1982-04-13 Intel Corporation Data processing system
US4280176A (en) * 1978-12-26 1981-07-21 International Business Machines Corporation Memory configuration, address interleaving, relocation and access control system
JPS5652454A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Input/output control method of variable word length memory
US4499539A (en) * 1982-12-20 1985-02-12 International Business Machines Corporation Method and apparatus for limiting allocated data-storage space in a data-storage unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759233A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Signal transmitting circuit
JPS58195956A (ja) * 1982-05-12 1983-11-15 Hitachi Ltd デ−タ・バツフアの系列別可変メモリエリア管理方式
JPS60118937A (ja) * 1983-11-30 1985-06-26 Sharp Corp マルチ・タスク制御用デバイス

Also Published As

Publication number Publication date
EP0282711A3 (en) 1991-01-30
CN88101302A (zh) 1988-10-05
EP0282711A2 (en) 1988-09-21
DE3854481D1 (de) 1995-10-26
CN1029048C (zh) 1995-06-21
EP0282711B1 (en) 1995-09-20
US5003469A (en) 1991-03-26
DE3854481T2 (de) 1996-05-15

Similar Documents

Publication Publication Date Title
JPS63226762A (ja) デ−タ処理方式
JP2530629B2 (ja) プログラム更新制御システム
EP0578496B1 (en) Job execution method in multi-CPU system
JPH02128246A (ja) 分散型データベースシステムにおける制御方式
JP2507871B2 (ja) 並列処理方式
JPH04256101A (ja) エージェント制御方式
JP2509936B2 (ja) 出力制御装置
JPS59178543A (ja) 相対アドレス形式プログラム実行可能な通信制御装置
JPS61199151A (ja) 回線のロギング方式
JPH0667967A (ja) ファイル転送制御方式
JPS6349834A (ja) 有効範囲を有する知識の管理方式
JPH0218641A (ja) データ管理方法
JPS62209644A (ja) プログラムロ−ド方式
JPH03168860A (ja) 並列プロセッサのバッファ記憶制御装置
JPS62257552A (ja) 仮想プロセツサ制御方式
JPH07117937B2 (ja) オンラインシステムのトランザクション処理装置
JPH04273327A (ja) 静的並列処理用プログラムの作成支援装置
JPH0417454B2 (ja)
JPS6231386B2 (ja)
JPS63217446A (ja) バツフア管理方式
JPH06149713A (ja) データ処理装置
JPS63292371A (ja) オンライン会話処理プログラムによるイメ−ジ処理装置の制御方式
JPH04360462A (ja) 画像データファイル装置
JPH03228168A (ja) 汎用プロセッサとプログラマブル描画プロセッサとの間の制御方式
JPS62221038A (ja) プログラムの実行方式