DE69732872T2 - Schicht zum Abtrennen von Halbleiterscheiben bzw. zum Kontaktverbinden und Verfahren zum Herstellen eines Halbeiterbauelements - Google Patents

Schicht zum Abtrennen von Halbleiterscheiben bzw. zum Kontaktverbinden und Verfahren zum Herstellen eines Halbeiterbauelements Download PDF

Info

Publication number
DE69732872T2
DE69732872T2 DE69732872T DE69732872T DE69732872T2 DE 69732872 T2 DE69732872 T2 DE 69732872T2 DE 69732872 T DE69732872 T DE 69732872T DE 69732872 T DE69732872 T DE 69732872T DE 69732872 T2 DE69732872 T2 DE 69732872T2
Authority
DE
Germany
Prior art keywords
polyimide
layer
resin
wafer
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69732872T
Other languages
English (en)
Other versions
DE69732872D1 (de
Inventor
Norito Hiji-cho Umehara
Masazumi Hiji-cho Amagai
Mamoru Yoshikawa-shi Kobayashi
Kazuyoshi Minamisaitama-gun Ebe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Texas Instruments Japan Ltd
Original Assignee
Lintec Corp
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp, Texas Instruments Japan Ltd filed Critical Lintec Corp
Publication of DE69732872D1 publication Critical patent/DE69732872D1/de
Application granted granted Critical
Publication of DE69732872T2 publication Critical patent/DE69732872T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Schicht bzw. Lage zum Verbinden bzw. Kontaktverbinden von Halbleiterscheiben bzw. von Wafern zur Verwendung in dem Verfahren, bei dem eine Mehrzahl von integrierten Halbleiterschaltkreisen, die auf einem Halbleiterwafer gebildet sind, bspw. auf einem Siliziumwafer, in einzelne getrennte integrierte Halbleiterschaltkreise zerteilt werden, d.h. IC-Chips (IC: integrated circuit: integrierter Schaltkreis) (auch als "Chips" oder "Rohchips" (dies) bezeichnet) und die IC-Chips beispielsweise auf einem Führungsrahmen für eine Baugruppe angebracht sind. Die Erfindung betrifft weiterhin ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches das vorstehende Verfahren umfasst.
  • Es ist bekannt, einen Halbleiterwafer bspw. aus Silizium oder Galliumarsenid in Form eines Wafers mit großem Durchmesser herzustellen. Dieser Wafer wird geschnitten und in IC-Chips aufgeteilt (diced: zerteilt) und einem nachfolgenden Chipmontage bzw. Verbindungsschritt (auch als "Einbauschritt" bezeichnet) ausgesetzt, bei dem die IC-Chips auf einem Führungsrahmen für eine Baugruppe angebracht werden. In diesem Verfahren durchläuft der Halbleiterwafer-Zerteilungs-, Reinigungs-, Trocken-, Ausdehnungs- und Aufnahmeschritte, wenn dieser an eine Haft- bzw. Klebeschicht angebracht wird und wird dann zu dem nachfolgenden Chip-Montageschritt übergeben.
  • Haft- bzw. Klebeschichten, die zur Verwendung in den Verfahrensschritten von Wafern vorgesehen sind, von dem Zerteilungsschritt bis zu dem Aufnahmeschritt, sollen eine Klebekraft haben, die ausreichend ist, um die Wafer und/oder Chips im Zeitraum von dem Zerteilungsschritt bis zu dem Expansionsschritt darauf zu halten, aber bei dem Aufnahmeschritt sollen sie lediglich eine Klebekraft einer solchen Größe behalten, dass kein Klebstoff auf dem aufgenommenen Wafer und/oder den Chips verbleibt.
  • Bei dem Verbindungsschritt werden die aufgenommenen IC-Chips auf IC-Chip-Montagezonen (einfach Montagezonen) eines Führungsrahmens mittels eines IC-Chip-Verbindungsklebstoffs befestigt, wie bspw. ein Epoxidharzklebstoff, ein Polyimidklebstoff, oder eine Silberpaste, die in Form einer viskosen Flüssigkeit zugeführt wird, um einen Haftfilm auf den Montagezonen zu bilden, gefolgt von einem Schritt, bei dem diese einem Drahtverbindeschritt und einem Harzformschritt ausgesetzt werden, wodurch eine Halbleitervorrichtung erhalten wird. Wenn die Größe jedes IC-Chips jedoch sehr klein ist, ist es schwierig, einen geeigneten Betrag an Klebstoff mit der Verwendung des vorstehenden flüssigen Klebstoffs aufzutragen, so dass der Klebstoff aus den IC-Chips fließt. Andererseits brachte, wenn die Größe jedes IC-Chips sehr groß ist, die Verwendung des vorstehenden flüssigen Klebstoffs die Probleme mit sich, dass der Betrag des Klebstoffs zu gering ist, um ein Verbinden mit einer befriedigenden Haftfestigkeit sicherzustellen. In den letzten Jahren ist der Integrationsgrad jedes Halbleiterchips gewöhnlich angestiegen, so dass der Chip dazu neigt, einen vergrößerten Oberflächenbereich zu haben, und die Verdrahtung dazu neigt, fein bzw. dünn und mehrschichtig zu werden. Andererseits neigt die Baugruppe, in der die Chips aufgenommen sind, dazu, miniaturisiert und dünner zu wer den, so dass ein Anbringen auf einer Leiterverdrahtungsplatte mit hoher Dichte durchgeführt werden kann. Die erhaltene dünne Baugruppe mit einem vergrößerten Oberflächenbereich bringt Probleme mit sich, nämlich eine geringe Beständigkeit gegenüber schnellen Temperaturwechseln und warmer Feuchtigkeit, und die Baugruppe wird wahrscheinlich bei dem Oberflächenmontageschritt zerbrechen, verglichen mit derjenigen des Standes der Technik.
  • Das US-Patent Nr. 5 411 921 beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten des Festhaltens eines Halbleiterwafers auf einem drehbaren bzw. erweiterbaren Band über ein beidseitiges Klebeband, des Trennens, des Halbleiterwafers in Halbleiterchips, so dass das beidseitige Klebeband in Bandabschnitte zusammen mit dem Halbleiterwafer geschnitten wird, das Expandieren des erweiterbaren Bands, um die Halbleiterchips voneinander zu trennen, des Entfernens des Halbleiterchips und des Bandabschnitts, der daran angesteckt bzw. angeheftet ist, von dem erweiterbaren Band, und des Verbindens des Halbleiterchips mit einer Rohchipfläche eines Führungsrahmens über den Bandabschnitt, der an den Halbleiterchip angeheftet ist.
  • Ein Klebefilm eines Polyimidharztyps mit einer ausgezeichneten Hitzebeständigkeit wurde zur Verwendung bei dem Verbinden von IC-Chips mit dem Führungsrahmen vorgeschlagen. Darüber hinaus wurde vorgeschlagen, eine Trennschicht mit einem Substratfilm und, daran ablösbar laminiert, ein solcher Klebstoff zum Verbinden von IC-Chips, wobei die Abtrennschicht gleichzeitig beim Abtrennen und Rohchipverbinden verwendet werden kann.
  • Die Verwendung des Polyimidklebstoffs bei der vorstehenden Abtrennschicht ist jedoch bezüglich des Substratfilms be grenzt anwendbar, da die solvente Komponente des Polyimidklebstoffs einen hohen Siedepunkt und eine hohe Polarität hat. Außerdem ist der vorstehende Substratfilm im allgemeinen so hart, dass die Ausdehnung davon nicht einfach ist. Somit ist es schwierig, den IC-Chip-Zwischenraum zu vergrößern mit dem Ergebnis, dass ein fehlerhafter Ablauf bei der Aufnahme von IC-Chips gelegentlich vorkommt.
  • Die vorliegende Erfindung wurde angesichts des vorstehenden Standes der Technik vorgenommen. Es ist ein Ziel der vorliegenden Erfindung, die Expansion der Schicht zum Abtrennen/Verbinden des Wafers, in der ein Polyimidklebstoff verwendet wird, zu erleichtern. Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, bei dem ein Zerbrechen von Baugruppen kaum auftritt.
  • Somit stellt die vorliegende Erfindung eine Schicht zum Abtrennen/Verbinden eines Wafers bzw. einer Halbleiterscheibe bereit mit:
    einer Schicht für einen Expansionsprozess, wobei die Schicht eine Weichfilm und eine darauf gebildete druckempfindliche Haft- bzw. Klebeschicht bzw. -lage umfasst und
    einer Polyimidbinde- bzw. verbundschicht mit einem Verarbeitungsfilm für ein Harz des Polyimidtyps, das aus einem Polyethylennaphthalatharz gebildet ist, und mit einer darauf gebildeten Polyimidhaftlage.
  • Die Erfindung stellt eine erstes Verfahren zum Herstellen einer Halbleitervorrichtung bereit, mit folgenden Schritten:
    Thermokompressionsverbinden eines Halbleiterwafers mit einer Polyimidhaftlage einer Schicht zum Abtrennen/Verbinden eines Wafers, die aus einer Schicht für einen Expansionsprozess besteht, wobei die Schicht einen Weichfilm und eine darauf gebildete druckempfindliche Haftlage umfasst, und aus einer Polyimidverbindungsschicht, die einen Verarbeitungsfilm für ein Harz des Polyimidtyps und eine darauf gebildete Polyimidhaftlage umfasst,
    Trennen des Halbleiterwafers in IC-Chips,
    Expandieren bzw. Erweitern der Schicht zum Abtrennen/Verbinden eines Wafers, um dadurch die IC-Chipabstände zu vergrößern,
    Ablösen von dem Verarbeitungsfilm für ein Harz des Polyimidtyps der IC-Chips mit der Polyimidhaftlage, die auf deren Rückseiten angeheftet ist, und
    Anordnen der IC-Chips auf einem Führungsrahmen auf eine Weise, dass die Polyimidhaftlage zwischen den IC-Chips und dem Führungsrahmen angeordnet ist, um dadurch die IC-Chips mit dem Führungsrahmen zu verbinden.
  • Gemäß einem weiteren Aspekt stellt die Erfindung ein zweites Verfahren zum Herstellen einer Halbleitervorrichtung bereit, mit folgenden Schritten:
    Thermokompressionsverbinden eines Halbleiterwafers mit einer Polyimidhaftlage einer Polyimidverbindungsschicht, die aufweist:
    einen Verarbeitungsfilm für ein Harz des Polyimidtyps und eine darauf gebildete Polyimidhaftlage,
    Anbringen einer Schicht für einen Expansionsprozess mit einem Weichfilm und einer darauf gebildeten druckempfindlichen Haftlage an die Polyimidverbindungsschicht auf eine solche Weise, dass die druckempfindliche Haftlage eine freie Oberfläche des Verarbeitungsfilms für ein Harz des Polyimidtyps der Polyimidverbindungsschicht kontaktiert,
    Trennen des Halbleiterwafers in IC-Chips,
    Expandieren bzw. Erweitern der Schicht für den Expansionsprozess, um die IC-Chipabstände zu vergrößern,
    Ablösen von dem Verarbeitungsfilm für ein Harz des Polyimidtyps der IC-Chips, auf deren Rückseiten die Polyimidhaftlage angeheftet ist, und
    Anordnen der IC-Chips auf einem Führungsrahmen, auf eine solche Weise, dass die Polyimidhaftlage zwischen den IC-Chips und dem Führungsrahmen angeordnet ist, um dadurch die IC-Chips mit dem Führungsrahmen zu verbinden.
  • Bei der vorliegenden Erfindung, wie diese vorstehend beschrieben ist, ist es bevorzugt, dass der Verarbeitungsfilm für das Harz des Polyimidtyps als ein einzelnes Element der Polyimidverbindungsschicht aus einem Harz mit einem Schmelzpunkt von 230° C oder höher gefertigt ist, vorzugsweise 250 bis 300° C. Der Verarbeitungsfilm für das Harz des Polyimidtyps hat vorzugsweise eine Oberflächenspannung von weniger als 40 dyn/cm. Insbesondere ist es bei der vorliegenden Erfindung bevorzugt, dass der Verarbeitungsfilm für das Harz des Polyimidfilms aus einem Polyethylennaphthalatharz gebildet ist.
  • Weiterhin ist es bei der vorliegenden Erfindung bevorzugt, dass die druckempfindliche Haftlage bzw. Klebeschicht einen Oberflächenbereich hat, der durch einen Waferabtrennringrahmen gehalten werden kann und dass die Polyimidklebeschicht einen Außendurchmesser aufweist, der kleiner ist als ein Innendurchmesser des Waferabtrennringrahmens.
  • Die vorliegende Erfindung wird unter Bezugnahme auf die beigefügte Zeichnung erläutert.
  • 1 zeigt eine Schnittansicht einer Schicht zum Abtrennen/Verbinden eines Wafers gemäß der vorliegenden Erfindung.
  • 2 zeigt den Zustand des Befestigens der Schicht zum Abtrennen/Verbinden eines Wafers mittels eines Ringrahmens.
  • 3 zeigt den Zustand, in dem die Polyimidverbindeschicht, an der ein Siliziumwafer angeheftet ist, gerade durch ein Thermokompressionsverbinden auf der Schicht für den Expansionsprozess befestigt wird.
  • 4 zeigt den Zustand des Trennens des Siliziumwafers.
  • 5 zeigt den Zustand des Aufnehmens der IC-Chips nach dem Expandieren der Schicht zum Abtrenne/Verbinden eines Wafers.
  • Die Schicht zum Abtrennen/Verbinden eines Wavers, das Verfahren zum Herstellen einer Halbleitervorrichtung, die Polyimidverbindungsschicht und der Verarbeitungsfilm für das Harz des Polyimidtyps gemäß der vorliegenden Erfindung werden nachfolgende detailliert beschrieben.
  • Gemäß 1 besteht die Schicht 10 zum Abtrennen/Verbinden des Wavers der vorliegenden Erfindung aus:
    einer Schicht für einen Expansionsprozess 8 mit einem Weichfilm 1 und einer darauf gebildeten druckempfindlichen Haftlage bzw. Klebeschicht 2, und
    der Polyimidverbindungsschicht 7, die einen Verarbeitungsfilm für ein Harz 3 des Polyimidtyps umfasst, das auf der druckempfindlichen Haftlage 2 gebildet ist, und eine darauf gebildete Polyimidhaftlage 4. Vor der Verwendung der Schicht 10 zum Abtrennen/Verbinden des Wafers der vorliegenden Erfindung kann ein Lösefilm auf die obere Oberfläche davon laminiert werden, um die druckempfindliche Haftlage 2 und die Polyimidhaftlage 4 zu schützen.
  • Die Konfiguration der Schicht zum Abtrennen/Verbinden des Wafers der vorliegenden Erfindung ist nicht ausdrücklich beschränkt und die Schicht zum Abtrennen/Verbinden des Wafers kann bspw. die Form eines Bands oder eines Etiketts haben.
  • Der Weichfilm 1 als ein Bestandteilelement der Schicht für einen Expansionsprozess 8 besteht aus einem Harzfilm, der nicht nur in Richtung der Länge, sondern auch in Richtung der Breite erweiterbar bzw. dehnbar ist. Obwohl verschiedene Harzfilme verfügbar sind, ist es bevorzugt, dass das Elastizitätsmodul davon nicht größer als 1,0 × 104 kg/cm2 ist, insbesondere in dem Bereich von 5,0 × 101 bis 5,0 × 103 kg/cm2.
  • Beispiele eines solchen Weichfilms 1 umfassen einen Film aus Polyethylen, Polyvinylchlorid, Polybuten, Polybutadien, Polyurethan, Polyester, Polyamid, Ethylen/Vinylacetatcopolymer, Ethylen/(meth)Acrylsäure-Copolymer, Ethylen/Me thyl(meth)Acrylatcopolymer, Ethylen/Ethyl(meth)Acrylatcopolymer oder dergleichen. Der Weichfilm 1 kann auch ein Laminat von zumindest zwei Filmen sein, die aus den vorstehenden ausgewählt sind. Die Dicke des Weichfilms 1 reicht im allgemeinen von etwa 10 bis 300 μm, vorzugsweise von etwas 50 bis 200μm.
  • Die druckempfindliche Haftlage 2 als ein Bestandteilelement der Schicht für einen Expansionsprozess 8 hält den Verarbeitungsfilm für das Harz 3 des Polyimidtyps, um an dem Weichfilm 1 während der Abtrenn- und Aufnahmeschritte zu haften. Durch Einstellen der Oberflächenbereiche des Bearbeitungsfilms für das Harz 3 des Polyimidtyps und dadurch, dass die Polyimidhaftlage 4 kleiner als der Innendurchmesser des Ringrahmens ist, ist es möglich, den Ringrahmen auf der druckempfindlichen Haftlage 2 lösbar zu halten.
  • Die druckempfindliche Haftlage 2 kann aus verschiedenen herkömmlichen druckempfindlichen Klebstoffen bestehen, wie bspw. Acryl, Gummi, Polyurethan, Silikon und Polyesterklebstoffe. Unter diesen ist der Acrylklebstoff bspw. angesichts der Tatsache bevorzugt, dass die Kontrolle der Klebeeigenschaften einfach ist.
  • Der druckempfindliche Acrylklebstoff umfasst ein Acrylcopolymer als eine Hauptkomponente.
  • Das Acrylcopolymer wird im allgemeinen durch Copolymerisieren eines (meth)Acrylestermonomers mit einer Alkylgruppe von 1 bis 18 Kohlenstoffatomen als ein Hauptmonomer erhalten, mit einem Monomer mit einer funktionellen Gruppe, wie bspw. Hydroxyl, Carboxyl oder Amino oder einem anderen copolymerisierbaren Monomer.
  • Obwohl das Molekulargewicht des Acrylcopolymers nicht ausdrücklich eingeschränkt ist, reicht das durchschnittliche Molekulargewicht davon im allgemeinen von 1,0 × 105 bis 1,0 × 106, vorzugsweise von 4,0 × 105 bis 8,0 × 105.
  • Der Klebstoff und die Haftkräfte des druckempfindlichen Acrylklebstoffs mit einer funktionellen Gruppe können durch Hinzufügen eines geeigneten Vernetzungsmittels kontrolliert werden. Das Vernetzungsmittel kann bspw. eine mehrwertige Isocyanatverbindung, eine mehrwertige Epoxyverbindung, eine mehrwertige Aziridinverbindung, eine Metallchelatverbindung oder dergleichen sein.
  • Die vorstehende Komponente des druckempfindlichen Klebstoffs kann einzeln verwendet werden oder die Kombination von zwei oder mehr Komponenten. Darüber hinaus können Additive, wie bspw. ein Klebrigmacher und ein Füllmittel, dem druckempfindlichen Klebstoff hinzugefügt werden.
  • Die Dicke der druckempfindlichen Haftlage 2 liegt vorzugsweise im Bereich von 1 bis 50μm, insbesondere von 5 bis 30μm.
  • Der Verarbeitungsfilm für das Harz 3 des Polyimidtyps als ein Bestandteilelement der Polyimidverbindungsschicht 7 ist vorzugsweise aus einem wärmebeständigen Harz gefertigt. Der Schmelzpunkt des vorstehenden Harzes liegt vorzugsweise bei zumindest 230° C, noch bevorzugter 250 bis 300° C und weiter bevorzugt bei 260 bis 280° C. Die Oberflächenspannung des Verarbeitungsfilms für das Harz 3 des Polyimidtyps ist vorzugsweise weniger als 40 dyn/cm, insbesondere 30 bis 40 dyn/cm. Es ist erwünscht, dass die nachfolgend beschriebene Polyimidhaftlage 4 auf der Oberfläche mit der vorstehenden Oberflächenspannung gebildet wird. Die Einstellung der Oberflächenspannung auf 30 bis 40 dyn/cm sichert eine aus gezeichnete Übertragbarkeit der Polyimidhaftlage 4 von dem Verarbeitungsfilm für das Harz 3 des Polyimidtyps und eine ausgezeichnete Chipbeibehaltung bzw. -lauf zeit bei der Verwendung beim Abtrennen.
  • Der Verarbeitungsfilm für das Harz 3 des Polyimidtyps ist ein Film aus Polyethylennaphthalat.
  • Die Dicke des Verarbeitungsfilms für das Harz 3 des Polyimidtyps reicht im allgemeinen von 10 bis 300 μm, vorzugsweise von 16 bis 100 μm, abhängig von dem Typ des Materials davon. Um den vorstehenden Oberflächenspannungswert zu realisieren, ist es bevorzugt, eine Seite des Verarbeitungsfilms für das Harz 3 des Polyimidtyps einer Trenn- bzw. Lösebehandlung auszusetzen und die Polyimidhaftlage 4 auf der Oberfläche anzuordnen, die der Lösebehandlung ausgesetzt war.
  • Das vorstehende Löse bzw. Trennmittel, das bei der Lösebehandlung verwendet wird, ist bspw. ein Alkyd, ein Silikon, ein fluoriertes Trennmittel, ein ungesättigter Polyester, ein Polyolefin oder Wachstrennmittel. Von diesen sind die Alkyd, Silikon und die fluorierten Trennmittel bevorzugt, da diese eine überragende Wärmebeständigkeit haben. Das Alkydtrennmittel ist insbesondere bevorzugt, da dessen Haftkraft an den Verarbeitungsfilm für das Harz des Polyimidfilms als ein Substrat sehr hoch ist und die Einstellung der Oberflächenspannung einfach ist.
  • Bei der Lösebehandlung der Oberfläche des Verarbeitungsfilms für das Harz 3 des Polyimidfilms mit der Verwendung des vorstehenden Trennmittels wird das Trennmittel, so wie es ist, ohne die Verwendung eines Lösungsmittels oder nach dem Verdünnen mit einem Lösungsmittel oder nach dem Emulgieren, mittels einer Gravurstreichmaschine, einer Mayor- Streichmaschine, einer Luftmesserstreichmaschine, einer Walzenstreichmaschine oder dergleichen aufgetragen und bei einer gewöhnlichen Temperatur oder erhöhten Temperatur oder mit einer Elektrodenstrahlbestrahlung ausgehärtet. Alternativ dazu kann ein Laminat durch die Verwendung eines Nasskaschierens oder Trockenkaschierens, eines Heißschmelz-Kaschierens, eines Extrusionskaschierens oder einer Koextrusionstechnik gebildet werden.
  • Die Verwendung des vorstehenden Verarbeitungsfilms für das Harz 3 des Polyimidtyps verhindert den direkten Kontakt. der nachfolgend beschriebenen Polyimidhaftlage 4 mit der druckempfindlichen Haftlage 2, so dass eine Komponentenmigration dazwischen verhindert werden kann, um dadurch ein Baugruppenzerbrechen in der Halbleitervorrichtung als eine endgültiges Produkt zu verringern.
  • Das Harz des Polyimidtyps, das in der Polyimidhaftschicht 4 als ein Bestandteilelement der Polyimidverbindungsschicht 7 verwendet wird, umfasst ein Polyimidharz selbst und einen Vorläufer eines Polyimidharzes. Das Polyimidharz hat eine Imidbindung an seiner Seitenkette oder Hauptkette. Der Vorläufer des Polyimidharzes ist jener, der das vorstehende Polyimidharz bei der endgültigen Bindestufe gibt. Beispiele eines solchen Harzes des Polyimidtyps umfassen ein Polyimidharz, ein Polyisoimidharz, ein Maleimidharz, ein Bismaleimidharz, ein Polyamid-Imidharz, ein Polyether-Imidharz und ein Polyimid-Isoindoloquinazolinedionimidharz. Diese Harze können entweder einzeln oder in Kombination verwendet werden. Von diesen ist ein Harz des Polyimidtyps besonders bevorzugt.
  • Das Molekulargewicht des Harzes des Polyimidtyps liegt vorzugsweise in dem Bereich von 10.000 bis 1.000.000, insbesondere von 50.000 bis 100.000.
  • Ein thermoplastisches Harz des Polyimidtyps hat keine reaktive funktionelle Gruppe und ein wärmehärtbares Harz des Polyimidtyps, das eine Imidationsreaktion beim Erhitzen durchläuft, sind verfügbar und können beide bei der vorliegenden Erfindung verwendet werden. Bei der Verwendung des wärmehärtbaren Harzes des Polyimidtyps wird eine temporäre Bindung zunächst mit der Verwendung des Harzes in einer halbgehärteten bzw. halbvulkanisierten Stufe (allgemein als "B"-Stufe bezeichnet) bewirkt und dann wird ein thermisches Aushärten durchgeführt, um damit die Haftlage in ein Polyimid umzuwandeln. Damit ist der Verbindungsschritt abgeschlossen.
  • Der Polyimidklebstoff kann ein weiteres Polymer oder Oligomer oder eine Verbindung mit einem niedrigen Molekulargewicht zusätzlich zu dem Harz des Polyimidtyps umfassen. Beispiele von solchen Additiven umfassen verschiedene Polymere und Oligomere, wie bspw. Epoxidharz, Amid, Urethan, Amidsäure, Acryl- und Siliconharze und stickstoffhaltige organische Verbindung, wie bspw. Triethanolamin und α, ώ-bis (3-Amino-Propyl)Polyethylenglycoläther.
  • Ein Lösungsmittel, das die vorstehenden Komponenten gleichmäßig auflösen oder dispergieren kann, kann bei der Vorbereitung einer Verbindung bzw. Zusammensetzung des Polyimidklebstoffs verwendet werden. Dieses Lösungsmittel ist nicht ausdrücklich begrenzt, solange es gleichmäßig die vorstehenden Materialien auflösen oder dispergieren kann, und Beispiele von solchen Lösungsmitteln umfassen Dimethylformamid, Dimethylazetamid, N-Methylpyrrolidon, Dimethylsulfoxid, Diethylenglykol, Diethyläther, Toluen, Benzol bzw. Benzen, Xylen, Mehtylethylketon, Tetrahydrofuran, Ethylcellosolve, Dioxan, Cyclopentanon und Cyclohexanon.
  • Diese können entweder einzeln oder in Kombination verwendet werden.
  • Die Dicke der Polyimidhaftlage 4 liegt vorzugsweise in etwa bei 1 bis 50 μm, insbesondere bei etwa 5 bis 20 μm.
  • Die Schicht 10 zum Abtrennen/Verbinden eines Wafers der vorliegenden Erfindung umfasst die Schicht für einen Expansionsprozess 8 und daran befestigt die Polyimidverbindungsschicht 7. Konkret wird die Schicht 10 zum Abtrennen/Verbinden eines Wafers durch Stapeln des Weichfilms 1, der druckempfindlichen Haftlage 2, des Verarbeitungsfilms für das Harz 3 des Polyimidtyps und der Polyimidhaftlage 4 aufeinander in dieser Reihenfolge erreicht. Ebenfalls kann die Schicht 10 zum Abtrennen/Verbinden eines Wafers durch getrenntes Präparieren eines Laminates (Schicht für einen Expansionsprozess 8) des Weichfilms 1 und der druckempfindlichen Haftlage 2 und eines Laminats (Polyimidverbindungsschicht 7) des Verarbeitungsfilms für das Harz 3 des Polyimidtyps und der Polyimidhaftlage 4 und dann durch Stapeln der Laminate aufeinander hergestellt werden.
  • Bei der Schicht 10 zum Abtrennen/Verbinden eines Wafers der vorliegenden Erfindung ist es bevorzugt, dass der Oberflächenbereich der druckempfindlichen Haftlage 2 größer als derjenige des Verarbeitungsfilms für das Harz 3 des Polyimidtyps gemacht werden kann, um dadurch einen Teil der druckempfindlichen Haftlage 2, wie in 1 gezeigt ist, freizulegen. Der freigelegte Teil der druckempfindlichen Haftlage 2 wird verwendet, um den Ringrahmen 5 zum Befestigen der Schicht 10 zum Zeitpunkt des Abtrennens zu verbinden, wie in 2 gezeigt ist.
  • Das heißt, dass bei der Schicht 10 zum Abtrennen/Verbinden eines Wafers der vorliegenden Erfindung es bevorzugt ist, dass die druckempfindliche Haftlage 2 einen Oberflächenbereich hat, der durch einen Waferabtrennringrahmen 5 gehalten werden kann, und die Polyimidhaftlage 4 einen Außendurchmesser hat, der kleiner ist als ein Innendurchmesser des Waferabtrennringrahmens 5.
  • Bei dieser Schicht 10 zum Abtrennen/Verbinden eines Wafers ist der Außendurchmesser des Verarbeitungsfilms für das Harz 3 des Polyimidtyps identisch mit dem oder größer als der Außendurchmesser der Polyimidhaftlage 4 und ist kleiner als der Innendurchmesser des Ringrahmens.
  • Ein Wafer kann bei einer Haftkraft von vorzugsweise zumindest 100 g/25 mm und noch bevorzugter bei zumindest 400 g/25 mm auf der Schicht zum Abtrennen/Verbinden eines Wafers der vorliegenden Erfindung bei einem Thermokompressionsverbinden verbunden werden, was bei etwa 100 bis 300°C durchgeführt wird, vorzugsweise bei etwa 120 bis 150°C unter einem Druck von etwa 1 bis 10 kg/cm2, vorzugsweise von etwa 1 bis 4 kg/cm2.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung wird nachfolgend beschrieben.
  • Bei dem ersten Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung wird anfänglich die Verbindungsschicht 10 auf einer Abtrennvorrichtung mittels des Ringrahmens 5 befestigt und es wird ein Thermokompressionsverbinden auf einer Seite eines Siliziumwafers 6 durchgeführt an der Polyimidhaftlage 4 der Verbindungsschicht 10. Das Thermokompressionsverbinden wird unter den vorstehenden Bedingungen durchgeführt. Nachfolgend wird der vorstehende Siliziumwafer 6 in IC-Chips durch die Verwendung eines Schneidmittels geschnitten, wie bspw. einer Trennsäge (siehe 4). Die Schneidtiefe wird durch Berücksichtigung der Dicke des Siliziumwafers 6, der Polyimidhaftlage 4, des Verarbeitungsfilms für das Harz 3 des Polyimidtyps und der Sägenabnutzung bestimmt.
  • Danach wird die Verbindungsschicht 10 ausgedehnt, so dass die IC-Chipabstände vergrößert werden, um dadurch das Aufnehmen der IC-Chips zu vereinfachen, wie in 5 gezeigt ist. Das Aufnehmen der IC-Chips ermöglicht ein Ablösen von dem Verarbeitungsfilm für das Harz 3 des Polyimidtyps der IC-Chips in dem Zustand, in dem die geschnittene Polyimidhaftlage an deren Rückseiten haftet. Das heißt, die Haftkraft zwischen den IC-Chips und der Polyimidhaftlage ist größer als diejenige zwischen der Polyimidhaftlage und dem Verarbeitungsfilm für das Harz des Polyimidtyps, so dass die IC-Chips in dem Zustand abgelöst werden können, in dem die Polyimidhaftlage an einer von deren Seiten von dem Verarbeitungsfilm für das Harz des Polyimidtyps haften.
  • Bei dem zweiten Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden eine Polyimidverbindungsschicht 7, die einen wärmebeständigen Verarbeitungsfilm für das Harz 3 des Polyimidtyps und daran gebildet eine Polyimidhaftlage 4 aufweist, und eine Schicht für einen Expansionsprozess 8, die einen Weichfilm 1 und daran gebildet eine druckempfindliche Haftlage 2 aufweist, getrennt bereitgestellt. Nachfolgend wird unter Bezugnahme auf 3 ein Thermokompressionsverbinden eines Siliziumwafers 6 an der Polyimidhaftlage 4 der Polyimidverbindungsschicht 7 durchgeführt. Das Thermokompressionsverbinden wird unter den vorstehenden Bedingungen durchgeführt. Nachfolgend wird der Verarbeitungsfilm für das Harz 3 des Polyimidtyps der Polyimidverbindungsschicht 7, die durch ein Thermokompressionsverbinden zu dem Siliziumwafer 6 angefügt wird, auf der Schicht für einen Expansionsprozess 8 befes tigt, und diese werden mittels des Ringrahmens 5 befestigt. Der resultierende Aufbau wird denselben Abtrenn-, Expansions- und Aufnahmeschritten wie bei dem vorstehenden ersten Verfahren unterzogen.
  • Die resultierenden IC-Chips, an denen die Polyimidhaftlage angeheftet ist, werden auf einem Führungsrahmen auf eine solche Weise angeordnet, dass die Polyimidhaftlage zwischen den IC-Chips und dem Führungsrahmen angeordnet ist. Vor oder unmittelbar nach dem Anordnen der IC-Chips wird der Führungsrahmen bei im allgemeinen 100 bis 300°C und bevorzugt bei 150 bis 250°C für einen Zeitraum von im allgemeinen 1 Sekunde bis 60 Minuten und vorzugsweise 1 Sekunde bis 1 Minute erwärmt. Dieses Erwärmen schmelzt oder härtet das Harz des Polyimidtyps mit dem Ergebnis, dass die IC-Chips fest mit dem Führungsrahmen verbunden werden können.
  • Die Verbindungsschicht der vorliegenden Erfindung kann nicht nur wie vorstehend erläutert verwendet werden, sondern auch beim Verbinden einer Halbleiterverbindung, eines Glases, einer Keramik, eines Metalls usw.
  • Bei der vorliegenden Erfindung kann die Schicht zum Abtrennen/Verbinden eines Wafers, die die Polyimidhaftlage umfasst, einfach ausgedehnt werden. Die vorliegende Erfindung stellt eine Schicht zum Abtrennen/Verbinden eines Wafers bereit, die als ein Abtrennband zum Zeitpunkt des Abtrennens verwendet werden kann, kann als ein Klebstoff auf der Rückseite eines Wafers angebracht werden, sichert eine hohe Haftkraft bei dem Verbinden von bspw. dem Führungsrahmen und ist mit der Polyimidhaftlage bereitgestellt ist, die eine ausgezeichnete Wärmebeständigkeit und eine ausgezeichnete Alterungsbeständigkeit nach der Chipmontage davon zeigt. Außerdem ermöglicht die vorliegende Erfindung die Verringerung eines Materialverlustes bei der Verwendung des Polyimidklebstoffs und ermöglicht die Bildung einer Haftlage mit gleichmäßiger Dicke. Darüber hinaus kann die thermische und mechanische Beschädigung, die der Wafer möglicherweise erleiden wird, bei der Übertragung der Polyimidhaftlage auf den Wafer verhindert werden. Außerdem stellt die vorliegende Erfindung eine Polyimidverbindungsschicht und einen Verarbeitungsfilm für ein Harz des Polyimidtyps bereit, die geeignet bei der vorstehenden Schicht zum Verbinden eines Wafers und dem Verfahren zum Herstellen einer Halbleitervorrichtung verwendet werden können. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung bereit, bei der ein Baugruppenzerbrechen kaum auftritt.
  • Beispiele
  • Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die folgenden Beispiele weiter erläutert, die in keiner Weise den Bereich der Erfindung einschränken.
  • Bei den folgenden Beispielen und vergleichenden Beispielen werden das "Expansionsverhältnis", "Anteil an zerbrochenen Baugruppen", "Menge der verstreuten Chips" und "Chipabziehfestigkeit" auf die folgende Weise ausgewertet.
  • Expansionsverhältnis:
  • Ein 4-Zoll-Siliziumwafer wurde an der Polyimidklebstoffoberfläche einer Schicht zum Abtrennen/Verbinden eines Wafers durch ein Thermokompressionsverbinden (140°C, 2,0 kg/cm2) befestigt, und ein Ringrahmen wurde auf der druckempfindlichen Haftlage der Schicht zum Abtrennen/Verbinden eines Wafers befestigt. Dann wurde ein Vollschnittabtrennen bei einer Tiefe des Verarbeitungsfilms für das Harz des Polyimidtyps der Schicht zum Abtrennen/Verbinden eines Wafers gemäß dem allgemeinen Vorgehen durchgeführt, um dadurch ein Aufspalten in 10 mm × 10 mm IC-Chips zu bewirken, und der Außendurchmesser des aufgeteilten Wafers (Querrichtung = X, Längsrichtung = Y) wurde gemessen.
  • Danach wurde ein Ausdehnen bzw. eine Expansion durch Ziehen bis zu einer Expansionslänge von 17 mm durchgeführt, so dass der Wafer (IC-Chip-Abstand) ausgedehnt wurde. Der Außendurchmesser des ausgedehnten Wafers wurde gemessen und das Verhältnis der Expansion des Außendurchmessers des Wafers durch die Expansion wurde durch die folgende Gleichung berechnet:
    Figure 00190001
  • Anteil an zerbrochenen Baugruppen:
  • Chips werden zum Abtrennen/Verbinden des Wafers nach dem Abtrennen aufgenommen und auf einem Führungsrahmen angebracht. Ein Verbinden wurde durchgeführt und ein Hochdruckabdichten wurde mit der Verwendung eines vorgewählten Formharzes (Epoxidharz des Biphenyltyps) bewirkt. Dieses Harz wurde durch Erhitzen bei 175°C für 6 Stunden ausgehärtet, so dass Baugruppen vervollständigt waren. Die Baugruppen durften bei einer 85°C × 85 % RH-Atmosphäre für 168 Stunden stehenbleiben. Danach wurde ein Dampfphasenlöten (VPS, Dauer: 1 min) bei 250°C drei mal durchgeführt und es wurde durch eine akustische Abtast-Tomographie (SAT) untersucht, ob das Abdichtharz gebrochen war oder nicht. Das Verhältnis der Anzahl der zerbrochenen Exemplare zu der Summe der Eingabetestexemplare wurde bestimmt und als "Anteil an zerbrochenen Baugruppen" ausgedrückt.
  • Menge der verstreuten Chips:
  • Die Anzahl an verstreuten Chips (einschließlich ungleichmäßiger Stücke bei umfänglichen Teilen) wurde nach dem Abtrennen in jede Chipgröße gezählt.
  • Chipabziehfestigkeit:
  • Nach dem Abtrennen des Wafers, der an der Schicht zum Abtrennen/Verbinden haftet, in jede Chipgröße wurde die Schicht für den Expansionsprozess der Schicht zum Abtrennen/Verbinden auf einer 10 mm dicken Glasplatte mittels einer zweiseitig beschichteten druckempfindlichen Haftschicht befestigt. Eine Schablone wurde an einer abgetrennten Chipoberfläche mit einem Sofortklebstoff befestigt. Eine Nylonschleife wurde an ein Kreuzkopfteil eines Instron-Models Nr. 4204 Universaltester (hergestellt von Instron Corporation) befestigt und mit einem hakenförmigen Teil der vorstehenden Schablone verbunden bzw. verriegelt. Dann wurde der Tester bei einer Kreuzkopfgeschwindigkeit von 500 mm/min betrieben, um dadurch ein vertikales Ablösen zu bewirken. Die maximal angewandte Kraft wurde bestimmt und als "Chipabziehfestigkeit" ausgedrückt.
  • Beispiel 1
  • Ein Polyvinylchlorid-Weichfilm (100 μm dick), der sowohl in der Richtung der Länge als auch der Richtung der Breite als ein Weichfilm ausdehnbar ist, wurde mit einem druckempfindlichen Acrylklebstoff (Festanteil Überzugdicke: 10 μm) überzogen, um eine druckempfindliche Haftlage bereitzustellen, wodurch eine Schicht für einen Expansionsprozess erhalten wurde. Separat wurde die behandelte Oberfläche eines Polyethylennaphtalat-Films, der mit einem Alkyd-Trennmittel behandelt ist (Dicke: 25 μm, Schmelzpunkt: 272°C, Oberflächenspannung: 34 dyn/cm) mit einer Lösung eines thermoplastischen Polyimidklebstoffs in Cyklohexanon (Überzugdicke: 10 μm) überzogen und getrocknet (140°C, 3 min), wodurch eine Polyimidverbindungsschicht erhalten wurde. Die Polyimidverbindungsschicht wurde auf die Schicht für einen Expansionsprozess auf eine solche Weise laminiert, dass die unbehandelte Oberfläche des Polyethylennaphtalat-Films die druckempfindliche Haftlage kontaktierte. Ein Stanzen wurde durchgeführt, so dass die Schicht für den Expansionsprozess und die Polyimidverbindungsschicht in konzentrischen Kreisen von 207 mm bzw. 120 mm im Durchmesser gebildet wurden. Somit wurde eine Schicht zum Abtrennen/Verbinden eines Wafers erhalten. Ein Siliziumwafer wurde an der Verbindungsschicht durch ein Thermokompressionsverbinden (140°C, 30 Sekunden) befestigt und durch einen Ringrahmen gesichert. Dann wurden die Schritte des Abtrennens, Expandierens und IC-Formens gemäß der allgemeinen Vorgehensweise durchgeführt. Bei dem Schritt des Abtrennens trat kein Verstreuen von IC-Chips auf.
  • Danach wurden das Expansionsverhältnis, der Anteil an zerbrochenen Baugruppen, die Menge von verstreuten Chips und die Chipabziehfestigkeit auf die vorstehende Weise gemessen. Die Ergebnisse sind in Tabelle 1 aufgeführt.
  • Beispiel 2
  • Dieselbe Vorgehensweise wie in Beispiel 1 wurde wiederholt, außer dass ein Ethylen/Vinylacetat-Copolymerfilm (100 μm dick), der sowohl in der Richtung der Länge als auch der Richtung der Breite ausdehnbar ist, als der Weichfilm verwendet. Die Ergebnisse sind in Tabelle 1 aufgeführt.
  • Beispiel 3
  • Dieselbe Vorgehensweise wie in Beispiel 1 wurde wiederholt, außer dass ein Polyethylennaphtalatfilm, der mit einem Silikontrennmittel (Dicke: 25 μm, Schmelzpunkt: 272°C, Oberflächenspannung: 30 dyn/cm) behandelt ist, anstelle des Polyethylennaphtalatfilms verwendet wurde, der mit einem Alkyd-Trennmittel (Dicke: 25 μm, Schmelzpunkt: 272°C, Oberflächenspannung: 34 dyn/cm) behandelt war. Die Ergebnisse sind in Tabelle 1 aufgeführt.
  • Beispiel 4
  • Die in Beispiel 1 verwendete Polyimidverbindungsschicht wurde in einen Kreis mit einem Durchmesser von 120 mm gestanzt, und ein 4-Zoll-Siliziumwafer wurde an der vorstehenden Polyimidverbindungsschicht durch ein Thermokompressionsverbinden (140°C, 2,0 kg/cm2) auf eine solche Weise befestigt, dass die Rückseite des Siliziumwafers die Haftoberfläche der Polyimidverbindungsschicht kontaktierte. Auf diese Weise wurde ein Wafer, der mit einer Verbindungsschicht versehen ist, erreicht.
  • Separat wurde die Schicht für den Expansionsprozess, die in Beispiel 1 verwendet wurde, in einen Kreis mit einem Durchmesser von 207 mm gestanzt und mit der Polyethylennaphtalatfilmfläche der vorstehenen Polyimidverbindungsschicht verbunden, an der der Siliziumwafer geheftet ist.
  • Danach wurde das resultierende Laminat durch einen Ringrahmen befestigt, und die Schritte des Abtrennens, Expandierens und IC-Formens wurden gemäß der allgemeinen Vorgehensweise durchgeführt. Bei dem Schritt des Abtrennens trat kein verstreuen von IC-Chips auf.
  • Anschließend wurden das Expansionsverhältnis, der Anteil an zerbrochenen Baugruppen, die Menge von verstreuten Chips und die Chipabziehfestigkeit auf die vorstehenden Weisen gemessen. Die Ergebnisse sind in Tabelle 1 aufgeführt.
  • Vergleichendes Beispiel 1
  • Die behandelte Oberfläche des Polyethylenterephtalatfilms, der mit einem Silikontrennmittel behandelt war (Handelsname: SP PET3811, hergestellt von Lintec Corporation) wurde mit einem Lösungsmittel eines thermoplastischen Polyimidklebstoffs in Cyclohexanon (Überzugdicke: 10 μm) überzogen und getrocknet (140°C, 2 min). Das resultierende Laminat wurde so gestanzt, dass eine Polyimidverbindungsschicht mit der Form eines Kreises mit einem Durchmesser von 120 mm erreicht wurde. Nachfolgend wurde ein 4-Zoll-Siliziumwafer an die vorstehende Verbindungsschicht durch ein Thermokompressionsverbinden (140°C, 2,0 kg/cm2) auf eine solche Weise befestigt, dass die Rückseite des Siliziumwafers die Haftoberfläche der Polyimidverbindungsschicht kontaktierte. Somit wurde ein Wafer, der mit einer Verbindungsschicht versehen ist, erhalten.
  • Der Polyethylenterephtalatfilm, der mit dem Trennmittel behandelt war, wurde von dem vorstehenden Wafer abgezogen, der mit der Verbindungsschicht versehen war, wodurch ein klebstoffüberzogener Wafer erhalten wurde. Dieser klebstoffüberzogene Wafer wurde an eine Schicht für einen Expansionsprozess mit einem Durchmesser von 207 mm geheftet, der einen Polyvinylchlorid-Weichfilm (100 μm dick) aufweist, der an einer Seite mit einem druckempfindlichen Acrylklebstoff (Überzugdicke: 10 μm) auf eine solche Weise überzogen ist, dass der Polyimidklebstoff den druckempfindlichen Acrylklebstoff kontaktierte und dabei durch einen Ringrahmen fixiert war. Das erhaltene Produkt wurde abgetrennt und gemäß der allgemeinen Vorgehensweise ausgedehnt. Bei dem Schritt des Abtrennens trat kein Verstreuen von IC-Chips auf. Alle diese Eingabetestexemplare litten jedoch an einem Baugruppenzerbrechen.
  • Vergleichendes Beispiel 2
  • Ein Polyvinylchlorid-Weichfilm (100 μm dick) wurde mit einer Lösung eines thermoplastischen Polyimidklebstoffs in Cyclohexanon überzogen und getrocknet (140°C, 2 min). Bei dem Trocknen erlitt der Polyvinylchlorid-Weichfilm eine thermische Verformung. Selbst wenn ein Vakuumtrocknen durchgeführt wurde, erlitt der Polyvinylchlorid-Weichfilm ein Anschwellen und Verformen. Somit konnte eine Schicht zum Abtrennen/Verbinden eines Wafers nicht erhalten werden. Tabelle 1
    Figure 00240001

Claims (10)

  1. Schicht (10) zum Abtrennen/Verbinden eines Wafers bzw. einer Halbleiterscheibe mit: einer Schicht für einen Expansionsprozess (8), wobei die Schicht einen Weichfilm (1) und eine darauf gebildete druckempfindliche Haft- bzw. Klebeschicht bzw. -lage (2) umfasst, und einer Polyimidbinde- bzw. -verbundschicht (7) mit einem Verarbeitungsfilm für ein Harz (3) des Polyimidtyps, das aus einem Polyethylennaphtalatharz gebildet ist, und mit einer darauf gebildeten Polyimidhaftlage (4).
  2. Schicht zum Abtrennen/Verbinden eines Wafers nach Anspruch 1, bei der der Verarbeitungsfilm für ein Harz des Polyimidtyps aus einem Harz gefertigt ist mit einem Schmelzpunkt von 230°C oder höher.
  3. Schicht zum Abtrennen/Verbinden eines Wafers nach Anspruch 1 oder 2, bei der der Verarbeitungsfilm für ein Harz des Polyimidtyps eine Oberflächenspannung von weniger als 40 dyn/cm hat.
  4. Schicht zum Abtrennen/Verbinden eines Wafers nach einem der vorstehenden Ansprüche, bei der die druckempfindliche Haftlage ausgelegt ist, um von einem Waferabtrennringrahmen haltbar zu sein und die druckempfindliche Haftlage einen Oberflächenbereich hat, der größer ist als der Oberflächenbereich des Verarbeitungsfilms für eine Harzlage des Polyimidtyps.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung mit folgenden Schritten: Thermokompressionsverbinden eines Halbleiterwafers (6) mit einer Polyimidhaftlage (4) einer Schicht (10) zum Abtrennen/Verbinden eines Wafers, die besteht aus: einer Schicht für einen Expansionsprozess (8), wobei die Schicht einen Weichfilm (1) und eine darauf gebildete druckempfindliche Haftlage (2) umfasst, und aus einer Polyimidverbindungsschicht (7), die einen Verarbeitungsfilm für ein Harz (3) des Polyimidtyps und eine darauf gebildete Polyimidhaftlage (4) umfasst, Trennen des Halbleiterwafers in IC-Chips, Expandieren bzw. Erweitern der Schicht zum Abtrennen/Verbinden eines Wafers, um dadurch IC-Chipabstände zu vergrößern, Ablösen von dem Verarbeitungsfilm für ein Harz (3) des Polyimidtyps der IC-Chips mit der Polyimidhaftlage (4), die auf deren Rückseiten angeheftet ist, und Anordnen der IC-Chips auf einem Führungsrahmen auf eine Weise, dass die Polyimidhaftlage (4) zwischen den IC-Chips und dem Führungsrahmen angeordnet ist, um dadurch die IC-Chips mit dem Führungsrahmen zu verbinden.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung mit folgenden Schritten: Thermokompressionsverbinden eines Halbleiterwafers (6) mit einer Polyimidhaftlage (4) einer Polyimidverbindungsschicht (7), die einen Verarbeitungsfilm für ein Harz (3) des Polyimidtyps und die darauf gebildete Polyimidhaftlage (4) umfasst, Anbringen einer Schicht für einen Expansionsprozess (8) mit einem Weichfilm (1) und einer darauf gebildeten druckempfindlichen Haftlage (2) an die Polyimidverbindungsschicht (7) auf eine solche Weise, dass die druckempfindliche Haftlage (2) eine freie Oberfläche des Verarbeitungsfilms für ein Harz (3) des Polyimidtyps der Polyimidverbindungsschicht (7) kontaktiert, Trennen des Halbleiterwafers in IC-Chips, Expandieren bzw. Erweitern der Schicht für den Expansionsprozess (8), um IC-Chipabstände zu vergrößern, Ablösen von dem Verarbeitungsfilm für ein Harz (3) des Polyimidtyps der IC-Chips, auf deren Rückseiten die Polyimidhaftlage (4) angeheftet ist, und Anordnen der IC-Chips auf einem Führungsrahmen auf eine solche Weise, dass die Polyimidhaftlage (4) zwischen den IC-Chips und dem Führungsrahmen angeordnet ist, um dadurch die IC-Chips mit dem Führungsrahmen zu verbinden.
  7. Verfahren nach Anspruch 5 oder 6, bei dem der Verarbeitungsfilm für ein Harz des Polyimidtyps aus einem Harz mit einem Schmelzpunkt von 230°C oder höher gefertigt ist.
  8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem Verarbeitungsfilm für ein Harz des Polyimidtyps eine Oberflächenspannung von weniger als 40 dyn/cm hat.
  9. Verfahren nach einem der Ansprüche 5 bis 8, bei dem der Verarbeitungsfilm für ein Harz des Polyimidtyps aus einem Polyethylennaphtalatharz gefertigt ist.
  10. Verfahren nach einem der Ansprüche 5 bis 9, bei dem die druckempfindliche Haftschicht ein Oberflächengebiet hat, dass durch einen Waferabtrennringrahmen haltbar ist und die Polyimidhaftlage einen Außendurchmesser hat, der kleiner ist als ein Innendurchmesser des Waferabtrennringrahmens.
DE69732872T 1996-01-22 1997-01-21 Schicht zum Abtrennen von Halbleiterscheiben bzw. zum Kontaktverbinden und Verfahren zum Herstellen eines Halbeiterbauelements Expired - Fee Related DE69732872T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP804996 1996-01-22
JP804996 1996-01-22

Publications (2)

Publication Number Publication Date
DE69732872D1 DE69732872D1 (de) 2005-05-04
DE69732872T2 true DE69732872T2 (de) 2005-08-18

Family

ID=11682487

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69732872T Expired - Fee Related DE69732872T2 (de) 1996-01-22 1997-01-21 Schicht zum Abtrennen von Halbleiterscheiben bzw. zum Kontaktverbinden und Verfahren zum Herstellen eines Halbeiterbauelements

Country Status (7)

Country Link
US (1) US5882956A (de)
EP (1) EP0786802B1 (de)
KR (1) KR100447014B1 (de)
DE (1) DE69732872T2 (de)
MY (1) MY118036A (de)
SG (1) SG54459A1 (de)
TW (1) TW327250B (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
JP3339572B2 (ja) * 1999-10-04 2002-10-28 日本電気株式会社 半導体装置及びその製造方法
US6723620B1 (en) * 1999-11-24 2004-04-20 International Rectifier Corporation Power semiconductor die attach process using conductive adhesive film
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3750532B2 (ja) * 2001-01-29 2006-03-01 株式会社村田製作所 薄膜回路基板及びその製造方法
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
JP2003218063A (ja) * 2002-01-24 2003-07-31 Canon Inc ウエハ貼着用粘着シート及び該シートを利用する加工方法
JP4606741B2 (ja) * 2002-03-12 2011-01-05 浜松ホトニクス株式会社 加工対象物切断方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ATE518242T1 (de) 2002-03-12 2011-08-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
CN1758985A (zh) * 2003-03-12 2006-04-12 浜松光子学株式会社 激光加工方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
WO2004109786A1 (ja) 2003-06-06 2004-12-16 Hitachi Chemical Co., Ltd. 接着シート、ダイシングテープ一体型接着シート、及び半導体装置の製造方法
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
KR100557875B1 (ko) * 2003-08-21 2006-03-10 주식회사 애드텍 Ｐｖｃ 지지체를 포함하는 감압형 다이싱용 점착제테이프의 제조방법 및 점착제 테이프
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
CN100470729C (zh) * 2004-05-24 2009-03-18 松下电器产业株式会社 晶片扩展装置、部件供给装置及晶片带的扩展方法
US8107777B2 (en) * 2005-11-02 2012-01-31 John Farah Polyimide substrate bonded to other substrate
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7768141B2 (en) 2006-02-14 2010-08-03 Lg Innotek Co., Ltd. Dicing die attachment film and method for packaging semiconductor using same
WO2007094612A1 (en) * 2006-02-14 2007-08-23 Ls Cable Ltd. Dicing die attachment film and method for packaging semiconductor using the same
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
EP2063460A4 (de) * 2006-09-12 2011-08-03 Nitto Denko Corp Zerteilungs-/chipbondfilm
KR100874953B1 (ko) * 2006-09-20 2008-12-19 삼성전자주식회사 반도체 웨이퍼 고정 장치
KR101058659B1 (ko) * 2006-10-06 2011-08-22 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
KR101271225B1 (ko) * 2006-10-31 2013-06-03 삼성디스플레이 주식회사 발광 다이오드 칩 및 발광 다이오드 광원 모듈의 제조 방법
TWI314775B (en) * 2006-11-09 2009-09-11 Orient Semiconductor Elect Ltd A film and chip packaging process using the same
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JPWO2010058727A1 (ja) * 2008-11-19 2012-04-19 電気化学工業株式会社 電子部品の製造方法
US10211361B1 (en) * 2015-03-31 2019-02-19 Solaero Technologies Corp. Method of polyimide diffusion bonding for multijunction solar cells
US9018519B1 (en) * 2009-03-10 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells having a permanent supporting substrate
JP5561949B2 (ja) * 2009-04-08 2014-07-30 日東電工株式会社 熱硬化型ダイボンドフィルム
FR2945151B1 (fr) * 2009-04-30 2011-04-29 Commissariat Energie Atomique Procede de fixation d'un composant electronique sur un produit
US9315692B2 (en) * 2010-03-31 2016-04-19 Lintec Corporation Base material film for dicing sheet and dicing sheet
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
US8975161B2 (en) * 2010-07-13 2015-03-10 Hitachi Chemical Company, Ltd. Dicing/die bonding integral film, dicing/die bonding integral film manufacturing method, and semiconductor chip manufacturing method
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9786541B2 (en) * 2011-09-30 2017-10-10 Lintec Corporation Dicing sheet with protective film forming layer and chip fabrication method
JP5977954B2 (ja) * 2012-02-09 2016-08-24 リンテック株式会社 半導体ウエハ加工用シート
US9721783B2 (en) * 2012-02-10 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for particle reduction in semiconductor processing
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
US8697542B2 (en) 2012-04-12 2014-04-15 The Research Foundation Of State University Of New York Method for thin die-to-wafer bonding
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
WO2014030699A1 (ja) * 2012-08-23 2014-02-27 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
US9761474B2 (en) * 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139645A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd ウエ−ハ支持装置
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2866453B2 (ja) * 1990-07-04 1999-03-08 ローム株式会社 エキスパンドテープ及びチップ部品の実装方法
JPH05191918A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 電源異常時切断制御方式
JPH05191919A (ja) * 1992-01-09 1993-07-30 Sharp Corp 電源オン・オフ・リレー回路
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JP3410202B2 (ja) * 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP2932910B2 (ja) * 1993-11-18 1999-08-09 株式会社村田製作所 キャリヤーフイルムおよびこれを用いたセラミックグリーンシートの製造方法
US5692297A (en) * 1994-11-25 1997-12-02 Sumitomo Wiring Systems, Ltd. Method of mounting terminal to flexible printed circuit board
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート

Also Published As

Publication number Publication date
SG54459A1 (en) 1998-11-16
EP0786802B1 (de) 2005-03-30
MY118036A (en) 2004-08-30
KR100447014B1 (ko) 2004-11-16
DE69732872D1 (de) 2005-05-04
EP0786802A2 (de) 1997-07-30
TW327250B (en) 1998-02-21
EP0786802A3 (de) 1999-06-09
US5882956A (en) 1999-03-16
KR970060413A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
DE69732872T2 (de) Schicht zum Abtrennen von Halbleiterscheiben bzw. zum Kontaktverbinden und Verfahren zum Herstellen eines Halbeiterbauelements
US6007920A (en) Wafer dicing/bonding sheet and process for producing semiconductor device
DE19805146B4 (de) Verfahren zur Chipherstellung und eine druckempfindliche Haftschicht für die Chipherstellung
DE3784796T2 (de) Verfahren zum verbinden eines halbleiterchips mit einem substrat.
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE60028912T2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE69815564T2 (de) Klebefolie zum Einsetzen von Wafern und Herstellungsverfahren von elektronischen Bauteilen
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE68914867T2 (de) Leitfähiges druckempfindliches Klebeband.
DE68920807T2 (de) Klebeband und seine Verwendung.
DE60109951T2 (de) Durch energetische strahlung härtbare, thermisch entfernbare, druckempfindliche klebefolie sowie verfahren zum zerschneiden von teilen unter verwendung dieser folie
DE69126889T2 (de) Wiederverarbeitbarer klebstoff für elektronische anwendungen
DE60224543T2 (de) Klebeband
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
EP1658345B1 (de) Zumindest zweischichtige klebstofffolie
DE68920231T2 (de) Band zum Einschliessen von elektronischen Bauteilen.
DE10232991A1 (de) Dreischichtiger anisotroper leitender Klebstofffilm mit hohem Haftvermögen
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
WO2002091433A2 (de) Verfahren zum rückseitenschleifen von wafern
DE10350176A1 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE69737908T2 (de) Wärmehärtbarer druckempfindlicher klebstoff und unter verwendung desselben hergestellte klebstoffschichten
DE69232894T2 (de) Herstellungsverfahren fuer zweischichtenband vom tab-typ
DE69833920T2 (de) Abdeckstreifen zum Transport von Chips und abgedichtete Struktur
DE102004060922A1 (de) Klebstofffilm zum Herstellen einer Halbleitereinrichtung
DE60315650T2 (de) Wärmehärtbare klebstoffzusammensetzung, gegenstand, halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee