KR100447014B1 - 웨이퍼다이싱/본딩시트및반도체장치생산공정 - Google Patents

웨이퍼다이싱/본딩시트및반도체장치생산공정 Download PDF

Info

Publication number
KR100447014B1
KR100447014B1 KR1019970001799A KR19970001799A KR100447014B1 KR 100447014 B1 KR100447014 B1 KR 100447014B1 KR 1019970001799 A KR1019970001799 A KR 1019970001799A KR 19970001799 A KR19970001799 A KR 19970001799A KR 100447014 B1 KR100447014 B1 KR 100447014B1
Authority
KR
South Korea
Prior art keywords
polyimide
adhesive layer
chip
bonding sheet
resin
Prior art date
Application number
KR1019970001799A
Other languages
English (en)
Other versions
KR970060413A (ko
Inventor
노리토 우메하라
마사즈미 아마가이
마모루 고바야시
가즈요시 에베
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR970060413A publication Critical patent/KR970060413A/ko
Application granted granted Critical
Publication of KR100447014B1 publication Critical patent/KR100447014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 웨이퍼 다이싱(dicing)/본딩(bonding) 시트는 소프트 필름과, 그소프트 필름위에 형성된 압력감지 접착층과, 폴리이미드계의 내열성 수지로 구성되어 상기의 압력감지 접착층위에 형성된 프로세싱 필름 및 프로세싱 필름위에 형성된 폴리이미드 접착층으로 구성된다. 상기의 프로세싱 필름은 그 표면이 알키드 방출 처리되어 있는 폴리에틸렌 나프타레이트 필름인 것이 바람직하다. 본 발명은 웨이퍼 다이싱 후 수행되어지는 팽창을 용이하게 한다.

Description

웨이퍼 다이싱/본딩 시트 및 반도체 장치 생산공정
본 발명의 목적은 폴리이미드 접착제가 사용된 웨이퍼다이싱(dicing)/본딩(bonding) 시트의 팽창을 용이하게 하는 것이다. 본 발명의 또다른 목적은 패키지 균열이 거의 일어나지 않는 반도체 장치를 생산하는 공정을 제공함에 있다.
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 다수의 반도체 집적회로를 반도체 웨이퍼 위에, 예를들어 패키지용 리드 프레임 위에 부착된 IC 칩(칩 혹은 다이라고 부름)과 같이 개별적으로 분리된 반도체 집적회로를 다이싱하는 실리콘 웨이퍼를 형성하는 공정에서 사용하기 위한 웨이퍼 본딩 시트 및 상기 공정에 포함된 반도체 장치를 생산하기 위한 공정에 관한 것이다.
실리콘 또는 갈륨비소로 이루어진 반도체 웨이퍼는 큰 직경의 형태로 생산된다. 이러한 웨이퍼는 절단되어 IC 칩으로 분할되고, IC 칩이 패키지용 리드 프레임 위에 부착되는 다이 본딩 단계(또는 "마운팅 단계"로도 부름)를 거치게 된다. 이러한 공정에서, 반도체 웨이퍼는 접착 시트에 붙여진 상태에서 다이싱, 크리닝, 드라이닝, 팽창 및 픽업 단계를 거친후 다이본딩 단계로 넘어간다.
다이싱 단계에서 픽업(pickup) 단계에 이르는 웨이퍼의 공정 단계에 사용되어지는 접착 시트는 다이싱 단계에서 팽창단계에 이르는 동안 그위의 웨이퍼 및/또는 칩이 유지될수 있을 정도로 충분한 접착력을 요구하는 반면에, 픽업단계에서의 접착시트는 픽업을 위해 웨이퍼 및/또는 칩의 탈락이 가능할 정도의 접착력을 요구한다.
다이 본딩 단계에서, 픽업 IC 칩은 에폭시 접착제, 폴리이미드 접착제, 혹은마운트 존위에 접착 피복을 형성하는 점성액의 형태로 공급되는 실버 페이스트 같은 IC 칩 본딩 접착제에 의해 리드 프레임의 IC 칩 마운트 존(mount zones)(간단히, 마운트 존)에 고정되고 이어서 배선 본딩 단계 및 수지 주형 단계를 거침으로서 반도체 장치를 얻게된다. 그러나, 각 IC 칩의 크기가 매우 작을 때에는 상기의 액성 접착제를 사용하여 적절한 정도의 접착을 균일하게 성취하는 것이 불가능하고 그 결과 접착제는 IC 칩을 유출하게 된다. 이에 반하여, 각 IC 칩의 크기가 매우 클 때에는 상기 액성 접착제의 사용은 접착의 정도가 만족스러운 결합강도를 유지할수 없을 정도로 약화되는 문제에 직면하게 된다. 최근에는, 각 반도체 칩의 집적화 정도가 증가되는 추세에 있으며 그 결과 칩은 팽창된 표면적을 가지게 되고 배선은 세밀화 및 다층화되어지는 추세이다. 이에 반하여, 칩이 설치된 패키지는 인쇄 배선판 위의 마운트(mount)가 고밀화 되도록 더 얇아지고 소형화되는 추세이다.그 이전의 기술과 비교할 때, 상기에 의해 획득된 팽창된 표면적을 갖는 얇은 패키지는 열 충격과 고온 습기저항이 결핍되고 패키지가 표면 마운트 단계에서 균열되어지는 문제에 직면하게 된다.
뛰어난 열저항을 가진 폴리이미드계 수지 필름 접착제는 리드 프레임에 IC 칩을 결합하는데 사용되어진다. 덧붙여, 기판 필름과 IC 칩의 결합을 위한 접착제로 구성되어 있는 다이싱 시트 채택이 제안되며 이러한 다이싱 시트는 동시에 다이싱 및 다이 본딩에도 사용되어진다.
그러나, 상기 다이싱 시트에서 폴리이미드 접착제를 사용하는 것은 폴리이미드 접착제의 용매성분이 높은 끓는점과 극성을 갖기 때문에 사용하기에 적합한 기판 필름을 선택할 경우 한계를 노출하게 된다. 덧붙여, 상기 기판 필름은 일반적으로 극히 딱딱해서 그것의 팽창이 쉽지않다. 이리하여, 잘못된 동작은 때때로 IC 칩의 픽업을 초래하기 때문에 IC 칩의 간격을 팽창하는 것은 더욱 어렵게 된다.
본 발명의 웨이퍼 다이싱(dicing)/본딩(bonding) 시트는 소프트 필름을 구성하는 팽창 공정용 시트와, 소프트 필름위에 형성된 압력 감지 접착층과, 폴리이미드계 수지로 이루어진 프로세싱 필름을 구성하는 폴리이미드 본딩 시트 및 폴리이미드 본딩 시트위에 형성된 폴리이미드 접착층으로 구성된다.
본 발명에 따른 반도체 장치를 생산하기 위한 첫 번째 공정은 다음과 같은 단계 즉, 소프트 필름을 포함하는 팽창 공정을 위한 시트와, 소프트 필름위에 형성된 압력 감지 접착층과, 폴리이미드계 수지로 이루어진 프로세싱 필름을 포함하는 폴리이미드 본딩 시트 및 폴리이미드 본딩 시트위에 형성된 폴리이미드 접착층으로 구성된 웨이퍼 다이싱/본딩 시트의 폴리이미드 접착층에 반도체 웨이퍼의 열압축 본딩(bonding)을 수행하는 단계와, 반도체 웨이퍼를 IC 칩으로 다이싱(dicing)하는 단계와, IC 칩 간격을 팽창하기 위해 웨이퍼 다이싱/본딩 시트를 팽창하는 단계와, 그 뒷면에 부착된 폴리이미드 접착층을 가진 IC 칩을 폴리이미드계 수지로 이루어진 프로세싱 필름으로 부터 벗겨 탈락시키는 단계와, 폴리이미드 접착층이 IC 칩과 리드 프레임사이에 끼워져서 IC 칩이 리드 프레임에 결합되는 방법으로 리드 프레임위에 IC 칩을 고정하는 단계로 이루어진다.
본 발명에 따른 반도체 장치를 생산하기 위한 두 번째 공정은 다음과 같은단계, 즉 폴리이미드계 수지로 이루어진 프로세싱 필름과 프로세싱 필름위에 형성된 폴리이미드 접착층으로 이루어진 폴리이미드 본딩 시트의 폴리이미드 접착층에 반도체 웨이퍼의 열압축 본딩을 수행하는 단계, 소프트 필름과 소프트 필름위에 형성된 압력 감지 접착층으로 이루어진 팽창 공정용 시트를 압력 감지 접착층이 폴리이미드 본딩 시트의 폴리이미드계 수지로 이루어진 프로세싱 필름의 노출 표면에 접촉하도록 하는 방법으로 폴리이미드 본딩 시트에 부착하는 단계, 반도체 웨이퍼를 IC 칩으로 다이싱하는 단계, 팽창 공정을 위한 IC 칩이 팽창되도록 시트를 팽창하는 단계, 그 뒷면에 부착된 폴리이미드 접착층을 가진 IC 칩을 폴리이미드계 수지로 이루어진 프로세싱 필름으로 부터 벗겨 탈락시키는 단계 및 폴리이미드 접착층이 IC 칩과 리드 프레임사이에 끼워져서 IC 칩이 리드 프레임에 결합되는 방법으로 리드 프레임위에 IC 칩을 고정하는 단계로 이루어진다.
상기에 언급된 본 발명에 있어서, 폴리이미드 본딩 시트의 구성일부로서 폴리이미드계 수지로 이루어지는 프로세싱 필름은 230℃ 혹은 그 이상의 녹는점(바람직하게는 250-300℃)을 가진 수지로 만들어지는 것이 적당하다. 폴리이미드 프로세싱 필름은 40 dyn/㎝ 보다 더 작은 표면장력을 갖는 것이 바람직하다. 특히, 본 발명에 있어서, 폴리이미드계 수지로 이루어진 프로세싱 필름은 폴리에틸렌 나프타레이트 수지로 구성되는 것이 바람직하다.
더욱이 본 발명에 있어서, 압력 감지 접착층은 웨이퍼 다이싱 링 프레임에 의해 지지되어 질 수 있는 표면적을 가지고 폴리이미드 접착층은 웨이퍼 다이싱 링 프레임의 내경보다 더 작은 외경을 가지는 것이 바람직하다.
도1은 본 발명의 웨이퍼 다이싱/본딩 시트의 단면도이다.
도2는 링 프레임에 의해 웨이퍼 다이싱/본딩 시트를 고정하는 상태를 나타낸 다.
도3은 팽창 공정을 위하여 열압축 결합에의해 부착된 실리콘 웨이퍼를 가진 폴리이미드 본딩시트를 시트 위에 고정하기 직전의 상태를 나타낸다.
도4는 실리콘 웨이퍼를 다이싱하는 상태를 나타낸다.
도5는 웨이퍼 다이싱/본딩 시트를 팽창한후 IC 칩을 픽업하는 상태를 나타낸 다.
[도면의 주요부분에 대한 부호의 설명]
1: 소프트 필름 2: 압력감지 접착층 3: 프로세싱 필름
4: 폴리이미드 접착층 5: 링 프레임 6: 실리콘 웨이퍼
7: 폴리이미드 본딩 시트 8: 팽창 공정용 시트 10:웨이퍼 다이싱/본딩 시트
본 발명에 따른 웨이퍼 다이싱(dicing)/본딩(bonding) 시트(sheet)와, 반도체 장치를 생산하기 위한 공정과, 폴리이미드 본딩 시트 및 폴리이미드계 수지로 이루어진 프로세싱 필름이 아래에 상세히 설명되어진다.
도1을 참조하면, 본 발명의 웨이퍼 다이싱/본딩 시트(10)는 소프트 필름(1)으로 이루어진 팽창 공정용 시트(8)와, 소프트 필름위에 형성된 압력 감지 접착층(2)과, 압력 감지 접착층(2)위에 형성된 폴리이미드계 수지의 프로세싱 필름(3)으로 이루어진 폴리이미드 본딩시트(7)와, 압력 감지 접착층위에 형성된 폴리이미드 접착층(4)으로 구성된다. 본 발명의 웨이퍼 다이싱/본딩 시트(10)를 사용하기 전에, 압력감지 접착층(2) 및 폴리이미드 접착층(4)을 보호하기 위해 상부 표면에 방출 필름이 접착될 수 있다.
본 발명의 웨이퍼 다이싱/본딩 시트의 형태는 특별히 제한되지 않는다. 예를들어, 웨이퍼 다이싱/본딩 시트는 테잎(tape)이나 라벨(label)의 형태를 가질 수도 있다.
팽창 공정용 시트(8)의 구성성분인 소프트 필름(1)은 길이 방향 뿐만아니라 나비 방향으로도 팽창될수 있는 수지 필름으로 구성된다. 여기에는 다양한 수지 필름이 이용될수 있지만 그것의 영률(Young's modulus)이 1.0×104㎏/㎠보다 크지 않아야 하며 특히 5.0×101에서 5.0×103㎏/㎠인 것이 바람직하다.
상기 소프트 필름(1)의 예에는 폴리에틸렌, 폴리비닐클로라이드, 폴리부텐,폴리부타디엔, 폴리우레탄, 폴리에스테르, 폴리아미드, 에틸렌/비닐 아세테이트 공중합체, 에틸렌/(메타)아크릴 산 공중합체, 에틸렌/메틸 (메타)아크릴레이트 공중합체, 에틸렌/에틸(메타)아크릴레이트 공중합체와 같은 필름이 포함된다. 소프트 필름(1)은 또한 상기의 필름들중에서 선택된 최소 두 개 이상의 필름의 성층으로 이루어진다. 소프트 필름(1)의 두께는 일반적으로 대략 10-300 ㎛의 범위를 가지며 특히 대략 50-200 ㎛정도가 가장 적합하다.
팽창 공정용 시트(8)의 구성성분인 압력 감지 접착층(2)은 다이싱과 픽업 단계에서 소프트 필름에 부착된 폴리이미드계 수지의 프로세싱 필름(3)을 지탱한다. 폴리이미드계 수지의 프로세싱 필름(3)의 표면적을 조절하고, 링 프레임의 내경보다 더 작은 폴리이미드 접착층(4)의 표면적을 조절하는 것에 의해서, 압력 감지 접착층(2)위의 링 프레임을 지지하는 것이 가능해진다.
압력 감지 접착층(2)은 아크릴 접착제, 고무 접착제, 폴리우레탄 접착제, 실리콘 및 폴리에스테르 접착제와 같은 다양한 기존의 압력 접착제로 이루어진다. 상기의 것들 중에서 아크릴 접착제가 부착성의 조절이 쉽다는 관점에서 가장 바람직하다.
아크릴 압력 감지 접착제는 주성분으로 아크릴 공중합체로 이루어진다. 아크릴 공중합체는 히드록실기, 카르복실기, 혹은 아미노기 같은 작용기를 가진 모노머나 기타 다른 공중합가능 모노머와 더불어 주모노머로 18개의 탄소원자에 1개의 알킬기를 가진 (메타)아크릴 에스테르 모노머를 공중합 반응하는 것에 의해 얻어진다.
아크릴 공중합체의 분자량은 특별히 제한되지 않지만 그것의 평균 분자량은 일반적으로 1.0×105-1.0×106의 범위를 가지며 특히 4.0×105-8.0×105정도가 바람직하다.
작용기를 가진 아크릴 압력 감지 접착제의 접착력과 응집력은 적절한 가교제를 첨가하는 것에 의해 조절되어 질 수 있다. 이러한 가교제로는 다가의 이소시안산염 화합물, 다가의 에폭시 화합물, 다가의 아지리딘 화합물, 금속 킬레이트 화합물 등이 있다.
압력 감지 접착제의 상기 성분들은 단독으로 혹은 두 개나 그이상의 성분들이 결합되어 사용되어 질 수 있다. 아울러, 점착도 같은 첨가제와 충전제가 상기의 압력 감지 접착제에 첨가되어 질 수 있다.
압력 감지 접착층의 두께는 1-50 ㎛정도를 가지며 특히 5-30 ㎛정도가 가장 바람직하다.
폴리이미드 본딩시트(7)의 구성성분인 폴리이미드계 수지의 프로세싱 필름(3)은 내열성 수지로 만들어 지는 것이 적합하다. 상기 내열성 수지의 녹는점은 최소 230 ℃이상, 특히 250-300 ℃, 더 바람직하게는 260-280 ℃가 적당하다. 폴리이미드계 수지 프로세싱 필름(3)의 표면장력은 40 dyn/㎝이하, 특히 30-40 dyn/㎝정도가 바람직하다. 아래에 기술될 폴리이미드 접착층(4)은 상기의 표면장력을 가진 표면위에 형성되어 진다. 30-40 dyn/㎝의 표면장력의 채택은 폴리이미드계 수지의 프로세싱 필름(3)에서 폴리이미드 접착층(4)의 탁월한 수송능력과, 다이싱에서 IC 칩의 탁월한 보존이 확보된다.
폴리이미드계 수지의 프로세싱 필름(3)의 예에는 폴리에틸렌 나프타레이트, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리이미드, 폴리에테르-이미드, 폴리아라미드, 폴리에테르-케톤, 폴리에테르-에테르-케톤, 폴리페닐렌 황화물 등의 필름이 포함된다. 폴리이미드계 수지로 이루어진 프로세싱 필름은 또한 상기의 필름들중에서 선택된 두 개 이상의 필름의 성층이나 상기의 필름중에서 선택된 하나의 필름과 또 다른 하나의 필름의 성층으로 이루어진다. 상기에 나열된 필름들중에, 폴리에틸렌 나프타레이트 필름을 사용하는 것이 가장 바람직하다.
폴리이미드계 수지로 이루어진 프로세싱 필름(3)의 두께는 물질의 형태에 의존하여 결정되지만 일반적으로는 10-300 ㎛정도 특히 16-100 ㎛정도가 바람직하다.상기의 표면장력 값을 실현하기 위해서, 폴리이미드계 수지로 이루어진 프로세싱 필름(3)의 한쪽 면은 방출처리를 거치고 이렇게 방출처리룰 거친 표면위에 폴리이미드 접착층(4)이 배치되는 것이 바람직하다.
상기의 방출처리에 사용된 방출제에는 알키드 방출제, 실리콘 방출제, 플루오르화 방출제, 불포화 폴리에스테르 방출제, 폴리올레핀 방출제, 혹은 왁스 방출제가 있다. 상기의 방출제 중에서, 뛰어난 내열성으로 인해 알키드, 실리콘 및 플루오르화 방출제를 선택하는 것이 바람직하다. 특히 알키드 방출제가 폴리이미드계 수지 프로세싱 필름에 대한 부착성으로 인해 방출제로서 적합한데 이는 기판이 높고 표면장력의 조절이 쉽기 때문이다.
상기의 방출제를 사용한 폴리이미드계 수지로 이루어진 프로세싱 필름(3) 표면 방출처리에 있어서, 어떠한 용매의 사용없이, 혹은 이미 용매로 희석화 되어지거나 유화되어진 후이기 때문에 방출제는 그라비야 피복제(coater), 마이어 바(Mayor bar)피복제, 에어 나이프(air knife)피복제, 롤 피복제 등으로 처리되어지고 정상온도 또는 상승온도에서 전자빔 조사로 경화되어진다. 이와 마찬가지로, 성층(laminate)은 습식 접합(lamination), 건조 접합, 고온 용융 접합, 용융 압출 접합, 동시 압출 기술의 사용에 의해 형성된다.
폴리이미드계 수지로 이루어진 상기의 프로세싱 필름(3)의 사용은 압력 감지 접합층(2)과 아래에 기술될 폴리이미드 접합층(4)의 직접 접촉을 면하게 하며 이로인하여 최종 생산물로서의 반도체 장치에서 패키지 크래킹이 줄어들도록 그들사이에서 성분이동이 억제되어 진다.
폴리이미드 본딩시트(7)의 구성성분인 폴리이미드 접합층(4)에 사용된 폴리이미드계 수지에는 폴리이미드 수지 그자체 뿐만아니라 폴리이미드 수지의 선구물질을 포함한다. 폴리이미드 수지는 그것의 측면사슬이나 주사슬에서 이미드 결합을 가진다. 폴리이미드 수지의 선구물질은 최종 결합단계에서 상기 폴리이미드 수지를 가져다 준다. 그러한 폴리이미드계 수지의 예에는 폴리이미드 수지, 폴리이소이미드 수지, 말레이미드 수지, 비스말레이미드 수지, 폴리아미드-이미드 수지, 폴리에테르-이미드 수지 및 폴리이미드-이소인도르퀴나졸린디온이미드 수지를 포함한다. 이들 수지는 단독으로 혹은 결합되어 사용되어진다. 그들중에서 특히 폴리이미드계 수지가 적합하다.
폴리이미드계 수지의 분자량은 10,000-1000,000정도 특히 대략 50,000-100,000 정도가 적합하다.
반응 작용기를 가지지 않는 열가소성 폴리이미드계 수지를 가열하여 이미드화 반응을 거친 열경화성 폴리이미드계 수지가 이용되어지며 둘다 본 발명에서 사용되어진다. 열경화성 폴리이미드계 수지의 사용에서, 먼저 반경화 단계(semicured stage)(일반적으로 "B단계"라고 알려진)에서 수지의 사용으로 순간결합이 초래되고 나서 폴리이미드로 접착층을 변화시키기 위한 열경화가 수행되어진다. 이리하여, 결합단계가 종료된다.
폴리이미드 접착제는 폴리이미드계 수지에 덧붙여 또다른 고분자 혹은 소중합체 혹은 저분자량 화합물을 포함한다. 그러한 첨가제의 예에는 다양한 고분자와 에폭시, 아미드, 우레탄, 아미크산(amic acid), 아크릴과 같은 소중합체와 실리콘 수지 및 트리에탄올아민과 α,ω-비스(3-아미노-프로필)폴리에틸렌 글리콜 에테르와 같은 질소-함유 유기화합물을 포함한다.
상기의 성분들을 단독으로 용해하거나 분산할수 있는 용매는 폴리이미드 접착제의 합성 제조에 사용되어 질 수 있다. 이러한 용매는 단독으로 상기 물질들을 용해하거나 분산할수 있는한 특별히 제한되지 않으며 그러한 용매의 예에는 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리딘, 디메틸 술폭시화물, 디에틸렌 글리콜 디메틸 에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸 케톤, 테트라하이드로푸란, 에틸 셀로솔브, 디옥산, 시클로펜타논 및 시클로헥사논을 포함한다.
폴리이미드 접착층(4)의 두께는 대략 1-50 ㎛정도 특히 5-20 ㎛정도가 적합하다.
본 발명의 웨이퍼 다이싱/본딩 시트(10)는 팽창 공정용 시트(8) 및 그 시트 위에 고정된 폴리이미드 본딩 시트(7)로 이루어 진다. 구체적으로, 웨이퍼 다이싱/본딩 시트(10)는 소프트 필름(1), 압력 감지 접착층(2), 폴리이미드계 수지로 이루어진 프로세싱 필름(3) 및 폴리이미드 접착층(4)을 순서대로 쌓는 것에 의해 얻어진다. 또한, 웨이퍼 다이싱/본딩 시트(10)는 소프트 필름(1)과 압력 감지 접착층(2)의 성층(팽창 공정용 시트(8)) 및 폴리이미드계 수지로 이루어진 프로세싱 필름(3)과 폴리이미드 접착층(4)의 성층(폴리이미드 본딩 시트(7))을 분리 제조한 후 이렇게 생성된 전자의 성층위에 후자의 성층을 쌓는 것에 의해 생산될 수 있다.
본 발명의 웨이퍼 다이싱/본딩 시트(10)에 있어서, 도 1에 나타난 것처럼 압력 감지 접합층의 일부분이 노출되도록 압력 감지 접합층(2)의 표면적이 폴리이미드계 수지로 이루어진 프로세싱 필름(3)의 표면적보다 더 크게 만들어 지는 것이 바람직하다. 도2에 나타난 바와 같이, 압력 감지 접착층(2)의 노출 부분은 다이싱할 때 시트(10)를 고정하기 위한 링 프레임(5)을 결합시키기 위해 사용되어 진다.
즉, 본 발명의 웨이퍼 다이싱/본딩 시트에 있어서, 압력 감지 접착층(2)은 웨이퍼 다이싱 링 프레임(5)에 의해 지지될 수 있는 표면적을 가지고, 폴리이미드 접착층(4)은 웨이퍼 다이싱 링 프레임(5)의 내경보다 더 작은 외경을 가지는 것이 바람직하다. 이러한 웨이퍼 다이싱/본딩 시트(10)에서, 폴리이미드계 수지로 이루어진 프로세싱 필름(3)의 외경은 폴리이미드 접합층(4)의 외경보다 크거나 동일하고 링 프레임의 내경보다는 더 작다.
웨이퍼는 대략 100-300℃ 정도, 보다 바람직하게는 대략 120-150℃정도의 온도와 대략 1-10kg/cm2, 보다 바람직하게는 대략 1-4kg/cm2정도의 압력하에서 수행되어지는 열압축 결합에 의해 본 발명의 웨이퍼 다이싱/본딩 시트 위에 최소 100g/25mm 및 보다 바람직하게는 최소 400g/25mm의 접착 강도로 결합되어 질 수 있다.
본 발명에 따른 반도체 장치 생산공정이 아래와 같이 기술되어 진다.
본 발명에 따른 반도체 장치를 생산하기 위한 첫번째 공정에 있어서, 최초에 본딩 시트(10)는 링 프레임(5)에 의해 다이싱 장치 위에 고정되어지고 실리콘 웨이퍼(6)의 한 면에 대한 열압축 결합이 본딩 시트(10)의 폴리이미드 접착층(4)에 수행되어진다. 열압축 결합은 상기의 조건하에서 수행된다. 연이어, 상기 실리콘 웨이퍼(6)는 다이싱 톱(saw)과 같은 절단수단에 의해 IC 칩으로 절단된다. (도4 참조) 절단 깊이는 실리콘 웨이퍼(6), 폴리이미드 접착층(4), 폴리이미드계 수지로 이루어진 프로세싱 필름(3) 및 다이싱 톱의 피복 두께를 고려하여 결정된다.
그 후에, 본딩 시트(10)는 도 5에 나타난 것처럼 IC 칩의 픽업을 용이하게 하기 위해 IC 칩 면간격이 넓어지도록 팽창되어진다. IC 칩의 픽업은 그 뒷면에 절단 폴리이미드 접착층을 가진 상태에서 폴리이미드계 수지로 이루어진 프로세싱 필름(3)으로 부터 IC 칩을 벗겨 탈락시킨다. 즉 IC 칩과 폴리이미드 접착층 사이의 접착 강도가 폴리이미드 접착층과 폴리이미드계 수지로 이루어진 프로세싱 필름 사이의 접착 강도보다 더 크며 그 결과, IC 칩이 그것의 한쪽 면 위에 붙어있는 폴리이미드 접착층을 가진 상태에서 폴리이미드계 수지로 이루어진 프로세싱 필름으로 부터 벗겨져 탈락된다.
본 발명에 따른 반도체 장치를 생산하기 위한 두번째 공정에 있어서, 폴리이미드계 수지로 이루어진 내열성 프로세싱 필름(3)과 그 위에 형성된 폴리이미드 접착층(4)으로 이루어진 폴리이미드 본딩 시트(7)와 소프트 필름(1) 및 그 위에 형성된 압력감지 접착층(2)으로 이루어진 팽창 공정용 시트가 서로 분리되어 제공된다.그 다음에, 도면3에 나타나있듯이 실리콘 웨이퍼(6)의 열압축 결합이 폴리이미드 본딩 시트(7)의 폴리이미드 접착층(4)에서 수행되어진다. 열압축 결합은 상기 조건하에서 수행되어진다. 그후 폴리이미드 본딩 시트(7)의 폴리이미드계 수지로 이루어진 프로세싱 필름(3)이 열압축 결합에 의해 팽창 공정용 시트(8) 위에 고정된 실리콘 웨이퍼(6)에 부착되고 이것들은 링 프레임(5)에 의해 고정되어 진다. 그 결과 상기 첫번째 공정에서처럼 동일한 다이싱, 팽창 및 픽업단계를 거치게 된다.
그 결과, 부착된 폴리이미드 접착층을 가진 IC 칩은 폴리이미드 접착층이 IC 칩과 리드 프레임 사이에 삽입되어 지는 것과 같은 방법으로 리드 프레임 위에 위치되어진다. IC 칩의 위치 선정후 즉시 혹은 그 이전에, 리드 프레임은 일반적으로 1초-60분 정도의 기간동안, 보다 바람직하게는 1초-1분 정도의 기간동안 100-300℃ 및 보다 적합하게는 150-250℃정도의 온도로 가열된다. 이러한 가열은 폴리이미드계 수지를 녹이고 경화시키며 그 결과 IC 칩은 리드 프레임에 강하게 결합되어진다.
본 발명의 본딩 시트는 상기의 용도뿐만아니라 반도체 화합물, 유리, 세라믹, 금속 등의 결합에도 이용되어질 수 있다.
본 발명에 있어서, 폴리이미드 접착층을 포함하는 웨이퍼 다이싱/본딩 시트는 쉽게 팽창되어질 수 있다. 본 발명은 다이싱 작업시 다이싱 테잎으로서 사용될 수 있고, 웨이퍼의 뒷면에 접착제로 마운트되어질 수 있으며, 리드 프레임의 결합에서 높은 접착 강도를 확보하는 웨이퍼 다이싱/본딩 시트를 제공함과 아울러 다이본딩 수행후 에이징 저항과 탁월한 내열성을 가지는 폴리이미드 접착층을 제공한다. 더 나아가, 본 발명은 폴리이미드 접착제의 사용에서 물질 손실을 줄이고 균일한 두께의 접착층 형성을 가능하게 한다. 또한 웨이퍼로 향하는 폴리이미드 접착층의 이동으로 웨이퍼가 받게되는 열적 및 기계적 손상을 피할 수 있다. 더 나아가, 본 발명은 상기 웨이퍼 본딩 시트에서 적절하게 사용될 수 있는 폴리이미드계 수지로 이루어진 프로세싱 필름과 폴리이미드 본딩 시트 및 반도체 장치 생산공정을 제공한다. 또한, 본 발명은 패키지 크래킹(cracking)이 거의 일어나지 않는 반도체 장치 생산공정을 제공한다.
실시예
발명의 범위를 제한하지 않는 다음의 실시예를 참조함으로써 본 발명이 다음과 같이 나타내어진다.
다음의 실시예와 그 비교에서, "팽창비"와 "패키지 균열비"와 "산란 칩의 양" 및 "칩 탈락(peeling) 강도"가 다음의 방법으로 평가되어 진다.
팽창비:
4인치의 실리콘 웨이퍼가 열압축 결합 (140℃, 2.0kg/cm2)에 의해 웨이퍼 다이싱/본딩 시트의 폴리이미드 접착표면에 고정되어 지고 링 프레임은 웨이퍼 다이싱/본딩 시트의 압력 감지 접착층 위에 고정되어 진다. 그리고나서, 완전 절단 다이싱이 10mm×10mm IC 칩으로 분할되는 공동절차에 따라 웨이퍼 다이싱/본딩 시트의 폴리이미드계 수지로 이루어진 프로세싱 필름의 깊이만큼 수행되어지고 분할 웨이퍼의 외경 (횡방향=×, 종방향=Y)이 측정되어 진다.
이어서, 팽창이 17mm의 팽창길이로 수행되어 지고, 그 결과 웨이퍼가(IC 칩 면간격) 팽창된다. 팽창된 웨이퍼의 외경이 측정되고 팽창에 의한 웨이퍼 외경의 팽창비가 다음의 공식에 의해 계산되어 진다.
Figure pat00001
패키지 균열비:
칩은 다이싱 후에 웨이퍼 다이싱/본딩 시트로 부터 픽업(pickup)되어 리드 프레임 위에 고정된다. 본딩이 수행되어지고 나서 고압 밀봉(sealing)이 미리 선택된 몰드(mold) 수지(비페닐계 에폭시 수지)의 사용으로 달성되어진다. 이러한 수지는 패키지가 완성되도록 6시간 동안 175℃에서 가열하는 것에 의해 경화되어진다. 패키지는 168시간 동안 85℃×85% RH 대기에 놓여진다. 그리고나서, 증기 상 땜질 (VPS, 지속시간: 1분)이 215℃에서 3번 수행되어 지고 밀봉(sealing) 수지가 균열되었는지 아닌지가 주사 음향 토모그래피(SAT)에 의해 조사되어 진다.
입력 테스트 시료의 총합에 대한 균열된 시료의 수의 비가 결정되어지고 이것은 "패키지 균열비"로 나타난다.
산란칩의 양:
산란 칩의 수가(고리 부분에서의 불규칙한 조각도 포함) 다이싱후 각 칩 단위로 세어진다.
칩 탈락(peeling) 강도:
다이싱후 웨이퍼가 각 칩단위로 다이싱/본딩 시트위에 부착되고, 다이싱/본딩 시트의 팽창 공정용 시트는 압력 감지 첩착 이중 피복 시트에 의해 10mm두께의 유리판위에 고정되어 진다. 수직 매달림 지그(jig)가 다이싱된 칩 표면에 순간 접착제를 사용하여 고정된다. 나일론 루프는 인스트론 모델 번호 제4204호의 유니버셜 테스트기(인스트론사에 의해 제조된)의 헤드부분을 교차하도록 고정되고 상기 지그(jig)의 갈고리 모양 부분으로 맞물리게 된다. 그리고나서, 테스트기는 수직탈락이 달성되도록 500mm/min의 교차헤드속도로 작동되어진다. 적용된 힘의 최대값이 결정되고 이것은 "칩 탈락 강도"로 나타낸다.
실시예1
소프트 필름으로서 길이와 나비의 양방향으로 팽창되어질 수 있는 소프트 폴리비닐 클로라이드 필름(100㎛두께)이 압력 감지 접착층을 제공하기 위해 아크릴 압력 감지 접착제(고체상 코팅두께:10㎛)로 피복되어지고 팽창 공정용 시트가 획득되어진다. 이와는 별개로 알키드 방출제(두께: 25㎛, 녹는점 272℃, 표면 장력: 34 dyn/㎝)로 처리된 폴리에틸렌 나프타레이트 필름의 처리표면은 시클로 헥사논(코팅두께: 10㎛)속에서 열가소성 폴리이미드 접착제 용액으로 피복되어짐으로써 폴리이미드 본딩 시트가 획득된다. 폴리이미드 본딩 시트가 폴리에틸렌 나프타레이트 필름의 비처리 표면과 압력 감지 접착층이 서로 접촉되어지는 방법으로 팽창 공정용 시트로 성층되어진다. 팽창 공정용 시트와 폴리이미드 본딩 시트가 각각 207mm 및 120mm의 직경을 갖는 동심원의 구멍을 형성하도록 펀칭이 수행되어진다. 이리하여, 웨이퍼 다이싱/본딩 시트가 얻어진다. 실리콘 웨이퍼는 열압축 결합(140℃, 30초)에 의해 링프레임으로 본딩 시트에 고정되어진다. 그리고나서 다이싱, 팽창 및 IC몰딩이 공통된 절차에 따라 실행되어진다. 다이싱에서, IC 칩의 산란은 발생하지 않는다.
이후 팽창비, 패키지 균열비, 산란 칩의 양 및 칩 탈락 강도가 상기 방법으로 측정된다. 그 결과가 도표1에 주어져 있다.
실시예2
길이와 너비의 양 방향으로 팽창이 가능한 에틸렌/비닐 아세테이트 공중합체 필름(두께 100㎛)이 소프트 필름으로 사용되는 것을 제외하고는 실시예1에서와 같은 동일 절차가 반복되어진다. 그 결과는 도표1에 주어져 있다.
실시예3
실리콘 방출제(두께 25㎛, 녹는점:272℃, 표면 장력: 30 dyn/㎝)로 처리된 폴리에틸렌 나프타레이트 필름이 알키드 방출제(두께: 25㎛, 녹는점:272℃, 표면 장력: 34 dyn/㎝)로 처리된 폴리에텔렌 나프타레이트 필름대신에 채택된 것을 제외하고는 실시예1에서와 동일한 절차가 반복되어진다. 그 결과는 도표1에 주어져 있다.
실시예4
실리콘 방출제(두께 25㎛, 녹는점:272℃, 표면 장력: 30 dyn/㎝)로 처리된 폴리에틸렌 테레프탈레이트 필름이 알키드 방출제(두께 25㎛, 녹는점:272℃, 표면 장력: 30 dyn/㎝)로 처리된 폴리에틸렌 나프타레이트 필름대신에 채택된 것을 제외하고는 실시예1에서와 동일한 절차가 반복되어진다. 그 결과는 도표1에 주어져 있다.
실시예5
실시예1에 채택된 폴리이미드 본딩 시트가 직경120 mm의 구멍을 형성하도록 펀칭되어지고 4인치의 실리콘 웨이퍼는 실리콘 웨이퍼의 뒷면이 폴리이미드 본딩 시트의 접착 표면에 접촉되어지는 방법으로 열압축 결합(140℃, 2.0 kg/㎠)에 의해 상기 폴리이미드 본딩 시트에 고정되어진다. 이리하여, 본딩 시트에 설비된 웨이퍼가 획득된다.
이와는 별개로, 실시예1에서 채택된 팽창 공정용 시트는 직경 207mm의 구멍으로 펀칭되고 부착된 실리콘 웨이퍼를 가진 상기 폴리이미드 본딩 시트의 폴리에틸렌 나프타레이트 필름면에 결합되어진다.
이후, 결과적인 성층이 링 프레임에 의해 고정되어지고, 다이싱, 팽창 및 IC몰딩이 공통된 절차에 따라 실행되어진다. 다이싱에서 IC 칩의 산란은 발생하지 않는다.
그리고나서, 팽창비, 패키지 균열비, 산란칩의 양 및 칩 탈락 강도가 상기 방법으로 측정된다. 그 결과가 도표1에 주어져 있다.
비교예1
실리콘 방출제(트레이드 네임:SP PET3811, 린텍 코포레이션에의해 제조됨)로 처리된 폴리에틸렌 테레프탈레이트 필름의 처리표면은 시클로헥사논(코팅두께:10㎛)속에서 열가소성 폴리이미드 접착제의 용액으로 피복되어지고 나서 건조(140℃, 2분)되어진다. 그 결과 얻어진 성층은 직경 120mm의 구멍형을 가진 폴리이미드 본딩 시트를 얻기위해 펀칭되어진다. 이어서, 4인치 실리콘 웨이퍼는 실리콘 웨이퍼의 뒷면을 폴리이미드 본딩 시트의 접착 표면에 접촉시키는 방법으로 열압축 결합(140℃ 2.0kg/㎠)에 의해 상기 폴리이미드 본딩 시트에 고정되어진다. 이리하여, 본딩 시트가 설비된 웨이퍼가 얻어진다.
방출제로 처리된 폴리에틸렌 테레프탈레이트 필름이 본딩 시트가 설비된 상기 웨이퍼로부터 탈락됨으로써 접착-피복 웨이퍼가 얻어진다. 이러한 접착-피복 웨이퍼는 폴리이미드 접착제가 아크릴 압력 감지 접착제에 접촉하는 방법으로 아크릴 압력 감지 접착제(코팅두께:10㎛)로 피복된 한쪽면을 가진 소프트 폴리비닐 클로라이드 필름(두께100㎛)으로 이루어진 직경 207mm의 팽창 공정용 시트 위에 부착됨으로써 링 프레임에 의해 고정되어진다. 이렇게 획득된 생산물은 다이싱되어진 후 공통된 절차에 따라 팽창되어진다. 다이싱에서, IC 칩의 산란은 발생되지 않는다. 그러나, 모든 입력 테스트 시료는 패키지 균열을 겪게된다.
비교예2
소프트 폴리비닐 클로라이드 필름(100㎛두께)이 시클로 헥사논 속에서 열가소성 폴리이미드 접착제 용액으로 피복되어진후 건조되어진다.(140℃, 2분). 다이싱에서, 소프트 폴리비닐 클로라이드 필름은 열변형을 겪게된다. 심지어 진공 건조가 수행될 때에는 소프트 폴리비닐 클로라이드 필름이 팽윤과 변형을 동시에 겪게된다. 이리하여, 웨이퍼 다이싱, 본딩 시트는 획득되어지지 않는다.
도표1
Figure pat00002

Claims (10)

  1. 소프트 필름(1)과 소프트 필름 위에 형성된 압력감지 접착층(2)으로 구성된 팽창 공정용 시트(8) 및 폴리이미드계 수지의 프로세싱 필름(3)과 그 프로세싱 필름 위에 형성된 폴리이미드 접착층(4)으로 이루어진 폴리이미드 본딩시트(7)로 구성되고, 상기 폴리이미드계 수지의 프로세싱 필름(3)이 40 dyn/cm보다 더 작은 표면장력을 가지는 것을 특징으로 하는 웨이퍼 다이싱(dicing)/본딩(bonding) 시트.
  2. 제1항에 있어서, 상기 폴리이미드계 수지의 프로세싱 필름(3)이 230℃이상의 녹는점을 가진 수지로 구성된 것을 특징으로 하는 웨이퍼 다이싱/본딩 시트.
  3. 제1항에 있어서, 상기 폴리이미드계 수지의 프로세싱 필름(3)이 폴리에틸렌 나프타레이트 수지로 구성되는 것을 특징으로 하는 웨이퍼 다이싱/본딩 시트.
  4. 제1항에 있어서, 상기 압력감지 접착층(2)은 웨이퍼 다이싱 링프레임에 의해 지지될 수 있는 표면적을 가지고 상기 폴리이미드 접착층(4)은 웨이퍼 다이싱 링프레임의 내경보다 더 작은 외경을 가지는 것을 특징으로 하는 웨이퍼 다이싱/본딩 시트.
  5. 소프트 필름(1)과 그 소프트 필름 위에 형성된 압력감지 접착층(2)으로 구성된 팽창 공정용 시트(8) 및 폴리이미드계 수지의 프로세싱 필름(3)과 프로세싱 필름 위에 형성된 폴리이미드 접착층(4)으로 이루어진 폴리이미드 본딩시트로 구성되는 웨이퍼 다이싱/본딩 시트의 폴리이미드 접착층에 반도체 웨이퍼의 열압축 결합을 수행하는 단계, 반도체 웨이퍼를 IC 칩으로 다이싱하는 단계,
    IC 칩 면간격을 넓히기 위해 웨이퍼 다이싱/본딩 시트(10)를 팽창하는 단계,
    그 뒷면에 부착 폴리이미드 접착층을 가진 IC 칩을 폴리이미드계 수지의 프로세싱 필름으로 부터 벗겨 탈락시키는 단계, 및
    IC 칩을 리드 프레임에 결합시키기 위해 폴리이미드 접착층을 IC 칩과 리드 프레임 사이에 끼우는 방법으로 리드 프레임위에 IC 칩을 고정하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 생산공정.
  6. 폴리이미드계 수지의 프로세싱 필름(3)과 그 위에 형성된 폴리이미드 접착층(4)으로 이루어진 폴리이미드 본딩시트(7)의 폴리이미드 접착층의 반도체 웨이퍼의 열압축 결합을 수행하는 단계,
    소프트 필름(1)과 그 위에 형성된 압력감지 접착층(2)으로 이루어진 팽창 공정용 시트(8)를 폴리이미드 감지 접착층이 폴리이미드 본딩시트의 폴리이미드계 수지의 프로세싱 필름(3)의 노출표면에 접촉되도록 하는 방법으로 폴리이미드 본딩시트에 부착하는 단계,
    반도체 웨이퍼를 IC 칩으로 다이싱 하는 단계,
    IC 칩의 면간격을 넓히기 위해 팽창 공정용 시트를 팽창하는 단계,
    그 뒷면에 부착 폴리이미드 접착층을 가진 IC 칩을 폴리이미드계 수지의 프로세싱 필름으로 부터 벗겨 탈락시키는 단계, 및
    IC 칩을 리드 프레임에 결합시키기 위해 폴리이미드 접착층을 IC 칩과 리드 프레임 사이에 끼우는 방법으로 리드 프레임위에 IC 칩을 고정하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 생산공정.
  7. 제5항 또는 제6항에 있어서, 상기 폴리이미드계 수지의 프로세싱 필름이 230℃이상의 녹는점을 갖는 수지로 구성된 것을 특징으로 하는 반도체 장치 생산공정.
  8. 제5항 또는 제6항에 있어서, 상기 폴리이미드계 수지의 프로세싱 필름이 40 dyn/㎝ 보다 더 작은 표면장력을 가지는 것을 특징으로 하는 반도체 장치 생산공정.
  9. 제7항에 있어서, 상기 폴리이미드계 수지의 프로세싱 필름(3)이 폴리에틸렌 나프타레이트 수지로 구성되는 것을 특징으로 하는 반도체 장치 생산공정.
  10. 제5항 또는 제6항에 있어서, 상기 압력감지 접착층(2)은 웨이퍼 다이싱 링 프레임에 의해 지지될 수 있는 표면적을 가지고 상기 폴리이미드 접착층(4)은 웨이퍼 다이싱 링 프레임의 내경보다 더 작은 외경을 가지는 것을 특징으로 하는 반도체 장치 생산공정.
KR1019970001799A 1996-01-22 1997-01-22 웨이퍼다이싱/본딩시트및반도체장치생산공정 KR100447014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-8049 1996-01-22
JP804996 1996-01-22

Publications (2)

Publication Number Publication Date
KR970060413A KR970060413A (ko) 1997-08-12
KR100447014B1 true KR100447014B1 (ko) 2004-11-16

Family

ID=11682487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001799A KR100447014B1 (ko) 1996-01-22 1997-01-22 웨이퍼다이싱/본딩시트및반도체장치생산공정

Country Status (7)

Country Link
US (1) US5882956A (ko)
EP (1) EP0786802B1 (ko)
KR (1) KR100447014B1 (ko)
DE (1) DE69732872T2 (ko)
MY (1) MY118036A (ko)
SG (1) SG54459A1 (ko)
TW (1) TW327250B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557875B1 (ko) * 2003-08-21 2006-03-10 주식회사 애드텍 Ｐｖｃ 지지체를 포함하는 감압형 다이싱용 점착제테이프의 제조방법 및 점착제 테이프
US7768141B2 (en) 2006-02-14 2010-08-03 Lg Innotek Co., Ltd. Dicing die attachment film and method for packaging semiconductor using same
KR20130092475A (ko) * 2012-02-09 2013-08-20 린텍 코포레이션 반도체 웨이퍼 가공용 시트
KR101494244B1 (ko) * 2010-03-31 2015-02-17 린텍 가부시키가이샤 다이싱 시트용 기재 필름 및 다이싱 시트

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
JP3339572B2 (ja) * 1999-10-04 2002-10-28 日本電気株式会社 半導体装置及びその製造方法
US6723620B1 (en) * 1999-11-24 2004-04-20 International Rectifier Corporation Power semiconductor die attach process using conductive adhesive film
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3750532B2 (ja) * 2001-01-29 2006-03-01 株式会社村田製作所 薄膜回路基板及びその製造方法
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
JP2003218063A (ja) * 2002-01-24 2003-07-31 Canon Inc ウエハ貼着用粘着シート及び該シートを利用する加工方法
ES2356817T3 (es) 2002-03-12 2011-04-13 Hamamatsu Photonics K.K. Método de corte de un objeto procesado.
EP1494271B1 (en) 2002-03-12 2011-11-16 Hamamatsu Photonics K.K. Method for dicing substrate
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
AU2003220847A1 (en) * 2003-03-12 2004-09-30 Hamamatsu Photonics K.K. Laser beam machining method
JP4283596B2 (ja) 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
TWI318649B (en) * 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4689602B2 (ja) * 2004-05-24 2011-05-25 パナソニック株式会社 ウェハエキスパンド装置、部品供給装置、及びウェハシートのエキスパンド方法
US8107777B2 (en) * 2005-11-02 2012-01-31 John Farah Polyimide substrate bonded to other substrate
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
WO2007094612A1 (en) * 2006-02-14 2007-08-23 Ls Cable Ltd. Dicing die attachment film and method for packaging semiconductor using the same
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
KR100874953B1 (ko) * 2006-09-20 2008-12-19 삼성전자주식회사 반도체 웨이퍼 고정 장치
EP2068352A4 (en) * 2006-10-06 2010-04-28 Sumitomo Bakelite Co FILM FOR A SEMICONDUCTOR, METHOD FOR PRODUCING A FILM FOR A SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT
KR101271225B1 (ko) * 2006-10-31 2013-06-03 삼성디스플레이 주식회사 발광 다이오드 칩 및 발광 다이오드 광원 모듈의 제조 방법
TWI314775B (en) * 2006-11-09 2009-09-11 Orient Semiconductor Elect Ltd A film and chip packaging process using the same
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
KR20110099106A (ko) * 2008-11-19 2011-09-06 덴끼 가가꾸 고교 가부시키가이샤 전자 부품의 제조 방법
US9018519B1 (en) * 2009-03-10 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells having a permanent supporting substrate
US10211361B1 (en) * 2015-03-31 2019-02-19 Solaero Technologies Corp. Method of polyimide diffusion bonding for multijunction solar cells
JP5561949B2 (ja) * 2009-04-08 2014-07-30 日東電工株式会社 熱硬化型ダイボンドフィルム
FR2945151B1 (fr) * 2009-04-30 2011-04-29 Commissariat Energie Atomique Procede de fixation d'un composant electronique sur un produit
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム
TWI460779B (zh) * 2010-07-13 2014-11-11 Hitachi Chemical Co Ltd 切割－晶粒黏合一體型膜、切割－晶粒黏合一體型膜的製造方法以及半導體晶片的製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5363662B2 (ja) * 2011-09-30 2013-12-11 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
US9721783B2 (en) * 2012-02-10 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for particle reduction in semiconductor processing
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
US8697542B2 (en) 2012-04-12 2014-04-15 The Research Foundation Of State University Of New York Method for thin die-to-wafer bonding
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6034384B2 (ja) * 2012-08-23 2016-11-30 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
US9761474B2 (en) * 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139645A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd ウエ−ハ支持装置
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2866453B2 (ja) * 1990-07-04 1999-03-08 ローム株式会社 エキスパンドテープ及びチップ部品の実装方法
JPH05191919A (ja) * 1992-01-09 1993-07-30 Sharp Corp 電源オン・オフ・リレー回路
JPH05191918A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 電源異常時切断制御方式
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JP3410202B2 (ja) * 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP2932910B2 (ja) * 1993-11-18 1999-08-09 株式会社村田製作所 キャリヤーフイルムおよびこれを用いたセラミックグリーンシートの製造方法
US5692297A (en) * 1994-11-25 1997-12-02 Sumitomo Wiring Systems, Ltd. Method of mounting terminal to flexible printed circuit board
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557875B1 (ko) * 2003-08-21 2006-03-10 주식회사 애드텍 Ｐｖｃ 지지체를 포함하는 감압형 다이싱용 점착제테이프의 제조방법 및 점착제 테이프
US7768141B2 (en) 2006-02-14 2010-08-03 Lg Innotek Co., Ltd. Dicing die attachment film and method for packaging semiconductor using same
KR101494244B1 (ko) * 2010-03-31 2015-02-17 린텍 가부시키가이샤 다이싱 시트용 기재 필름 및 다이싱 시트
KR20130092475A (ko) * 2012-02-09 2013-08-20 린텍 코포레이션 반도체 웨이퍼 가공용 시트
KR101967455B1 (ko) 2012-02-09 2019-04-09 린텍 코포레이션 반도체 웨이퍼 가공용 시트

Also Published As

Publication number Publication date
KR970060413A (ko) 1997-08-12
DE69732872T2 (de) 2005-08-18
SG54459A1 (en) 1998-11-16
TW327250B (en) 1998-02-21
US5882956A (en) 1999-03-16
EP0786802A2 (en) 1997-07-30
EP0786802A3 (en) 1999-06-09
EP0786802B1 (en) 2005-03-30
MY118036A (en) 2004-08-30
DE69732872D1 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
KR100447014B1 (ko) 웨이퍼다이싱/본딩시트및반도체장치생산공정
US6007920A (en) Wafer dicing/bonding sheet and process for producing semiconductor device
JP3280876B2 (ja) ウェハダイシング・接着用シートおよび半導体装置の製造方法
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR101204197B1 (ko) 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
JP4883852B2 (ja) 加熱剥離型粘着シートからのチップ切断片の加熱剥離方法
US4664739A (en) Removal of semiconductor wafers from dicing film
EP2200074A1 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP2005507172A (ja) ダイ取付用途のための接着剤ウェファー
JP2003142505A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
TWI692519B (zh) 電子零件保護膜、電子零件保護構件、電子零件的製造方法及封裝的製造方法
JP4666887B2 (ja) 接着シート及び接着剤つき半導体チップの製造方法
JPH1167699A (ja) 半導体装置の製造方法
JP3994498B2 (ja) 半導体装置の製造方法
JP2004253612A (ja) 半導体ウエハの仮固定方法及び電子部品、回路基板
JP2005056968A (ja) 半導体装置の製造方法
US20020031863A1 (en) Reinforcement material for silicone wafer and process for producing IC chip using said material
JP4135149B2 (ja) 接着シート中に存在する異物の検出方法
CN116391246A (zh) 保护性胶带、由其制得的制品、以及其制造和使用方法
JP2003324080A (ja) 半導体装置の製造方法
JPH1046113A (ja) 低温接着性のフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JP2003324112A (ja) 半導体装置の製造方法
JPH08113764A (ja) 接着シート、カバーレイフィルム、プリント配線板及びプリント配線板の製造方法
JP2004123963A (ja) 接着シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 13

EXPY Expiration of term