DE3102447C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zum Synchronisieren der Phase eines örtlichen Taktimpuls­ signals mit der Phase eines Eingangssignals nach dem Oberbegriff des Hauptanspruchs.

Eine derartige Anordnung ist aus der US-PS 35 09 471 bekannt. In dieser bekannten Anordnung wird die Phase des örtlich erzeugten Taktimpulssignals mit der des Eingangs­ signals verglichen. Mit dem Phasenunterschied zwischen diesen beiden Signalen wird ein Steuerelement gespeist, das unter Benutzung der abgezweigten Verzögerungsleitung bewirkt, daß die Phase des Taktimpulssignals schrittweise verschoben wird, bis das Taktimpulssignal mit dem Eingangssignal synchronisiert ist.

Ein Nachteil einer derartigen Anordnung ist, daß eine gewisse Einlaufzeit notwendig ist, bevor die Phase des regenerierten Taktimpulses erhalten und stabil ist. In dieser Zeit kann keine zuverlässige Datenübertragung stattfinden.

Die Erfindung hat nun zur Aufgabe eine Anordnung der eingangs erwähnten Art zu schaffen, mit der es möglich ist, innerhalb einer Periode des Taktimpulssignals die Phase des Taktimpulssignals mit der des Eingangssignals zu synchronisieren.

Diese Aufgabe wird erfindungsgemäß gelöst durch die im Kennzeichen des Hauptanspruchs angegebenen Merkmale.

Ein Vorteil der erfindungsgemäßen Anordnung ist, daß infolge des Fehlens von Zählern und Teilern die Anordnung schnell ein Taktimpulssignal mit einer Bitfrequenz synchronisieren kann, die der maximalen Taktimpulsfrequenz der verwendeten Bauelemente entspricht. Wird beispiels­ weise die Logik in LOCMOS-Technik verwirklicht, die eine maximale Taktimpulsfrequenz von 20 MHz aufweist, so kann zu einer Datengeschwindigkeit von 20 Mbit/s das Takt­ impulssignal erzeugt werden.

Aus der US-PS 37 63 317 ist ein System bekannt zum Korrigieren von Phasenfehlern. Der Phasenfehler wird kontinuierlich und/oder in Schritten verkleinert und die richtige Phase allmählich erreicht. Dieses System ist speziell für Videosignale geeignet. Durch die erfindungs­ gemäße Anordnung wird dagegen die richtige Phase innerhalb einer Periode des Taktimpulssignals erreicht, so daß sehr wenig Zeit verloren geht bis zum Erreichen der richtigen Phase.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 eine bevorzugte Ausführungsform der erfindungs­ gemäßen Synchronisationsanordnung,

Fig. 2 einige Zeitdiagramme zur Erläuterung der Wirkungs­ weise der Synchronisationsanordnung nach Fig. 1.

In der in Fig. 1 dargestellten bevorzugten Ausführungsform der Synchronisationsanordnung ist ein Oszillator 1, beispielsweise ein Kristalloszillator, an eine Verzögerungsleitung 2 angeschlossen, die eine Anzahl Abschnitte aufweist. Diese Verzögerungsleitung 2 ist, verteilt über die Leitung, mit Abzweigungen 3-0, 3-1, 3-2 und 3-3 versehen. Die Verzögerungszeit, die jeder der Abschnitte verursacht, ist gleich und in diesem Beispiel derart gewählt, daß an den Abzweigungen 3-0, 3-1, 3-2 und 3-3 gegeneinder um 90° verschobene Formen des von dem Kristalloszillator 1 erzeugten Taktimpulssignals vorhanden sind, und zwar an der Abzweigung 3-0 um eine Phase entsprechend 0° verschoben, an der Abzweigung 3-1 um eine Phase entsprechend 90° verschoben, an der Abzweigung 3-2 um eine Phase entsprechend 180° verschoben und an der Abzweigung 3-3 um eine Phase entsprechend 270° verschoben. Sofern nicht angegeben, sind die Phasen­ verschiebungen in der folgenden Beschreibung positiv.

Die Verzögerungsleitung 2 kann beispielsweise aus einem Kabel mit Abzweigungen bestehen, aus einer Reihenschaltung aus LC-Netzwerken oder, wie in Fig. 1 dargestellt, aus einer Reihenschaltung aus Abschnitten, die aus einem Widerstand 4 und einem Inverter 5 bestehen. Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 sind durch die Inverter 6 mit den Abschnitten verbunden. Die Verzöge­ rungszeit eines Abschnittes ist durch die Fortpflanzungs­ zeit des Inverters 5 und die Zeitkonstante, die durch den Widerstand 4 und der Eingangskapazität des Inverters 5 gebildet ist, bestimmt. Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 der Verzögerungsleitung 2 sind über je einen zugeord­ neten gesteuerten Schalter 7-0, 7-1, 7-2 bzw. 7-3 mit einem Ausgang 8 der Anordnung verbunden. Wenn beispiels­ weise der Schalter 7-0 geschlossen ist und die übrigen Schalter 7-1, 7-2 und 7-3 geöffnet sind, ist an dem Ausgang 8 das nichtverzögerte (eine Phase entsprechend 0° aufweisende) Taktimpulssignal vom Oszillator 1 verfügbar. Dadurch, daß einer der anderen Schalter, z. B. 7-2, geschlossen wird und die übrigen Schalter 7-0, 7-1 und 7-3 geöffnet werden, wird an dem Ausgang 8 das um 180° verschobene Taktimpuls­ signal angeboten. Auf diese Weise kann an dem Ausgang 5 ein Taktimpulssignal mit einer der Phasen 0°, 90°, 180° bzw. 270° geschaltet werden. Es wird diejenige Phase aus­ gewählt, die gegenüber der Detektion des Datensignals optimal ist. Optimal ist ein Taktimpulssignal, dessen an­ steigende Flanke mitten in dem zu detektierenden Bit des Datensignals liegt. Das dann an dem Ausgang 8 verfügbare Signal ist das gewünschte regenerierte Taktimpulssignal, dessen Phase innerhalb ±45° der optimalen Phase zur Detek­ tion des Datensignals entspricht. Es dürfte einleuchten, daß eine kleinere Phasenabweichung dadurch erhalten werden kann, daß mehr als die in Fig. 1 dargestellten vier Ab­ zweigungen an der Verzögerungsleitung vorgesehen werden und die Verzögerungszeit jedes Abschnittes entsprechend verkleinert wird.

Um die Schalter 4 zu betätigen, ist die Anordnung mit einer Koinzidenzdetektionsschaltung 22 versehen. Diese Koinzidenzdetektionsschaltung 22 enthält eine Anzahl bista­ bile Kippschaltungen 9-0, 9-1, 9-2 und 9-3 vom D-Typ und ein kombinatorisches Netzwerk 10. Einem Eingang 11 der Anordnung wird das Eingangsdatensignal zugeführt. Die D-Eingänge der Kippschaltungen 9 sind alle mit diesem Eingang 11 verbunden, und die T-Eingänge sind mit den Eingängen 23-0, 23-1, 23-2 bzw. 23-3 der Koinzidenzschaltung 22 verbunden. Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 sind ebenfalls an diese Eingänge angeschlossen. Der Q-Ausgang jeder Kippschaltung 9 ist mit einem entsprechenden Eingang 12 des kombinatorischen Netzwerkes 10 verbunden. Daher ist der Q-Ausgang der Kippschaltung 9-0 mit dem Eingang 12-0 verbunden, der Q-Ausgang von 9-1 mit dem Eingang 12-1, der Ausgang von 9-2 mit 12-2 und der Q-Ausgang der Kipp­ schaltung 9-3 mit dem Eingang 12-3. Die Ausgänge 13 des kombinatorischen Netzwerkes 10, die zugleich die Ausgänge der Koinzidenzdetektionsschaltung 22 bilden, sind mit den Steuereingängen 14 der Schalter 7 verbunden.

Einfachheitshalber ist die Verbindung zwischen den Ausgängen 13 und den Steuereingängen 14 in Fig. 1 nicht näher dargestellt. So ist jedoch der Ausgang 13-0 des kombinatorischen Netzwerkes 10 mit dem Steuereingang 14-2 verbunden, der Ausgang 13-1 mit 14-3, der Ausgang 13-2 mit 14-0 und der Ausgang 13-3 mit dem Steuereingang 14-1.

Das kombinatorische Netzwerk 10 kann beispiels­ weise mit einer sogenannten FPLA (Field Programmable Logic Array) oder, wie in Fig. 1 dargestellt, mit einzelnen Logic- Bauelementen verwirklicht werden. Das kombinatorische Netz­ werk, wie dies in Fig. 1 dargestellt ist, enthält eine Anzahl UND-Tore 15, eine Anzahl bistabiler Kippschaltungen 16 vom SR-Typ und ein ODER-Tor 17. Ein Eingang des UND- Tores 15-0 ist mit dem Eingang 12-0 verbunden und der andere Eingang mit dem -Ausgang der Kippschaltung 9-3, ein Ein­ gang des UND-Tores 15-1 ist mit dem Eingang 12-1 verbunden und der andere Eingang mit dem -Ausgang der Kippschaltung 9-0, ein Eingang des UND-Tores 15-2 ist mit dem Eingang 12-2 verbunden und der andere Eingang mit dem -Ausgang der Kippschaltung 9-1, und ein Eingang des UND-Tores 15-3 ist mit dem Eingang 12-3 und ein anderer Eingang ist mit dem -Ausgang der Kippschaltung 9-2 verbunden. Ein Ausgang der UND-Tore 15 ist mit dem Stelleingang S der zugeordneten Kippschaltung 16 verbunden. Die Ausgänge Q dieser Kipp­ schaltungen 16 sind mit den Ausgängen 13 des kombinato­ rischen Netzwerkes und mit den Eingängen eines ODER-Tores 17 verbunden. Der Ausgang 18 des ODER-Tores 17 ist mit den S-Eingängen der Kippschaltungen 9 verbunden. Die Rückstell­ eingänge R der Kippschaltungen 9 und 16 sind miteinander und mit den Rückstelleingangsklemmen 19 verbunden.

Die Wirkungsweise der Anordnung zum Synchroni­ sieren der Phase eines örtlich erzeugten Taktimpulssignals mit der Phase eines Eingangssignals nach Fig. 1 ist, auch erläutert an Hand der Zeitdiagramme nach Fig. 2, wie folgt.

Die Anordnung nach Fig. 1 wird durch ein Rück­ stellsignal RST, das in Fig. 2b dargestellt ist, in den Nullzustand gebracht. Das Eingangsdatensignal IN, das der Eingangsklemme 11 angeboten wird, ist in Fig. 2a dargestellt.

Die vom Oszillator 1 erzeugten Taktimpulssignale haben eine Form, wie diese in Fig. 2c dargestellt ist. Fig. 2c zeigt ebenfalls das Taktimpulssignal an der Abzweigung 3-0. Die jeweils um 90° verschobenen Formen des Taktimpuls­ signals an den Abzweigungen 3-1, 3-2 und 3-3 sind in den Fig. 2d, 2e bzw. 2f dargestellt. Das Eingangsdatensignal IN wird dem Dateneingang D der Kippschaltungen 9-0, 9-1, 9-2 und 9-3 parallel angeboten, die je durch eine andere Phase des Taktimpulssignals C 1 am Eingang T getriggert werden. Wenn in dem Datensignal die erste Flanke erscheint, wird diejenige Kippschaltung 9 als erste getriggert, die mit dem Taktimpulssignal C 1 verbunden ist, dessen ansteigende Flanke der ersten ansteigenden Flanke des Datensignals am nächsten folgt. In den Fig. 2g, h, i, j ist das Q-Signal dargestellt, das bei diesem Vorgang entsteht. Der Q-Ausgang der Kippschaltung 9-1 wird zunächst geschaltet. Danach die Kippschaltung 9-2, daraufhin 9-3 und zum Schluß 9-4. Mit dem kombinatorischen Netzwerk 10 wird nun wie folgt ermittelt, welche Kippschaltung 9 zunächst umgeschaltet wird. Dazu ist der Q-Ausgang jeder Kippschaltung zusammen mit dem -Ausgang der vorhergehenden Kippschaltung mit einem UND-Tor 15 verbunden. In dem Beispiel aus Fig. 2 schaltet daher zunächst das UND-Tor 15-1 durch das Q-Signal der Kippschaltung 9-1 und das -Signal von 9-0 und stellt die mit dem Ausgang dieses UND-Tores 15-1 verbundene Kipp­ schaltung 16-1 ein. Die anderen Kippschaltungen, und zwar 9-2, 9-3 und 9-0 werden durch die zugeordneten Taktimpuls­ signale auch umgeschaltet, aber dies erfolgt - in dem in Fig. 1 dargestellten Beispiel - später. Die zugeordneten UND-Tore 15-2, 15-3 und 15-0 werden jedoch kein Ausgangs­ signal (1) erzeugen, weil die -Signale der Kippschaltungen 9 bereits umgeschaltet sind. Es wird folglich nie mehr als nur eine Kippschaltung 16 umgeschaltet. Nachdem eine der Kippschaltungen 16 umgeschaltet ist, wird das ODER-Tor 17 umgeschaltet, wodurch die Kippschaltungen 9 eingestellt werden (Signal ST, Fig. 2k) und eingestellt bleiben, bis gegebenenfalls abermals ein Rückstellsignal dem Eingang 9 zugeführt wird. Der Q-Ausgang der Kippschaltung 16-1 liefert in dem Augenblick, in dem diese umgeschaltet wird, ein Signal an den damit verbundenen Steuereingang 14-3. Dadurch wird der Schalter 7-3 geschlossen und das von dem Oszillator 1 herrührende, durch die Verzögerungsleitung 2 verzögerte, regenerierte Taktimpulssignal am Ausgang 8 abgegeben (Signal OUT, Fig. 21).

Ein Vorteil der Anordnung ist, daß im Gegensatz zu anderen Taktimpulsregeneratorkreisen, die schnelle Synchronisation dadurch erreicht, daß der Zyklus eines Zählers oder eines Schieberegisters synchronisiert wird, das Taktimpulssignal schnell mit einer Bitfrequenz des Datensignals regeneriert werden kann, die der maximalen Taktimpulsfrequenz der verwendeten Logik entspricht. Wird beispielsweise LOCMOS-Logik mit einer maximalen Taktimpuls­ frequenz von 20 MHz benutzt, so kann eine Bitfrequenz von 20 MBit/s verarbeitet werden.

Mit Hilfe des regenerierten Taktimpulssignals kann weiterhin auch das Datensignal detektiert werden. In Fig. 1 ist beispielsweise dazu eine weitere Kippschaltung 20 dargestellt, deren D-Eingang an das Datensignal ange­ schlossen ist deren Triggereingang T das regenerierte Takt­ impulssignal zugeführt bekommt. Der Ausgang 21 liefert das detektierte Datensignal.

In dem in Fig. 2 gewählten Beispiel war die Kippschaltung 9-1 diejenige, die als erste getriggert wurde, nämlich durch das um 9° verschobene Taktimpuls­ signal C 1 (90°). Daß letzten Endes der Schalter 7-3 umge­ schaltet wurde und damit das um 270° verschobene Taktimpuls­ signal C 1 (270°) dem Ausgang Q zugeführt wird, wird dadurch verursacht, daß das Taktimpulssignal benutzt wird, dessen ansteigende Flanke mitten in dem zu detektierenden Bit des Datensignals liegt. Dies wird durch eine zusätzliche Verzögerung um eine halbe Taktimpulsperiode (bzw. 180°) erreicht.

Statt der in Fig. 1 dargestellten Kippschaltungen 9 vom D-Typ können auch JK-Kippschaltungen benutzt werden, und statt der in Fig. 1 dargestellten SR-Kippschaltungen 16 können auch Kippschaltungen vom D- oder JK-Typ benutzt werden.

Die Anordnung zum Synchronisieren der Phase eines örtlich erzeugten Taktimpulssignals mit der Phase eines Eingangssignals eignet sich insbesondere dann, wenn das Eingangssignal aus Datenpaketen besteht. In diesem Fall weicht, wenn die Paketlänge nicht zu groß ist, die Phase der eintreffenden Reihe nicht wesentlich von der Phase des Taktimpulses des Empfängers ab, jedenfalls wenn sich in dem Datensender und dem Datenempfänger ein kristallgesteuer­ ter Oszillator befindet. Eine einmalige Synchronisation wie obenstehend beschrieben, ist dann ausreichend. Die Erfindung beschränkt sich jedoch nicht darauf. Wenn ein kontinuierlicher Datenstrom angeboten wird, kann die meistens langsame Drift der Phase des Kristalloszillators auf übrigens bekannte Weise nachgeregelt werden.

Die steuerbaren einpoligen Schalter sind in der Praxis als MOSFET-Transistoren ausgebildet, die an den Tor-Elektroden gesteuert werden.

Claims (2)

1. Anordnung zum Synchronisieren der Phase eines örtlichen Taktimpulssignals mit der Phase eines Eingangs­ signals, mit einem Taktimpulssignalgenerator (1) und einer Verzögerungsleitung (2) deren Eingang mit dem Genera­ tor (1) verbunden ist und die eine Anzahl über die Verzögerungsleitung (2) verteilte Abzweigungen (3-0, 3-1, 3-2, 3-3) enthält, dadurch gekennzeichnet, daß jede Abzweigung der Verzöge­ rungsleitung (2) über einen steuerbaren Schalter (7-0, 7-1, 7-2, 7-3) mit einem Ausgang (8) der Anordnung verbunden ist, daß eine Koinzidenzdetektionsschaltung (22) mit Eingängen (23-0, 23-1, 23-1, 23-3) vorgesehen ist, von denen jeweils ein Eingang an eine andere Abzweigung der Verzögerungsleitung angeschlossen ist, wobei die Koinzidenzdetektionsschaltung (22) weiterhin an einen Eingangsanschluß (11) für das Eingangssignal angeschlossen ist und eine Anzahl bistabiler Kippschaltungen (9-0, 9-1, 9-2, 9-3) mit je einem Triggereingang, einem Dateneingang, einem Stell- und Rückstelleingang und einem Ausgang enthält, wobei jeweils einer der Triggereingänge mit einem Eingang der Koinzidenzdetektionsschaltung (22) verbunden ist und die Dateneingänge alle mit dem Eingangsan­ schluß (11) verbunden sind, daß die Koinzidenzdetektions­ schaltung (22) weiterhin ein kombinatorisches Netz­ werk (10) mit Eingängen (12-0, 12-1, 12-2, 12-3) und Ausgängen (13-0, 13-1, 13-2, 13-3) enthält, wobei jeweils ein Ausgang an einen Steuereingang eines der Schalter (7-0, 7-1, 7-2, 7-3) und die Eingänge (12-0, 12-1, 12-2, 12-3) an die Ausgänge der Kippschal­ tungen (9-0, 9-1, 9-2, 9-3) angeschlossen sind, um in Abhängigkeit der Detektion einer Koinzidenz einer Flanke des Eingangssignals mit einer Flanke des Signals an einer der Abzweigungen der Verzögerungsleitung (2) diejenige Kippschaltung zu ermitteln, die als erste getriggert wird, um ein Steuersignal an einem der Ausgänge (13-0, 13-1, 13-2, 13-3 der Koinzidenzdetektionsschaltung (22) zum Schließen des Schalters in der betreffenden Abzweigung zu erzeugen.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet. daß das kombinatorische Netzwerk (10) eine Anzahl UND-Tore (15-0, 15-1, 15-2, 15-3) und eine Anzahl weiterer Kippschaltungen (16-0, 16-1, 16-2, 16-3) enthält, daß die UND-Tore je einen ersten und einen zweiten Eingang und einen Ausgang enthalten, wobei der erste Eingang an einen nicht­ invertierenden Ausgang der zugeordneten Kippschaltung angeschlossen ist und der zweite Eingang an einen invertierenden Ausgang der der jeweiligen Kippschaltung vorhergehenden Kippschaltung und der Ausgang jedes UND-Tores an einen Stelleingang der zugeordneten Kipp­ schaltung angeschlossen ist und die Ausgänge der weiteren Kippschaltungen (16-0, 16-1, 16-2, 16-3) an die Ausgänge (13-0, 13-1, 13-2, 13-3) des kombinatorischen Netzwerkes (10) sowie an die Eingänge eines ODER- Tores (17) angeschlossen sind, von dem ein Ausgang (18) mit den Stelleingängen der Kippschaltungen (9-0, 9-1, 9-2, 9-3) verbunden ist, und daß Rückstelleingänge der weiteren Kippschaltungen (16-0, 16-1, 16-2, 16-3) und Rückstell­ eingänge der Kippschaltungen (9-0, 9-1, 9-2, 9-3) mit­ einander und mit einem Rückstelleingang (19) verbunden sind.