DE3936901A1 - Halbleiterchip mit mehreren schieberegistern - Google Patents
Halbleiterchip mit mehreren schieberegisternInfo
- Publication number
- DE3936901A1 DE3936901A1 DE19893936901 DE3936901A DE3936901A1 DE 3936901 A1 DE3936901 A1 DE 3936901A1 DE 19893936901 DE19893936901 DE 19893936901 DE 3936901 A DE3936901 A DE 3936901A DE 3936901 A1 DE3936901 A1 DE 3936901A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- digital signal
- flops
- semiconductor chip
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000003111 delayed effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung betrifft ein Halbleiterchip mit mehreren
Schieberegistern.
Schieberegister werden in der elektrischen Nachrichtentechnik
zur Verzögerung von Digitalsignalen verwendet.
Ein solches Schieberegister ist in Tietze-Schenk,
Halbleiterschaltungstechnik, 8. Auflage, Springer-Verlag,
Berlin, 1986, auf den Seiten 251 und 252 beschrieben. Es
besteht aus mehreren hintereinander geschalteten bistabilen
Kippschaltungen. Das zu verzögernde Digitalsignal wird in die
erste Kippschaltung eingeschrieben. Das verzögerte
Digitalsignal wird aus der letzten Kippschaltung ausgelesen.
Die Verzögerungszeit ergibt sich aus der Anzahl der
hintereinander geschalteten Kippschaltungen und der Bitrate
oder Taktfrequenz des Digitalsignals.
Mehrere solcher Schieberegister sind als integrierte Schaltung
auf einem Halbleiterchip integriert. Dabei müssen zwei
Grenzwerte beachtet werden, nämlich der geometrische Grenzwert
und der thermische Grenzwert. Beide Grenzwerte geben die
höchstmögliche Anzahl von Schieberegistern an, die sich auf
einem Halbleiterchip integrieren lassen. Der geometrische
Grenzwert ergibt sich aus den kleinstmöglichen geometrischen
Abmessungen der Leiterbahnen, Transistoren usw. Der thermische
Grenzwert ergibt sich aus der für das Halbleiterchip
festgelegten höchsten Temperatur, wodurch die höchstmögliche
Verlustleistung bestimmt ist.
Mit jedem der auf dem Halbleiterchip integrierten
Schieberegister kann ein Digitalsignal verzögert werden. Die
Anzahl der Kippschaltungen ist üblicherweise bei allen
Schieberegistern gleich.
Zum Aufbau von integrierten Schaltungen sind verschiedene
Schaltkreistechniken bekannt. Allen Schaltkreistechniken
gemeinsam ist, daß die einzelnen Kippschaltungen, Gatter usw.
eine bestimmte Ruheverlustleistung aufnehmen, solange keine
Wechsel der logischen Zustände auftreten und daß beim Wechseln
der logischen Zustände eine zusätzliche dynamische
Verlustleistung auftritt, die umso höher ist, je höher die
Bitrate oder Taktfrequenz des zu verarbeitenden Digitalsignals
ist. Eine der Ursachen für das Auftreten dieser dynamischen
Verlustleistung ist die Umladung von Kapazitäten bei jedem
Wechsel des logischen Zustandes.
Weit verbreitet ist die CMOS-Schaltkreistechnik. Sie ist z. B.
in der deutschen Zeitschrift "Elektronik", 1971, Heft 4,
Seiten 111 bis 116, beschrieben. Bei ihr ist die Zunahme der
dynamischen Verlustleistung und damit auch der gesamten
Verlustleistung mit zunehmender Taktfrequenz besonders stark
ausgeprägt, weil die Ruheverlustleistung verhältnismäßig
gering ist.
Wegen der Zunahme der Verlustleistung mit zunehmender Bitrate
liegt ab einer bestimmten hohen Bitrate der thermische
Grenzwert niedriger als der geometrische Grenzwert. Oberhalb
dieser hohen Bitrate können deshalb nicht so viele
Schieberegister auf einem Halbleiterchip integriert werden wie
entsprechend dem geometrischen Grenzwert möglich wären.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterchip
mit mehreren Schieberegistern anzugeben, welches folgenden
Forderungen gerecht wird:
- a) Die Verzögerungszeit soll für jedes Digitalsignal individuell zwischen einem Kleinstwert und einem Größtwert einstellbar sein.
- b) Es soll auch bei einer hohen Bitrate eine große Anzahl von Schieberegistern auf dem Halbleiterchip integriert sein, unter Beachtung der für das Halbleiterchip festgelegten höchstzulässigen Temperatur.
Diese Aufgabe wird durch ein Halbleiterchip gemäß dem
Patentanspruch 1 gelöst. Die Weiterbildung nach dem Anspruch 2
ermöglicht eine Verzögerungszeit von Null.
Die Erfindung wird anhand eines Ausführungsbeispiels
beschrieben. Das erfindungsgemäße Halbleiterchip weist mehrere
Schieberegister auf. Jedes Schieberegister besteht aus einer
Anzahl hintereinander geschalteter bistabiler Kippschaltungen,
wobei die Anzahl entsprechend dem geforderten Größtwert der
Verzögerungszeit und der Bitrate des Digitalsignals bemessen
ist. Es sind erste Mittel zum Einschreiben des Digitalsignals
in die erste Kippschaltung vorgesehen. Ferner sind zweite
Mittel zum Auslesen des Digitalsignals vorgesehen. Sie weisen
eine Einstellmöglichkeit für die Anzahl der aktiven
Kippschaltungen auf. Unter dem Begriff "aktive
Kippschaltungen" werden, beginnend mit der ersten
Kippschaltung, diejenigen verstanden, die zur Erzielung der
gewünschten Verzögerungszeit erforderlich sind. Die zweiten
Mittel sind so ausgebildet, daß das Digitalsignal aus der
letzten aktiven Kippschaltung ausgelesen wird. Die der letzten
aktiven Kippschaltung folgenden Kippschaltungen sind die nicht
benötigten Kippschaltungen. Die kleinste Anzahl der aktiven
Kippschaltungen ergibt sich aus dem Kleinstwert der wählbaren
Verzögerungszeit. Ist als Kleinstwert die Verzögerungszeit
Null vorgesehen, so sind die ersten und die zweiten Mittel so
ausgebildet, daß das Digitalsignal erst gar nicht in die erste
Kippschaltung eingeschrieben wird, sondern sofort ausgelesen
wird. Es sind ferner dritte Mittel vorgesehen, die die nicht
benötigten Kippschaltungen dauernd in einem bestimmten
logischen Zustand halten.
Unter der Voraussetzung, daß mehrere Kippschaltungen zur
Erzielung der gewünschten Verzögerungszeit erforderlich sind,
ergibt sich folgende Funktion: Durch die ersten Mittel wird
das zu verzögernde Digitalsignal Bit für Bit in die erste
Kippschaltung eingeschrieben. Das Digitalsignal wandert dann,
jeweils um eine Taktzeit verzögert, durch die zweite, dritte,
vierte usw. Kippschaltung bis in die letzte aktive
Kippschaltung, aus der es durch die zweiten Mittel ausgelesen
wird. Wird der Größtwert der Verzögerungszeit gewählt, wird
das Digitalsignal erst aus der letzten Kippschaltung des
Schieberegisters ausgelesen, und es gibt keine nicht
benötigten Kippschaltungen. Wenn nicht gerade der Größtwert
der Verzögerungszeit gewählt wurde, werden die nicht
benötigten Kippschaltungen durch die dritten Mittel dauernd in
einem bestimmten logischen Zustand gehalten. Dabei ist es
gleichgültig, ob man dafür den ja- oder den nein-Zustand
wählt. So wird erreicht, daß die dynamische Verlustleistung
nur in den aktiven Kippschaltungen auftritt.
Unter der Voraussetzung, daß nicht alle Digitalsignale mit dem
Größtwert der Verzögerungszeit verzögert werden müssen, können
bei gegebener hoher Bitrate durch die Erfindung mehr
Schieberegister auf einem Halbleiterchip integriert werden,
als ohne Anwendung der Erfindung. Aber auch wenn die Zahl der
Schieberegister nicht erhöht werden soll, läßt sich die
Erfindung vorteilhaft anwenden. Sie bewirkt dann eine Senkung
der Verlustleistung.
Claims (2)
1. Halbleiterchip mit mehreren Schieberegistern, wobei ein
einzelnes Schieberegister wie folgt ausgebildet ist:
- a) Es weist eine Anzahl hintereinander geschaltete bistabile Kippschaltungen auf.
- b) Es weist erste Mittel zum Einschreiben eines Digitalsignals in die erste Kippschaltung auf.
- c) Es weist zweite Mittel zum Auslesen des Digitalsignals aus der letzten aktiven Kippschaltung auf.
- d) Die zweiten Mittel weisen eine Einstellmöglichkeit für die Anzahl der aktiven Kippschaltungen auf.
- e) Das Schieberegister weist dritte Mittel auf, die die nicht benötigten Kippschaltungen dauernd in einem bestimmten logischen Zustand halten.
2. Halbleiterchip nach Anspruch 1, wobei ein einzelnes
Schieberegister wir folgt ausgebildet ist:
- a) Die ersten und die zweiten Mittel sind so ausgebildet, daß das Digitalsignal, ohne es in die erste Kippschaltung einzuschreiben, sofort wieder ausgelesen werden kann.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893936901 DE3936901A1 (de) | 1989-11-06 | 1989-11-06 | Halbleiterchip mit mehreren schieberegistern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893936901 DE3936901A1 (de) | 1989-11-06 | 1989-11-06 | Halbleiterchip mit mehreren schieberegistern |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3936901A1 true DE3936901A1 (de) | 1991-05-23 |
Family
ID=6392961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893936901 Withdrawn DE3936901A1 (de) | 1989-11-06 | 1989-11-06 | Halbleiterchip mit mehreren schieberegistern |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3936901A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3102447C2 (de) * | 1980-01-31 | 1989-05-11 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl |
-
1989
- 1989-11-06 DE DE19893936901 patent/DE3936901A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3102447C2 (de) * | 1980-01-31 | 1989-05-11 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl |
Non-Patent Citations (4)
Title |
---|
HÖLZLER/HOLZWARTH: Pulstechnik, Bd.II, Anwen- dungen und Systeme, ". Aufl., Springer Ver- lag, 1984, S.72,73 * |
JP 60-253315 A. In: Patents Abstr. of Japan, Sect.E Vo..10 (1986), Nr.121 (E-404) * |
N.N.: The Semiconductor Data Library, Motorola- Katalog, Serie A, Bd.V, S.2-25, 2-26, 7-302 bis 7-305 * |
TIETZE, SCHENK: Halbleiterschaltungstechnik, 8.Aufl., Berlin, Springer Verlag, 1986, S.251,252 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3441476C2 (de) | Integrierte Halbleiterschaltung | |
DE2828698C2 (de) | Monolithische integrierte Schaltungsvorrichtung mit einem Speicher | |
EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
EP0513611B1 (de) | Verfahren zur Datenübertragung für einen Halbleiterspeicher und Halbleiterspeicher zur Durchführung des Verfahrens | |
DE3603751A1 (de) | Informationsuebergabesystem zur uebergabe von binaeren informationen | |
DE1259387B (de) | Speichermatrix | |
DE1474388B2 (de) | Schieberegisterspeicherstufe mit feldeffekttransistoren | |
DE3711274A1 (de) | Waehlschaltungsanordnung zum auswaehlen einer plattenvorrichtung fuer eine plattensteuerung | |
DE2216465C3 (de) | Asynchrone Pufferanordnung | |
DE4200782C2 (de) | Mikro-Steuereinheit | |
DE3541759C2 (de) | ||
DE3936901A1 (de) | Halbleiterchip mit mehreren schieberegistern | |
DE2515089A1 (de) | Schaltungsanordnung zur erfassung von impulsen | |
DE2161940A1 (de) | Speichersystem mit geringem Energiebedarf | |
DE3936900A1 (de) | Schieberegister | |
EP0508061A2 (de) | Schaltungsanordnung zum Testen integrierter Schaltungen | |
DE19711097C2 (de) | Integrierte Schaltung mit einem Speicher und einer Prüfschaltung | |
DE19834190C2 (de) | Ausgabeverzögerungsschaltung | |
DE2824862C2 (de) | ||
EP1115066B1 (de) | Schaltungsanordnung mit einer Datenübertragungsvorrichtung | |
DE2137068C3 (de) | Schaltanordnung zum Unterdrücken von Störimpulsen | |
DE1574784C3 (de) | Elektrische Signalverzögerungsschaltung | |
DE4140920C1 (en) | Level changing circuitry for flanks of rectangular or trapezoidal signals - has threshold value discriminator with output signal separated into two channels, each having a gate circuit assigned to SR-flip=flop | |
DE3937967A1 (de) | Rahmen-synchronisiereinrichtung fuer pcm-multiplex-signale | |
DE10162913C1 (de) | Integrierte Schaltung mit einem Anschlusspad zur Festlegung einer von mehreren Organisationsformen und Verfahren zu ihrem Betrieb (z.B. integrierte Speicherschaltung) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03K 5/00 |
|
8130 | Withdrawal |